KR20100067003A - Ｌｃ 공진기로 구현된 밸런스 밴드-패스 필터를 갖는 반도체 장치 - Google Patents
Ｌｃ 공진기로 구현된 밸런스 밴드-패스 필터를 갖는 반도체 장치 Download PDFInfo
- Publication number
- KR20100067003A KR20100067003A KR1020080134403A KR20080134403A KR20100067003A KR 20100067003 A KR20100067003 A KR 20100067003A KR 1020080134403 A KR1020080134403 A KR 1020080134403A KR 20080134403 A KR20080134403 A KR 20080134403A KR 20100067003 A KR20100067003 A KR 20100067003A
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- inductors
- terminals
- distance
- capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 86
- 239000003990 capacitor Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims description 40
- 230000008878 coupling Effects 0.000 claims description 29
- 238000010168 coupling process Methods 0.000 claims description 29
- 238000005859 coupling reaction Methods 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- 230000001939 inductive effect Effects 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 26
- ZGHQUYZPMWMLBM-UHFFFAOYSA-N 1,2-dichloro-4-phenylbenzene Chemical compound C1=C(Cl)C(Cl)=CC=C1C1=CC=CC=C1 ZGHQUYZPMWMLBM-UHFFFAOYSA-N 0.000 description 20
- 238000004806 packaging method and process Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 239000011135 tin Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 238000007772 electroless plating Methods 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000004927 fusion Effects 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000007499 fusion processing Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PQTCMBYFWMFIGM-UHFFFAOYSA-N gold silver Chemical compound [Ag].[Au] PQTCMBYFWMFIGM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1766—Parallel LC in series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
- H03H7/422—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns comprising distributed impedance elements together with lumped impedance elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
밴드 패스 필터는 각각이 제 1 밸런스 포트에 접속된 제 1 단자와 제 2 밸런스 포트에 접속된 제 2 단자를 갖는 제 1 인덕터를 포함하는 다수 주파수 밴드 채널을 갖는다. 제 1 캐패시터가 제 1 인덕터의 제 1 및 제 2 단자 사이에 접속된다. 제 2 인덕터는 제 1 언밸런스 포트에 접속된 제 1 단자와 제 2 언밸런스 포트에 접속된 제 2 단자를 갖는다. 제 2 인덕터가 제 1 인덕터의 제 1 거리 내에 위치되어 전자 결합(電磁 結合, magnetic coupling)을 유도한다. 제 2 캐패시터가 제 2 인덕터의 제 1 및 제 2 단자 사이에 접속된다. 제 3 인덕터가 제 1 인덕터의 제 2 거리 및 제 2 인덕터의 제 3 거리 내에 위치되어 전자 결합을 유도한다. 제 2 캐패시터가 제 3 인덕터의 제 1 및 제 2 단자 사이에 접속된다.
반도체 장치, 캐패시터, 인덕터, 집적 회로, 자기 유도, 전자 결합, 밸런스 포트, 언밸런스 포트
Description
국내 우선권 주장
본 정규 출원은 Kai Liu 등에 의한 발명의 명칭이 "LC 공진기를 사용하는 밸런스 BPF"인 2007년 12월 28일 출원된 미합중국 특허 출원 제 61/017,360호에 대한 우선권 이익을 주장한다.
본 발명은 일반적으로 반도체 장치, 특히 LC 공진기로 구현된 밸런스 밴드-패스 필터(balanced band-pass filter)를 갖는 반도체 장치에 관한 것이다.
반도체 장치들은 현대 전자 제품들에서 통상적으로 발견된다. 반도체 장치들은 전자 부품들의 숫자 및 밀도에서 변화된다. 개별적인 반도체 장치들은 일반적으로 발광 다이오드(LED), 트랜지스터, 레지스터, 캐패시터, 인덕터, 그리고 전력 MOSFET (metal oxide semiconductor field effect transistor)와 같은 전기 부품의 한가지 형태를 포함한다. 집적 반도체 장치들은 일반적으로 수백 내지 수백만의 전기 부품들을 포함한다. 집적 반도체 장치들의 예는 마이크로콘트롤러, 마이크로 프로세서, 전하 결합 소자(charged-coupled devices, CCD), 태양 전지들 그리고 디지털 마이크로-미러 소자(digital micro-mirror, DMD)를 포함한다.
일부 반도체 장치들은 고속 계산, 전자기 신호의 송수신, 전자 장치의 제어, 태양광의 전기로의 변환, 그리고 텔레비젼 디스플래이를 위한 시각적 프로젝션(projection)과 같은 넓은 범위의 기능을 수행한다. 반도체 장치들은 오락, 통신, 네트워크, 컴퓨터, 그리고 가정용 마켓 분야 제품들에서 발견된다. 반도체 장치들은 또한 군사, 우주 항공, 자동차, 산업용 콘트롤러 및 사무용 장비에서 발견된다.
반도체 장치들은 반도체 재료의 전기적 특성들을 이용한다. 반도체 재료의 원자 구조는 전기장의 인가 또는 도핑 공정을 통해서 그것의 전기 전도성이 조절되는 것을 허용한다. 도핑은 불순물들을 반도체 재료에 도입하여 반도체 장치들의 전도성을 조절 또는 콘트롤한다. 이들 응용 분야들 각각에 필요한 다양한 전기적 기능들을 수행한다. 하나의 반도체 장치는 액티브 및 패시브 전기 구조체를 포함한다. 트랜지스터를 포함하는 액티브 구조체는 전류 흐름을 콘트롤한다. 도핑 및 전기장의 인가를 변화시키어 트랜지스터는 전류의 흐름을 촉진 또는 제한한다. 레지스터, 다이오드 및 인덕터를 포함하는 패시브 구조체들은 다양한 전기적 기능들을 수행하는데 필요한 전압 및 전류 사이의 관계를 형성시킨다. 그러한 액티브 및 패시브 구조체들은 전기적으로 연결되어 반도체 장치가 고속 계산 및 다른 유용한 기능들을 수행하도록 하는 논리 회로들을 형성한다.
반도체 장치들은 일반적으로 그 각각이 잠재적으로 수백개 스텝을 포함하는 프론트-엔드(front-end) 제조 및 백 엔드(back-end) 제조와 같은 복잡한 제조 공정들을 사용하여 제조된다. 프론트-엔드 제조는 반도체 웨이퍼 한 표면상에 다수 다이를 형성시키는 것을 포함한다. 각 반도체 다이는 일반적으로 동일하고 액티브 및 패시브 부품들을 전기적으로 연결하여 형성된 회로들을 포함한다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로싱귤레이팅(singulating)하고 구조적 지지 및 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 제조의 한 가지 목표는 보다 소형의 반도체 장치를 생산하는 것이다. 보다 소형의 장치들은 일반적으로 적은 전력을 소모하고, 보다 높은 성능을 갖고, 보다 효율적으로 제조될 수 있다. 또한, 보다 소형의 반도체 장치는 소형의 최종 제품에 적합한 보다 소형의 풋프린트(footprint)를 갖는다. 소형 다이 크기는 소형의 고밀도 액티브 및 패시브 부품들을 구비한 다이를 만드는 프론트-엔드 공정의 개선에 의해 이루어질 수 있다. 백-엔드 공정들은 전기적 접속 및 페키지 재료에서의 개선에 의해 보다 소형의 프트프린트를 구비한 반도체 장치 패키지를 가져올 수 있다.
반도체 제조에 대한 다른 하나의 목표는 고성능 반도체 장치들을 제조하는 것이다. 장치 성능의 증가는 고속으로 작동할 수 있는 액티브 부품들을 형성하는 것에 의해 달성될 수 있다. 라디오 주파수(RF) 무선 통신과 같은 고주파 응용에서, 집적 패시브 장치(integrated passive device, IPD)는 종종 반도체 장치내에 포함된다. IPD의 예들은 레지스터, 캐패시터 및 인덕터들을 포함한다. 전형적인 RF시스템은 필요한 전기적 기능들을 수행하기 위해서 하나 이상의 반도체 패키지 에서 멀티플 IPD를 요구한다.
발룬(balun) 및 밴드-패스 필터(band-pass filter, BPF) 는 무선 통신 시스템에서 중요한 부품들이다. 많은 종래 구성들은 개별적인, 캐스캐이드(cascaded) 부품들을 사용하여 밸런스 및 필터링의 양 기능들을 달성한다. 벌룬은 크기가 작동 주파수에 역비례하는 디스트리뷰트-라인(distribution-lnie)으로서 구현된다. 작동 주파수가 작아지면 질 수록, 필수적인 벌룬은 커진다. 그러나, 소비자 수요는, GSM 셀룰라(cellular)와 같은 저주파수 응용에서 소형화를 어렵게 만드는 보다 소형 크기를 요구한다.
RF 신호 처리 회로들에 대한 벌룬을 최소화하기 위한 필요성이 존재한다.
따라서 본 발명은 하나의 실시예에서, 각각이 제 1 및 제 2 밸런스 포트 및 제 1 및 제 2 언밸런스 포트들을 갖는 다수 주파수 밴드 채널들을 포함하는 밴드-패스 필터를 제공한다. 각 주파수 밴드 채널은 제 1 밸런스 포트에 접속된 제 1 단자 및 제 2밸런스 포트에 접속된 제 2 단자를 갖는 제 1 인덕터를 갖는다. 제 1 캐패시터는 제 1 인덕터의 제 1 및 제 2 단자들 사이에 접속된다. 제 2 인덕터가 제 1 언밸런스 포트에 접속된 제 1 단자 및 제 2 언밸런스 포트에 접속된 제 2 단자를 갖는다. 제 2 인덕터는 제 1 인덕터 및 제 2 인덕터 사이에 전자 결합을 유도하도록 제 1 인덕터의 제 1 거리내에 위치된다. 제 2 캐패시터가 제 2 인덕터의 제 1 및 제 2 단자 사이에 접속된다. 제 3 인덕터가 제 1 인덕터의 제 2 거리와 제 2 인덕터의 제 3 거리내에 위치되어 제 1, 제 2 및 제 3 인덕터 사이에 전자 결합을 유도한다. 제 3 캐패시터가 제 3 인덕터의 제 1 및 제 2 단자들 사이에 접속된다.
다른 하나의 실시예에서, 본 발명은 각각이 제 1 및 제 2 밸런스 포트 및 제 1 및 제 2 언밸런스 포트들을 갖는 다수 LC 공진기를 포함하는 밴드-패스 필터를 제공한다. 밴드-패스 필터는 제 1 밸런스 포트에 접속된 제 1 단자 및 제 2 밸런스 포트에 접속된 제 2 단자를 갖는 제 1 인덕터를 포함한다. 제 1 캐패시터는 제 1 인덕터의 제 1및 제 2 단자들 사이에 접속된다. 제 2 인덕터는 제 1 언밸런스 포트에 접속된 제 1 단자 및 제 2 언밸런스 포트에 접속된 제 2 단자를 갖는다. 제 2 캐패시터는 제 2 인덕터의 제 1 및 제 2 단자 사이에 접속된다. 제 3 인덕터는 제 1 인덕터와 제 2 인덕터에 인접하게 위치되어 제 1, 제 2 및 제 3 인덕터 사이에 전자 결합을 유도한다. 제 3캐패시터는 제 3 인덕터의 제 1 및 제 2 단자들 사이에 접속된다.
다른 하나의 실시예에서, 본 발명은 제 1 및 제 2 단자들을 갖는 제 1 인덕터를 포함하는 LC 공진기 회로를 제공한다. 제 1 캐패시터는 제 1 인덕터의 제 1 및 제 2 단자들 사이에 접속된다. 제 2 인덕터는 제 1 및 제 2 단자들을 갖는다. 제 2 캐패시터는 제 2 인덕터의 제 1 및 제 2 단자들 사이에 접속된다. 제 3 인덕터는 제 1 및 제 2 인덕터에 인접하게 위치되어 제 1, 제 2 및 제 3 인덕터사이에 전자 결합을 유도한다. 제 3 캐패시터는 제 3 인덕터의 제 1 및 제 2 단자들사이에 접속된다.
다른 실시예에서, 본 발명은 다수 LC 공진기를 하우징하고 제 1, 제 2, 제 3 및 제 4 상호 접속 단자들을 갖는 집적 회로 패키지를 제공한다. 그 집적 회로는 제 1 상호 접속 단자에 접속된 제 1 단자와 제 2 상호 접속 단자에 접속된 제 2 단자를 갖는 제 1인덕터를 포함한다. 제 1 캐패시터는 제 1인덕터의 제 1 및 제 2 단자들 사이에 접속된다. 제 2 인덕터는 제 3 상호 접속 단자에 접속된 제 1 단자와 제 4 상호 접속 단자에 접속된 제 2 단자를 갖는다. 제 2 캐패시터는 제 2 인덕터의 제 1 및 제 2 단자들 사이에 접속된다. 제 3 인덕터는 제 1 및 제 2 인덕터에 인접하게 위치되어 제 1, 제 2 및 제 3 인덕터 사이에 전자 결합을 유도한다. 제 3 캐패시터가 제 3 인덕터의 제 1 및 제 2 단자들사이에 접속된다.
RF 신호 처리 회로들에 대한 벌룬을 최소화한다.
본 발명은 유사한 번호가 동일 또는 유사한 성분들을 나타내는 도면들을 참조하는 다음의 설명에 있는 하나 이상의 실시예들에서 기술될 것이다. 본 발명이 본 발명의 목적을 달성하기 위한 최선 모드 관점에서 기술되지만, 당업자는 첨부된 청구범위와 다음의 설명 및 도면에 의해 지지되는 그들의 균등물에 의해 한정되는 본 발명의 정신 및 범위내에 포함되는 변형, 변화 및 치환물을 커버하는 의도라는 것을 이해할 것이다.
반도체 장치들은 일반적으로 복잡한 두 개의 공정을 사용하여 제조되는데, 프론트-엔드 제조 및 백-엔드 제조이다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼의 표면상에 다수 반도체 다이를 형성하는 것을 의미한다. 웨이퍼상의 각 다이는 액티브 및 패시브 전기 부품들을 포함하는데, 그것들은 기능적인 전기 회로를 형성하도록 전기적으로 연결된다. 트랜지스터와 같은 액티브 전기 부품은 전류 흐름을 제어할 수 있는 능력이 있다. 캐패시터, 인덕터, 레지스터 및 트랜스포머와 같은 패시브 부품들은 전기 회로 성능을 수행하는데 필요한 전압 및 전류 관계를 생성한다.
패시브 및 액티브 부품들이 도핑, 융착, 포토리소그래피, 에칭 및 평탄화를 포함하는 일련의 공정 단계들에 의해 반도체 웨이퍼의 표면상에 형성된다. 도핑은 불순물들을 이온 주입 또는 열확산과 같은 기술에 의해 반도체 재료내에 도입시킨다. 도핑 공정은 액티브 장치에서 반도체 재료의 전기 전도성을 변화시키고, 반도체 재료를 영구 절연체, 영구 도체로 변환시키거나, 또는 전기장에 반응하여 반도체 재료가 도전성에서의 변화되는 방법을 변경시킨다. 트랜지스터가 전기장의 인가에 따라서 전류의 흐름이 촉진시키거나 또는 제한하도록 하는데 필요한 것으로 배열된 도핑의 다양한 형태와 정도의 영역들을 트랜지스터는 포함한다.
액티브 및 패시브 부품들은 상이한 전기적 특성들을 갖는 재료의 층들로 구성된다. 그 층들은 융착되는 재료 형태에 의해 부분적으로 결정되는 다양한 융착 기술들에 의해 형성될 수 있다. 예를 들면, 박막 융착은 화학적 증착(CVD), 물리적 증착(PVD), 전해 도금 및 무전해 도금 공정들을 포함한다. 각 층은 일반적으로 패턴화되어 액티브 부품들, 패시브 부품들, 또는 부품들 사이의 전기 접속부를 형성한다.
층들은 포토리소그래피를 사용하여 패턴화될 수 있는데, 그것은 패턴화되는 층위에 포토레지스트와 같은 감광성 재료의 융착을 포함한다. 하나의 패턴이 광을 이용하여 포토마스크로부터 포토레지스트로 전달된다. 광을 받는 포토레지스트 패턴의 부분은 용매를 사용하여 제거되고, 패턴화되는 그 아래층들을 노출시킨다. 포토레지스트의 나머지 부분은 제거되어, 패턴화된 층 뒤에 남겨진다. 선택적으로, 재료의 일부 형태들은 재료를 전해 도금 및 무전해 도금과 같은 기술들을 이용하여 앞서의 융착/에칭 공정에 의해 형성된 영역 또는 보이드(void)내로 그 재료를 직접 융착시키는 것에 의해 패턴화된다.
박막 재료의 현존하는 패턴위에의 융착은 아래 패턴을 악화시키어 비균일 플랫 표면을 생성시킬 수 있다. 플랫 표면의 균일성은 보다 소형의 그리고 보다 밀도 있는 액티브 및 패시브 부품들을 만드는데 필요하다. 평탄화가 웨이퍼 표면으로부터 재료를 제거하여 균일한 플랫 표면을 생성하는데 사용될 수 있다. 평탄화는 폴리싱 패드로 웨이퍼 표면을 폴리싱하는 것을 포함한다. 폴리싱(polishing) 동안에 마모재 및 부식성 화학재가 웨이퍼 표면에 첨가된다. 마모재의 기계적 작용 및 화학재의 부식성 작용의 조합으로 불규칙한 형태를 제거하여 균일한 플랫 표면을 초래한다.
백-엔드 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 또는 싱귤래이팅(singulating)한 후에 구조적 지지 및 환경적 분리를 위해 다이를 패키징하는 것을 말한다. 다이를 싱귤레이팅하기 위해서, 웨이퍼는 쏘우(saw) 스트리트 또는 스크라이브(scribe)로 불리는 웨이퍼의 비기능적인 영역을 따라서 표시되어 파손된다. 웨이퍼는 레이저 컷팅 장치 또는 톱 날을 이용하여 싱귤레이트된다. 싱귤레이팅 후에 개개의 다이는 다른 시스템 부품들과의 상호 접속을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이위에 형성된 접촉 패드들이 패키지내의 접촉 패드들과 연결된다. 전기적 접속들은 솔더 범프, 스터드(stud) 범프, 도전성 페이스트, 또는 와이어본드로 이루어질 수 있다. 캡슐화체 또는 다른 몰딩 재료가 패키지 위에 융착되어 물리적 지지 및 전기적 분리를 제공한다. 이어서 최종 패키지는 전기 시스템에 삽입되고 반도체 장치의 기능성들이 다른 시 스템 부품들에 이용할 수 있게 된다.
도 1은 그것의 표면에 장착된 다수 반도체 패키지를 구비한 칩 캐리어 기판 또는 프린트 회로 보드(PCB)(12)를 갖는 전자 장치(10)를 도시한다. 전자 장치(10)는 응용에 따르는 반도체 패키지의 한 형태 또는 반도체 패키지의 멀티플 형태를 가질 수 있다. 반도체 패키지들의 상이한 형태가 도시를 위해 도 1에 도시되었다.
전자 장치(10)는 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 스탠드-얼론 시스템( stand-alone system)일 수 있다. 또한, 전자 장치(10)는 큰 시스템의 하부 부품일 수 있다. 예를 들면, 전자 장치(10)는 그래픽 카드, 네크워크 인터페이스 카드, 또는 컴퓨터 안에 삽입될 수 있는 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, 주문형 반도체(application specific integrated circuit, ASIC), 논리 회로, 아날로그 회로, RF 회로, 개별 장치들 또는 다른 반도체 다이들 또는 전기 부품들을 포함할 수 있다.
도 1에서, PCB(12)는 PCB 상에 장착된 반도체 패키지의 구조적 지지 및 전기적 상호 접속을 위한 일반적인 기판을 제공한다. 도전 신호 트래이스(14)가 증발, 전해 도금, 무전해 도금, 스크린 프린팅, PVD, 또는 다른 적절한 금속 융착 공정을 사용하여 PCB(12)의 표면상에 또는 그 안에 형성된다. 신호 트래이스(14)는 반도체 패키지, 장착된 부품들, 그리고 다른 외부 시스템 패키지들 각각 사이에 전기적 통신을 제공한다. 트래이스(14)는 또한 반도체 패키지 각각에 동력 및 접지 접속을 제공한다. 일부 실시예에서, 반도체 장치는 두 개의 패키지 레벨을 갖는다. 제 1 레벨 패키징은 반도체 다이를 전기적 그리고 기계적으로 캐리어에 부착시키는 기술이다. 제 2 레벨 패키징은 캐리어를 전기적 그리고 기계적으로 PCB에 부착시키는 것을 포함한다. 다른 실시예에서, 반도체 장치는 다이가 기계적 그리고 전기적으로 직접 PCB에 장착되는 제 1 레벨 패키징을 가질 수 있다.
도시의 목적으로, 와이어 본드 패키지(16)와 플립 칩(flip chip)(18)을 포함하는 제 1 레벨 패키징의 여러 형태가 PCB(12) 상에 도시되었다. 또한 볼 그리드 어래이(ball grid array, BGA)(20), 범프 칩 캐리어(bump chip carrier, BCC)(22), 듀얼 인-라인 패키지(dual in-line package, DIP)(24), 랜드 그리드 어래이(land grid arrary, LGA)(26), 멀티-칩 모듈(multi-chip module, MCM)(28), 퀘드 플랫 넌-리디드 패키지(quad flat non-leaded package, QFN)(30), 그리고 퀘드 플랫 패키지(32)를 포함하는 제 2 레벨 패키징의 여러 형태가 PCB(12) 상에 장착되는 것으로 도시되었다. 시스템 요건에 따라서, 다른 전자 부품뿐 아니라 제 1 및 제 2 레벨 패키징 형태의 어떤 조합으로 구성된 반도체 패키지들의 어떤 조합이 PCB(12)에 연결될 수 있다. 일부 실시예에서, 전자 장치(10)는 싱글 부착 반도체 패키지를 포함하지만, 다른 실시예들은 멀티플 상호접속 패키지들을 포함한다. 싱글 기판 위에 하나 이상의 반도체 패키지들을 조합함으로써, 제조자들은 미리 제조된 부품들을 전자 장치 또는 시스템내에 포함시킬 수 있다. 반도체 패키지들은 복잡한 기능성을 포함하기 때문에, 전자 장치는 보다 저렴한 부품들 및 짧은 제조 공정을 사용하여 제조될 수 있다. 산출된 장치들은 고장이 덜 나고, 덜 비용이 들어서 소비자에게 낮은 비용을 가져다 준다.
도 2a는 PCB(12)상에 장착된 DIP(24)의 다른 상세 사항을 도시하고 있다. DIP(24)는 접촉 패드(36)를 갖는 반도체 다이(34)를 포함한다. 반도체 다이(34)는 반도체 다이(34)내에 형성된 액티브 장치들, 패시브 장치들, 도전층들, 그리고 절연층들로서 구현된 아날로그 또는 디지털 회로들을 포함하는 액티브 영역을 갖고, 다이의 전기적 디자인에 따라서 전기적으로 상호접속된다. 예를 들면, 회로는 다이(34)의 액티브 영역내에 형성된 하나 이상의 트랜지스터, 다이오드, 인덕터, 캐패시터, 레지스터 및 다른 회로 소자들을 포함할 수 있다. 접촉 패드(36)는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)과 같은 도전성 재료로 이루어지고, 다이(34)내에 형성된 회로 소자들과 전기적으로 연결된다. 접촉 패드(36)는 PVD, CVD, 전해 도금 또는 무전해 도금 공정에 의해 형성된다. DIP(24)의 조립 동안에 반도체 다이(34)는 금-은 공정 층 또는 열적 에폭시와 같은 부착재를 사용하여 캐리어에 장착된다. 패키지 몸체는 폴리머 또는 세라믹과 같은 절연성 패키지 재료를 포함한다. 컨덕터 리드(40)는 캐리어(38)에 연결되고, 와이어 본드(42)가 제 1 레벨 패키징으로서 리드(40)와 다이(34)의 접촉 패드(36) 사이에 형성된다. 캡슐화체(44)가, 습기 또는 입자들이 패키지로 들어가서 다이(34), 접촉 패드(36) 또는 와이어 본드(42)를 오염시키는 것을 방지하는 것에 의해 환경적 보호 목적으로 패키지 위에 융착된다. DIP(24)은 리드(40)를 PCB(12)를 관통하여 형성된 홀안에 삽입시킴으로써 PCB(12)에 연결된다. 솔더 재료(46)가 리드(40) 주위를 흘러서 홀로 들어가 DIP(24)을 PCB(12)에 물리적 그리고 전기적으로 연결시킨다. 솔더 재료(46)는 선택적인 융재를 구비한 주석(Sn), 납(Pb), 금(Au), 은(Ag), 구리(Cu), 아연(Zn), 비스무트(Bi) 및 그들의 합금들과 같은 어떤 금속 또는 전기 전도성 재료일 수 있다. 예를 들면, 솔더 재료는 공정 Sn/Pb, 높은 납 또는 무연(lead-free)일 수 있다.
도 2b는 PCB(12)상에 장착된 BCC(22)의 다른 상세 사항을 도시하고 있다. 반도체 다이(47)는 와이어 본드형 제 1레벨 패키징에 의해 캐리어에 연결된다. BCC(22)는 BCC형 제 2레벨 패키징으로 PCB(12)에 장착된다. 접촉 패드(48)를 갖는 반도체 다이(47)가 언더필(underfill) 또는 에폭시-수지 부착재(50)를 사용하여 캐리어 위에 장착된다. 반도체 다이(47)는 반도체 다이(47)내에 형성된 액티브 장치들, 패시브 장치들, 도전층들, 그리고 절연층들로서 구현된 아날로그 또는 디지털 회로들을 포함하는 액티브 영역을 갖고, 다이의 전기적 디자인에 따라서 전기적으로 상호접속된다. 예를 들면, 회로는 다이(47)의 액티브 영역내에 형성된 하나 이상의 트랜지스터, 다이오드, 인덕터, 캐패시터, 레지스터 및 다른 회로 소자들을 포함할 수 있다. 접촉 패드(48)는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)과 같은 도전성 재료로 이루어지고, 다이(47)내에 형성된 회로소자들과 전기적으로 연결된다. 접촉 패드(48)는 PVD, CVD, 전해 도금 또는 무전해 도금 공정에 의해 형성된다. 와이어 본드(54) 및 본드 패드(56, 58)가 반도체 다이(47)의 접촉 패드(48)를 제 1레벨 패키징을 형성하는 BCC(22)의 접촉 패드(52)에 전기적으로 연결시킨다. 몰딩 화합물 또는 캡슐화체(60)가 반도체 다이(47) 위에 융착되어 장치의 물리적 지지 및 전기적 분리를 제공한다. 접촉 패드(64)가 증발, 전해 도금, 무전해 도금, 스크린 프린팅, PVD 또는 다른 적절한 금속 융착 공정을 이용하여 PCB(12)의 한 표면상에 형성되고, 산화 방지를 위해 일반적으로 도금된다. 접촉 패드(64)는 하나 이상의 도전성 신호 트래이스(14)를 전기적으로 연결시킨다. 솔더 재료가 BCC(22)의 접촉 패드(52)와 PCB(12)의 접촉 패드(64) 사이에 융착된다. 솔더 재료는 리플로우되어 BCC(22)와 PCB(12) 사이에 기계적 그리고 전기적 연결을 형성하는 범프들(66)을 형성한다.
도 2c에서, 반도체 다이(18)는 플립칩형 제 1레벨 패키징으로 캐리어(76)에 면이 아래로 향하도록 장착된다. BGA(20)가 BGA형 제 2레벨 패키징으로 PCB(12)에 부착된다. 반도체 다이(18)내에 형성된 액티브 장치들, 패시브 장치들, 도전층들, 그리고 절연층들로서 구현된 아날로그 또는 디지털 회로들을 포함하는 액티브 영역이 다이의 전기적 디자인에 따라서 전기적으로 상호접속된다. 예를 들면, 회로는 다이(18)의 액티브 영역(70)내에 형성된 하나 이상의 트랜지스터, 다이오드, 인덕터, 캐패시터, 레지스터 및 다른 회로 소자들을 포함할 수 있다. 반도체 다이(18)는 다수 개별적인 도전성 솔더 범프들 또는 볼들(78)을 통해서 캐리어(76)에 기계적 또는 전기적으로 부착된다. 솔더 범프(76)는 액티브 영역(70) 상에 위치되는 범프 패드 또는 상호접속 사이트(80)상에 형성된다. 범프 패드들(80)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)과 같은 도전성 재료로 이루어지고, 액티브 영역(70)에 형성된 회로 소자들과 전기적으로 연결된다. 범프 패드(80)는 PVD, CVD, 전해 도금 또는 무전해 도금 공정에 의해 형성된다. 솔더 범프(78)는 솔더 리플로어 공정에 의해 접촉 패드 또는 캐리어(76)상의 상호접속 사이트(82)에 전기적 그리고 기계적으로 연결된다. BGA(20)는 다수의 개별적 인 도전성 솔더 범프들 또는 볼들(86)에 의해 PCB(12)에 기계적으로 그리고 전기적으로 부착된다. 솔더 범프들은 범프 패드들 또는 상호 접소 사이트(84)상에 형성된다. 범프 패드들(84)은 캐리어(76)를 관통하여 루트된(routed) 도전 라인(90)을 통하여 상호 접속 사이트(82)에 전기적으로 연결된다. 접촉 패드(88)가 증발, 전해 도금, 무전해 도금, 스크린 프린팅, PVD 또는 다른 적절한 금속 융착 공정을 이용하여 PCB(12)의 한 표면상에 형성되고, 산화 방지를 위해 일반적으로 도금된다. 접촉 패드(88)는 하나 이상의 도전성 신호 트래이스(14)를 전기적으로 연결시킨다. 솔더 범프들(86)이 솔더 리플로어 공정에 의해 PCB(12)상의 접촉 패드 또는 본딩 패드(88)에 전기적 그리고 기계적으로 연결된다. 몰딩 화합물 또는 캡슐화체(92)가 반도체 다이(18) 및 캐리어(76) 위에 융착되어 장치의 물리적 지지 및 전기적 분리를 제공한다. 플립 칩 반도체 장치는, 신호 전파 거리를 감소시키고, 낮은 캐패시턴스를 달성하고, 전반적으로 양호한 회로 성능들을 달성하기 위해, 반도체 다이(18)상의 액티브 장치들로부터 PCB(12)상의 도전 트랙까지의 짧은 전기 도전 경로를 제공한다. 다른 실시예에서, 반도체 다이(18)는 캐리어(76) 없이 플립 칩형 제 1레벨 패키징을 이용하여 PCB(12)에 기계적 그리고 전기적으로 직접 연결될 수 있다.
도 3을 참조하면, 반도체 다이 또는 패키지(94)가 구조적 지지를 위해서 실리콘(Si), 갈늄비소(GaAs), 글래스 또는 다른 벌크(bulk) 반도체 재료로 이루어진 반도체 기판(96)을 포함한다. 액티브 영역(98)이 반도체 기판(96)의 정부면상에 형성된다. 액티브 영역(98)은 다이의 전기적 디자인에 따라서 액티브 장치들, 집 적된 패시브 장치들(integrated passive device, IPD), 도전층들, 그리고 절연층들을 포함한다. 액티브 장치들은 트랜지스터, 레지스터 및 다이오드등을 포함한다. IPD는 박막 트랜지스터, 레지스터 및 캐패시터들을 포함한다. 액티브 영역(98)은 반도체 다이(98)의 전체 두께 또는 높이(H1)의 약 5-10%를 점유한다. 반도체 다이(94)는 플립 칩, 본드 와이어 또는 상호접속 핀들을 이용하여 다른 장치들에 전기적으로 연결될 수 있다.
다수 IPD를 포함하는 반도체 장치들이 마이크로웨이브, 레이더, 통신기기, 무선 트랜시버, 전자 스위치 그리고 라디오 주파수(RF) 전기적 기능들을 수행하는 다른 장치들과 같은 고주파 응용에 사용될 수 있다. IPD는 벌룬(밸런스 및 언밸런스), 공진기, 하이-패스 필터, 로우-패스 필터, 밴드-패스 필터(band-pass filter, BPF), 시메트릭 하이-큐(symmetric Hi-Q) 공진기 트랜스포머, 매칭(matching) 네트워크 및 튜닝 캐패시터들과 같은 회로 기능들을 위한 전기적 특성들을 제공한다. 예를 들면, IPD는 안테나 및 트랜스시버 사이에 위치될 수 있는 프론트-엔드 무선 RF 부품들로서 사용될 수 있다. 무선 응용은 와이드밴드 코드 분할 다중 접속(wideband code division multiple access, WCDMA) 밴드(PCS, IMT, 로우), 그리고 글로벌 시스템 모바일 통신(global system mobile communication, GSM) 밴드(로우 및 하이)와 같은 멀티플 밴드 작동을 사용하는 핸드폰일 수 있다.
벌룬은 종종 전자 결합(電磁 結合, magnetic coupling)을 통해서 임피던스를 변화시키고 커먼-노드(common-node) 노이즈를 최소화시키는데 사용될 수 있다. 일부 응용에서, 멀티플 벌룬은 동일한 기판에 형성되어 멀티-밴드 작동을 가능하게 한다. 예를 들면, 두 개 이상의 벌룬이 모바일 폰 또는 다른 GSM 통신기들을 위한 퀘드-밴드에 사용될 수 있는데, 각 벌룬은 퀘드-밴드 장치의 작동 주파수 밴드를 표시한다. 일반적인 RF시스템은 필요한 전기적 기능들을 수행하기 위해서 하나 이상의 반도체 패키지에서 멀티플 IPD 및 다른 고주파 회로들을 요구한다.
도 4는 RF 집적 회로(RFIC)(102)를 이용하는 무선 통신 시스템(100)을 도시한다. RFIC(102)는 5개의 구분된 주파수 밴드 처리 채널에서 RF 신호들의 BPF 신호 처리를 수행하는데, 주파수 밴드(A), 주파수 밴드(B), 주파수 밴드(C), 주파수 밴드(D) 그리고 주파수 밴드(E)이다. 주파수 밴드(A)는 언밸런스 포트 또는 단자(104)를 갖고, 주파수 밴드(B)는 언밸런스 포트 또는 단자(106)를 갖고, 주파수 밴드(C)는 언밸런스 포트 또는 단자(108)를 갖고, 주파수 밴드(D)는 언밸런스 포트 또는 단자(110)를 갖고, 주파수 밴드(E)는 언밸런스 포트 또는 단자(112)를 갖는다. 접지 단자(116)은 주파수 밴드(A-E)에서 언밸런스 포트들(104-112)에 대한 리턴 경로이다. 주파수 밴드(A)는 밸런스 포트 또는 단자들(118, 120)을 갖고; 주파수 밴드(B)는 밸런스 포트 또는 단자들(122, 124)를 갖고; 주파수 밴드(C)는 밸런스 포트 또는 단자들(126, 128)을 갖고;주파수 밴드(D)는 밸런스 포트 또는 단자들(130, 132)를 갖고;주파수 밴드(E)는 밸런스 포트 또는 단자들(134, 136)을 갖는다. 밸런스 포트들(118-136)은 다른 송신기 및 수신기 신호 처리를 위해서 트랜시버(140)에 각각 접속된다. 무선 RF부품들은 멀티플 밴드들을 이용하여 기능성과 서비스를 증가시킨다. 예를 들면, 주파수 밴드들(A-C)는 WCDMA를 처리하고 주파수 밴드(D-E)는 GSM를 처리한다. RFIC(102)는 각 주파수 밴드(A-E)에서 벌룬을 사용 하여 임피던스를 트랜스포옴하고 커먼-모드 노이즈를 최소화시킨다.
도 5는 주파수 밴드(A-E) 처리 채널을 구비한 RFIC(102)의 다른 레이아웃의 상세사항을 도시하고 있다. 하나의 실시예에서, RFIC(102)는 3.2mm x 2.2mm의 면적을 점유한다. 도 6a는 언밸런스 포트(104), 접지 단자(116), 그리고 언밸런스 포트(104) 및 접지 단자(116) 사이에 접속된 캐패시터(142) 및 인덕터(144)에 대응하는 동등의 개략적인 회로도를 보여주고 있다. 인덕터(146), 캐패시터(150) 및 레지스터(152)가 밸런스 포트들(118, 120) 사이에 접속된다. 레지스터(152)는 플랫 패스-밴드 리스폰스(flat pass-band response)를 제공한다. 직류(DC) 전원 버스(154)가 인덕터(146)의 중심점에 접속된다. DC 전원 버스(154)는 모든 연결된 장치들에 공통한다. DC 전원은 단자(156)에서 인가된다. 밀접한 공간 및 인터리빙(interleaving) 레이아웃 때문에, 상호 인덕턴스 및 전자 결합이 인덕터들(144, 146) 사이에 유도된다. 따라서, 인덕터들(144-146)은 주파수 밴드(A)의 BPF 배열에서 벌룬의 일부로서 작동한다.
주파수 밴드(B)는, 언밸런스 포트(106), 접지 단자(116), 그리고 언밸런스 포트(106) 및 접지 단자(116) 사이에 접속된 캐패시터(160) 및 인덕터(162)를 포함하는 도 6a와 유사하게 구성된다. 인덕터(164), 캐패시터(166) 및 레지스터(168)가 밸런스 포트들(122, 124) 사이에 접속된다. 레지스터(152)는 플랫 패스-밴드 리스폰스(flat pass-band response)를 제공한다. 직류(DC) 전원 버스(154)가 인덕터(164)의 중심점에 접속된다. DC 전원 버스(154)는 모든 연결된 장치들에 공통한다. DC 전원은 단자(156)에서 인가된다. 밀접한 공간 및 인터리빙(interleaving) 레이아웃 때문에, 상호 인덕턴스 및 전자 결합이 인덕터들(162, 164) 사이에 유도된다. 따라서, 인덕터들(162-164)은 주파수 밴드(B)의 BPF 배열에서 벌룬의 일부로서 작동한다.
주파수 밴드(C)는, 언밸런스 포트(108), 접지 단자(116), 그리고 언밸런스 포트(108) 및 접지 단자(116) 사이에 접속된 캐패시터(170) 및 인덕터(172)를 포함하는 도 6a와 유사하게 구성된다. 인덕터(174), 캐패시터(176) 및 레지스터(178)가 밸런스 포트들(126, 128) 사이에 접속된다. 레지스터(178)는 플랫 패스-밴드 리스폰스(flat pass-band response)를 제공한다. 직류(DC) 전원 버스(154)가 인덕터(174)의 중심점에 접속된다. 밀접한 공간 및 인터리빙(interleaving) 레이아웃 때문에, 상호 인덕턴스 및 전자 결합이 인덕터들(172, 174) 사이에 유도된다. 따라서, 인덕터들(172-174)은 주파수 밴드(C)의 BPF 배열에서 벌룬의 일부로서 작동한다.
주파수 밴드(D)는, 언밸런스 포트(110), 접지 단자(116), 그리고 언밸런스 포트(110) 및 접지 단자(116) 사이에 접속된 캐패시터(182)를 포함하는 도 6b와 유사하게 구성된다. 인덕터(186)가 언밸런스 포트(110) 및 노드(185) 사이에 접속된다. 캐패시터(184)가 노드(185) 및 접지 단자(116) 사이에 접속된다. 인덕터(188) 및 캐패시터(190)의 평행한 조합이 노드들(185, 191) 사이에 접속된다. 캐패시터(192) 및 인덕터(194)가 노드(191) 및 접지 단자(116) 사이에 접속된다. 캐패시터들(182, 184, 190, 192) 및 인덕터들(186, 188)이 로우-패스 필터로서 작동한다. 인덕터(196)가 밸런스 포트들(130, 132) 사이에 접속된다. 캐패시터 들(198, 200)의 직렬의 조합이 밸런스 포트들(130, 132) 사이에 접속된다. 레지스터(202)가 밸런스 포트들(130, 132) 사이에 접속된다. 레지스터(202)는 플랫 패스-밴드 리스폰스(flat pass-band response)를 제공한다. 직류(DC) 전원 버스(154)가 인덕터(196)의 중심점과 캐패시터들(198, 200) 사이의 접속부에 접속된다. 밀접한 공간 및 인터리빙(interleaving) 레이아웃 때문에, 상호 인덕턴스 및 전자 결합이 인덕터들(194, 196) 사이에 유도된다. 따라서, 인덕터들(194-196)은 주파수 밴드(D)의 BPF 배열에서 벌룬의 일부로서 작동한다.
주파수 밴드(E)는, 언밸런스 포트(112), 접지 단자(116), 그리고 언밸런스 포트(112) 및 노드(212) 사이에 접속된 인덕터(210)를 포함하는 도 6c와 유사하게 구성된다. 캐패시터(214)가 접지 단자(116)와 노드(212) 사이에 접속된다. 인덕터(218) 및 캐패시터(216)의 평행한 조합이 노드들(212, 220) 사이에 접속된다. 캐패시터(222) 및 인덕터(224)가 노드(220) 및 접지 단자(116) 사이에 접속된다. 캐패시터들(214, 216, 220) 및 인덕터들(210, 218)이 로우-패스 필터로서 작동한다. 인덕터(226)가 밸런스 포트들(134, 136) 사이에 접속된다. 캐패시터들(228, 230)의 직렬의 조합이 밸런스 포트들(134, 136) 사이에 접속된다. 레지스터(232)가 밸런스 포트들(134, 136) 사이에 접속된다. 레지스터(232)는 플랫 패스-밴드 리스폰스(flat pass-band response)를 제공한다. 직류(DC) 전원 버스(154)가 인덕터(226)의 중심점과 캐패시터들(228, 230) 사이의 접속부에 접속된다. 밀접한 공간 및 인터리빙(interleaving) 레이아웃 때문에, 상호 인덕턴스 및 전자 결합이 인덕터들(224, 226) 사이에 유도된다. 따라서, 인덕터들(224-226)은 주파수 밴드(E) 의 BPF 배열에서 벌룬의 일부로서 작동한다.
RFIC(102)에 사용된 벌룬의 다른 실시예가 도 7에 도시되었다. 벌룬(238)은 도 3의 기판(93)상에 집적될 수 있는 LC(인덕터 및 캐패시터) 공진기를 사용하여 구현된다. 이 경우에, 벌룬(238)은 RFIC(102)의 언밸런스 포트 및 밸런스 포트 사이에 접속된다. 인덕터(240)는 언밸런스 포트들(242, 244)에 접속된 제 1및 제 2엔드(end) 단자들을 포함한다. 하나의 실시예에서, 포트(242)는 싱글 엔디드(single ended) 언밸런스 포트이고, 포트(244)는 접지 단자이다. 또한, 포트(244)는 싱글 엔디드 언밸런스 포트이고 포트(242)는 접지 단자이다. 캐패시터(246)는 언밸런스 포트들(242, 246) 사이에 접속된다. 인덕터(240) 및 캐패시터(246)는 제 1LC 공진기를 구성한다. 인덕터(248)는 밸런스 포트들(250, 252)에 접속된 제 1및 제 2엔드 단자들을 포함한다. 캐패시터(254)는 밸런스 포트들(250, 252) 사이에 접속된다. 인덕터(248) 및 캐패시터(254)는 제 2LC 공진기를 구성한다. 인덕터(256)는 엔드 단자들(258, 260)를 포함한다. 캐패시터(262)는 인덕터(256)의 엔드 단자들(258, 260) 사이에 직렬로 접속된다. 인덕터(256) 및 캐패시터(262)는 제 3LC 공진기를 구성한다. 인덕터(256)는 d2, d3, d4 및 d5의 평면 간격으로 중첩되지 않게 인덕터(240, 248)의 주연에 위치된다. 인덕터(256)는 보다 큰, 보다 소형의 또는 인덕터들(240, 248)과 조화된 밸류를 가질 수 있다.
도 7에 도시된 회로 레이아웃은 RFIC(102)에서 구현되고, 소형 포옴 펙터(form factor)에서 밸런스 필터와 같은 벌룬 및 필터 기능들을 제공한다. 그 회로는 상호 유도 또는 자기 유도 접속을 사용하여 3개의 LC 공진기를 포함한다. 인 덕터들(240, 248, 256)은 직사각형, 다각형 또는 원형 형태 또는 모양을 가질 수 있고, 권선되어 전자 결합을 만든다. 캐패시터들(246, 254)은 벌룬을 위해 정전기적 방전(ESD) 보호를 제공한다. 인덕터들(240, 248, 256)은 Al, Cu, Sn, Ni, Au 또는 Ag와 같은 8㎛의 도전성 재료로 구현된다. 캐패시터들(246, 254, 262)은 절연성 박막을 사용하여 구현된다. 박막 재료는 캐패시턴스 밀도를 증가시킨다. 박막 재료에서 ESD의 강성(robustness)은 취약한 캐패시터를 가로지르는 유도성 분로(shunt) 보호체를 사용하여 언어질 수 있다. ESD 이벤트에서 에너지의 대부분은 낮은 주파수에 모이는데, 그것을 위해서는 나노-헨리 범위의 인덕터가 효과적인 짧은 회로가 된다. 자기적 접속 회로에서, 각 캐패시터는 ESD에 강성을 증가시키기 위해서 낮은 값 분로 인덕턱에 의해 보호된다.
인덕터들(240, 248) 사이의 상호 유도 또는 전자 결합 강도는 코일 사이의 거리(d1)에 의해 결정된다. 비슷하게, 인덕터들(240, 256)사이, 그리고 인덕터들(248, 256) 사이의 전자 결합 강도는 두 코일 사이의 거리(d2, d3, d4, d5)에 의해 결정된다. 하나의 실시예에서, 거리(d1-d5)는 10㎛로 설정된다. BPF 파라미터는 전자 결합을 튜닝하도록 용량적으로 로디드된 유도성 링들 사이의 세퍼레이션을 조절함으로써 선택되어진다. 캐패시터들(246, 254, 262)은 필요한 응용에 대한 임피던스와 조화되도록 튜닝된다.
언밸런스 포트들(242, 244) 및 밸런스 포트들(250, 252)는 공통 DC 레퍼런스를 공유하지 않는다. 각 입력 및 출력은 싱글-엔디드 또는 디퍼렌셜(differential)을 작동시킬 수 있다. 밸런스 대 언밸런스의 변환을 필요로 하는 응용에서 별도의 벌룬 트랜스포머에 대한 필요성은 없다.
RFIC(102)에 사용된 벌룬의 다른 실시예가 도 8에 도시되었다. 벌룬(268)은 도 3의 기판상에 집적될 수 있는 LC 공진기를 사용하여 구현될 수 있다. 이 경우에, 벌룬(268)은 RFIC(102)의 밸런스 포트들 및 언밸런스 포트들 사이에 접속된다. 인덕터(270)는 언밸런스 포트들(272, 274)에 접속된 제 1및 제 2엔드 단자들을 포함한다. 하나의 실시예에서, 포트(272)는 싱글-엔디드 언밸런스 포트이고, 포트(274)는 접지 단자이다. 또한, 포토(274) 접지 단자이다. 캐패시터(276)는 언밸런스 포토들(272, 274) 사이에 접속된다. 인덕터(270) 및 캐패시터(276)은 제 1LC 공진기를 구성한다. 인덕터(278)는 밸런스 포트들(280, 282)에 접속된 제 1및 제 2 엔드 단자들을 포함한다. 캐패시터(284)는 밸런스 포트들(280, 282) 사이에 접속된다. 인덕터(278) 및 캐패시터(284)는 제 2LC 공진기를 구성한다. 인덕터(270)는 인덕터(278)로부터 거리(d6)에 위치된다. 인덕터(290)는 엔드 단자들(292, 294)를 포함한다. 캐패시터(296)는 인덕터(290)의 엔드 단자들(292, 294) 사이에 직렬로 접속된다. 인덕터(290) 및 캐패시터(296)는 제 3LC 공진기를 구성한다. 인덕터(290)는 인덕터들(270, 278)과 수직으로 전기 절연상태로 겹쳐지고, d7, d8, d9 및 d10의 평면 간격을 갖는다. 인덕터(290)는 보다 큰, 보다 소형의 또는 인덕터들(270, 278)과 조화된 밸류를 가질 수 있다.
도 8에 도시된 회로 레이아웃은 RFIC로서 구현되고, 소형 포옴 펙터(form factor)에서 밸런스 필터와 같은 벌룬 및 필터 기능들을 제공한다. 그 회로는 상호 유도 또는 자기 유동 접속을 사용하여 3개의 LC 공진기를 포함한다. 인덕터 들(270, 278, 290)은 직사각형, 다각형 또는 원형 형태 또는 모양을 가질 수 있고, 권선되어 전자 결합을 만든다. 캐패시터들(276, 284)은 벌룬을 위해 ESD 보호를 제공한다. 인덕터들(270, 278, 290)은 Al, Cu, Sn, Ni, Au 또는 Ag와 같은 8㎛의 도전성 재료로 구현된다. 캐패시터들(276, 284, 296)은 절연성 박막을 사용하여 구현된다. 박막 재료는 캐패시턴스 밀도를 증가시킨다. 박막 재료에서 ESD의 강성(robustness)은 취약한 캐패시터를 가로지르는 유도성 분로(shunt) 보호체를 사용하여 언어질 수 있다. ESD 이벤트에서 에너지의 대부분은 낮은 주파수에 모이는데, 그것을 위해서는 나노-헨리 범위의 인덕터가 효과적인 짧은 회로가 된다. 자기적 접속 회로에서, 각 캐패시터는 ESD에 강성을 증가시키기 위해서 낮은 값 분로 인덕턱에 의해 보호된다.
인덕터들(270, 278) 사이의 상호 유도 또는 전자 결합 강도는 코일 사이의 거리(d6)에 의해 결정된다. 비슷하게, 인덕터들(270, 290)사이, 그리고 인덕터들(278, 290) 사이의 전자 결합 강도는 두 코일 사이의 거리(d7, d8, d9, d10)에 의해 결정된다. 하나의 실시예에서, 거리(d6-d10)는 10㎛로 설정된다. BPF 파라미터는 전자 결합을 튜닝하도록 용량적으로 로디드된 유도성 링들 사이의 세퍼레이션을 조절함으로써 선택되어진다. 캐패시터들(276, 284, 296)은 필요한 응용에 대한 임피던스와 조화되도록 튜닝된다.
언밸런스 포트들(272, 274) 및 밸런스 포트들(280, 282)는 공통 DC 레퍼런스를 공유하지 않는다. 각 입력 및 출력은 싱글-엔디드 또는 디퍼렌셜(differential)을 작동시킬 수 있다. 밸런스 대 언밸런스의 변환을 필요로 하는 응용에서 별도의 벌룬 트랜스포머에 대한 필요성은 없다.
도 9는 d1의 상이한 값에 대한 벌룬(238)의 삽입 손실 대 주파수의 그래프이다. 도 10은 d2의 상이한 값에 대한 벌룬(238)의 삽입 손실 대 주파수의 그래프이다. 도 11은 d3의 상이한 값에 대한 벌룬(238)의 삽입 손실 대 주파수의 그래프이다.
본 발명의 하나 이상의 실시예들이 상세히 기술되었지만, 다음의 청구범위에 기술된 본 발명의 범위를 이탈하지 않는 한 그 실시예들에 변형과 변화가 가능함을 이해할 것이다.
도 1은 표면에 상이한 형태의 패키지가 장착되는 PCB를 도시한다.
도 2a-2d는 PCB에 장착된 반도체 패키지의 다른 상세 사항을 도시한다.
도 3은 집적 반도체 장치를 포함하는 반도체 패키지를 도시한다.
도 4는 트랜시버에 연결된 멀티-채널 RF 신호 처리 회로를 도시한다.
도 5는 상기 멀티플-채널 RF 신호 처리 회로의 레이아웃을 도시한다.
도 6a-6c는 개별적인 RF 신호 처리 회로의 개략적인 다이아그램이다.
도 7은 RF 신호 처리 채널에의 사용을 위한 다수 LC 공진기를 도시한다.
도 8은 RF 신호 처리 채널에의 사용을 위한 LC 공진기의 다른 실시예를 도시한다.
도 9는 LC 공진기의 인덕터들 사이에서 상이한 거리 d1에 대한 삽입 손실 대 주파수의 그래프이다.
도 10은 LC 공진기의 인덕터들 사이에서 상이한 거리 d2에 대한 삽입 손실 대 주파수의 그래프이다.
도 11은 LC 공진기의 인덕터들 사이에서 상이한 거리 d3에 대한 삽입 손실 대 주파수의 그래프이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10 : 반도체 장치 12 : PCB
14 : 트래이스 16 : 와이어 본드 패키지
20 : BGA 34 : 다이
36 : 접촉 패드 76 : 캐리어
82 : 상호접속 사이트 90 도전 라인
Claims (25)
- 각각이 제 1 및 제 2 밸런스 포트 및 제 1 및 제 2 언밸런스 포트들을 갖는 다수 주파수 밴드 채널들을 포함하는 밴드-패스 필터에 있어서, 각 주파수 밴드 채널은:상기 제 1 밸런스 포트에 접속된 제 1 단자 및 상기 제 2 밸런스 포트에 접속된 제 2 단자를 갖는 제 1 인덕터;상기 제 1 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 1 캐패시터;상기 제 1 언밸런스 포트에 접속된 제 1 단자 및 상기 제 2 언밸런스 포트에 접속된 제 2 단자를 갖는 제 2 인덕터로서, 상기 제 1 인덕터 및 제 2 인덕터 사이에 전자 결합(電磁 結合, magnetic coupling)을 유도하도록 상기 제 1 인덕터의 제 1 거리 내에 위치되는 제 2 인덕터;상기 제 2 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 2 캐패시터;상기 제 1 인덕터의 제 2 거리와 상기 제 2 인덕터의 제 3 거리내에 위치되는 제 3 인덕터로서, 상기 제 1, 제 2 및 제 3 인덕터 사이에 전자 결합을 유도하는 제 3 인덕터; 그리고상기 제 3 인덕터의 제 1 및 제 2 단자들 사이에 접속된 제 3 캐패시터를 포함하는 것을 특징으로 하는 밴드-패스 필터.
- 제 1 항에 있어서,상기 제 1, 제 2 및 제 3 인덕터는 박막의 도전 재료이고, 상기 제 1, 제 2 및 제 3 캐패시터는 박막 절연 재료인 것을 특징으로 하는 밴드-패스 필터.
- 제 1 항에 있어서,상기 제 1, 제 2 및 제 3 인덕터는 직사각형, 다각형 또는 원형 모양을 갖는 것을 특징으로 하는 밴드-패스 필터.
- 제 1 항에 있어서,상기 제 1 및 제 2 인덕터는 상기 제 3 인덕터와 겹쳐지는 것을 특징으로 하는 밴드-패스 필터.
- 제 1 항에 있어서,상기 제 1인덕터는 상기 제 2 인덕터와 인접하게 그리고 비-중첩으로 위치되고, 상기 제 3 인덕터는 상기 제 1 및 제 2 인덕터 주변에 비-중첩으로 위치되는 것을 특징으로 하는 밴드-패스 필터.
- 제 1 항에 있어서,상기 제 1, 제 2 및 제 3 인덕터와, 상기 제 1, 제 2 및 제 3 캐패시터가 집적되는 기판을 또한 포함하는 것을 특징으로 하는 밴드-패스 필터.
- 제 1 항에 있어서,상기 제 2 인덕터에 접속된 별개의 직류 동력 버스를 또한 포함하는 것을 특징으로 하는 밴드-패스 필터.
- 각각이 제 1 및 제 2 밸런스 포트 및 제 1 및 제 2 언밸런스 포트들을 갖는 다수 LC 공진기를 포함하는 밴드-패스 필터에 있어서,상기 제 1 밸런스 포트에 접속된 제 1 단자 및 상기 제 2 밸런스 포트에 접속된 제 2 단자를 갖는 제 1 인덕터;상기 제 1 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 1 캐패시터;상기 제 1 언밸런스 포트에 접속된 제 1 단자 및 상기 제 2 언밸런스 포트에 접속된 제 2 단자를 갖는 제 2 인덕터;상기 제 2 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 2 캐패시터;상기 제 1 인덕터와 제 2 인덕터에 인접하게 위치되는 제 3 인덕터로서, 상기 제 1, 제 2 및 제 3 인덕터 사이에 전자 결합을 유도하는 제 3 인덕터; 그리고상기 제 3 인덕터의 제 1 및 제 2 단자들 사이에 접속된 제 3 캐패시터를 포함하는 것을 특징으로 하는 밴드-패스 필터.
- 제 8 항에 있어서,상기 제 2 인덕터가 상기 제 1 인덕터의 제 1 거리 내에 위치되어 상기 제 1 인덕터 및 제 2 인덕터 사이에 전자 결합을 유도하는 것을 특징으로 하는 밴드-패스 필터.
- 제 8항에 있어서,상기 제 3 인덕터가 상기 제 1 인덕터의 제 2 거리 및 상기 제 2 인덕터의 제 3 거리 내에 위치되어 상기 제 1, 제 2 및 제 3 인덕터 사이의 전자 결합을 유도하는 것을 특징으로 하는 밴드-패스 필터.
- 제 8 항에 있어서,상기 제 1, 제 2 및 제 3 인덕터는 박막의 도전 재료이고, 상기 제 1, 제 2 및 제 3 캐패시터는 박막 절연 재료인 것을 특징으로 하는 밴드-패스 필터.
- 제 8 항에 있어서,상기 제 1 및 제 2 인덕터는 상기 제 3 인덕터와 겹쳐지는 것을 특징으로 하는 밴드-패스 필터.
- 제 8 항에 있어서,상기 제 1 인덕터는 상기 제 2 인덕터와 인접하게 그리고 비-중첩으로 위치되고, 상기 제 3인덕터는 상기 제 1 및 제 2 인덕터 주변에 비-중첩으로 위치되는 것을 특징으로 하는 밴드-패스 필터.
- 제 8 항에 있어서,상기 제 1, 제 2 및 제 3 인덕터와, 상기 제 1, 제 2 및 제 3 캐패시터가 집적되는 기판을 또한 포함하는 것을 특징으로 하는 밴드-패스 필터.
- LC 공진기 회로에 있어서,제 1 및 제 2 단자를 갖는 제 1인덕터;상기 제 1 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 1 캐패시터;제 1 및 제 2 단자를 갖는 제 2 인덕터;상기 제 2 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 2 캐패시터;상기 제 1 및 제 2 인덕터에 인접하게 위치되는 제 3 인덕터로서, 상기 제 1, 제 2 및 제 3 인덕터 사이에 전자 결합을 유도하는 제 3 인덕터; 그리고상기 제 3 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 3 캐패시터를 포함하는 것을 특징으로 하는 LC 공진기 회로.
- 제 15 항에 있어서,상기 제 2 인덕터가 상기 제 1 인덕터의 제 1 거리내에 위치되어 상기 제 1 인덕터 및 제 2 인덕터 사이에 전자 결합을 유도하는 것을 특징으로 하는 LC 공진기 회로.
- 제 15 항에 있어서,상기 제 3 인덕터가 상기 제 1 인덕터의 제 2 거리 및 상기 제 2 인덕터의 제 3 거리 내에 위치되어 상기 제 1, 제 2 및 제 3 인덕터 사이의 전자 결합을 유도하는 것을 특징으로 하는 LC 공진기 회로.
- 제 15 항에 있어서,상기 제 1 및 제 2 인덕터는 상기 제 3 인덕터와 겹쳐지는 것을 특징으로 하는 LC 공지기 회로.
- 제 15 항에 있어서,상기 제 1 인덕터는 상기 제 2 인덕터와 인접하게 그리고 비-중첩으로 위치되고, 상기 제 3 인덕터는 상기 제 1 및 제 2 인덕터 주변에 비-중첩으로 위치되는 것을 특징으로 하는 LC 공진기 회로.
- 제 15 항에 있어서,상기 제 1, 제 2 및 제 3 인덕터와, 상기 제 1, 제 2 및 제 3 캐패시터가 집적되는 기판을 또한 포함하는 것을 특징으로 하는 LC 공진기 회로.
- 다수 LC 공진기를 하우징하고 제 1, 제 2, 제 3 및 제 4 상호 접속 단자들을 갖는 집적 회로 패키지에 있어서,상기 제 1 상호 접속 단자에 접속된 제 1 단자와 상기 제 2 상호 접속 단자에 접속된 제 2 단자를 갖는 제 1인덕터;상기 제 1 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 1 캐패시터;상기 제 3 상호 접속 단자에 접속된 제 1 단자와 상기 제 4 상호 접속 단자에 접속된 제 2 단자를 갖는 제 2 인덕터;상기 제 2 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 2캐패시터;상기 제 1 및 제 2 인덕터에 인접하게 위치되는 제 3 인덕터로서, 상기 제 1, 제 2 및 제 3 인덕터 사이에 전자 결합을 유도하는 제 3 인덕터; 그리고상기 제 3 인덕터의 제 1 및 제 2 단자 사이에 접속된 제 3 캐패시터를 포함하는 것을 특징으로 하는 집적 회로 패키지.
- 제 21 항에 있어서,상기 제 2 인덕터가 상기 제 1 인덕터의 제 1 거리 내에 위치되어 상기 제 1 인덕터 및 제 2 인덕터 사이에 전자 결합을 유도하는 것을 특징으로 하는 집적 회로 패키지.
- 제 21 항에 있어서,상기 제 3인덕터가 상기 제 1 인덕터의 제 2 거리 및 상기 제 2 인덕터의 제 3 거리내에 위치되어 상기 제 1, 제 2 및 제 3 인덕터 사이의 전자 결합을 유도하는 것을 특징으로 하는 집적 회로 패키지.
- 제 21 항에 있어서,상기 제 1 및 제 2 인덕터는 상기 제 3 인덕터와 겹쳐지는 것을 특징으로 하는 집적 회로 패키지.
- 제 21 항에 있어서,상기 제 1 인덕터는 상기 제 2 인덕터와 인접하게 그리고 비-중첩으로 위치되고, 상기 제 3 인덕터는 상기 제 1 및 제 2 인덕터 주변에 비-중첩으로 위치되는 것을 특징으로 하는 집적 회로 패키지.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/331,492 | 2008-12-10 | ||
| US12/331,492 US8576026B2 (en) | 2007-12-28 | 2008-12-10 | Semiconductor device having balanced band-pass filter implemented with LC resonator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100067003A true KR20100067003A (ko) | 2010-06-18 |
| KR101647839B1 KR101647839B1 (ko) | 2016-08-11 |
Family
ID=42396464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080134403A KR101647839B1 (ko) | 2008-12-10 | 2008-12-26 | Ｌｃ 공진기로 구현된 밸런스 밴드-패스 필터를 갖는 반도체 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101647839B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101231802B1 (ko) * | 2011-07-06 | 2013-02-08 | 엘에스파워세미텍 주식회사 | 열원 비접촉 방식의 이종접합 시스템 및 열원 비접촉 방식의 이종접합방법 |
| KR20160074009A (ko) * | 2013-11-11 | 2016-06-27 | 퀄컴 인코포레이티드 | 개선된 회로 격리를 위한 튜닝 가능한 가드 링 |
| KR20200040683A (ko) * | 2018-10-08 | 2020-04-20 | 바야르 이미징 리미티드 | 평면 중첩 코일을 포함하는 자립형 디바이스 |
| KR20210128189A (ko) | 2020-04-16 | 2021-10-26 | 광운대학교 산학협력단 | 소형 GaAs 기반의 대역통과 필터를 포함하는 RF 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017897A (en) * | 1990-08-06 | 1991-05-21 | Motorola, Inc. | Split ring resonator bandpass filter with differential output |
| US5164690A (en) * | 1991-06-24 | 1992-11-17 | Motorola, Inc. | Multi-pole split ring resonator bandpass filter |
| US5361050A (en) * | 1993-07-06 | 1994-11-01 | Motorola, Inc. | Balanced split ring resonator |
| JP2002043882A (ja) * | 2000-07-31 | 2002-02-08 | Toko Inc | バラントランス |
-
2008
- 2008-12-26 KR KR1020080134403A patent/KR101647839B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017897A (en) * | 1990-08-06 | 1991-05-21 | Motorola, Inc. | Split ring resonator bandpass filter with differential output |
| US5164690A (en) * | 1991-06-24 | 1992-11-17 | Motorola, Inc. | Multi-pole split ring resonator bandpass filter |
| US5361050A (en) * | 1993-07-06 | 1994-11-01 | Motorola, Inc. | Balanced split ring resonator |
| JP2002043882A (ja) * | 2000-07-31 | 2002-02-08 | Toko Inc | バラントランス |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101231802B1 (ko) * | 2011-07-06 | 2013-02-08 | 엘에스파워세미텍 주식회사 | 열원 비접촉 방식의 이종접합 시스템 및 열원 비접촉 방식의 이종접합방법 |
| KR20160074009A (ko) * | 2013-11-11 | 2016-06-27 | 퀄컴 인코포레이티드 | 개선된 회로 격리를 위한 튜닝 가능한 가드 링 |
| KR20200040683A (ko) * | 2018-10-08 | 2020-04-20 | 바야르 이미징 리미티드 | 평면 중첩 코일을 포함하는 자립형 디바이스 |
| KR20210128189A (ko) | 2020-04-16 | 2021-10-26 | 광운대학교 산학협력단 | 소형 GaAs 기반의 대역통과 필터를 포함하는 RF 장치 |
| KR20220139278A (ko) | 2020-04-16 | 2022-10-14 | 광운대학교 산학협력단 | 소형 GaAs 기반의 대역통과 필터를 포함하는 RF 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101647839B1 (ko) | 2016-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8975980B2 (en) | Semiconductor device having balanced band-pass filter implemented with LC resonators | |
| KR101647852B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US9704857B2 (en) | Semiconductor device and method of forming RF FEM with LC filter and IPD filter over substrate | |
| TWI540786B (zh) | 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法 | |
| US8390391B2 (en) | Semiconductor device and method of integrating balun and RF coupler on a common substrate | |
| TWI545892B (zh) | 半導體裝置和形成具有減少的電容性耦合和高ｃｍｒｒ的ｒｆ平衡－不平衡轉換器的方法 | |
| US9190340B2 (en) | Semiconductor device and method of forming RF FEM and RF transceiver in semiconductor package | |
| KR101647839B1 (ko) | Ｌｃ 공진기로 구현된 밸런스 밴드-패스 필터를 갖는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E90F | Notification of reason for final refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190725 Year of fee payment: 4 |