KR20100060867A - Method of manufacturing wafer level package - Google Patents
Method of manufacturing wafer level package Download PDFInfo
- Publication number
- KR20100060867A KR20100060867A KR1020080119645A KR20080119645A KR20100060867A KR 20100060867 A KR20100060867 A KR 20100060867A KR 1020080119645 A KR1020080119645 A KR 1020080119645A KR 20080119645 A KR20080119645 A KR 20080119645A KR 20100060867 A KR20100060867 A KR 20100060867A
- Authority
- KR
- South Korea
- Prior art keywords
- carrier plate
- molding material
- adhesive tape
- wafer level
- level package
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000002390 adhesive tape Substances 0.000 claims abstract description 21
- 239000011521 glass Substances 0.000 claims abstract description 5
- 239000010453 quartz Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000012778 molding material Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 17
- 239000006260 foam Substances 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 2
- 238000000465 moulding Methods 0.000 abstract description 4
- 230000032798 delamination Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 20
- 239000003960 organic solvent Substances 0.000 description 7
- 239000012780 transparent material Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
본 발명의 웨이퍼 레벨 패키지의 제조방법에 관한 것으로서, 보다 상세하게는, 광(光) 조사에 의해 접착력을 잃는 접착 테이프가 라미네이션된 투명재질의 캐리어 플레이트(carrier plate) 상에 다이(die)를 인캡슐레이션(encapsulation)하는 몰딩재를 형성하고, 상기 투명한 캐리어 플레이트를 통해 광을 조사하여 상기 몰딩재로부터 상기 캐리어 플레이트를 분리할 수 있도록 한 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a wafer level package, and more particularly, a die is placed on a transparent carrier plate laminated with an adhesive tape that loses adhesion by light irradiation. The present invention relates to a method of manufacturing a wafer level package that forms a molding material that encapsulates, and allows the carrier plate to be separated from the molding material by irradiating light through the transparent carrier plate.
기존의 패키지는 수 개의 칩(chip)들을 포함하는 웨이퍼를 다이싱 라인(dicing line)을 따라 절단하여 개개의 칩으로 분리하고 나서, 개개의 칩 별로 패키징 공정을 실시하는 것을 통해 제조되었다.Existing packages are manufactured by cutting a wafer including several chips along a dicing line, separating the wafer into individual chips, and then performing a packaging process for each chip.
그러나, 상기 패키징 공정은 자체적으로 많은 단위 공정들, 예를 들어, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 칩 별로 각 각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 칩의 수를 고려할 때, 모든 칩에 대한 패키징에 소요되는 시간이 너무 길다는 문제점을 안고 있다.However, the packaging process itself includes many unit processes, for example, chip attaching, wire bonding, molding, trim / forming, and the like, and thus, each packaging process must be performed for each chip. The package manufacturing method has a problem in that the time required for packaging for all chips is too long, considering the number of chips obtained from one wafer.
따라서, 최근에는 웨이퍼 레벨 상태에서 패키징 공정을 우선적으로 실시한 후 개별 패키지로 다이싱하는 제조하는 방법이 제시되었다. 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지(Wafer Level Package)라 칭한다.Therefore, recently, a manufacturing method has been proposed in which a packaging process is preferentially performed at a wafer level and then diced into individual packages. A package manufactured in this manner is called a wafer level package.
종래에는 웨이퍼 레벨 패키지를 제조하기 위하여, 다공성의 세라믹 캐리어 플레이트(carrier plate)에 접착층(adhesion layer)을 코팅한 다음, 상기 접착층 상에 다이(die)를 실장하고 이를 몰딩재로 인캡슐레이션한 후, 상기 캐리어 플레이트를 유기용매에 담가 상기 유기용매가 다공성의 세라믹 캐리어 플레이트를 통하여 흡수되어 상기 접착층을 녹이도록 하여, 상기 캐리어 플레이트를 상기 다이가 내장된 몰딩재로부터 분리한다. 이 후, 상기 캐리어 플레이트가 분리된 상기 몰딩재의 하부에 RDL(re-distribution layer) 공정 등을 진행한다.Conventionally, in order to manufacture a wafer level package, an adhesive layer is coated on a porous ceramic carrier plate, and then a die is mounted on the adhesive layer and encapsulated with a molding material. The carrier plate is immersed in an organic solvent so that the organic solvent is absorbed through the porous ceramic carrier plate to melt the adhesive layer, thereby separating the carrier plate from the molding material in which the die is embedded. Thereafter, a re-distribution layer (RDL) process is performed on the lower portion of the molding material from which the carrier plate is separated.
그러나, 상기한 바와 같이 다공성의 세라믹 캐리어 플레이트를 이용하는 경우, 유기용매를 이용한 접착층의 제거시, 상기 다공성의 세라믹 캐리어 플레이트 표면의 미세한 홀 형상이 상기 몰딩재의 표면에 그대로 전사되어, 상기 몰딩재의 표면이 거칠어지는 바, 후속의 RDL 공정 진행시 디라미네이션(delamiantion) 등의 원인이 되며, 상기 유기용매 자체가 상기 몰딩재의 손상을 유발하는 문제점이 있었다. 또한, 상기 유기용매 등을 사용하는 데에 따른 가격 상승의 문제점이 있었다.However, when using a porous ceramic carrier plate as described above, upon removal of the adhesive layer using an organic solvent, the fine hole shape of the surface of the porous ceramic carrier plate is transferred to the surface of the molding material as it is, the surface of the molding material is As a result of the roughening, it may cause delamination during the subsequent RDL process, and the organic solvent itself may cause damage to the molding material. In addition, there was a problem of price increase due to the use of the organic solvent.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 광조사에 의해 접착력을 잃는 접착 테이프가 라미네이션된 투명재질의 캐리어 플레이트 상에 다이를 실장하고 상기 다이를 몰딩재로 인캡슐레이션한 다음, 상기 투명한 캐리어 플레이트를 통해 광을 조사하여 상기 몰딩재로부터 상기 캐리어 플레이트를 분리함으로써, 상기 몰딩재 표면의 손상을 방지하여 패키지의 신뢰성을 향상시키고, 패키지의 가격 경쟁력을 향상시킬 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to mount a die on a carrier plate made of a transparent material on which an adhesive tape that loses adhesion by light irradiation is laminated, and the die as a molding material. After encapsulation, the carrier plate is irradiated with light through the transparent carrier plate to separate the carrier plate from the molding material, thereby preventing damage to the molding material surface, thereby improving the reliability of the package and improving the price competitiveness of the package. To provide a method of manufacturing a wafer level package.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 웨이퍼 레벨 패키지의 제조방법은, 투명재질의 캐리어 플레이트 상에 광조사에 의해 접착력을 잃는 접착 테이프를 형성하는 단계; 상기 접착 테이프 상에 복수의 다이를 실장하는 단계; 상기 접착 테이프 상에 몰딩재로 상기 다이를 인캡슐레이션하는 단계; 및 상기 캐리어 플레이트의 하부에서 광을 조사하여, 상기 몰딩재로부터 상기 접착 테이프를 포함한 상기 캐리어 플레이트를 분리하는 단계;를 포함할 수 있다.Method for manufacturing a wafer-level package according to an embodiment of the present invention for achieving the above object comprises the steps of forming an adhesive tape that loses the adhesive force by light irradiation on a carrier plate of a transparent material; Mounting a plurality of dies on the adhesive tape; Encapsulating the die with a molding material on the adhesive tape; And irradiating light from the lower portion of the carrier plate to separate the carrier plate including the adhesive tape from the molding material.
여기서, 상기 캐리어 플레이트는, 글래스(glass) 또는 쿼츠(quartz)로 이루어질 수 있다.Here, the carrier plate may be made of glass or quartz.
또한, 상기 접착 테이프로서 UV 발포 테이프를 사용할 수 있다.Moreover, UV foam tape can be used as said adhesive tape.
또한, 상기 캐리어 플레이트의 하부에서 광을 조사하여, 상기 몰딩재로부터 상기 접착 테이프를 포함한 상기 캐리어 플레이트를 분리하는 단계에서, 상기 광으로서 UV를 사용할 수 있다.In addition, in the step of irradiating light from the lower portion of the carrier plate to separate the carrier plate including the adhesive tape from the molding material, UV may be used as the light.
또한, 상기 몰딩재는, EMC 또는 레진으로 이루어질 수 있다.In addition, the molding material may be made of EMC or resin.
또한, 상기 캐리어 플레이트를 분리하는 단계 이후에, 상기 몰딩재의 하면에 절연층을 형성하는 단계; 상기 절연층의 일부분을 제거하여 상기 다이의 일부분을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀 내부에 전도성 물질을 채워 비아를 형성하는 단계; 상기 절연층의 하면에 상기 비아와 접속되는 배선패턴을 형성하는 단계; 및 상기 절연층의 하면에 상기 배선패턴의 일부를 노출시키는 솔더레지스트층을 형성하는 단계;를 더 포함할 수 있다.In addition, after the step of separating the carrier plate, forming an insulating layer on the lower surface of the molding material; Removing a portion of the insulating layer to form a via hole exposing a portion of the die; Forming a via by filling a conductive material in the via hole; Forming a wiring pattern connected to the via on the bottom surface of the insulating layer; And forming a solder resist layer exposing a portion of the wiring pattern on a lower surface of the insulating layer.
또한, 상기 절연층의 하면에 상기 배선패턴의 일부를 노출시키는 솔더레지스트층을 형성하는 단계 이후에, 상기 배선패턴 상에 외부접속수단을 형성하는 단계;를 더 포함할 수 있다.The method may further include forming external connection means on the wiring pattern after forming the solder resist layer exposing a portion of the wiring pattern on the bottom surface of the insulating layer.
이상에서 설명한 바와 같이, 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법에 의하면, 광조사에 의해 접착력을 잃는 접착 테이프가 라미네이션된 투명재질의 캐리어 플레이트 상에 다이를 실장하고 상기 다이를 몰딩재로 인캡슐레이션한 다음, 상기 투명한 캐리어 플레이트의 하부에서 광을 조사하여 상기 몰딩재로부터 상기 접착 테이프를 포함한 상기 캐리어 플레이트를 분리함으로써, 상기 몰딩재 표면 의 손상 없이 상기 캐리어 플레이트를 분리해 낼 수 있다.As described above, according to the method for manufacturing a wafer-level package according to the present invention, a die is mounted on a transparent carrier plate on which an adhesive tape which loses adhesion by light irradiation is laminated, and the die is encapsulated as a molding material. The carrier plate may then be separated without damaging the surface of the molding material by irradiating light from the bottom of the transparent carrier plate to separate the carrier plate including the adhesive tape from the molding material.
따라서, 본 발명은 상기 캐리어 플레이트의 분리 후 플랫(plat)한 표면의 몰딩재를 얻을 수 있으므로, 상기 몰딩재의 하부에 형성되는 절연층 등이 디라미네이션되는 것을 방지하여, 웨이퍼 레벨 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, according to the present invention, a molding material having a flat surface can be obtained after separation of the carrier plate, thereby preventing the insulating layer and the like formed under the molding material from being delaminated, thereby improving the reliability of the wafer level package. It can be effected.
또한, 본 발명은 광조사를 통한 간단한 공정만으로도 캐리어 플레이트를 분리할 수 있으므로, 공정 단순화를 통한 수율 향상을 기대할 수 있다.In addition, the present invention can separate the carrier plate by a simple process through light irradiation, it can be expected to improve the yield by simplifying the process.
그리고, 본 발명은 상기 캐리어 플레이트의 분리를 위해 유기용매를 사용할 필요가 없으므로, 제조 원가 절감에 기여할 수 있는 장점이 있다.In addition, the present invention does not need to use an organic solvent for separation of the carrier plate, there is an advantage that can contribute to the manufacturing cost savings.
본 발명에 따른 웨이퍼 레벨 패키지의 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.Matters relating to the operational effects including the technical configuration for the above object of the manufacturing method of the wafer level package according to the present invention will be clearly understood by the following detailed description with reference to the drawings in which preferred embodiments of the present invention are shown.
도 1 내지 도 8을 참조하여 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법에 대하여 상세히 설명한다.A method of manufacturing a wafer level package according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 8.
도 1 내지 도 8은 본 발명의 실시예에 따른 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.1 to 8 are cross-sectional views sequentially showing a method of manufacturing a package according to an embodiment of the present invention.
먼저, 도 1에 도시된 바와 같이, 캐리어 플레이트(carrier plate; 10)를 준 비한다.First, as shown in FIG. 1, a
여기서, 본 발명의 실시예에서는 상기 캐리어 플레이트(10)로서, 자외선(UV) 등과 같은 광이 투과될 수 있는 재질, 예컨대 글래스(glass) 또는 쿼츠(quartz) 등과 같은 투명재질의 플레이트를 사용하는 것이 바람직하다.Here, in the embodiment of the present invention, as the
다음으로, 도 2에 도시된 바와 같이, 상기 투명재질의 캐리어 플레이트(10) 상에, UV 발포 테이프(11) 등과 같이 광조사에 의해 접착력을 잃는 접착 테이프를 라미네이션(lamination)한다. 여기서, 상기 UV 발포 테이프(11)는 상온에서 접착성을 가지면서 UV 조사에 의해 접착력을 잃어 분리가 용이한 테이프를 말한다.Next, as shown in Figure 2, on the
그런 다음, 도 3에 도시된 바와 같이, 상기 UV 발포 테이프(11) 상에 복수의 다이(die; 12)를 등간격으로 실장한다. 여기서, 상기 다이(12)의 일면에는 패드(미도시)가 구비되어 있다.Then, as shown in FIG. 3, a plurality of
그 다음에, 도 4에 도시된 바와 같이, 상기 UV 발포 테이프(11) 상에 몰딩재(13)로 상기 다이(12)를 인캡슐레이션(encapsulation)한다.Then, as shown in FIG. 4, the die 12 is encapsulated with a
상기 몰딩재(13)는 EMC(epoxy molding compound) 또는 레진(resin) 등으로 이루어질 수 있다The
또한, 상기 몰딩재(13)는 컴프레션 몰딩(compression molding), 라미네이션(lamination), 또는 스크린 프린팅(screen printing) 공정 등에 의해 상기 다이(12)를 인캡슐레이션할 수 있다.In addition, the
그런 후에, 도 5에 도시된 바와 같이, 상기 몰딩재(13)로 인캡슐레이션된 상기 캐리어 플레이트(10)의 하부에서, 상기 캐리어 플레이트(10)를 향해 광(光)을 조사한다. 이때, 상기 광으로서 UV 등을 사용할 수 있다.Thereafter, as shown in FIG. 5, light is irradiated toward the
상기 UV 조사가 진행됨에 따라, UV가 상기 투명재질의 캐리어 플레이트(10)를 투과하여 상기 UV 발포 테이프(11)에까지 도달함으로써, 상기 UV 발포 테이프(11)는 접착력을 잃어 도 6에 도시된 바와 같이, 상기 몰딩재(13)로부터 상기 UV 발포 테이프(11)를 포함한 상기 캐리어 플레이트(10)를 분리할 수 있다.As the UV irradiation proceeds, UV penetrates the
특히, 본 발명의 실시예에 의하면, 상기 UV 발포 테이프(11)가 라미네이션된 투명재질의 캐리어 플레이트(10)에 UV를 조사함으로써, 상기 캐리어 플레이트(10)의 분리시, 상기 몰딩재(13)의 표면이 전혀 손상되지 않도록 할 수 있다.In particular, according to an embodiment of the present invention, by irradiating UV to the
다음으로, 도 7에 도시된 바와 같이, 상기 다이(12)가 인캡슐레이션된 상기 몰딩재(13)의 하면에 절연층(14)을 형성한다. 상기 절연층(14)은 폴리이미드(PI)나 포토레지스트(PR) 등과 같은 절연재로 이루어질 수 있다.Next, as shown in FIG. 7, the
그런 다음, 상기 절연층(14)의 일부분을 제거하여 상기 다이(12)의 일부분을 노출시키는 비아홀(14a)을 형성한다. 이때, 상기 비아홀(14a)은 CNC(Computer Numerical Control) 드릴, 또는 레이저(laser) 드릴 등의 방식에 의해 상기 다이(12)에 구비된 패드(미도시)를 노출시키도록 형성될 수 있다.A portion of the
그런 후에, 도 8에 도시된 바와 같이, 상기 비아홀(14a) 내부에 구리 등과 같은 전도성 물질을 채워 비아(15a)를 형성한 다음, 상기 절연층(14)의 하면에 상기 비아(15a)와 접속되는 배선패턴(15b)을 형성한다.Thereafter, as shown in FIG. 8, a
그 다음에, 상기 배선패턴(15b)을 포함한 상기 절연층(14)의 하면에 솔더레지스트층(16)을 형성한 후, 상기 솔더레지스트층(16)의 일부분을 제거하여 상기 배 선패턴(15b)의 일부를 노출시킨다.Next, after forming the
이 후, 도면에 도시하지는 않았으나, 상기 솔더레지스트층(16)이 제거되어 노출된 상기 배선패턴(15b) 상에 솔더볼(도시안함) 등과 같은 외부접속수단을 형성하고 나서, 각 다이(12) 사이의 다이싱 라인을 따라 절단하여 각각의 패키지로 분리할 수 있다.Subsequently, although not shown in the drawing, the
상술한 바와 같은 본 발명의 실시예에 따르면, UV를 조사하는 간단한 공정만으로 상기 캐리어 플레이트(10)를 상기 몰딩재(13)로부터 분리할 수 있으므로, 패키지의 제조 공정을 단순화하여 수율을 향상시킬 수 있는 장점이 있다.According to the embodiment of the present invention as described above, since the
또한, 상기 캐리어 플레이트(10)의 분리 후에 플랫(plat)한 표면의 몰딩재(13)를 얻을 수 있으므로, 상기 몰딩재(13)의 하부에 형성되는 절연층(14) 등이 상기 몰딩재(13)로부터 디라미네이션되는 것을 방지하여, 웨이퍼 레벨 패키지의 신뢰성을 향상시킬 수 있다.In addition, since the
그리고, 본 실시예에서는 상기 캐리어 플레이트(10)의 분리를 위해 유기용매를 사용할 필요가 없으므로, 패키지의 제조 원가를 절감할 수 있는 장점이 있다.In addition, in this embodiment, since the organic solvent does not need to be used to separate the
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be possible, but such substitutions, changes and the like should be regarded as belonging to the following claims.
도 1 내지 도 8은 본 발명의 실시예에 따른 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.1 to 8 are cross-sectional views sequentially showing the method for manufacturing a package according to an embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10: 캐리어 플레이트 11: UV 발포 테이프10: Carrier Plate 11: UV Foam Tape
12: 다이(die) 13: 몰딩재12: die 13: molding material
14: 절연층 14a: 비아홀14: insulating
15a: 비아 15b: 배선패턴15a:
16: 솔더레지스트층16: solder resist layer
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080119645A KR101008406B1 (en) | 2008-11-28 | 2008-11-28 | method of manufacturing wafer level package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080119645A KR101008406B1 (en) | 2008-11-28 | 2008-11-28 | method of manufacturing wafer level package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100060867A true KR20100060867A (en) | 2010-06-07 |
| KR101008406B1 KR101008406B1 (en) | 2011-01-14 |
Family
ID=42361728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080119645A KR101008406B1 (en) | 2008-11-28 | 2008-11-28 | method of manufacturing wafer level package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101008406B1 (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101291092B1 (en) * | 2012-04-06 | 2013-08-01 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101299562B1 (en) * | 2012-08-24 | 2013-08-23 | 주식회사 씨티랩 | Semiconductor device structure |
| KR101299563B1 (en) * | 2012-08-24 | 2013-08-23 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101300463B1 (en) * | 2012-08-24 | 2013-08-26 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| WO2013151391A1 (en) * | 2012-04-06 | 2013-10-10 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure, and semiconductor device structure using same |
| WO2013151390A1 (en) * | 2012-04-06 | 2013-10-10 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure |
| WO2013151387A1 (en) * | 2012-04-06 | 2013-10-10 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure |
| KR20130137992A (en) * | 2012-06-08 | 2013-12-18 | 삼성전자주식회사 | Double side adhesive tape, semiconductor packages and methods of fabricating the same |
| KR101360324B1 (en) * | 2013-01-23 | 2014-02-11 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101393701B1 (en) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | Manufacturing of fan-out wafer level packaging for preventing warpage and emittingthermal energy of wafer |
| KR101393700B1 (en) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | Manufacturing of fan-out wafer level packaging fortified preventing warpage of wafer |
| CN103915356A (en) * | 2014-04-08 | 2014-07-09 | 安捷利（番禺）电子实业有限公司 | Chip packaging method |
| WO2014116035A1 (en) * | 2013-01-23 | 2014-07-31 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure and semiconductor device structure using same |
| KR101450216B1 (en) * | 2012-08-24 | 2014-10-14 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101461153B1 (en) * | 2012-08-24 | 2014-11-12 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101460742B1 (en) * | 2013-01-23 | 2014-11-13 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101465708B1 (en) * | 2013-02-08 | 2014-12-01 | 주식회사 씨티랩 | Method of manufacturing a semiconductor device structure |
| KR101494440B1 (en) * | 2013-01-23 | 2015-02-23 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure and semiconductor device structure using the method |
| KR101538083B1 (en) * | 2012-08-24 | 2015-07-21 | 주식회사 씨티랩 | Semiconductor device structure |
| KR101636516B1 (en) * | 2015-03-10 | 2016-07-06 | 한국광기술원 | method of manufacturing LED module having lens |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101494814B1 (en) * | 2013-04-15 | 2015-02-23 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package using glass and method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828971B1 (en) * | 2006-12-21 | 2008-05-13 | 한국생산기술연구원 | Mounting method of chips or straps on a transparent substrate using transmitting ultraviolet |
| KR100882108B1 (en) * | 2008-06-02 | 2009-02-06 | 삼성전기주식회사 | Fabrication method of chip component |
-
2008
- 2008-11-28 KR KR1020080119645A patent/KR101008406B1/en active IP Right Grant
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101291092B1 (en) * | 2012-04-06 | 2013-08-01 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| US9773950B2 (en) | 2012-04-06 | 2017-09-26 | Ctlab Co. Ltd. | Semiconductor device structure |
| WO2013151391A1 (en) * | 2012-04-06 | 2013-10-10 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure, and semiconductor device structure using same |
| WO2013151390A1 (en) * | 2012-04-06 | 2013-10-10 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure |
| WO2013151387A1 (en) * | 2012-04-06 | 2013-10-10 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure |
| KR20130137992A (en) * | 2012-06-08 | 2013-12-18 | 삼성전자주식회사 | Double side adhesive tape, semiconductor packages and methods of fabricating the same |
| US8927340B2 (en) | 2012-06-08 | 2015-01-06 | Samsung Electronics Co., Ltd. | Double-sided adhesive tape, semiconductor packages, and methods of fabricating the same |
| KR101300463B1 (en) * | 2012-08-24 | 2013-08-26 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101450216B1 (en) * | 2012-08-24 | 2014-10-14 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101538083B1 (en) * | 2012-08-24 | 2015-07-21 | 주식회사 씨티랩 | Semiconductor device structure |
| KR101299563B1 (en) * | 2012-08-24 | 2013-08-23 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101299562B1 (en) * | 2012-08-24 | 2013-08-23 | 주식회사 씨티랩 | Semiconductor device structure |
| KR101461153B1 (en) * | 2012-08-24 | 2014-11-12 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101393700B1 (en) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | Manufacturing of fan-out wafer level packaging fortified preventing warpage of wafer |
| KR101393701B1 (en) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | Manufacturing of fan-out wafer level packaging for preventing warpage and emittingthermal energy of wafer |
| WO2014116035A1 (en) * | 2013-01-23 | 2014-07-31 | 주식회사 씨티랩 | Method for manufacturing semiconductor device structure and semiconductor device structure using same |
| KR101460742B1 (en) * | 2013-01-23 | 2014-11-13 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101494440B1 (en) * | 2013-01-23 | 2015-02-23 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure and semiconductor device structure using the method |
| KR101360324B1 (en) * | 2013-01-23 | 2014-02-11 | 주식회사 씨티랩 | Method of manufacutruing semiconductor device structure |
| KR101465708B1 (en) * | 2013-02-08 | 2014-12-01 | 주식회사 씨티랩 | Method of manufacturing a semiconductor device structure |
| CN103915356A (en) * | 2014-04-08 | 2014-07-09 | 安捷利（番禺）电子实业有限公司 | Chip packaging method |
| KR101636516B1 (en) * | 2015-03-10 | 2016-07-06 | 한국광기술원 | method of manufacturing LED module having lens |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101008406B1 (en) | 2011-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101008406B1 (en) | method of manufacturing wafer level package | |
| KR101003678B1 (en) | wafer level package and method of manufacturing the same and method for reusing chip | |
| US9716080B1 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| JP6527640B2 (en) | Carrier ultra thin substrate | |
| US8058098B2 (en) | Method and apparatus for fabricating a plurality of semiconductor devices | |
| KR100337412B1 (en) | An integrated circuit and a semiconductor wafer having a bottom surface protective coating and method of making the same | |
| US9269671B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| CN103915414A (en) | Flip-chip wafer level package and methods thereof | |
| US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
| KR101681360B1 (en) | Method for Manufacturing Electronic Component Package | |
| US8389334B2 (en) | Foil-based method for packaging intergrated circuits | |
| US11735435B2 (en) | Quad flat no lead package and method of making | |
| US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
| KR20100066384A (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
| JP2009272512A (en) | Method of manufacturing semiconductor device | |
| KR101674537B1 (en) | Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same | |
| JP2004363279A (en) | Manufacturing method of electro-optical transducer device and manufacturing method of false wafer used for manufacturing the electro-optical transducer device | |
| US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
| JP2019114761A (en) | Package structure and method for manufacturing the same | |
| US9472532B2 (en) | Leadframe area array packaging technology | |
| CN103021880B (en) | Manufacture method for semiconductor device | |
| CN111863737A (en) | Embedded device packaging substrate and manufacturing method thereof | |
| JP2010062514A (en) | Semiconductor wafer with adhesive protection layer | |
| KR102124691B1 (en) | A multi-chip-module semiconductor chip package having dense package wiring | |
| CN111668118B (en) | Semiconductor packaging method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 10 |