KR20100058777A - 반도체소자 및 그 제조방법 - Google Patents

Abstract

실시예에 따른 반도체소자는 기판에 형성된 트렌치; 상기 트렌치 표면에 형성된 에피층; 및 상기 에피층 상에 상기 트렌치를 메워서 형성된 소자분리막;을 포함하는 것을 특징으로 한다.

소자분리막, 디펙트

Description

반도체소자 및 그 제조방법{Semiconductor and Method for Manufacturing thereof}

실시예는 반도체소자 및 그 제조방법에 관한 것이다.

종래기술에 의하면 기판에 소자분리영역을 형성하여 액티브 영역을 정의 한다. 실시예는 이미지센서와 같은 반도체소자에 적용이 가능하며 이미지센서에 한정되는 것은 아니다.

종래기술에 의하면 일반적인 소자분리영역, 예를 들어 STI구조를 구현 할 때 RIE(반응이온성 식각)를 통한 기판 표면 식각(Silicon Surface Etch)을 실시하면 포토다이오드(Photo Diode)의 경계면에도 실리콘 로스(Silicon Loss)가 생겨 이 부분에 빛이 수광된 후 전자들이 플로팅디퓨젼(Floating Diffusion) 영역으로 흘러 나가지 못하고 머물러있음으로 다크 디펙트(Dark Defect) 또는 다크 시그널(Dark Signal) 불량의 원인이 된다.

실시예는 다크 디펙트(Dark Defect) 또는 다크 시그널(Dark Signal) 불량을 최소화 시킬 수 있는 소자분리막 구조를 포함하는 반도체소자 및 그 제조방법을 제공하고자 한다.

실시예에 따른 반도체소자는 기판에 형성된 트렌치; 상기 트렌치 표면에 형성된 에피층; 및 상기 에피층 상에 상기 트렌치를 메워서 형성된 소자분리막;을 포함하는 것을 특징으로 한다.

또한, 실시예에 따른 반도체소자의 제조방법은 기판에 트렌치를 형성하는 단계; 상기 트렌치 표면에 에피층을 형성하는 단계; 상기 에피층 상에 상기 트렌치를 메우는 절연층을 형성하는 단계; 및 상기 절연층을 평탄화하여 소자분리막을 형성하는 단계;를 포함하는 것을 특징으로 한다.

실시예에 따른 반도체소자 및 그 제조방법에 의하면 소자분리막을 위한 트렌치 구현 후 절연막, 예를 들어 TEOS 필름(Film)을 형성하기 전에 실리콘 로스(Silicon Loss) 부분을 케어(Care)하고자 에피층(Epi Layer)을 형성하며, 이에 따라 실리콘 로스(Silicon Loss) 되는 영역을 치유함에 따라 다크 디펙트(Dark Defect) 또는 다크 시그널(Dark Signal)을 야기 시킬 수 있는 공정불량을 억제 할 수 있는 효과가 있다.

이하, 실시예에 따른 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.

(실시예)

도 1은 실시예에 따른 반도체소자의 단면도이다.

실시예에 따른 반도체소자는 기판(100)에 형성된 트렌치(T); 상기 트렌치(T) 표면에 형성된 에피층(120); 및 상기 에피층(120) 상에 상기 트렌치(T)를 메워서 형성된 소자분리막(130);을 포함하는 것을 특징으로 한다.

실시예에 따른 반도체소자 및 그 제조방법에 의하면 소자분리막을 위한 트렌치 구현 후 절연막, 예를 들어 TEOS 필름(Film)을 형성하기 전에 실리콘 로스(Silicon Loss) 부분을 케어(Care)하고자 에피층(Epi Layer)을 형성하며, 이에 따라 실리콘 로스(Silicon Loss) 되는 영역을 치유함에 따라 다크 디펙트(Dark Defect) 또는 다크 시그널(Dark Signal)을 야기 시킬 수 있는 공정불량을 억제 할 수 있는 효과가 있다.

이하, 도 2 내지 도 3을 참조하여 실시예에 따른 반도체소자의 제조방법을 설명한다.

실시예는 이미지센서에 적용되는 예를 설명하나 이에 한정되는 것은 아니다.

먼저, 도 2와 같이 제2 도전형 기판(100)에 액티브 영역을 위한 감광막 패턴을 형성하는 사진공정을 진행할 수 있다.

예를 들어, 소자분리영역을 노출하는 감광막 패턴(미도시)을 식각마스크로 RIE(반응이온성 식각)에 의해 상기 기판에 트렌치(T)를 형성할 수 있다.

다음으로, 상기 트렌치(T) 표면에 에피층(120)을 형성한다.

상기 에피층(120)을 형성하는 단계는 도펀트(dopant)를 첨가하지 않은 에피층을 형성할 수 있다. 실시예에서는 기판(100)가 같은 성질을 가지도록 에피층(120)을 형성함으로써 기판(100)의 로스 부분을 최대한 치유할 수 있다.

상기 에피층(120)은 상기 트렌치(T)를 포함하는 상기 기판(100)의 전면에 형성될 수 있다.

이후, 상기 에피층(120) 상에 상기 트렌치(T)를 메우는 절연층(130a)을 형성할 수 있다. 예를 들어, TEOS 필름(film)으로 상기 트렌치(T)를 메울 수 있으나 이에 한정되는 것은 아니다.

도 2에서 L영역은 실리콘 로스(Silicon Loss)가 주로 발생하는 지역이다. 하지만 실시예에서 이 영역은 에피층(Epi Layer)(120)이 충분하게 덮고 있음으로 STI RIE(반응이온성 식각)를 마치고 TEOS Film을 형성한 다음 액티브 영역 평탄화작업을 하게 되어도 들어나지 않고, 로스(Loss)된 부분이 실리콘 기판(Silicon Sub)와 동일한 성장방향을 갖는 에피층(Epi layer)으로 로스(Loss)된 부분이 회복되어 있어 이 로스(Loss)된 부분에 전자 또는 정공이 불필요하게 머무는 일을 사전에 방지 하게 된다.

다음으로, 도 3과 같이 상기 절연층(130a)을 평탄화하여 소자분리막(130)을 형성할 수 있다. 상기 평탄화작업은 CMP에 의할 수 있으나 이에 한정되는 것은 아니다.

이후, 상기 소자분리막(130)에 의해 정의되는 액티브영역에 포토다이오드와 트랜지스터를 형성할 수 있다.

실시예에 따른 반도체소자 및 그 제조방법에 의하면 소자분리막을 위한 트렌치 구현 후 절연막, 예를 들어 TEOS 필름(Film)을 형성하기 전에 실리콘 로스(Silicon Loss) 부분을 케어(Care)하고자 에피층(Epi Layer)을 형성하며, 이에 따라 실리콘 로스(Silicon Loss) 되는 영역을 치유함에 따라 다크 디펙트(Dark Defect) 또는 다크 시그널(Dark Signal)을 야기 시킬 수 있는 공정불량을 억제 할 수 있는 효과가 있다.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.

도 1은 실시예에 따른 반도체소자의 단면도.

도 2 내지 도 3은 실시예에 따른 반도체소자의 제조방법의 공정단면도.

Claims (5)

1. 기판에 형성된 트렌치;

   상기 트렌치 표면에 형성된 에피층; 및

   상기 에피층 상에 상기 트렌치를 메워서 형성된 소자분리막;을 포함하는 것을 특징으로 하는 반도체소자.
2. 제1 항에 있어서,

   상기 에피층은,

   도펀트(dopant)를 첨가하지 않은 실리콘 에피층인 것을 특징으로 하는 반도체소자.
3. 기판에 트렌치를 형성하는 단계;

   상기 트렌치 표면에 에피층을 형성하는 단계;

   상기 에피층 상에 상기 트렌치를 메우는 절연층을 형성하는 단계; 및

   상기 절연층을 평탄화하여 소자분리막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제3 항에 있어서,

   상기 에피층을 형성하는 단계는,

   도펀트(dopant)를 첨가하지 않은 에피층을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
5. 제3 항에 있어서,

   상기 에피층을 형성하는 단계는,

   상기 트렌치를 포함하는 상기 기판의 전면에 형성하는 것을 특징으로 하는 반도체소자의 제조방법.

Images