KR20100057366A - Method of manufacturing phase change ram device - Google Patents

Method of manufacturing phase change ram device Download PDF

Info

Publication number
KR20100057366A
KR20100057366A KR1020080116377A KR20080116377A KR20100057366A KR 20100057366 A KR20100057366 A KR 20100057366A KR 1020080116377 A KR1020080116377 A KR 1020080116377A KR 20080116377 A KR20080116377 A KR 20080116377A KR 20100057366 A KR20100057366 A KR 20100057366A
Authority
KR
South Korea
Prior art keywords
phase change
film
insulating film
layer
forming
Prior art date
Application number
KR1020080116377A
Other languages
Korean (ko)
Inventor
도갑석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080116377A priority Critical patent/KR20100057366A/en
Publication of KR20100057366A publication Critical patent/KR20100057366A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

PURPOSE: A manufacturing method of the phase change memory device forms the phase changing film with the patterning which is not the find structure of the hole type. The thickness of the phase changing film is controlled easily. CONSTITUTION: An inter-layer insulating film(108) is formed on the semiconductor substrate(100). A plurality of bottom electrodes(106) is formed within the inter-layer insulating film. The first insulating layer(110) is formed on the inter-layer insulating film part. The phase change material layer and the second insulating layer(116) are successively formed on the bottom electrode and inter-layer insulating film.

Description

상변화 기억 소자의 제조방법{METHOD OF MANUFACTURING PHASE CHANGE RAM DEVICE}Manufacturing method of phase change memory device {METHOD OF MANUFACTURING PHASE CHANGE RAM DEVICE}

본 발명은 상변화 기억 소자의 제조방법에 관한 것으로, 보다 상세하게는, 상변화막의 리셋 전류(Reset Current)를 감소시킬 수 있는 상변화 기억 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a phase change memory device, and more particularly, to a method of manufacturing a phase change memory device capable of reducing a reset current of a phase change film.

잘 알려진 바와 같이 디램은 매우 우수한 기억 소자임에도 불구하고 높은 전하 저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. As is well known, DRAM has a high charge storage capability even though it is a very good memory device, and for this purpose, it is difficult to achieve high integration since it has to increase the electrode surface area.

반면에, 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원 전압에 비해 높은 동작 전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.On the other hand, the flash memory device requires a higher operating voltage compared to the power supply voltage in connection with the structure in which the two gates are stacked, and thus requires a separate boost circuit to form a voltage required for the write and erase operations. Therefore, there is a difficulty in high integration.

이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근 상변화 기억 소자(Phase Change RAM)가 제안되었다.Accordingly, many studies have been conducted to develop new memory devices having characteristics of non-volatile memory devices and simple structures. For example, recently, a phase change RAM device has been developed. Proposed.

상기 상변화 기억 소자는 하부 전극과 상부 전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변화막이 결정(Crystal) 상태에서 비정질(Amorphous) 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다. In the phase change memory device, a phase change film interposed between the electrodes through a current flow between the lower electrode and the upper electrode is changed from a crystal state to an amorphous state. It is a memory element for determining information stored in a cell by using a resistance difference.

이때, 비정질 상태를 갖는 상변화막의 비저항이 결정질 상태를 갖는 상변화막의 비저항 보다 높다는 것으로 부터, 읽기 모드에서 상변화막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. At this time, since the specific resistance of the phase change film having an amorphous state is higher than that of the phase change film having a crystalline state, the current flowing through the phase change film in the read mode is sensed so that the information stored in the phase change memory cell is logical '1' or It is determined whether the logic is '0'.

일반적으로, 상기와 같은 상변화 기억 소자는, 하부 전극, 상변화막 및 상부 전극과 같은 상변화 기억 셀과, 상기 상변화 기억 셀과 반도체 기판을 전기적으로 연결시키기 위한 스위칭 소자가 형성된다.In general, such a phase change memory element is provided with a phase change memory cell such as a lower electrode, a phase change film, and an upper electrode, and a switching element for electrically connecting the phase change memory cell to a semiconductor substrate.

한편, 최근에는 이러한 상변화 기억 소자를 낮은 전력에서도 안정적으로 구동시킬 수 있는 이슈가 부각되고 있으며, 이에, 상변화막의 리셋 전류(Reset current)를 감소시키는 것에 대한 연구가 활발히 진행되고 추세이다.On the other hand, recently, the issue of stably driving such a phase change memory device at a low power has emerged. Accordingly, studies on reducing the reset current of the phase change film have been actively conducted.

상기와 같은 상변화막의 리셋 전류는 상변화막과 하부 전극 간의 접촉 면적이 낮을수록 감소되며, 따라서, 현재에는 상기 하부 전극과의 접촉 면적을 감소시키고자 작은 홀 내에 상변화막을 매립하여 상기 상변화막의 단면적을 감소시키는 컨파인드 구조(Confined Structrue)가 일반적으로 사용되고 있다.The reset current of the phase change film is reduced as the contact area between the phase change film and the lower electrode is lower. Therefore, the phase change film is embedded in a small hole to reduce the contact area with the lower electrode. Confined Structrue, which reduces the cross-sectional area of the membrane, is generally used.

그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 컨파인드 구조는 반도체 소자가 점점 고집적화됨에 따라 상기 홀의 크기를 감소시키는 것이 점 점 더 어려워지고 있으며, 더욱이, 상기 홀의 크기가 일정 크기로 감소될 경우 상기 홀의 크기를 감소시키는 것에 대한 한계가 발생하게 된다.However, although not shown and described in detail, such a confined structure becomes increasingly difficult to reduce the size of the hole as the semiconductor device is increasingly integrated, and moreover, when the size of the hole is reduced to a certain size, There is a limit to reducing the size of the holes.

게다가, 반도체 소자의 고집적화에 맞추어 상기 홀의 크기가 점차 감소됨에 따라 스텝 커버리지(Step Coverage)에 의해 상기 상변화막을 상기 홀 내에 매립하기가 더욱 어렵게 된다.In addition, as the size of the hole is gradually reduced in accordance with the high integration of semiconductor devices, it is more difficult to embed the phase change film in the hole by step coverage.

본 발명은 상변화막의 접촉 면적을 감소시키기 위해 홀을 형성하지 않고도 상변화막을 형성할 수 있는 상변화 기억 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a phase change memory device capable of forming a phase change film without forming holes to reduce the contact area of the phase change film.

또한, 본 발명은 상기와 같이 홀을 형성하지 않고도 상변화막을 형성하여 그의 리셋 전류를 감소시킬 수 있는 상변화 기억 소자의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a phase change memory device capable of reducing a reset current by forming a phase change film without forming a hole as described above.

본 발명에 따른 상변화 기억 소자의 제조방법은, 바 타입의 활성 영역들이 등 간격으로 다수 개 배열된 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 각 활성 영역 상부에 등 간격으로 배치되게 상기 층간절연막 내에 다수의 하부 전극을 형성하는 단계; 상기 인접한 하부 전극들의 일측 및 이들 사이의 층간절연막 부분 상에 제1절연막을 형성하는 단계; 상기 제1절연막에 의해 노출된 하부 전극 부분 및 층간절연막 상에 상변화 물질막 및 제2절연막을 순차적으로 형성하는 단계; 상기 제1절연막의 측벽 및 상기 하부 전극 상에 상변화막이 형성되도록 상기 제2절연막과 상기 상변화막을 에치-백(Etch-Back)하는 단계; 상기 제1절연막을 제 거하는 단계; 상기 상변화막 및 층간절연막 상에 상기 상변화막과 동일 높이로 제3절연막을 형성하는 단계; 및 상기 제3절연막 및 상변화막 상에 상부 전극을 형성하는 단계;를 포함한다.A method of manufacturing a phase change memory device according to the present invention includes: forming an interlayer insulating film on a semiconductor substrate in which a plurality of bar type active regions are arranged at equal intervals; Forming a plurality of lower electrodes in the interlayer insulating layer so as to be disposed at equal intervals on each of the active regions; Forming a first insulating film on one side of the adjacent lower electrodes and an interlayer insulating film portion therebetween; Sequentially forming a phase change material film and a second insulating film on the lower electrode portion and the interlayer insulating film exposed by the first insulating film; Etching-back the second insulating film and the phase change film to form a phase change film on the sidewalls of the first insulating film and the lower electrode; Removing the first insulating film; Forming a third insulating film on the phase change film and the interlayer insulating film at the same height as the phase change film; And forming an upper electrode on the third insulating layer and the phase change layer.

상기 제1절연막 및 상기 제2절연막은 각각 산화막 또는 질화막으로 형성한다.The first insulating film and the second insulating film are each formed of an oxide film or a nitride film.

상기 상변화 물질막은 상기 노출된 하부 전극의 두께 보다 두꺼운 두께로 형성한다.The phase change material layer is formed to have a thickness thicker than that of the exposed lower electrode.

상기 상변화 물질막은 상기 하부 전극 전체의 두께 보다 작은 두께로 형성한다.The phase change material film is formed to have a thickness smaller than that of the entire lower electrode.

본 발명은 상변화 기억 소자의 상변화막 형성시, 하부 전극 상에 패터닝에 의해 상변화막이 형성됨으로써, 종래의 홀 타입의 컨파인드 구조와 같은 홀이 형성되지 않고도 상변화막을 용이하게 형성시킬 수 있다.According to the present invention, when the phase change layer of the phase change memory device is formed, the phase change layer is formed on the lower electrode by patterning, so that the phase change layer can be easily formed without the formation of holes such as the conventional hole type compound structure. have.

따라서, 본 발명은 홀 타입의 컨파인드 구조에서 유발되는 작은 크기를 갖는 홀을 형성하기 위한 기술적 제약 및 스텝 커버리지에 의한 상변화막의 매립 불량과 같은 문제점을 원천적으로 방지할 수 있다.Accordingly, the present invention can fundamentally prevent problems such as technical constraints for forming a hole having a small size caused by a hole-type compound structure and poor filling of the phase change film due to step coverage.

또한, 본 발명은 홀 타입의 컨파인드 구조가 아닌 패터닝에 의해 상변화막이 형성됨으로써, 상기 상변화막의 두께를 용이하게 조절할 수 있으므로, 그에 따른 상변화막의 리셋 전류를 용이하게 조절할 수 있다.In addition, since the phase change film is formed by patterning rather than the hole type compound structure, the thickness of the phase change film can be easily adjusted, and thus the reset current of the phase change film can be easily adjusted.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위해 도시한 공정별 단면도이고, 도 2a 내지 도 2f는 각각 도 1a 내지 도 1f의 A-A' 절단선에 대응하는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위해 도시한 공정별 단면도이며, 도 3a 내지 도 3f는 각각 도 1a 내지 도 1f의 B-B' 절단선에 대응하는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위해 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.1A to 1F are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an exemplary embodiment of the present invention, and FIGS. 2A to 2F correspond to the AA ′ cutting lines of FIGS. 1A to 1F, respectively. 3 is a cross-sectional view illustrating a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention, and FIGS. 3A to 3F illustrate the BB ′ cutting line of FIGS. 1A to 1F, respectively. A cross-sectional view illustrating a method of manufacturing a phase change memory device according to an example will be described below.

도 1a, 도 2a 및 도 3a를 참조하면, 소자분리막(102)에 의해 한정되고, 수직의 등 간격으로 서로 인접하도록 배치되며, 스위칭 소자와 같은 하부 구조물(도시안됨)이 구비된 다수의 바 타입 활성 영역(104)을 갖는 반도체 기판(100) 상에 스위칭 소자를 덮도록 층간절연막(108)이 형성된다.Referring to FIGS. 1A, 2A, and 3A, a plurality of bar types defined by an isolation layer 102 and disposed to be adjacent to each other at vertical equal intervals, and having a lower structure (not shown) such as a switching element. An interlayer insulating film 108 is formed on the semiconductor substrate 100 having the active region 104 to cover the switching element.

그런 다음, 층간절연막(108) 내에, 각 활성 영역(104) 상의 스위칭 소자와 콘택되는 하부 전극(106)이 형성된다.Then, in the interlayer insulating film 108, a lower electrode 106 is formed in contact with the switching elements on each active region 104.

도 1b, 도 2b 및 도 3b를 참조하면, 하부 전극(106)의 일측을 포함하는 활성 영역(104) 및 서로 이웃하는 활성 영역(104)의 사이의 층간절연막(108) 상에 제1절연막(110)이 교번적으로 형성된다.Referring to FIGS. 1B, 2B, and 3B, the first insulating layer 108 may be disposed on the interlayer insulating layer 108 between the active region 104 including one side of the lower electrode 106 and the adjacent active regions 104. 110 is formed alternately.

즉, 서로 각 이웃하는 활성 영역(104) 2개가 한 쌍을 이루어, 2개가 한 쌍으로 이루어진 각 활성 영역(104) 사이의 층간절연막(108) 부분 및 이러한 활성 영 역(104) 상의 하부 전극(106)의 가장자리 일측 부분을 덮도록 제1절연막(110)이 형성되며, 따라서, 이러한 2개가 한 쌍을 이루는 활성 영역(104) 이외의 나머지 활성 영역(104) 사이의 층간절연막(108) 상에는 제1절연막(110)이 형성되지 않는다.That is, two neighboring active regions 104 form a pair, and a portion of the interlayer insulating film 108 between each pair of active regions 104 and a lower electrode on the active region 104 are formed. The first insulating film 110 is formed to cover one edge portion of the edge 106, so that the first insulating film 110 is formed on the interlayer insulating film 108 between the remaining active regions 104 other than the paired active regions 104. 1 The insulating film 110 is not formed.

여기서, 제1절연막(110)은 산화막 또는 질화막으로 형성된다.Here, the first insulating film 110 is formed of an oxide film or a nitride film.

도 1c, 도 2c 및 도 3c를 참조하면, 제1절연막(110)이 교번적으로 형성된 반도체 기판(100) 상에 상변화 물질막(114a) 및 제2절연막(116)이 순차적으로 형성된다. 이때, 상변화 물질막(114a) 및 제2절연막(116)은 제1절연막(110)을 포함하는 반도체 기판(100)의 프로파일(Profile)를 따라 형성된다.1C, 2C, and 3C, the phase change material layer 114a and the second insulating layer 116 are sequentially formed on the semiconductor substrate 100 on which the first insulating layer 110 is alternately formed. In this case, the phase change material layer 114a and the second insulating layer 116 are formed along the profile of the semiconductor substrate 100 including the first insulating layer 110.

이 경우, 상변화 물질막(114a)은 그 두께를 용이하게 조절할 수 있으며, 따라서, 그 두께에 의존하는 상변화 물질막(114a)의 리셋 전류도 용이하게 조절할 수 있다.In this case, the thickness of the phase change material film 114a can be easily adjusted, and therefore, the reset current of the phase change material film 114a that is dependent on the thickness can be easily adjusted.

게다가, 종래의 홀 내에 매립하는 홀 타입의 컨파인드 구조에 비해 증착 방식으로 상변화 물질막(114a)이 형성됨으로써, 그의 두께 균일성도 종래 보다 향상시킬 수 있다.In addition, since the phase change material film 114a is formed by the deposition method as compared to the hole type compound structure embedded in the conventional hole, its thickness uniformity can be improved more than in the related art.

여기서, 제2절연막(116)은 산화막 또는 질화막으로 형성된다.Here, the second insulating film 116 is formed of an oxide film or a nitride film.

도 1d, 도 2d 및 도 3d를 참조하면, 하부 전극(106) 상에 제1절연막(110), 상변화 물질막(114) 및 제2절연막(116)의 일부가 잔류되어 제1절연막(110) 및 제2절연막(116)의 측벽 및 하부 전극(106) 상에 상변화막(114)이 형성되도록, 제2절연막(116), 제1절연막(110) 및 상변화 물질막(114a)이 제거된다. 1D, 2D, and 3D, a portion of the first insulating layer 110, the phase change material layer 114, and the second insulating layer 116 remain on the lower electrode 106 to form the first insulating layer 110. ) And the second insulating film 116, the first insulating film 110, and the phase change material film 114a are formed on the sidewalls of the second insulating film 116 and the lower electrode 106. Removed.

여기서, 제2절연막(116), 제1절연막(110) 및 상변화 물질막(114a)의 제거에 의해 하부 전극(106) 양 측에 인접한 층간절연막(108)이 노출되며, 이때, 제2절연막(116)은 완전히 제거되어도 무방하다.Here, the interlayer insulating layer 108 adjacent to both sides of the lower electrode 106 is exposed by removing the second insulating layer 116, the first insulating layer 110, and the phase change material layer 114a. 116 may be removed completely.

여기서, 제1절연막(110), 상변화 물질막(114a) 및 제2절연막(116)의 일부 제거는 에치-백(Etch-Back)방식으로 수행된다.Here, some removal of the first insulating film 110, the phase change material film 114a, and the second insulating film 116 is performed by an etch-back method.

이때, 상변화 물질막(114a)은 노출된 하부 전극(106)의 두께 보다 두꺼운 두께로 형성되며, 이러한 상변화 물질막(114a)은 하부 전극(106) 전체의 두께 보다 작은 두께로 형성되는 것이 바람직하다.In this case, the phase change material film 114a is formed to have a thickness thicker than the thickness of the exposed lower electrode 106, and the phase change material film 114a is formed to have a thickness smaller than the thickness of the entire lower electrode 106. desirable.

이어서, 층간절연막(108) 상에 잔류한 제1절연막(110)이 완전히 제거된다.Subsequently, the first insulating film 110 remaining on the interlayer insulating film 108 is completely removed.

도 1e, 도 2e 및 도 3e를 참조하면, 노출된 층간절연막(108) 상에 제1절연막(110), 상변화막(114) 및 제2절연막(116)을 덮도록 제3절연막(118)이 형성된다. 1E, 2E, and 3E, the third insulating layer 118 covers the first insulating layer 110, the phase change layer 114, and the second insulating layer 116 on the exposed interlayer insulating layer 108. Is formed.

그런 다음, 제1절연막(110), 상변화막(114) 및 제2절연막(116) 상의 제3절연막(118)이 제1절연막(110), 상변화막(114) 및 제2절연막(116)이 노출될 때까지 CMP(Chemical Mechanical Polishing) 공정에 의해 제거된다.Then, the third insulating film 118 on the first insulating film 110, the phase change film 114, and the second insulating film 116 is the first insulating film 110, the phase change film 114, and the second insulating film 116. ) Is removed by a chemical mechanical polishing (CMP) process until exposed.

도 1f, 도 2f 및 도 3f를 참조하면, 제3절연막(118), 제2절연막(116), 상변화막(114) 및 제1절연막(110) 상에 도전막(120)이 형성된다.1F, 2F, and 3F, a conductive film 120 is formed on the third insulating film 118, the second insulating film 116, the phase change film 114, and the first insulating film 110.

도 1g, 도 2g 및 도 3g를 참조하면, 제3절연막(118), 제2절연막(116), 상변화막(114) 및 제1절연막(110) 상에 형성된 도전막(120)이 식각되어 상변화막(114)과 콘택되는 상부 전극(122)이 형성된다.1G, 2G, and 3G, the conductive layer 120 formed on the third insulating layer 118, the second insulating layer 116, the phase change layer 114, and the first insulating layer 110 is etched. An upper electrode 122 in contact with the phase change layer 114 is formed.

이때, 상부 전극(122)을 형성하기 위한 도전막(120) 식각시, 도전막(120) 하부의 상변화막(114)도 같이 식각되어 서로 인접한 상변화막(114) 간이 절연되도록 한다.At this time, when the conductive film 120 for forming the upper electrode 122 is etched, the phase change film 114 under the conductive film 120 is also etched to insulate the adjacent phase change film 114 from each other.

이후, 도시하지는 않았지만 상부 전극 및 반도체 기판 상에 각각 상부 전극 콘택 및 워드 라인용 콘택이 형성되고, 이어서, 상부 전극 상에 상부 전극 콘택과 콘택되도록 비트 라인이 형성된 다음, 그런 다음, 이러한 비트라인 상부에 반도체 기판 상에 형성된 워드 라인용 콘택과 콘택되는 워드라인이 형성된다.Thereafter, although not shown, an upper electrode contact and a word line contact are formed on the upper electrode and the semiconductor substrate, respectively, and then a bit line is formed on the upper electrode so as to contact the upper electrode contact, and then the upper part of the bit line. A word line is formed in contact with a word line contact formed on the semiconductor substrate.

전술한 바와 같이 본 발명은, 상기와 같이 하부 전극 상에 패터닝에 의해 상변화막이 형성됨으로써, 종래의 홀 타입의 컨파인드 구조와 같은 홀이 형성되지 않고도 하부 전극 상에 상변화막을 용이하게 형성시킬 수 있다.As described above, in the present invention, the phase change film is formed on the lower electrode by patterning as described above, thereby easily forming the phase change film on the lower electrode without forming a hole, such as a conventional hole-type compound structure. Can be.

따라서, 상기와 같이 패터닝에 의해 상변화막을 용이하게 형성시킬 수 있으므로, 종래의 홀 타입의 컨파인드 구조에서 유발되는 작은 크기를 갖는 홀을 형성하기 위한 기술적 제약 및 스텝 커버리지에 의한 상변화막의 매립 불량과 같은 문제점을 원천적으로 방지할 수 있다.Therefore, since the phase change film can be easily formed by patterning as described above, the embedding defect of the phase change film due to technical limitations and step coverage for forming a hole having a small size caused by the conventional hole type compound structure is poor. Problems such as this can be prevented at the source.

게다가, 홀 타입의 컨파인드 구조가 아닌 패터닝에 의해 상변화막이 형성됨으로써, 종래의 홀 내에 상변화막을 매립시키는 방식과 달리 상기 상변화막의 두께를 용이하게 조절할 수 있으므로, 그에 따른 상변화막의 리셋 전류를 용이하게 조절할 수 있다.In addition, since the phase change film is formed by patterning rather than the hole type confinement structure, unlike the conventional method of embedding the phase change film in the hole, the thickness of the phase change film can be easily adjusted, and thus the reset current of the phase change film accordingly. Can be easily adjusted.

이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있 다.In the above-described embodiments of the present invention, the present invention has been described and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It will be readily apparent to those skilled in the art that the present invention may be variously modified and modified.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위해 도시한 공정별 평면도.1A to 1F are plan views illustrating processes for explaining a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

도 2a 내지 도 2f는 각각 도 1a 내지 도 1f의 A-A' 절단선에 대응하는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위해 도시한 공정별 단면도.2A to 2F are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention, respectively, corresponding to a cut line A-A 'of FIGS. 1A to 1F.

도 3a 내지 도 3f는 각각 도 1a 내지 도 1f의 B-B' 절단선에 대응하는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위해 도시한 공정별 단면도.3A to 3F are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention, respectively, corresponding to the cut line BB ′ of FIGS. 1A to 1F.

Claims (4)

바 타입의 활성 영역들이 등 간격으로 다수 개 배열된 반도체 기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on a semiconductor substrate in which a plurality of bar type active regions are arranged at equal intervals; 상기 각 활성 영역 상부에 등 간격으로 배치되게 상기 층간절연막 내에 다수의 하부 전극을 형성하는 단계;Forming a plurality of lower electrodes in the interlayer insulating layer so as to be disposed at equal intervals on each of the active regions; 상기 인접한 하부 전극들의 일측 및 이들 사이의 층간절연막 부분 상에 제1절연막을 형성하는 단계;Forming a first insulating film on one side of the adjacent lower electrodes and an interlayer insulating film portion therebetween; 상기 제1절연막에 의해 노출된 하부 전극 부분 및 층간절연막 상에 상변화 물질막 및 제2절연막을 순차적으로 형성하는 단계;Sequentially forming a phase change material film and a second insulating film on the lower electrode portion and the interlayer insulating film exposed by the first insulating film; 상기 제1절연막의 측벽 및 상기 하부 전극 상에 상변화막이 형성되도록 상기 제2절연막과 상기 상변화막을 에치-백(Etch-Back)하는 단계; Etching-back the second insulating film and the phase change film to form a phase change film on the sidewalls of the first insulating film and the lower electrode; 상기 제1절연막을 제거하는 단계;Removing the first insulating layer; 상기 상변화막 및 층간절연막 상에 상기 상변화막과 동일 높이로 제3절연막을 형성하는 단계; 및Forming a third insulating film on the phase change film and the interlayer insulating film at the same height as the phase change film; And 상기 제3절연막 및 상변화막 상에 상부 전극을 형성하는 단계;Forming an upper electrode on the third insulating layer and the phase change layer; 를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.Method of manufacturing a phase change memory device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1절연막 및 상기 제2절연막은 각각 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the first insulating film and the second insulating film are formed of an oxide film or a nitride film, respectively. 제 1 항에 있어서,The method of claim 1, 상기 상변화 물질막은 상기 노출된 하부 전극의 두께 보다 두꺼운 두께로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the phase change material layer is formed to have a thickness thicker than that of the exposed lower electrode. 제 3 항에 있어서,The method of claim 3, wherein 상기 상변화 물질막은 상기 하부 전극 전체의 두께 보다 작은 두께로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the phase change material layer is formed to have a thickness smaller than the thickness of the entire lower electrode.
KR1020080116377A 2008-11-21 2008-11-21 Method of manufacturing phase change ram device KR20100057366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080116377A KR20100057366A (en) 2008-11-21 2008-11-21 Method of manufacturing phase change ram device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080116377A KR20100057366A (en) 2008-11-21 2008-11-21 Method of manufacturing phase change ram device

Publications (1)

Publication Number Publication Date
KR20100057366A true KR20100057366A (en) 2010-05-31

Family

ID=42281142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080116377A KR20100057366A (en) 2008-11-21 2008-11-21 Method of manufacturing phase change ram device

Country Status (1)

Country Link
KR (1) KR20100057366A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102021116B1 (en) 2018-10-17 2019-09-16 주식회사 대웅 Moltal agent and compaction grouting method thereby
KR102138008B1 (en) 2019-11-15 2020-07-28 주식회사 대웅 Mortar agent and compaction grouting method thereby

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102021116B1 (en) 2018-10-17 2019-09-16 주식회사 대웅 Moltal agent and compaction grouting method thereby
KR102138008B1 (en) 2019-11-15 2020-07-28 주식회사 대웅 Mortar agent and compaction grouting method thereby

Similar Documents

Publication Publication Date Title
TW569397B (en) Dram cell arrangement with vertical MOS transistors and method for its fabrication
KR100973273B1 (en) Phase change memory device and method for manufacturing the same
KR20210082270A (en) Three-dimensional memory device with logic signal routing through memory die and methods of manufacturing the same
KR20210002775A (en) Semiconductor memory device
JP2008135744A (en) Nonvolatile memory element and manufacturing method therefor
JP2006216957A (en) Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
US11101210B2 (en) Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US11152388B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20220130857A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US11765902B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US7678642B2 (en) Method for manufacturing phase change memory device using a patterning process
JP2007081106A (en) Nonvolatile semiconductor memory device and its manufacturing method
KR20100057366A (en) Method of manufacturing phase change ram device
KR100967676B1 (en) Phase change RAM device and method of manufacturing the same
KR101006528B1 (en) Phase change ram device and method of manufacturing the same
KR100997783B1 (en) Phase change RAM device and method of manufacturing the same
KR20090001193A (en) Phase change ram device and method of manufacturing the same
KR20080002500A (en) Phase change memory device and method of manufacturing the same
US11411012B2 (en) Methods used in forming a memory array comprising strings of memory cells
KR101097866B1 (en) Method of manufacturing phase change ram device
KR20080050099A (en) Phase change ram device and method of manufacturing the same
US20220399363A1 (en) Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Including A Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
KR20060122268A (en) Phase change ram device and method of manufacturing the same
KR20070063810A (en) Phase change ram device and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid