KR20100055914A - Manufacturing method of substrate for probe - Google Patents

Manufacturing method of substrate for probe Download PDF

Info

Publication number
KR20100055914A
KR20100055914A KR1020080114819A KR20080114819A KR20100055914A KR 20100055914 A KR20100055914 A KR 20100055914A KR 1020080114819 A KR1020080114819 A KR 1020080114819A KR 20080114819 A KR20080114819 A KR 20080114819A KR 20100055914 A KR20100055914 A KR 20100055914A
Authority
KR
South Korea
Prior art keywords
substrate
probe
pad
manufacturing
hole
Prior art date
Application number
KR1020080114819A
Other languages
Korean (ko)
Other versions
KR101047009B1 (en
Inventor
김헌수
김유성
원훈재
임병직
Original Assignee
주식회사 코디에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코디에스 filed Critical 주식회사 코디에스
Priority to KR1020080114819A priority Critical patent/KR101047009B1/en
Publication of KR20100055914A publication Critical patent/KR20100055914A/en
Application granted granted Critical
Publication of KR101047009B1 publication Critical patent/KR101047009B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PURPOSE: A method for manufacturing a board for a probe is provided to minimize the heat conduction in the probe bonding by forming a pad on a polyimide used as adiabatic and insulation materials. CONSTITUTION: An insulating layer is formed on the substrate on which a via is formed. A hole is formed on the insulating layer. The inner wall of the hole is plated. A photoresist pattern corresponding to the flat type of the pad is formed. A metal material is plated in the pattern and the pad(330) is formed. The photoresist is removed.

Description

프로브용 기판 제조방법{MANUFACTURING METHOD OF SUBSTRATE FOR PROBE}Substrate manufacturing method for probes {MANUFACTURING METHOD OF SUBSTRATE FOR PROBE}

본 발명은 프로브용 기판 제조방법에 관한 것으로서, 보다 상세하게는 패드의 형태 및 배열을 자유롭게 할 수 있는 프로브용 기판 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a substrate for a probe, and more particularly, to a method for manufacturing a substrate for a probe that can freely form and arrange a pad.

반도체 집적회로와 같은 웨이퍼내의 수많은 칩(이하, '피검사체'라 한다.)은 그것이 사양서대로 제조되어 있는지 아닌지 전기적 특성 검사를 하는 EDS (Electrical Die Sorting:이하 'EDS' 라 한다) 공정이 있으며, 이러한 종류의 검사는 피검사체의 패드(Pad)에 각각 눌리는 복수의 프로브를 갖춘 프로브 카드, 프로브 블록 등, 전기적 접속장치를 이용하여 행해진다. 이러한 종류의 전기적 접속장치는, 피검사체의 패드와, 테스터를 전기적으로 접속하기 위해 이용된다. 어느 타입의 프로브도, 세라믹과 같은 배선 기판위에 프로브가 형성 및 기립되어 프로브의 선단 부위가 피검사체의 전극에 눌리면서 오버 드라이브가 프로브에 작용하고, 프로브는 탄성 변형에 의해 구부러진다.Many chips in a wafer such as semiconductor integrated circuits (hereinafter referred to as 'inspection') have an EDS (Electrical Die Sorting) process that checks electrical properties whether they are manufactured according to specifications. This kind of inspection is performed by using an electrical connection device such as a probe card having a plurality of probes pressed against the pad of the object to be examined, a probe block, and the like. This type of electrical connection device is used to electrically connect the test subject's pad and the tester. In any type of probe, a probe is formed and stood on a wiring board such as ceramic, and the overdrive acts on the probe while the tip portion of the probe is pressed against the electrode of the object under test, and the probe is bent by elastic deformation.

도 1을 참조하면, 프로브 조립체(100)는 기판(120)과 상기 기판(120)에 형성된 패드(121)에 기립상태로 전기적으로 연결되는 프로브(110)로 구성된다. 프로브(110)는 켄틸레버 형상으로 팁부(112)와 빔부, 그들을 지지하는 메인포스트부와 다른쪽을 기판과 연결하는 베이스부(111)로 나눠진다.상기 베이스부(111)가 기판(120)상에 형성된 패드(121)에 전기적으로 연결되어 구성되는 것이다. Referring to FIG. 1, the probe assembly 100 includes a substrate 120 and a probe 110 electrically connected to the pad 121 formed on the substrate 120 in a standing state. The probe 110 is divided into a tip portion 112, a beam portion, a main post portion supporting them, and a base portion 111 connecting the other side with a substrate in a cantilever shape. The base portion 111 is formed on the substrate 120. It is configured to be electrically connected to the pad 121 formed in.

도 2는 종래의 고온 동시 소성 세라믹 기판(High Temperature Cofired Ceramics:HTCC)을 나타낸 것이다. 구체적으로 설명하면, 세라믹 기판(200)상에 비아(210)와, 상기 비아(210)로부터 연장되는 연결부(220)와, 상기 연결부(220)의 끝단에 형성되는 패드(230)로 구성된다. 2 shows a conventional high temperature cofired ceramic substrate (HTCC). Specifically, the ceramic substrate 200 includes a via 210, a connection portion 220 extending from the via 210, and a pad 230 formed at an end of the connection portion 220.

상기 고온 동시 소성 세라믹 기판(High Temperature Cofired Ceramics:HTCC)은 고절연성, FR-4보다 낮은 열팽창, 우수한 파괴 강도등의 장점이 있다.The high temperature cofired ceramic substrates (HTCC) have advantages such as high insulation, low thermal expansion and excellent fracture strength than FR-4.

그러나 프로브카드용 HTCC 기판의 제조 공법이 Tape Casting된 세라믹 시트에 인쇄 패턴을 형성한 후 이를 적층한 후, 고온에서 소결하여 형성하는 MLC(Multi-Layer Ceramic)이기 때문에 수축율 관리가 힘들다는 단점이 있다.However, since the manufacturing method of the HTCC substrate for the probe card is a MLC (Multi-Layer Ceramic) formed by forming a printed pattern on a tape cast ceramic sheet, laminating it, and then sintering at a high temperature, it is difficult to manage shrinkage. .

수축율로 인하여 프로브가 기립될 세라믹 표면에 형성될 비아의 커버 패드가 기판의 크기가 커짐과 비례하여 커져야만 되는 문제가 있다. Due to the shrinkage rate, there is a problem in that the cover pad of the via to be formed on the ceramic surface on which the probe is to be standing must grow in proportion to the size of the substrate.

이와 같은 문제는 칩의 전체 사이즈가 작고 패드의 피치가 작은 칩인 경우 비아의 커버 패드와 프로브의 본딩 패드를 함께 배치하기에는 공간의 제약이 많아 대응하기가 불가능하다. 따라서, 본딩을 위한 패드와 기판위에 형성된 비아의 커버 패드를 단열의 효과가 있는 폴리이미드를 절연하고, 비아의 커버 패드보다 비교적 작은 홀 구멍을 통해 수직 연결할 경우 기판위에 형성된 비아의 커버 패드 사이즈에 공간적 제약을 피하고, 폴리이미드 표면 위에 본딩에 필요한 적절한 크기의 전극용 패드만을 형성함으로써 기존 세라믹 기판에서의 비아의 커버 패드 및 본딩에 필요한 전극 연결 통로에 의한 간섭을 피해 공간 활용이 용이하다.In the case of a chip having a small chip size and a small pitch of the chip, such a problem cannot be coped with due to a large space constraint for arranging the cover pad of the via and the bonding pad of the probe. Therefore, when the pad for bonding and the cover pad of the via formed on the substrate are insulated from the polyimide having thermal insulation effect, and vertically connected through the hole hole relatively smaller than the cover pad of the via, the space between the pad for bonding and the cover pad of the via formed on the substrate is spaced. By avoiding constraints and forming only pads for electrodes of appropriate size on the polyimide surface, space utilization can be easily avoided by the cover pads of vias in existing ceramic substrates and interference by electrode connection passages required for bonding.

또한 HTCC 기판은 비교적 높은 열전도성(20-30W/m·k)을 갖고 있어, 리플로우 솔더링이 아닌, 국부적인 레이저 솔더링으로 본딩을 하는 프로브 접합 공정에는 레이저 빔의 출력을 높여도 주위로 열을 방출하려는 기판의 특성 때문에 솔더링이 되지 않는다.In addition, the HTCC substrate has a relatively high thermal conductivity (20-30 W / m · k), so that the probe bonding process, which is bonded by local laser soldering rather than reflow soldering, heats around even if the output of the laser beam is increased. Soldering is not possible due to the nature of the substrate to be ejected.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 패드의 형태 및 배열을 자유롭게 할 수 있는 프로브용 기판 제조방법을 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a probe substrate for freeing the shape and arrangement of the pads.

위와 같은 기술적 과제를 해결하기 위하여 프로브용 기판 제조방법은 본 발명에 의한 1) 기판에 비아를 형성하는 단계; 2) 상기 비아가 형성된 기판상에 절연층을 형성하는 단계; 3) 상기 절연층에 홀을 형성하는 단계; 4) 상기 홀의 내벽을 도금하는 단계; 5) 패드의 평면형상에 대응되는 포토레지스트 패턴을 형성하는 단계; 6) 상기 패턴에 금속물질을 도금하여 패드를 형성하는 단계; 및 7) 포토레지스트 제거하는 단계;를 포함한다. In order to solve the above technical problem, the method for manufacturing a probe substrate includes: 1) forming a via in a substrate; 2) forming an insulating layer on the substrate on which the via is formed; 3) forming a hole in the insulating layer; 4) plating the inner wall of the hole; 5) forming a photoresist pattern corresponding to the planar shape of the pad; 6) forming a pad by plating a metal material on the pattern; And 7) removing the photoresist.

또한 상기 1)단계에서 상기 비아로부터 연장형성되는 연결부가 더 형성되는 것이 바람직하다. In addition, it is preferable that the connecting portion extending from the via is further formed in step 1).

또한 상기 절연층은 폴리이미드재질인 것이 바람직하다. In addition, the insulating layer is preferably a polyimide material.

또한 상기 3)단계는 레이저를 이용하여 홀 가공하는 것이 바람직하다. In addition, in the step 3), it is preferable to process the hole using a laser.

또한 상기 3)단계에서 상기 홀은 비아 또는 연결부가 노출되도록 형성되는 것이 바람직하다. In addition, in the step 3), the hole is preferably formed to expose the via or the connection part.

또한 상기 4)단계는 금 또는 구리 중 적어도 어느 하나로 도금하는 것이 바람직하다. In addition, the step 4) is preferably plated with at least one of gold or copper.

또한 상기 6)단계에서 상기 금속물질은 구리, 금, 및 니켈 중 적어도 어느 하나 이상인 것이 바람직하다. In addition, the metal material in step 6) is preferably at least one or more of copper, gold, and nickel.

본 발명에 따르면, 패드의 형태 및 배열을 자유롭게 할 수 있는 효과가 있다. 따라서 패드 및 프로브의 미세피치 구현이 가능해진다. According to the present invention, there is an effect that can freely the shape and arrangement of the pad. This enables fine pitch implementation of the pads and probes.

또한 패드가 단열 및 절연재로 사용되는 폴리이미드상에 형성되므로, 프로브 본딩시 열전도를 최소화함으로써, 비교적 낮은 열로도 프로브 본딩이 가능해진다. In addition, since the pad is formed on the polyimide used as a heat insulating and insulating material, by minimizing the heat conduction during the bonding of the probe, it is possible to bond the probe even with a relatively low heat.

이하, 첨부된 도면을 참조하여 본 발명에 의한 프로브용 기판 제조방법을 설명한다. Hereinafter, a method for manufacturing a probe substrate according to the present invention will be described with reference to the accompanying drawings.

먼저, 본 발명에 의한 프로브용 기판을 제조하기 위하여는 세라믹 기판(300)에 비아(302)와, 상기 비아(302)로부터 연장형성되는 연결부(304)를 형성한다(도 3 참조). First, in order to manufacture the probe substrate according to the present invention, a via 302 and a connection portion 304 extending from the via 302 are formed in the ceramic substrate 300 (see FIG. 3).

다음으로 상기 비아가 형성된 기판(300)상에 절연층 박막(310)을 형성한다. 상기 절연층 박막(310)으로는 폴리이미드를 사용하는데, 특히 내열성이 약한 드라이타입의 폴리이미드보다는 내열성이 우수한 액상 폴리이미드를 사용한다. 이것은 후에 진행할 레이저 홀가공시 박막 손상을 최소화하기 위한 것이다(도 4 참조). Next, an insulating layer thin film 310 is formed on the substrate 300 on which the via is formed. Polyimide is used as the insulating layer thin film 310, and in particular, a liquid polyimide having excellent heat resistance is used rather than a dry polyimide having low heat resistance. This is to minimize the damage of the thin film during the laser hole processing to be performed later (see Fig. 4).

다음으로, 상기 액상의 폴리이미드를 소성한 후, 레이저 홀가공을 통해 홀(312)을 형성한다. 특히, 상기 홀(312)은 비아(302) 또는 연결부(304)가 노출되는 위치에 형성하는 것이 바람직하다(도 5 참조). 상기 홀 가공이 완성되면, 상기 홀을 금 또는 구리로 도금한다. Next, after calcining the liquid polyimide, holes 312 are formed through laser hole processing. In particular, the hole 312 is preferably formed at a position where the via 302 or the connection portion 304 is exposed (see FIG. 5). When the hole processing is completed, the hole is plated with gold or copper.

다음으로, 상기 홀이 형성된 절연층상에 포토레지스트(320)를 도포하고(도 6참조), 포토리소그래피 공정을 통해 포토레지스트 패턴(322)을 형성한다(도 7 참조). 물론, 상기 포토레지스트 패턴(322)은 이후 형성될 패드의 평면형상에 대응되는 형태이다. 상기 포토레지스트는 액상 또는 드라이타입의 폴리이미드를 사용하는 것이 바람직하다. Next, a photoresist 320 is coated on the insulating layer on which the hole is formed (see FIG. 6), and a photoresist pattern 322 is formed through a photolithography process (see FIG. 7). Of course, the photoresist pattern 322 corresponds to the planar shape of the pad to be formed later. The photoresist preferably uses a liquid or dry polyimide.

다음으로, 상기 포토레지스트 패턴(322)에 금속물질을 도금하여 패드(330)를 형성한다(도 8 참조). 여기서 금속물질은 구리, 니켈, 금 중 적어도 어느 하나 이상의 물질이 바람직하다. Next, a metal material is plated on the photoresist pattern 322 to form a pad 330 (see FIG. 8). The metal material is preferably at least one of copper, nickel, and gold.

마지막으로, 상기 포토레지스트 패턴을 제거하여 완성된다(도 9참조). Finally, the photoresist pattern is removed to complete it (see FIG. 9).

절연재로 사용하는 폴리이미드는 앞서 설명한 HTCC의 두 가지 문제점을 해결한다.Polyimide as an insulating material solves the two problems of HTCC described above.

첫째는 앞에서 설명한 HTCC 기판이 MLC이기 때문에 수축율 관리가 어려워 미세 피치 대응이 불가능한데, 본 발명에 의하면 절연재로 사용하는 폴리이미드에 레이저 비아를 가공하여 비아의 커버 패드는 세라믹상에 위치하고, 본딩 패드는 폴리이미드 상단에 위치하도록 분리하여 설계 공간에 여유를 확보하고, 본딩 패드를 교차된 배열로 위치함으로서 미세 피치 대응이 가능해지게 되었다. First, since the HTCC substrate described above is MLC, it is difficult to manage the shrinkage rate, and accordingly, according to the present invention, a laser via is processed on a polyimide used as an insulating material, and the cover pad of the via is located on the ceramic, and the bonding pad is Separation to be located on top of the polyimide ensures a margin in the design space, and fine pitch correspondence is possible by placing the bonding pads in an alternating arrangement.

둘째는 HTCC 기판의 열전도성이 비교적 높기 때문에 레이저 접합 공정에는 적합하지 않지만, 절연재인 폴리이미드가 도 9에서 처럼 형성되어 있기 때문에 비교적 낮은 레이저 출력에 의해서도 열의 차단 효과가 있기 때문에 국부적으로 본딩 될 프로브팁과 프로브 패드에 레이저 빔이 기판내부로 방출됨이 없이 효과적으로 전사되므로써 솔더링이 쉽게 이루어지게 된다.Second, it is not suitable for laser bonding process because the thermal conductivity of HTCC substrate is relatively high, but since the polyimide as an insulating material is formed as shown in FIG. Soldering is facilitated by effectively transferring the laser beam to the probe pad without being emitted into the substrate.

도 1은 종래 프로브 카드를 나타낸 것이다. 1 shows a conventional probe card.

도 2는 종래 프로브 카드에 이용되는 기판을 나타낸 것이다. 2 shows a substrate used in a conventional probe card.

도 3 내지 도 9는 본 발명에 의한 프로브용 기판 제조방법을 나타낸 것이다. 3 to 9 illustrate a method for manufacturing a probe substrate according to the present invention.

Claims (7)

1) 기판에 비아를 형성하는 단계;1) forming vias in the substrate; 2) 상기 비아가 형성된 기판상에 절연층을 형성하는 단계; 2) forming an insulating layer on the substrate on which the via is formed; 3) 상기 절연층에 홀을 형성하는 단계; 3) forming a hole in the insulating layer; 4) 상기 홀의 내벽을 도금하는 단계; 4) plating the inner wall of the hole; 5) 패드의 평면형상에 대응되는 포토레지스트 패턴을 형성하는 단계;5) forming a photoresist pattern corresponding to the planar shape of the pad; 6) 상기 패턴에 금속물질을 도금하여 패드를 형성하는 단계; 및 6) forming a pad by plating a metal material on the pattern; And 7) 포토레지스트 제거하는 단계;를 포함하는 것을 특징으로 하는 프로브용 기판 제조방법. 7) removing the photoresist; manufacturing method for a probe substrate comprising a. 제1항에 있어서,The method of claim 1, 상기 1)단계에서 상기 비아로부터 연장형성되는 연결부가 더 형성되는 것을 특징으로 하는 프로브용 기판 제조방법. The method of claim 1, wherein the connecting portion extending from the via is further formed. 제1항에 있어서, The method of claim 1, 상기 절연층은 폴리이미드재질인 것을 특징으로 하는 프로브용 기판 제조방법. The insulating layer is a probe substrate manufacturing method, characterized in that the polyimide material. 제1항에 있어서,The method of claim 1, 상기 3)단계는 레이저를 이용하여 홀 가공하는 것을 특징으로 하는 프로브용 기판 제조방법. Step 3) is a method of manufacturing a substrate for a probe, characterized in that the hole processing using a laser. 제2항에 있어서,The method of claim 2, 상기 3)단계에서 상기 홀은 비아 또는 연결부가 노출되도록 형성되는 것을 특징으로 하는 프로브용 기판 제조방법. The method of claim 3, wherein the holes are formed to expose vias or connections. 제1항에 있어서,The method of claim 1, 상기 4)단계는 금 또는 구리로 도금하는 것을 특징으로 하는 프로브용 기판 제조방법. Step 4) is a probe substrate manufacturing method, characterized in that the plating with gold or copper. 제1항에 있어서,The method of claim 1, 상기 6)단계에서 상기 금속물질은 구리, 니켈 및 금 중 적어도 어느 하나 이상인 것을 특징으로 하는 프로브용 기판 제조방법. The method of claim 6, wherein the metal material is at least one of copper, nickel and gold.
KR1020080114819A 2008-11-18 2008-11-18 Probe substrate manufacturing method KR101047009B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080114819A KR101047009B1 (en) 2008-11-18 2008-11-18 Probe substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114819A KR101047009B1 (en) 2008-11-18 2008-11-18 Probe substrate manufacturing method

Publications (2)

Publication Number Publication Date
KR20100055914A true KR20100055914A (en) 2010-05-27
KR101047009B1 KR101047009B1 (en) 2011-07-06

Family

ID=42280164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114819A KR101047009B1 (en) 2008-11-18 2008-11-18 Probe substrate manufacturing method

Country Status (1)

Country Link
KR (1) KR101047009B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609662B1 (en) * 2004-08-12 2006-08-09 주식회사 파이컴 Bump of multi-layer board for using the probe card and method thereby
KR20070117974A (en) * 2006-06-10 2007-12-13 김상훈 Method for manufacturing micro probe and probe card using the same
JP5412029B2 (en) 2006-12-28 2014-02-12 株式会社日本マイクロニクス Probe unit board
KR100799166B1 (en) 2007-07-02 2008-01-29 이재하 Manufacturing method of probe assembly

Also Published As

Publication number Publication date
KR101047009B1 (en) 2011-07-06

Similar Documents

Publication Publication Date Title
CN101625375B (en) Probe card and its assembling method
JP5396112B2 (en) Probe card
KR20050085387A (en) Method for making a socket to perform testing on integrated circuits and socket made
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
JP5445985B2 (en) Probe card and manufacturing method thereof
JP2008504559A (en) Substrate with patterned conductive layer
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
KR102163321B1 (en) Probe Card and Manufacturing Method thereof
JP2014122882A (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
JP5408602B2 (en) Multilayer wiring board
US20100052711A1 (en) Probe card and manufacturing method of the same
US20040012405A1 (en) Probe card with full wafer contact configuration
JP6889672B2 (en) Wiring board for inspection equipment
KR101033400B1 (en) space transformer of probe card for electrical tester of semiconductor wafer and manufacturing method therefor
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
JP2011022001A (en) Probe card
JP5145089B2 (en) WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS
KR101047009B1 (en) Probe substrate manufacturing method
JP2010261928A (en) Probe substrate and probe card including the same
JP5690678B2 (en) Wiring board for electronic component inspection apparatus and manufacturing method thereof
JP2010243303A (en) Low-thermal-expansion interposer
KR101066551B1 (en) Pin Array Frame Used for Manufacture of Probe Card
JP2009158761A (en) Wiring board for electronic component inspection device
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof
TWI271528B (en) Method of circuit electrical test

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee