KR20100052639A - 이미지 센서의 제조 방법 - Google Patents

이미지 센서의 제조 방법 Download PDF

Info

Publication number
KR20100052639A
KR20100052639A KR1020080111443A KR20080111443A KR20100052639A KR 20100052639 A KR20100052639 A KR 20100052639A KR 1020080111443 A KR1020080111443 A KR 1020080111443A KR 20080111443 A KR20080111443 A KR 20080111443A KR 20100052639 A KR20100052639 A KR 20100052639A
Authority
KR
South Korea
Prior art keywords
conductive
layer
conductive layer
electrode
forming
Prior art date
Application number
KR1020080111443A
Other languages
English (en)
Other versions
KR101045744B1 (ko
Inventor
심천만
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080111443A priority Critical patent/KR101045744B1/ko
Publication of KR20100052639A publication Critical patent/KR20100052639A/ko
Application granted granted Critical
Publication of KR101045744B1 publication Critical patent/KR101045744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Abstract

실시예에 따른 이미지 센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 리드아웃 회로 상에 배선을 형성하는 단계; 상기 배선 상에 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층을 형성하는 단계; 상기 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층에 식각공정을 진행하여 트렌치를 형성하는 단계; 상기 트렌치를 포함하는 상기 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층에 레이저 어닐링(laser annealing) 공정을 진행하는 단계를 포함하며, 상기 제1도전형 전도층, 진성층, 제2 도전형 전도층은 비정질(Amorphous) 실리콘으로 형성되어, 상기 레이저 어닐링 공정으로 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 변형되는 것을 포함한다.
이미지 센서

Description

이미지 센서의 제조 방법{Method for Manufacturing of Image Sensor}
실시예는 이미지 센서의 제조방법에 관한 것이다.
이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD) 이미지 센서와 씨모스 이미지 센서(CMOS Image Sensor: CIS)로 구분된다.
종래의 기술에서는 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 그런데, 칩사이즈(Chip Size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack Height)의 감소가 이루어지지 못하여 에어리 디스크(Airy Disk)라 불리는 빛의 회절현상으로 수광부에 입사되는 포톤(Photon)의 수 역시 감소하는 경향을 보이고 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하는 등의 방법으로 리드아웃 서킷(Readout Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부 에 형성시키는 시도(이하 "3차원 이미지 센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 리드아웃 서킷은 배선(Metal Line)을 통해 연결된다.
한편, 포토다이오드를 비정질 실리콘(amorphous Si)으로 형성시, 낮은 이동도(mobility), 낮은 광효율 및 결함(defect)으로 인한 노이즈(noise)인 누설전류(leakage current)에 의해 포토다이오드의 특성이 저하되는 문제가 있었다.
또한, 트랜스퍼트랜지스터 양단의 소스 및 드레인 모두 고농도 N형으로 도핑(Doping)되어 있으므로 전하공유(Charge Sharing)현상이 발생하게 되는 문제가 있다. 전하공유(Charge Sharing)현상이 발생하면 출력이미지의 감도를 낮추게 되며, 이미지 오류를 발생시킬 수도 있다.
또한, 종래기술에 의하면 포토다이오드와 리드아웃 서킷 사이에 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
실시예는 수직형의 포토다이오드 형성시, 포토다이오드의 결함을 최소화하여 우수한 이미지 센서의 제조 방법을 제공하고자 한다.
또한, 실시예는 필팩터를 높이면서 전하공유(Charge Sharing)현상이 발생하지 않을 수 있는 이미지 센서의 제조 방법을 제공하고자 한다.
또한, 실시예는 포토다이오드와 리드아웃서킷 사이에 포토차지(Photo Charge)의 원활한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있는 이미지 센서의 제조 방법을 제공하고자 한다.
실시예에 따른 이미지 센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 리드아웃 회로 상에 배선을 형성하는 단계; 상기 배선 상에 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층을 형성하는 단계; 상기 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층에 식각공정을 진행하여 트렌치를 형성하는 단계; 상기 트렌치를 포함하는 상기 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층에 레이저 어닐링(laser annealing) 공정을 진행하는 단계를 포함하며, 상기 제1도전형 전도층, 진성층, 제2 도전형 전도층은 비정질(Amorphous) 실리콘으로 형성되어, 상기 레이저 어닐링 공정으로 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 변형되는 것을 포 함한다.
실시예에 따른 이미지 센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 리드아웃 회로 상에 배선을 형성하는 단계; 상기 배선 상에 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극을 형성하는 단계; 상기 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극에 식각공정을 진행하여 트렌치를 형성하는 단계; 및 상기 트렌치를 포함하는 상기 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극에 레이저 어닐링(laser annealing) 공정을 진행하는 단계를 포함하며, 상기 제1도전형 전도층, 진성층, 제2 도전형 전도층은 비정질(Amorphous) 실리콘으로 형성되어, 상기 레이저 어닐링 공정으로 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 변형되는 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 비정질 실리콘(amorphous silicon)으로 형성된 상기 제1도전형 전도층 패턴, 진성층 패턴, 제2 도전형 전도층 패턴을 레이저 어닐링 공정을 진행하여, 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 형성함으로써, 결함을 최소화할 수 있다.
즉, 상기 레이저 어닐링 공정으로 상기 PIN 다이오드를 단결정 또는 다결정 실리콘으로 형성함으로써, 비정질 실리콘으로 형성된 PIN 다이오드의 결함(defect)으로 인한 노이즈(noise)인 누설전류(leakage current)를 최소화하여 포토다이오드의 이미지를 향상시킬 수 있다.
또한, 실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다.
또한, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
이하, 실시예에 따른 이미지 센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 씨모스 이미지 센서에 한정되는 것이 아니며, 포토다이오드가 필요한 이미지 센서에 적용이 가능하다.
(제1 실시예)
도 1 내지 도 4를 참조하여 1 실시예에 따른 이미지 센서의 제조방법을 설명한다. 도 1a는 배선(150)이 형성된 기판(100)의 개략도이며, 도 1b는 이에 대한 상세도로서 도 1b를 기준으로 설명한다.
우선, 도 1b와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 기판(100)을 준비한다. 예를 들어, 기판(100)에 소자분리막(110)을 형성하여 액티 브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 실렉트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 또한, 실시예에 의하면 노이즈 제거 회로(미도시)를 추가하여 감도를 향상시킬 수 있다.
상기 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 상기 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 실시예는 도 1b와 같이 리드아웃 회로(120)가 형성된 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(210)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드(210)에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 기판(100)인 실리콘 서브(Si-Sub)에 N+/P-well Junction이 아닌 P0/N-/P-well Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/P-well Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 P-well(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/P-well Double Junction이 BJT 구조에서와 같이 Pinch-Off가 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 Charge Sharing 현상을 방지할 수 있다.
따라서 종래기술과 같이 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 실시예는 P0/N-/P- 졍션(140)의 표면에 오미컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)으로서 n+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다. 이를 위해, 실시예는 제1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 다른 예로 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영 역(147)을 형성할 수도 있다.
즉, 제1 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
그 다음으로, 상기 기판(100) 상에 층간절연층(260)을 형성하고, 배선(150)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153) 및 제4 메탈컨택(154a)을 포함할 수 있으나 이에 한정되는 것은 아니다.
이어서, 도 2에 도시된 바와 같이, 상기 기판(100) 상에 제1 전극(210), 제1도전형 전도층(220), 진성층(intrinsic layer)(230), 제2 도전형 전도층(240), 제2 전극(250)을 순차적으로 형성한다.
상기 기판(100) 상에 제1 전극(210)을 형성한다. 상기 제1 전극(210)은 금속, 합금 또는 실리사이드를 포함한 다양한 전도성 물질로 형성할 수 있다. 예를 들어, 상기 제1 전극(210)은 알루미늄, 구리, 코발트 등으로 형성할 수 있다.
이때, 상기 기판(100)과 제1 전극(210) 사이에 배리어 메탈(미도시)을 더 형성할 수 있다. 예들 들어, 상기 배리어 메탈은 텅스텐, 타이타늄, 탄탈륨 또는 이들의 질화물 등으로 형성될 수 있다.
다음으로, 상기 제1 전극(210) 상에 제1 도전형 전도층(220)을 형성한다.
한편, 경우에 따라서는 상기 제1 도전형 전도층(220)이 형성되지 않고 이후의 공정이 진행될 수도 있다. 상기 제1 도전형 전도층(220)은 실시예에서 채용하는 PIN 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층(220)은 N 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 전도층(220)은 N 도핑된 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
즉, 상기 제1 도전형 전도층(220)은 비정질 실리콘에 게르마늄, 탄소, 질소 또는 산소 등을 첨가하여 a-Si:H, a-SiGe:H, a-SiC, a-SiN:H a-SiO:H 등으로 형성될 수도 있다.
상기 제1 도전형 전도층(220)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제1 도전형 전도층(220)은 실란가스(SiH4)에 PH3, P2H5 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
다음으로, 상기 제1 도전형 전도층(220) 상에 진성층(intrinsic layer)(230)을 형성한다. 상기 진성층(230)은 실시예에서 채용하는 PIN 다이오드의 I층의 역할을 할 수 있다.
상기 진성층(230)은 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있다. 상기 진성층(230)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층(230)은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
다음으로, 상기 진성층(230) 상에 제2 도전형 전도층(240)을 형성한다. 상기 제2 도전형 전도층(240)은 상기 진성층(230)의 형성과 연속공정으로 형성될 수 있다. 상기 제2 도전형 전도층(240)은 실시예에서 채용하는 PIN 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 제2 도전형 전도층(240)은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 전도층(240)은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 도전형 전도층(240)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제2 도전형 전도층(240)은 실란가스(SiH4)에 보론 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
다음으로, 상기 제2 도전형 전도층(240) 상에 제2 전극(250)을 형성한다.
상기 제2 전극(250)은 빛의 투과성이 높고 전도성이 높은 투명전극으로 형성될 수 있다.
이어서, 도 3에 도시된 바와 같이, 상기 제1 전극(210), 제1도전형 전도층(220), 진성층(230), 제2 도전형 전도층(240), 제2 전극(250)에 식각공정을 진행하여, 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245), 제2 전극 패턴(255)을 형성한다.
상기 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245), 제2 전극 패턴(255) 사이에는 트렌치가 형성될 수 있다.
그리고, 상기 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245), 제2 전극 패턴(255)에 레이저 어닐링(Laser annealing) 공정을 진행한다.
상기 레이저 어닐링 공정을 진행하여, 비정질 실리콘(amorphous silicon)으로 형성된 상기 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245)을 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 형성할 수 있다.
즉, 상기 레이저 어닐링 공정으로 상기 PIN 다이오드를 단결정 또는 다결정 실리콘으로 형성함으로써, 비정질 실리콘으로 형성된 PIN 다이오드의 결함(defect)으로 인한 노이즈(noise)인 누설전류(leakage current)를 최소화하여 포토다이오드의 이미지를 향상시킬 수 있다.
이는, 비정질 실리콘보다 단결정 또는 다결정 실리콘에서 형성된 포토다이오드가 외부 광에 의해 만들어진 전자(electron)과 정공(hole)이 각각의 수송층으로 빠른 시간에 전달되어 재결합(recombination)되어 사라지는 빈도가 낮아져서 고효율을 얻을 수 있기 때문이다.
이때, 상기 레이저 어닐링은 100~400 mJ의 에너지를 인가하여 진행될 수 있다.
그리도, 도 4에 도시된 바와 같이, 상기 트렌치에 절연층(260)을 형성하여, 상기 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245), 제2 전극 패턴(255)을 상호 전기적으로 분리한다.
상기 절연층(260)에 의해 단위 픽셀간의 절연이 확실하게 이루어질 수 있다. 예를 들어, 상기 절연층(260)은 산화물, 질화물 또는 저 유전성 물질(low-k dielectric) 등으로 형성될 수 있다.
이후, 상기 절연층(260)을 평탄화하는 공정 및 세정공정이 진행될 수 있다.
다음으로, 상기 분리된 제2 전극 패턴(255)을 전기적으로 연결하는 상부배선(270)을 형성하는 단계를 더 진행할 수 있다.
상기 상부배선(270)은 텅스텐(tungsten) 또는 타이타늄-텅스텐(titanium-tungsten) 등의 물질인 다크 메탈(Dark matal)로 형성될 수 있다.
상기 상부배선(270)이 다크 메탈로 형성됨으로써 상기 절연층(260)과 더불어 빛을 차단하는 기능을 하여 크로스토크(cross talk)를 더욱 효과적으로 방지할 수 있다.
이후, 컬러필터층(미도시), 마이크로렌즈(미도시) 등이 더 형성될 수 있다.
(제2 실시예)
도 5 내지 도 8은 제2 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 5에 도시된 바와 같이, 상기 기판(100) 상에 제1 전극(210), 제1도전형 전도층(220), 진성층(intrinsic layer)(230), 제2 도전형 전도층(240)을 순차적으로 형성한다.
그리고, 도 6에 도시된 바와 같이, 상기 제1 전극(210), 제1도전형 전도층(220), 진성층(230), 제2 도전형 전도층(240)에 식각공정을 진행하여, 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245)을 형성한다.
상기 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245) 사이에는 트렌치가 형성될 수 있다.
다음으로, 상기 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245)에 레이저 어닐링 공정을 진행한다.
상기 레이저 어닐링 공정을 진행하여, 비정질 실리콘으로 형성된 상기 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245)을 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 형성할 수 있다.
상기 레이저 어닐링 공정으로 상기 PIN 다이오드를 단결정 또는 다결정 실리콘으로 형성함으로써, 비정질 실리콘으로 형성된 PIN 다이오드의 결함(defect)으로 인한 노이즈(noise)인 누설전류(leakage current)를 최소화하여 포토다이오드의 이미지를 향상시킬 수 있다.
이때, 상기 레이저 어닐링은 100~400 mJ의 에너지를 인가하여 진행될 수 있다.
이어서, 도 7에 도시된 바와 같이, 상기 제2 도전형 전도층 패턴(245) 상에 제2 전극 패턴(255)을 형성한다.
그리도, 도 8에 도시된 바와 같이, 상기 트렌치에 절연층(260)을 형성하여, 상기 제1 전극 패턴(215), 제1도전형 전도층 패턴(225), 진성층 패턴(235), 제2 도전형 전도층 패턴(245), 제2 전극 패턴(255)을 상호 전기적으로 분리한다.
상기 절연층(260)에 의해 단위 픽셀간의 절연이 확실하게 이루어질 수 있다.
이후, 상기 절연층(260)을 평탄화하는 공정 및 세정공정이 진행될 수 있다.
다음으로, 상기 분리된 제2 전극 패턴(255)을 전기적으로 연결하는 상부배선(270)을 형성하는 단계를 더 진행할 수 있다.
상기 상부배선(270)은 텅스텐(tungsten) 또는 타이타늄-텅스텐(titanium-tungsten) 등의 물질인 다크 메탈(Dark matal)로 형성될 수 있다.
상기 상부배선(270)이 다크 메탈로 형성됨으로써 상기 절연층(260)과 더불어 빛을 차단하는 기능을 하여 크로스토크(cross talk)를 더욱 효과적으로 방지할 수 있다.
(제3 실시예)
도 9는 제3 실시예에 따른 이미지 센서의 단면도로서, 배선(150)이 형성된 제1 기판에 대한 상세도이다.
제3 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
한편, 제3 실시예는 제1 실시예와 달리 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성된 예이다.
실시예에 의하면 P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정에서 리키지소스(Leakage Source)가 발생할 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 Leakage Source가 될 수 있다.
따라서, 제3 실시예는 P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
제3 실시예에 의하면 Si 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1 내지 도 4는 제1실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.
도 5 내지 도 8은 제2실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.
도 9는 제3 실시예에 따른 이미지 센서의 단면도로서, 배선이 형성된 제1 기판에 대한 상세도이다.

Claims (9)

  1. 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;
    상기 리드아웃 회로 상에 배선을 형성하는 단계;
    상기 배선 상에 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층을 형성하는 단계;
    상기 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층에 식각공정을 진행하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함하는 상기 제1 전극, 제1도전형 전도층, 진성층 및 제2 도전형 전도층에 레이저 어닐링(laser annealing) 공정을 진행하는 단계를 포함하며,
    상기 제1도전형 전도층, 진성층, 제2 도전형 전도층은 비정질(Amorphous) 실리콘으로 형성되어, 상기 레이저 어닐링 공정으로 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 변형되는 것을 포함하는 이미지 센서의 제조방법.
  2. 제 1항에 있어서,
    상기 레이저 어닐링 공정을 진행한 후,
    상기 제2 도전형 전도층 상에 제2 전극을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  3. 제 2항에 있어서,
    상기 제2 전극을 형성한 후,
    상기 트렌치에 절연층을 형성하여 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극을 상호 전기적으로 분리하는 것을 포함하는 이미지 센서의 제조방법.
  4. 제 3항에 있어서,
    상기 절연층을 형성한 후,
    상기 제2전극을 전기적으로 연결하는 상부배선을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  5. 제 4항에 있어서,
    상기 상부배선은 다크 메탈(Dark matal)인 것을 포함하는 이미지 센서의 제조방법.
  6. 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;
    상기 리드아웃 회로 상에 배선을 형성하는 단계;
    상기 배선 상에 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극을 형성하는 단계;
    상기 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극 에 식각공정을 진행하여 트렌치를 형성하는 단계; 및
    상기 트렌치를 포함하는 상기 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극에 레이저 어닐링(laser annealing) 공정을 진행하는 단계를 포함하며,
    상기 제1도전형 전도층, 진성층, 제2 도전형 전도층은 비정질(Amorphous) 실리콘으로 형성되어, 상기 레이저 어닐링 공정으로 단결정(Single crystal) 또는 다결정(poly) 실리콘으로 변형되는 것을 포함하는 이미지 센서의 제조방법.
  7. 제 6항에 있어서,
    상기 레이저 어닐링 공정을 진행한 후,
    상기 트렌치에 절연층을 형성하여 제1 전극, 제1도전형 전도층, 진성층, 제2 도전형 전도층 및 제2 전극을 상호 전기적으로 분리하는 것을 포함하는 이미지 센서의 제조방법.
  8. 제 7항에 있어서,
    상기 절연층을 형성한 후,
    상기 분리된 제2전극을 전기적으로 연결하는 상부배선을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  9. 제 8항에 있어서,
    상기 상부배선은 다크 메탈(Dark matal)인 것을 포함하는 이미지 센서의 제조방법.
KR1020080111443A 2008-11-11 2008-11-11 이미지 센서의 제조 방법 KR101045744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111443A KR101045744B1 (ko) 2008-11-11 2008-11-11 이미지 센서의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111443A KR101045744B1 (ko) 2008-11-11 2008-11-11 이미지 센서의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100052639A true KR20100052639A (ko) 2010-05-20
KR101045744B1 KR101045744B1 (ko) 2011-06-30

Family

ID=42277849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111443A KR101045744B1 (ko) 2008-11-11 2008-11-11 이미지 센서의 제조 방법

Country Status (1)

Country Link
KR (1) KR101045744B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936261A (en) * 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
JP4534634B2 (ja) * 2004-07-05 2010-09-01 ソニー株式会社 固体撮像装置
KR100831134B1 (ko) * 2006-10-18 2008-05-20 가부시키가이샤 히타치세이사쿠쇼 촬상 기능 일체형 표시 장치

Also Published As

Publication number Publication date
KR101045744B1 (ko) 2011-06-30

Similar Documents

Publication Publication Date Title
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR100922924B1 (ko) 이미지센서 및 그 제조방법
KR100898473B1 (ko) 이미지센서
KR20100012667A (ko) 이미지센서 및 그 제조방법
KR100922929B1 (ko) 이미지센서 및 그 제조방법
KR101024815B1 (ko) 이미지센서 및 그 제조방법
KR100997328B1 (ko) 이미지센서 및 그 제조방법
KR101046798B1 (ko) 이미지센서 및 그 제조방법
KR101053773B1 (ko) 이미지센서 및 그 제조방법
KR101135791B1 (ko) 이미지센서 및 그 제조방법
KR101046051B1 (ko) 이미지센서 및 그 제조방법
KR100922922B1 (ko) 이미지센서 및 그 제조방법
KR101045744B1 (ko) 이미지 센서의 제조 방법
KR20100077564A (ko) 이미지센서 및 그 제조방법
KR100990559B1 (ko) 이미지센서 및 그 제조방법
KR20100036716A (ko) 이미지센서 및 그 제조방법
KR101016505B1 (ko) 이미지센서 및 그 제조방법
KR100997332B1 (ko) 이미지센서 및 그 제조방법
KR100898472B1 (ko) 이미지센서의 제조방법
KR101063728B1 (ko) 이미지센서 및 그 제조방법
KR101002104B1 (ko) 이미지센서 및 그 제조방법
KR101002167B1 (ko) 이미지센서 및 그 제조방법
KR101016514B1 (ko) 이미지센서 및 그 제조방법
KR20100077566A (ko) 이미지센서 및 그 제조방법
KR20100079178A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee