KR20100051310A - Printed circuit board having embedded electronic component and method of manufacturing the same - Google Patents

Printed circuit board having embedded electronic component and method of manufacturing the same Download PDF

Info

Publication number
KR20100051310A
KR20100051310A KR1020080110419A KR20080110419A KR20100051310A KR 20100051310 A KR20100051310 A KR 20100051310A KR 1020080110419 A KR1020080110419 A KR 1020080110419A KR 20080110419 A KR20080110419 A KR 20080110419A KR 20100051310 A KR20100051310 A KR 20100051310A
Authority
KR
South Korea
Prior art keywords
electronic device
support substrate
opening
circuit board
printed circuit
Prior art date
Application number
KR1020080110419A
Other languages
Korean (ko)
Other versions
KR100986831B1 (en
Inventor
김운천
임순규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080110419A priority Critical patent/KR100986831B1/en
Publication of KR20100051310A publication Critical patent/KR20100051310A/en
Application granted granted Critical
Publication of KR100986831B1 publication Critical patent/KR100986831B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: An electronic component embedded printed circuit board and a manufacturing method thereof are provided to simplify a manufacturing process by easily filling an electric component in an insulating layer without a separate carrier. CONSTITUTION: An opening is formed in a bearing substrate in order to correspond to the location of an electronic component(S110). The electronic component is laminated on the bearing substrate(S120). An insulating layer is laminated on the bearing substrate in order to fill the electronic component(S130). A via is formed in the insulating layer in order to be electrically connected to the electrode of the electronic component(S140). A heat sink is formed in the opening in order to be contact with a different side of the electric component(S150). A circuit pattern is formed on the insulating layer in order to be electrically connected to the via(S160).

Description

전자 소자 내장 인쇄회로기판 및 그 제조 방법{Printed circuit board having embedded electronic component and method of manufacturing the same}Printed circuit board having embedded electronic component and method of manufacturing the same

본 발명은 전자 소자 내장 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to an electronic device embedded printed circuit board and a method of manufacturing the same.

전자 소자가 내장된 인쇄회로기판의 경우, 전자 소자로부터 많은 열이 발생하여 인쇄회로기판의 방열 특성(thermal dissipation)을 향상시키기는 것이 중요하다.In the case of a printed circuit board in which an electronic device is embedded, it is important to generate a lot of heat from the electronic device to improve thermal dissipation characteristics of the printed circuit board.

특히, 복수 개의 칩(multi chip)이 부착되는 SiP(system in package)나 모듈 패키지(module package)와 같이, 전자 소자 패키지가 소형화 및 복합화됨에 따라, 인쇄회로기판은 더욱 향상된 방열 특성이 필요하게 되었다. In particular, as electronic device packages become smaller and more complex, such as a system in package (SiP) or a module package to which a plurality of chips are attached, a printed circuit board needs to further improve heat dissipation characteristics. .

이에, 전자 소자에서 발생되는 열을 효과적으로 방출시킬 수 있는 방열체가 형성된 인쇄회로기판 및 이를 보다 용이하게 제조할 수 있는 제조 방법이 요구되고 있는 상황이다.Accordingly, there is a demand for a printed circuit board on which a heat sink is formed to effectively release heat generated from an electronic device, and a manufacturing method for manufacturing the same.

본 발명은, 간단한 공정으로 보다 큰 부피의 방열체를 형성할 수 있는 전자 소자 내장 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a printed circuit board with an embedded electronic device and a method for manufacturing the same, which can form a larger volume of heat sink in a simple process.

본 발명의 일 측면에 따르면, 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 지지 기판에 너비가 전자 소자의 너비 보다 작은 개구부를 전자 소자의 위치와 대응되도록 형성하는 단계, 전자 소자의 타면이 지지 기판을 향하도록 지지 기판에 전자 소자를 적층하는 단계, 전자 소자가 매립되도록 지지 기판에 절연층을 적층하는 단계, 절연층에 전자 소자의 전극과 전기적으로 연결되도록 비아를 형성하는 단계, 개구부에 전자 소자의 타면과 접하도록 방열체를 형성하는 단계, 및 절연층에 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다.According to an aspect of the present invention, a method for manufacturing a printed circuit board having an electronic device having an electrode formed on one surface thereof, the method comprising: forming an opening in a supporting substrate having a width smaller than that of the electronic device so as to correspond to the position of the electronic device; Stacking the electronic device on the support substrate such that the other surface of the electronic device faces the support substrate; laminating an insulating layer on the support substrate so that the electronic device is embedded; and forming a via to electrically connect the electrode of the electronic device to the insulating layer. A method of manufacturing an electronic device embedded printed circuit board is provided, the method including forming a heat sink in contact with the other surface of an electronic device in an opening, and forming a circuit pattern in an insulating layer to be electrically connected to a via. .

이 경우, 지지 기판은, 금속박(metal foil), 및 금속박에 형성되는 절연성 지지층을 포함하며, 전자 소자를 적층하는 단계는, 전자 소자의 타면이 절연성 지지층을 향하도록 수행될 수 있다.In this case, the support substrate may include a metal foil and an insulating support layer formed on the metal foil, and the stacking of the electronic device may be performed such that the other surface of the electronic device faces the insulating support layer.

또한, 방열체를 형성하는 단계는, 개구부의 내부 및 지지 기판 표면에 방열체를 형성하는 단계를 포함할 수 있다.In addition, the forming of the heat sink may include forming the heat sink on the inside of the opening and the support substrate surface.

그리고, 전자 소자를 적층하는 단계는, 지지 기판과 전자 소자 사이에 접착층을 개재하여 수행될 수 있다.In addition, the stacking of the electronic device may be performed through an adhesive layer between the support substrate and the electronic device.

또한, 본 발명의 다른 측면에 따르면, 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판으로서, 너비가 전자 소자의 너비 보다 작은 개구부가 전자 소자의 위치와 대응되도록 형성된 지지 기판, 타면이 지지 기판을 향하도록 지지 기판에 적층되는 전자 소자, 전자 소자가 매립되도록 지지 기판에 적층되는 절연층, 개구부에 전자 소자의 타면과 접하도록 형성되는 방열체, 절연층에 전자 소자의 전극과 전기적으로 연결되도록 형성되는 비아, 및 절연층에 비아와 전기적으로 연결되도록 형성되는 회로 패턴을 포함하는 인쇄회로기판이 제공된다.In addition, according to another aspect of the present invention, a printed circuit board having an electronic element having an electrode formed on one surface thereof, the support substrate formed so that an opening whose width is smaller than the width of the electronic element corresponds to the position of the electronic element, the other side of the support substrate Electronic devices stacked on the support substrate so as to face the substrate, an insulation layer stacked on the support substrate so that the electronic devices are embedded, a heat sink formed in contact with the other surface of the electronic devices in the opening, and electrically connected to the electrodes of the electronic devices on the insulating layer. A printed circuit board including a via formed and a circuit pattern formed to be electrically connected to the via in an insulating layer are provided.

이 경우, 지지 기판은, 금속박, 및 금속박에 형성되는 절연성 지지층을 포함하며, 전자 소자는, 타면이 절연성 지지층을 향하도록 적층될 수 있다.In this case, the support substrate includes a metal foil and an insulating support layer formed on the metal foil, and the electronic device may be laminated so that the other surface thereof faces the insulating support layer.

또한, 방열체는, 개구부의 내부 및 지지 기판 표면에 형성될 수 있다.In addition, the radiator may be formed inside the opening and on the support substrate surface.

그리고, 지지 기판과 전자 소자 사이에 개재되는 접착층을 더 포함할 수 있다.The adhesive layer may further include an adhesive layer interposed between the support substrate and the electronic device.

본 발명의 실시예에 따르면, 간단한 공정으로 보다 큰 부피의 방열체를 형성할 수 있다.According to an embodiment of the present invention, a larger volume of heat sink can be formed by a simple process.

본 발명에 따른 전자 소자 내장 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있 어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of an electronic device embedded printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same or corresponding components are provided with the same reference numerals. And duplicate description thereof will be omitted.

또한, 형성 또는 적층이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the forming or lamination does not mean only the case where the components are in direct physical contact between each component, but also encompasses the case where other components are interposed between the components and the components are in contact with each other. Use it as a concept.

도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 2 내지 도 9는 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.1 is a flow chart showing an embodiment of a method for manufacturing an electronic device embedded printed circuit board 100 according to an aspect of the present invention. 2 to 9 are cross-sectional views illustrating each process of an embodiment of a method for manufacturing an electronic device-embedded printed circuit board 100 according to an exemplary embodiment of the present invention.

본 실시예에 따르면, 일면에 전극(132)이 형성된 전자 소자(130)가 내장된 인쇄회로기판(100)을 제조하는 방법으로서, 지지 기판(110)에 너비가 전자 소자(130)의 너비 이하인 개구부(116)를 전자 소자(130)의 위치와 대응되도록 형성하는 단계, 전자 소자(130)의 타면이 지지 기판(110)을 향하도록 지지 기판(110)에 전자 소자(130)를 적층하는 단계, 전자 소자(130)가 매립되도록 지지 기판(110)에 절연층(140)을 적층하는 단계, 개구부(116)에 전도성 물질을 충전하여 방열체(160)를 형성하는 단계, 및 절연층(140)에 전자 소자(130)의 전극(132)과 전기적으로 연결되도록 비아(150) 및 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판(100) 제조 방법이 제시된다.According to the present embodiment, a method of manufacturing a printed circuit board 100 in which an electronic device 130 having an electrode 132 is formed on one surface thereof is formed. The width of the supporting substrate 110 is equal to or less than the width of the electronic device 130. Forming the opening 116 to correspond to the position of the electronic device 130, and stacking the electronic device 130 on the support substrate 110 so that the other surface of the electronic device 130 faces the support substrate 110. Stacking the insulating layer 140 on the support substrate 110 so that the electronic device 130 is embedded, filling the openings 116 with a conductive material to form the radiator 160, and insulating layer 140. A method of manufacturing an electronic device embedded printed circuit board 100 including forming a via 150 and a circuit pattern to be electrically connected to an electrode 132 of the electronic device 130 is provided.

이와 같은 본 실시예에 따르면, 간단한 공정으로 보다 큰 부피의 방열체(160)를 형성할 수 있는 전자 소자 내장 인쇄회로기판(100) 제조 방법이 제시된다.According to this embodiment, a method of manufacturing an electronic device-embedded printed circuit board 100 capable of forming a larger volume of heat dissipator 160 in a simple process is provided.

이하, 도 1 내지 도 9를 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.Hereinafter, each process will be described in more detail with reference to FIGS. 1 to 9.

먼저, 도 2에 도시된 바와 같이, 지지 기판(110)에 너비가 전자 소자(130)의 너비 보다 작은 개구부(116)를 전자 소자(130)의 위치와 대응되도록 형성한다(S110). 지지 기판(110)에는 개구부(116)가 형성되며, 이 개구부(116)는, 그 너비(도 9의 d1)가 이후 공정에서 지지 기판(110) 상에 적층될 전자 소자(130)의 너비(도 9의 d2) 보다 작도록 형성된다. 즉, 개구부(116)의 사이즈는 전자 소자(130)의 사이즈 보다 작다.First, as shown in FIG. 2, an opening 116 having a width smaller than the width of the electronic device 130 is formed in the support substrate 110 so as to correspond to the position of the electronic device 130 (S110). An opening 116 is formed in the supporting substrate 110, and the opening 116 has a width (d1 in FIG. 9) of the width of the electronic device 130 to be laminated on the supporting substrate 110 in a later process. It is formed to be smaller than d2) of FIG. That is, the size of the opening 116 is smaller than the size of the electronic device 130.

이와 같이 개구부(116)의 너비(도 9의 d1)가 전자 소자(130)의 너비(도 9의 d2) 보다 작음으로써, 전자 소자(130)가 개구부(116)를 통과하지 않고 지지 기판(110)에 효과적으로 적층될 수 있으므로, 별도의 지지 수단이 필요치 않게 된다.As such, the width of the opening 116 (d1 of FIG. 9) is smaller than the width of the electronic device 130 (d2 of FIG. 9), so that the electronic device 130 does not pass through the opening 116 and the supporting substrate 110. Since it can be effectively laminated to a), a separate supporting means is not necessary.

여기서, 지지 기판(110)은 금속박(112) 및 이 금속박(112)에 형성되는 절연성 지지층(114)을 포함하여 이루어진다. 이와 같이, 지지 기판(110)이 금속박(112) 및 절연성 지지층(114)으로 이루어짐으로써, 별도의 캐리어(carrier) 등이 없이도 전자 소자(130)를 적층할 수 있으므로, 제조 공정을 보다 단순화할 수 있다.Here, the support substrate 110 includes a metal foil 112 and an insulating support layer 114 formed on the metal foil 112. As described above, since the support substrate 110 is formed of the metal foil 112 and the insulating support layer 114, the electronic device 130 can be stacked without a separate carrier or the like, thereby simplifying the manufacturing process. have.

다음으로, 도 3 및 도 4에 도시된 바와 같이, 지지 기판(110)의 절연성 지지 층(114)과 전자 소자(130) 사이에 접착층(120)을 개재하여, 일면에 전극(132)이 형성된 전자 소자(130)의 타면이 지지 기판(110)을 향하도록 지지 기판(110)에 전자 소자(130)를 적층한다(S120). 즉, 지지 기판(110)에 형성된 개구부(116)의 위치에 대응되도록 전자 소자(130)를 지지 기판(110)적층할 시, 지지 기판(110)과 전자 소자(130) 사이에 접착층(120)을 개재하여 전자 소자(130)를 지지 기판(110)에 고정시키는 것이다.Next, as shown in FIGS. 3 and 4, the electrode 132 is formed on one surface of the support substrate 110 through the adhesive layer 120 between the insulating support layer 114 and the electronic device 130. The electronic device 130 is stacked on the support substrate 110 such that the other surface of the electronic device 130 faces the support substrate 110 (S120). That is, when the electronic device 130 is stacked on the support substrate 110 so as to correspond to the position of the opening 116 formed in the support substrate 110, the adhesive layer 120 is disposed between the support substrate 110 and the electronic device 130. The electronic device 130 is fixed to the support substrate 110 through the gap.

다시 말해, 도 3에 도시된 바와 같이, 개구부(116)의 둘레 영역에 접착층(120)을 형성한 후, 이어서, 도 4에 도시된 바와 같이, 전자 소자(130)의 위치와 개구부(116)의 위치를 정렬시키고, 전자 소자(130)의 타면이 지지 기판(110)의 절연성 지지층(114)을 향하도록 접착층(120) 상에 전자 소자(130)를 적층하여 고정시키는 것이다.In other words, as shown in FIG. 3, after forming the adhesive layer 120 in the circumferential region of the opening 116, as shown in FIG. 4, the position and the opening 116 of the electronic device 130 are shown. Align the position of the electronic device 130 and the electronic device 130 is laminated and fixed on the adhesive layer 120 so that the other surface of the electronic device 130 faces the insulating support layer 114 of the support substrate 110.

이와 같이, 전자 소자(130)를 지지 기판(110)에 정렬하여 적층하는 동시에, 접착층(120)에 의하여 전자 소자(130)를 지지 기판(110)에 고정시킴으로써, 이 후 공정에서 보다 용이하고 정밀하게 전자 소자(130)의 전극(132) 위치에 상응하도록 비아(150) 및 회로 패턴(170) 등을 형성할 수 있다.As such, the electronic device 130 is aligned and laminated on the support substrate 110, and the electronic device 130 is fixed to the support substrate 110 by the adhesive layer 120, thereby making it easier and more precise in subsequent processes. The via 150 and the circuit pattern 170 may be formed to correspond to the position of the electrode 132 of the electronic device 130.

다음으로, 도 5에 도시된 바와 같이, 전자 소자(130)가 매립되도록 지지 기판(110)에 절연층(140)을 적층한다(S130). 예를 들어, 반경화 상태의 절연층(140)을 전자 소자(130)를 커버하도록 지지 기판(110)에 적층하여 전자 소자(130)를 매립시킨다. 이후 경화 공정을 통하여 반경화 상태의 절연층(140)을 경화시킬 수 있다.Next, as shown in FIG. 5, the insulating layer 140 is stacked on the support substrate 110 so that the electronic device 130 is embedded (S130). For example, the insulating layer 140 in a semi-cured state is laminated on the support substrate 110 to cover the electronic device 130 to fill the electronic device 130. Thereafter, the insulating layer 140 in a semi-cured state may be cured through a curing process.

다음으로, 도 6 및 도 7에 도시된 바와 같이, 절연층(140)에 전자 소자(130)의 전극(132)과 전기적으로 연결되도록 비아(150)를 형성한다(S140). 우선, 도 6에 도시된 바와 같이, 전자 소자(130) 전극(132)의 위치에 상응하도록 비아홀(152)을 천공하고, 도 7에 도시된 바와 같이, 도금 등의 방식에 의하여 비아홀(152) 내부에 전도성 물질을 충전함으로써, 비아(150)를 형성할 수 있다.Next, as shown in FIGS. 6 and 7, the via 150 is formed on the insulating layer 140 to be electrically connected to the electrode 132 of the electronic device 130 (S140). First, as shown in FIG. 6, the via hole 152 is drilled to correspond to the position of the electrode 132 of the electronic device 130, and as shown in FIG. 7, the via hole 152 is formed by plating or the like. By filling the conductive material therein, the via 150 may be formed.

이 때, 비아(150)를 형성하기 위한 도금에 의하여 절연층(140)의 표면에도 도 7에 도시된 바와 같은 금속층이 형성될 수 있다. 이러한 금속층은 추후 공정에 의하여 회로 패턴(170)이 될 수 있다.In this case, a metal layer as shown in FIG. 7 may be formed on the surface of the insulating layer 140 by plating to form the vias 150. The metal layer may be the circuit pattern 170 by a later process.

다음으로, 도 7에 도시된 바와 같이, 개구부(116) 내부 및 지지 기판(110)의 표면에 전자 소자(130)의 타면과 접하도록 방열체(160)를 형성한다(S150). 즉, 전술한 S120 공정에 의하여 개구부(116)의 위치와 상응하도록 정렬되어 적층된 전자 소자(130)의 타면에 접하도록, 개구부(116)에 도금 등에 의해 전도성 물질을 충전하여 방열체(160)를 형성하는 공정이다.Next, as shown in FIG. 7, the radiator 160 is formed in the opening 116 and on the surface of the support substrate 110 to contact the other surface of the electronic device 130 (S150). That is, the heat dissipator 160 is filled with a conductive material by plating or the like in the opening 116 so as to be in contact with the other surface of the electronic device 130 stacked in alignment with the position of the opening 116 by the above-described S120 process. Forming process.

이와 같이, 전자 소자(130)의 위치와 이미 정렬된 개구부(116)를, 전도성 물질로 충전함에 의해, 전자 소자(130)의 열을 방출하기 위한 방열체(160)를 간단히 형성할 수 있다.In this way, by filling the opening 116 already aligned with the position of the electronic device 130 with the conductive material, the heat dissipating member 160 for dissipating heat of the electronic device 130 may be formed.

이 때, 방열체(160)는, 개구부(116)의 내부에 전도성 물질이 충전됨과 동시에, 지지 기판(110)의 표면에 전도성 물질이 코팅되어 형성될 수 있으며, 이와 같이, 방열체(160)가 개구부(116) 내부 및 지지 기판(110)의 표면에 형성됨으로써, 간단한 공정으로 보다 큰 부피를 가지는 방열체(160)를 형성할 수 있는 것이다.At this time, the heat dissipator 160 may be formed by coating a conductive material on the surface of the support substrate 110 at the same time as the conductive material is filled in the opening 116. Is formed in the opening 116 and on the surface of the support substrate 110, it is possible to form a heat sink 160 having a larger volume in a simple process.

이와 같은, 방열체(160)는, 전술한 비아(150)를 형성하기 위한 도금 등의 공정을 수행할 시, 동시에 형성될 수 있다. 또한, 지지 기판(110)이 금속박(112)과 절연성 지지층(114)으로 이루어지는 경우에는 지지 기판(110)의 표면에 전해 도금 등의 방식이 이용될 수 있으므로, 보다 용이하게 방열체(160)를 형성할 수 있다.As such, the heat sink 160 may be formed at the same time when performing a process such as plating to form the above-described via 150. In addition, when the support substrate 110 is formed of the metal foil 112 and the insulating support layer 114, a method such as electroplating may be used on the surface of the support substrate 110, so that the heat dissipator 160 may be more easily used. Can be formed.

다음으로, 도 8에 도시된 바와 같이, 절연층(140)에 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성한다(S160). 전술한 공정에 의하여 비아(150)와 함께 형성된 금속층의 일부를 에칭하여 제거함으로써, 비아(150)와 전기적으로 연결되는 회로 패턴(170)을 형성할 수 있다.Next, as shown in FIG. 8, a circuit pattern 170 is formed on the insulating layer 140 to be electrically connected to the via 150 (S160). By etching and removing a portion of the metal layer formed with the vias 150 by the above-described process, a circuit pattern 170 electrically connected to the vias 150 may be formed.

다음으로, 도 9에 도시된 바와 같이, 회로 패턴(170)의 일부가 노출되도록 절연층(140)에 솔더 레지스트(180)를 형성한다. 회로 패턴(170)의 일부는, 외부 장치와의 전기적 연결을 위하여 패드(pad)로서 제공되므로, 이러한 패드 영역은 외부로 노출되고, 패드 영역을 제외한 나머지 회로 패턴(170)은 솔더 레지스트(180)에 의하여 보호된다.Next, as shown in FIG. 9, a solder resist 180 is formed on the insulating layer 140 so that a part of the circuit pattern 170 is exposed. Since a portion of the circuit pattern 170 is provided as a pad for electrical connection with an external device, such pad area is exposed to the outside, and the remaining circuit pattern 170 except for the pad area is solder resist 180. Is protected.

이러한 솔더 레지스트(180)는 공지된 포토 리소그래피 등의 방식에 의하여 형성될 수 있다.The solder resist 180 may be formed by a known photolithography method.

이하, 도 10을 참조하여, 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예에 대하여 설명하도록 한다.Hereinafter, an embodiment of an electronic device-embedded printed circuit board 200 according to another aspect of the present invention will be described with reference to FIG. 10.

도 10은 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예를 나타낸 단면도이다.10 is a cross-sectional view showing an embodiment of an electronic device-embedded printed circuit board 200 according to another aspect of the present invention.

본 실시예에 따르면, 도 10에 도시된 바와 같이, 일면에 전극(232)이 형성된 전자 소자(230)가 내장된 인쇄회로기판(200)으로서, 전자 소자(230)의 위치와 대응되되 너비가 전자 소자(230)의 너비 이하인 개구부(216)가 형성된 지지 기판(210), 타면이 지지 기판(210)을 향하도록 지지 기판(210)에 적층되는 전자 소자(230), 전자 소자(230)가 매립되도록 지지 기판(210)에 적층되는 절연층(240), 개구부(216)에 전도성 물질이 충전되어 형성되는 방열체(260), 절연층(240)에 전자 소자(230)의 전극(232)과 전기적으로 연결되도록 형성되는 비아(250), 및 절연층(240)에 비아(250)와 전기적으로 연결되도록 형성되는 회로 패턴(270)을 포함하는 인쇄회로기판(200)이 제시된다.According to the present exemplary embodiment, as shown in FIG. 10, the printed circuit board 200 having the electronic element 230 having the electrode 232 formed thereon is formed thereon, the width of which corresponds to the position of the electronic element 230. A support substrate 210 having an opening 216 having a width less than or equal to the width of the electronic device 230, an electronic device 230, and an electronic device 230 stacked on the support substrate 210 so that the other surface thereof faces the support substrate 210 are provided. The insulating layer 240 stacked on the supporting substrate 210 to be embedded, the heat dissipating member 260 formed by filling the opening 216 with a conductive material, and the electrode 232 of the electronic device 230 in the insulating layer 240. A printed circuit board 200 including a via 250 that is formed to be electrically connected to the substrate, and a circuit pattern 270 that is formed to be electrically connected to the via 250 in the insulating layer 240, are provided.

이와 같은 본 실시예에 따르면, 보다 큰 부피의 방열체(260)를 형성하여 전자 소자(230)의 방열 효과가 향상된 전자 소자 내장 인쇄회로기판(200)이 제시된다.According to the present embodiment as described above, an electronic device embedded printed circuit board 200 having improved heat dissipation effect of the electronic device 230 by forming a larger volume of heat sink 260 is provided.

이하, 도 10을 참조하여, 각 구성에 대하여 보다 상세히 설명하도록 한다.Hereinafter, each configuration will be described in more detail with reference to FIG. 10.

지지 기판(210)에는, 너비(d3)가 전자 소자(230)의 너비(d4) 보다 작은 개구부(216)가 전자 소자(230)의 위치와 대응되도록 형성된다. 즉, 지지 기판(210)에는, 전자 소자(230)의 사이즈 보다 작은 사이즈의 개구부(216)가 형성되는 것이다. 이와 같이 개구부(216)의 너비(d3)가 전자 소자(230)의 너비(d4) 보다 작음으로써, 전자 소자(230)가 개구부(216)를 통과하지 않고 지지 기판(210)에 효과적으로 적층될 수 있으므로, 전자 소자(230)의 적층 시 별도의 지지 수단이 필요치 않게 된다.In the support substrate 210, an opening 216 having a width d3 smaller than the width d4 of the electronic element 230 is formed to correspond to the position of the electronic element 230. That is, the opening 216 having a size smaller than the size of the electronic element 230 is formed in the support substrate 210. As such, since the width d3 of the opening 216 is smaller than the width d4 of the electronic device 230, the electronic device 230 may be effectively stacked on the support substrate 210 without passing through the opening 216. Therefore, no separate supporting means is required when the electronic device 230 is stacked.

여기서, 지지 기판(210)은 금속박(212) 및 이 금속박(212)에 형성되는 절연성 지지층(214)을 포함하여 이루어진다. 이와 같이, 지지 기판(210)이 금속박(212) 및 절연성 지지층(214)으로 이루어짐으로써, 별도의 캐리어 등이 없이도 전자 소자(230)를 절연층 내에 용이하게 매립시킬 수 있어, 제조 공정이 단순화될 수 있다.Here, the support substrate 210 includes a metal foil 212 and an insulating support layer 214 formed on the metal foil 212. As described above, since the support substrate 210 is made of the metal foil 212 and the insulating support layer 214, the electronic device 230 can be easily embedded in the insulating layer without a separate carrier or the like, thereby simplifying the manufacturing process. Can be.

전자 소자(230)는, 일면에 전극(232)이 형성되며 타면이 지지 기판(210)을 향하도록 지지 기판(210)에 적층된다. 즉, 전자 소자(230)는, 타면이 지지 기판(210)의 절연성 지지층(214)을 향하도록 절연성 지지층(214)에 적층되는 것이다.The electronic device 230 is stacked on the support substrate 210 such that an electrode 232 is formed on one surface thereof and the other surface thereof faces the support substrate 210. That is, the electronic device 230 is laminated on the insulating support layer 214 so that the other surface thereof faces the insulating support layer 214 of the supporting substrate 210.

접착층(220)은, 지지 기판(210)의 절연성 지지층(214)과 전자 소자(230) 사이에 개재되어 전자 소자(230)를 지지 기판(210)에 고정시킨다. 즉, 지지 기판(210)에 형성된 개구부(216)의 위치에 대응되도록 전자 소자(230)를 지지 기판(210)에 적층할 시, 지지 기판(210)과 전자 소자(230) 사이에 접착층(220)을 개재하여 전자 소자(230)를 지지 기판(210)에 고정시키는 것이다.The adhesive layer 220 is interposed between the insulating support layer 214 of the support substrate 210 and the electronic device 230 to fix the electronic device 230 to the support substrate 210. That is, when the electronic device 230 is stacked on the support substrate 210 so as to correspond to the position of the opening 216 formed in the support substrate 210, the adhesive layer 220 is provided between the support substrate 210 and the electronic device 230. The electronic device 230 is fixed to the support substrate 210 through the C).

다시 말해, 개구부(216)의 둘레 영역에 접착층(220)을 형성한 후, 전자 소자(230)의 위치와 개구부(216)의 위치를 정렬시키고, 전자 소자(230)의 타면이 지지 기판(210)의 절연성 지지층(214)을 향하도록 접착층(220) 상에 전자 소자(230)를 적층하여 고정시키는 것이다.In other words, after the adhesive layer 220 is formed in the circumferential region of the opening 216, the position of the electronic device 230 is aligned with the position of the opening 216, and the other surface of the electronic device 230 is the support substrate 210. The electronic device 230 is laminated and fixed on the adhesive layer 220 so as to face the insulating support layer 214.

이와 같이, 전자 소자(230)를 지지 기판(210)에 정렬하여 적층하는 동시에, 접착층(220)을 개재하여 전자 소자(230)를 지지 기판(210)에 고정시킴으로써, 이 후 공정에서 보다 용이하고 정밀하게 전자 소자(230)의 전극(232) 위치에 상응하도 록 비아(250) 및 회로 패턴(270) 등을 형성할 수 있다.As such, the electronic device 230 is aligned and stacked on the support substrate 210, and the electronic device 230 is fixed to the support substrate 210 via the adhesive layer 220, thereby making it easier in subsequent processes. The via 250 and the circuit pattern 270 may be formed to correspond to the position of the electrode 232 of the electronic device 230 precisely.

절연층(240)은, 전자 소자(230)가 매립되도록 지지 기판(210)에 적층된다. 예를 들어, 반경화 상태의 절연층(240)을 전자 소자(230)를 커버하도록 지지 기판(210)에 적층함으로써, 전자 소자(230)가 절연층(240)에 의해 매립될 수 있는 것이다.The insulating layer 240 is stacked on the support substrate 210 so that the electronic device 230 is embedded. For example, by stacking the insulating layer 240 in a semi-cured state on the support substrate 210 to cover the electronic device 230, the electronic device 230 may be filled by the insulating layer 240.

방열체(260)는, 지지 기판(210)의 개구부(216)에 형성된다. 즉, 도금 등의 방식에 의하여 개구부(216) 내부에 전도성 물질을 충전함과 동시에, 지지 기판(210)의 표면에 전도성 물질을 코팅함으로써 형성될 수 있으며, 이에 따라 간단한 공정으로 보다 큰 부피를 갖는 방열체(260)를 형성하여, 전자 소자(230)의 열을 외부로 보다 효과적으로 방출할 수 있다.The heat radiator 260 is formed in the opening 216 of the support substrate 210. That is, the conductive material may be filled in the opening 216 by plating or the like, and may be formed by coating the conductive material on the surface of the support substrate 210, thereby having a larger volume in a simple process. By forming the radiator 260, heat of the electronic element 230 may be more effectively discharged to the outside.

비아(250)는, 절연층(240)에 전자 소자(230)의 전극(232)과 전기적으로 연결되도록 형성된다. 즉, 전자 소자(230) 전극(232)의 위치와 상응하도록 비아홀을 형성하고, 이 비아홀을 충전함으로써 형성될 수 있다.The via 250 is formed to be electrically connected to the insulating layer 240 and the electrode 232 of the electronic device 230. That is, the via hole may be formed to correspond to the position of the electrode 232 of the electronic device 230, and may be formed by filling the via hole.

또한, 회로 패턴(270)은, 절연층(240)에 비아(250)와 전기적으로 연결되도록 형성된다. 즉, 전술한 바와 같이, 비아(250)를 형성하는 공정에 의해 금속층도 함께 형성될 수 있으므로, 이렇게 형성된 금속층의 일부를 에칭하여 제거함으로써, 비아(250)와 전기적으로 연결되는 회로 패턴(270)을 형성할 수 있다.In addition, the circuit pattern 270 is formed to be electrically connected to the via 250 in the insulating layer 240. That is, as described above, since the metal layer may also be formed by the process of forming the via 250, the circuit pattern 270 electrically connected to the via 250 by etching and removing a portion of the metal layer thus formed. Can be formed.

한편, 회로 패턴(270)의 일부만을 노출시키는 솔더 레지스트(280)가 형성될 수도 있으며, 이는 공지된 포토 리소그래피 공정 등을 통하여 형성될 수 있다.Meanwhile, a solder resist 280 exposing only a part of the circuit pattern 270 may be formed, which may be formed through a known photolithography process.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통 상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As mentioned above, although an embodiment of the present invention has been described, those of ordinary skill in the art may add, change, delete or add elements within the scope not departing from the spirit of the present invention described in the claims. The present invention may be modified and changed in various ways, etc., which will also be included within the scope of the present invention.

도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.1 is a flow chart showing an embodiment of a method for manufacturing an electronic device embedded printed circuit board according to an aspect of the present invention.

도 2 내지 도 9는 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.2 to 9 are cross-sectional views illustrating each process of the electronic device-embedded printed circuit board manufacturing method according to an aspect of the present invention.

도 10은 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판의 일 실시예를 나타낸 단면도.10 is a cross-sectional view showing an embodiment of an electronic device-embedded printed circuit board according to another aspect of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 인쇄회로기판 110: 지지 기판100: printed circuit board 110: support substrate

112: 금속박 114: 절연성 지지층112: metal foil 114: insulating support layer

116: 개구부 120: 접착층116: opening 120: adhesive layer

130: 전자 소자 132: 전극130: electronic device 132: electrode

140: 절연층 150: 비아140: insulating layer 150: via

152: 비아홀 160: 방열체152: via hole 160: the heat sink

170: 회로 패턴 180: 솔더 레지스트170: circuit pattern 180: solder resist

Claims (8)

일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서,A method of manufacturing a printed circuit board having an electronic device having electrodes formed on one surface thereof, 지지 기판에 너비가 상기 전자 소자의 너비 보다 작은 개구부를 상기 전자 소자의 위치와 대응되도록 형성하는 단계;Forming an opening in a supporting substrate having a width smaller than the width of the electronic device to correspond to the position of the electronic device; 상기 전자 소자의 타면이 상기 지지 기판을 향하도록 상기 지지 기판에 상기 전자 소자를 적층하는 단계;Stacking the electronic device on the support substrate such that the other surface of the electronic device faces the support substrate; 상기 전자 소자가 매립되도록 상기 지지 기판에 절연층을 적층하는 단계;Stacking an insulating layer on the support substrate to embed the electronic device; 상기 절연층에 상기 전자 소자의 전극과 전기적으로 연결되도록 비아를 형성하는 단계;Forming a via in the insulating layer to be electrically connected to an electrode of the electronic device; 상기 개구부에 상기 전자 소자의 타면과 접하도록 방열체를 형성하는 단계; 및Forming a heat sink in the opening to contact the other surface of the electronic device; And 상기 절연층에 상기 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법.Forming a circuit pattern on the insulating layer to be electrically connected to the via. 제1항에 있어서,The method of claim 1, 상기 지지 기판은, 금속박(metal foil), 및 상기 금속박에 형성되는 절연성 지지층을 포함하며,The support substrate includes a metal foil and an insulating support layer formed on the metal foil, 상기 전자 소자를 적층하는 단계는, 상기 전자 소자의 타면이 상기 절연성 지지층을 향하도록 수행되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.The stacking of the electronic device may include performing the other surface of the electronic device toward the insulating support layer. 제1항에 있어서,The method of claim 1, 상기 방열체를 형성하는 단계는,Forming the heat sink, 상기 개구부의 내부 및 상기 지지 기판 표면에 방열체를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.And forming a heat sink inside the opening and on the surface of the support substrate. 제1항에 있어서,The method of claim 1, 상기 전자 소자를 적층하는 단계는, 상기 지지 기판과 상기 전자 소자 사이에 접착층을 개재하여 수행되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.The stacking of the electronic device may include performing an adhesive layer between the supporting substrate and the electronic device. 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판으로서,A printed circuit board having an electronic device having electrodes formed on one surface thereof, 너비가 상기 전자 소자의 너비 보다 작은 개구부가 상기 전자 소자의 위치와 대응되도록 형성된 지지 기판;A support substrate formed such that an opening whose width is smaller than the width of the electronic device corresponds to the position of the electronic device; 타면이 상기 지지 기판을 향하도록 상기 지지 기판에 적층되는 전자 소자;An electronic device stacked on the support substrate such that the other surface thereof faces the support substrate; 상기 전자 소자가 매립되도록 상기 지지 기판에 적층되는 절연층;An insulating layer laminated on the support substrate to embed the electronic device; 상기 개구부에 상기 전자 소자의 타면과 접하도록 형성되는 방열체;A heat sink formed in the opening to be in contact with the other surface of the electronic device; 상기 절연층에 상기 전자 소자의 전극과 전기적으로 연결되도록 형성되는 비아; 및A via formed in the insulating layer to be electrically connected to an electrode of the electronic device; And 상기 절연층에 상기 비아와 전기적으로 연결되도록 형성되는 상기 회로 패턴을 포함하는 인쇄회로기판.The printed circuit board comprising the circuit pattern formed to be electrically connected to the via in the insulating layer. 제5항에 있어서,The method of claim 5, 상기 지지 기판은, 금속박, 및 상기 금속박에 형성되는 절연성 지지층을 포함하며,The support substrate includes a metal foil and an insulating support layer formed on the metal foil, 상기 전자 소자는, 타면이 상기 절연성 지지층을 향하도록 적층되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판.The electronic device is a printed circuit board with electronic devices, characterized in that the other surface is laminated so as to face the insulating support layer. 제5항에 있어서,The method of claim 5, 상기 방열체는, 상기 개구부의 내부 및 상기 지지 기판 표면에 형성되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판.The heat sink is formed on the inside of the opening and the surface of the support substrate. 제5항에 있어서,The method of claim 5, 상기 지지 기판과 상기 전자 소자 사이에 개재되는 접착층을 더 포함하는 전자 소자 내장 인쇄회로기판.And an adhesive layer interposed between the support substrate and the electronic device.
KR1020080110419A 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same KR100986831B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110419A KR100986831B1 (en) 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110419A KR100986831B1 (en) 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100051310A true KR20100051310A (en) 2010-05-17
KR100986831B1 KR100986831B1 (en) 2010-10-12

Family

ID=42277099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110419A KR100986831B1 (en) 2008-11-07 2008-11-07 Printed circuit board having embedded electronic component and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100986831B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI115601B (en) 2003-04-01 2005-05-31 Imbera Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031341A (en) * 2003-09-18 2005-03-19 Imbera Electronics Oy Method for manufacturing an electronic module

Also Published As

Publication number Publication date
KR100986831B1 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
US8441121B2 (en) Package carrier and manufacturing method thereof
CN107787112B (en) Printed circuit board with electronic component, manufacturing method thereof and electronic component module
KR101085733B1 (en) Printed circuit board having electronic component and method for manufacturing thereof
TWI602270B (en) Chip-embedded printed circuit board and semiconductor package using the pcb, and manufacturing method of the pcb
CN108074883A (en) Semiconductor package part, its manufacturing method and use its electronic component modular
JP2016225620A (en) Printed circuit board, manufacturing method of the same, and semiconductor package including the same
KR102222608B1 (en) Printed circuit board and manufacturing method thereof
JP2011198878A5 (en)
KR100976201B1 (en) Printed circuit board and method for manufacturing the same
JP6648878B2 (en) Circuit board
KR20230151963A (en) Package substrate and method for manufacturing the same
KR20120072689A (en) The radiant heat circuit board and the method for manufacturing the same
TW201507556A (en) Thermally enhanced wiring board with thermal pad and electrical post
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
JP2018117149A (en) Surface mountable semiconductor device
TW201424486A (en) Package substrate and electronic assembly
JP2009289790A (en) Printed wiring board with built-in component and its manufacturing method
KR101092945B1 (en) Package substrate, electronic component package having the same and method of manufacturing package substrate
KR20160038359A (en) Circuit Board including the heat dissipation structure
KR100986831B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
JP2006049762A (en) Part built-in substrate and manufacturing method thereof
JP2017085073A (en) Printed circuit board and manufacturing method of the same
KR101047484B1 (en) Electronic printed circuit board and its manufacturing method
KR20100125082A (en) Metal core pcb
KR101027984B1 (en) PBA Having Heat Sink

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee