KR20100049940A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20100049940A
KR20100049940A KR1020080108989A KR20080108989A KR20100049940A KR 20100049940 A KR20100049940 A KR 20100049940A KR 1020080108989 A KR1020080108989 A KR 1020080108989A KR 20080108989 A KR20080108989 A KR 20080108989A KR 20100049940 A KR20100049940 A KR 20100049940A
Authority
KR
South Korea
Prior art keywords
dielectric constant
electrode
discharge
substrate
discharge gap
Prior art date
Application number
KR1020080108989A
Other languages
English (en)
Inventor
신이치로 나가노
장상훈
유용미
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020080108989A priority Critical patent/KR20100049940A/ko
Priority to US12/610,035 priority patent/US20100109525A1/en
Publication of KR20100049940A publication Critical patent/KR20100049940A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 일 실시예는 발광효율을 향상시키는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이의 공간을 구획하여 방전셀을 형성하는 격벽, 상기 제1 기판 상에서 상기 방전셀에 대응하여 제1 방향으로 길게 형성되는 어드레스전극, 상기 제2 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연결되어 상기 방전셀의 중앙에서 방전갭을 형성하는 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극을 덮는 유전층, 및 상기 유전층을 덮는 보호막을 포함하며, 상기 유전층은, 상기 방전갭과 상기 방전갭의 상기 제2 방향 인접 측에 형성되며 제1 유전율을 가지는 제1 유전율부와, 상기 제1 유전율부의 상기 제2 방향 양측에 형성되며 상기 제1 유전율보다 큰 제2 유전율을 가지는 제2 유전율부를 포함할 수 있다.
저유전율, 방전갭, 제1 유전율부, 소결, 비소결, 디스펜서공법

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 발광효율을 향상시키는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로, 교류형 플라즈마 디스플레이 패널(PDP)은 면방전을 수행하도록 방전갭을 형성하는 표시전극, 표시전극과 전면기판의 내표면을 덮는 유전층 및 유전층을 덮는 보호막을 포함한다.
기체방전시, 방전셀의 외곽에 비하여 방전갭 및 방전갭의 인접 측에는 보다 강한 전계가 집중된다. 따라서 강한 전계에 의한 스퍼터링으로부터 유전층을 보호하기 위하여, 일례의 보호막은 방전갭 인접 측에서 낮은 2차전자방출계수를 가진다. 이 경우, 낮은 2차전자방출계수에 의하여 방전개시전압이 상승된다.
다른 예를 들면, 유전층은 방전갭 근방에서 고유전율을 가지고, 방전갭 원방에서 저유전율을 가진다. 이 경우, 고유전율에 의하여 크로스 토크, 즉 오방전이 억제되고, 방전갭 부근에서 기체방전이 안정된다.
그러나 고유전율은 방전갭 근방에서 강한 전계, 즉 고밀도의 플라즈마를 형성하므로 에너지 손실을 증대시키고 또한 발광효율을 저하시킨다.
본 발명의 일 실시예는 발광효율을 향상시키는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이의 공간을 구획하여 방전셀을 형성하는 격벽, 상기 제1 기판 상에서 상기 방전셀에 대응하여 제1 방향으로 길게 형성되는 어드레스전극, 상기 제2 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연결되어 상기 방전셀의 중앙에서 방전갭을 형성하는 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극을 덮는 유전층, 및 상기 유전층을 덮는 보호막을 포함하며, 상기 유전층은, 상기 방전갭과 상기 방전갭의 상기 제2 방향 인접 측에 형성되며 제1 유전율을 가지는 제1 유전율부와, 상기 제1 유전율부의 상기 제2 방향 양측에 형성되며 상기 제1 유전율보다 큰 제2 유전율을 가지는 제2 유전율부를 포함할 수 있다.
상기 제1 유전율부는 비소결 상태의 절연물 입자를 포함할 수 있다. 상기 절연물 입자는 가시광을 흡수하지 않는 성질을 가질 수 있다. 상기 절연물 입자는 SiO2, Al2O3 중 적어도 하나를 포함할 수 있다.
상기 제2 유전율부는 소결 상태일 수 있다. 상기 제2 유전율부는, 상기 제1 전극과 상기 제2 전극 각각의 상면 및 상기 제1 전극과 상기 제2 전극으로 덮이지 않은 상기 제2 기판의 내표면에 형성될 수 있다.
상기 제1 유전율부는 상기 제2 유전율부의 상면에 형성될 수 있다.
상기 제1 유전율부는 소결 상태일 수 있다. 또한 상기 제2 유전율부는 소결 상태일 수 있다. 상기 제2 유전율부는 디스펜서 공법으로 형성될 수 있다.
상기 제1 유전율부는, 상기 방전갭에 대응하는 상기 제2 기판의 내표면 및 상기 방전갭의 상기 제2 방향 인접 측 상기 제1 전극과 상기 제2 전극 각각의 상면을 덮을 수 있다.
상기 제2 유전율부는, 상기 제1 유전율부의 상기 제2 방향 양측에서, 상기 제1 전극과 상기 제2 전극 각각의 상면과 상기 제2 기판의 내표면을 덮을 수 있다.
이와 같이 본 발명의 일 실시예에 따르면, 방전갭 인접 측에 전계가 집중되어 플라즈마 밀도 및 에너지 손실이 커지는데, 이러한 방전갭 인접 측에서 방전전류의 밀도를 낮게 하고 방전갭으로부터 멀리 떨어진 부분에서 상대적으로 높게 하므로, 방전갭 인접 측에서 상대적으로 약한 방전을 유도하는 효과가 있다. 이와 같이, 방전갭 인접 측에서의 약한 방전은 에너지 손실을 줄이며, 이로 인하여 발광효율을 향상시키는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이고, 도2는 도1의 Ⅱ-Ⅱ 선에 따른 단면도이다.
도1 및 도2를 참조하면, 제1 실시예에 따른 플라즈마 디스플레이 패널(100)은 간격을 두고 서로 마주하여 부착되는 제1 기판(이하, "배면기판"이라 한다)(10)과 제2 기판(이하, "전면기판"이라 한다)(20) 및 양 기판(10, 20) 사이에 배치되는 격벽(16)을 포함한다.
격벽(16)은 배면기판(10)과 전면기판(20) 사이에 설정되는 공간을 구획하여, 복수의 방전셀들(17)을 형성한다. 방전셀(17)에는 형광체층(19)이 형성되고, 방전가스(일례로 네온(Ne)과 제논(Xe) 등을 포함하는 혼합가스)가 충전되어 있다.
방전가스는 기체방전에 의하여 진공자외선을 발생시키며, 형광체층(19)은 진공자외선에 의하여 여기된 후, 안정되면서 적색(R), 녹색(G) 및 청색(B)의 가시광을 방출한다. 기체방전을 일으키기 위하여, 어드레스전극(11)과 표시전극이 방전셀(17)에 배치된다.
일례로서, 어드레스전극(11)은 배면기판(10)의 내표면에 제1 방향(이하, "y축 방향"이라 한다)을 따라 신장(伸長)되고, y축 방향으로 인접하는 방전셀들(17)에 연속적으로 대응한다. 복수의 어드레스전극들(11)은 y축 방향과 교차하는 제2 방향(이하, "x축 방향"이라 한다)으로 인접하는 방전셀들(17)에 서로 나란하게 배치된다.
제1 유전층(13)은 배면기판(10)의 내표면과 어드레스전극들(11)을 덮는다. 제1 유전층(13)은 방전시, 양이온 또는 전자가 어드레스전극(11)에 직접 충돌하는 것을 차단하여, 기체방전으로부터 어드레스전극(11)을 보호한다. 또한 제1 유전층(13)은 벽전하의 형성 및 축적 장소를 제공하여, 저전압에 의한 어드레스 방전을 가능하게 한다.
어드레스전극(11)은 배면기판(10)에 배치되므로 전면기판(20)을 통한 가시광의 투과를 방해하지 않는다. 따라서 어드레스전극(11)은 불투명한 전극 즉, 우수한 통전성을 가지는 은(Ag)과 같은 금속 전극으로 형성될 수 있다.
격벽(16)은 제1 유전층(13) 상에 배치되어 제1 유전층(13)과 전면기판(20) 사이 공간을 구획한다. 예를 들면, 격벽(16)은 y축 방향으로 신장 형성되는 제1 격벽부재들(16a)과, 이웃하는 제1 격벽부재들(16a)을 x축 방향으로 연결하고 y축 방향을 따라 간격을 두고 배치되는 제2 격벽부재들(16b)을 포함한다.
즉 제1 격벽부재(16a)는 x축 방향으로 인접하는 방전셀(17)을 구획하고, 제2 격벽부재(16b)는 y축 방향으로 인접하는 방전셀(17)을 구획한다. 따라서 사각 격벽 구조는 방전셀들(17)을 매트릭스(matrix) 구조로 형성한다.
형광체층(19)은 제1 격벽부재(16a)와 제2 격벽부재(16b)의 측면과 제1 격벽부재(16a)와 제2 격벽부재(16b)로 둘러싸인 제1 유전층(13)의 표면에 형광체 패이스트를 도포하고, 도포된 형광체 패이스트를 건조 및 소성함으로써 형성될 수 있 다.
형광체층(19)은 y축 방향을 따른 방전셀들(17)에 동일 색상의 가시광을 발생시키는 형광체로 형성된다. 형광체층(19)은 x축 방향을 따른 방전셀들(17)에 적색(R), 녹색(G) 및 청색(B)의 가시광을 발생시키는 형광체로 형성된다. 즉 적색(R), 녹색G) 및 청색(B)의 가시광을 발생시키는 형광체로 형성되는 형광체층들(19)은 x축 방향을 따라 반복된다.
표시전극은 방전셀들(17)에 대응하여 전면기판(20)의 내표면에 형성되는 제1 전극(이하, "유지전극"이라 한다)(31) 및 제2 전극(이하, "주사전극"이라 한다)(32)을 포함한다. 유지전극(31)과 주사전극(32)은 각 방전셀(17)에 대응하여 면방전 구조를 형성한다.
유지전극(31) 및 주사전극(32)은 어드레스전극(11)과 교차하는 x축 방향으로 연결되고, 서로의 사이에 방전갭(DG)을 형성하며, 방전갭(DG)을 방전셀(17)의 중앙에 대응시킨다.
예를 들면, 유지전극(31) 및 주사전극(32)은 방전갭(DG)과 면방전 영역을 형성하는 투명전극(31a, 32a)과, 투명전극(31a, 32a)에 전압 신호를 인가하는 버스전극(31b, 32b)을 포함한다.
투명전극들(31a, 32a)은 방전셀(17)의 개구율 확보를 위하여 투명재(일례로서 ITO: Indium Tin Oxide)로 형성된다. 또한 버스전극들(31b, 32b)은 투명전극(31a, 32a)에 전압 신호 인가를 위하여, 방전갭(DG)으로부터 멀리 떨어진 위치에서 투명전극(31a, 32a) 상에 배치되며, 우수한 통전성을 가지는 금속재로 형성된다.
투명전극들(31a, 32a)은 각 방전셀(17)에 대응하도록 각 버스전극(31b, 32b)에서 방전갭(DG)을 향하여 돌출되는 돌출전극으로 형성될 수 있다.
제2 유전층(21)은 전면기판(20)의 내표면과 유지전극(31)과 주사전극(32)을 덮는다. 제2 유전층(21)은 방전시, 양이온 또는 전자가 유지전극(31)과 주사전극(32)에 직접 충돌하는 것을 차단하여, 기체방전으로부터 유지전극(31) 및 주사전극(32)을 보호한다. 또한 제2 유전층(21)은 벽전하의 형성 및 축적 장소를 제공하여, 저전압에 의한 유지 방전을 가능하게 한다.
한편, 제2 유전층(21)은 전계가 집중되는 방전갭(DG) 및 방전갭(DG)의 인접 측에서 방전전류의 밀도를 낮추어 약한 방전을 유도함으로써 에너지 손실을 줄이고, 이에 따라 발광효율을 향상시키는 구조를 가진다. 일례로서, 제2 유전층(21)은 방전갭(DG) 및 방전갭(DG)의 인접 측에서 정전용략을 저감시킬 수 있도록 서로 다른 유전율을 가지는 제1 유전율부(21a)와 제2 유전율부(21b)를 포함한다.
도3은 표시전극, 제1 유전율부 및 방전셀의 배치 관계의 평면도이다. 도3을 참조하면, 제1 유전율부(21a)는 방전갭(DG) 및 방전갭(DG)의 인접 측에 형성되며 제1 유전율(ε1)을 가진다. 제2 유전율부(21b)는 제1 유전율부(21a)의 외곽에 형성되며, 제1 유전율(ε1)보다 큰 제2 유전율(ε1)을 가진다(ε1 <ε2).
즉 방전갭(DG) 측에서 투명전극들(31a, 32a) 각각의 끝부분과 제1 유전율부(21a)는 서로 포개어지는 제1, 제2 영역(F1, F2)을 가진다. 따라서 제1 유전율부(21a)는 방전갭(DG)과 제1, 제2 영역(F1, F2)에서 정전용량 및 방전전류의 밀도를 낮추어 약한 방전을 유도한다.
제1 유전율부(21a)는 전계가 집중되는 방전갭(DG)과 방전갭(DG)의 인접 측에서 정전용량 및 방전전류의 밀도를 낮추어 에너지 손실을 줄인다.
제1 유전율부(21a)에 의한 제1, 제2 영역(F1, F2)은 클수록 정전용량 및 방전전류를 낮추어 보다 약한 방전을 유도할 수 있지만, 제1, 제2 영역(F1, F2)이 너무 크면 방전갭(DG)으로부터 먼 위치에서도 약한 방전을 유도하여 요구의 휘도를 구현하지 못할 수 있다. 따라서 제1, 제2 영역(F1, F2)의 범위는 유지방전으로 화상을 구현하는 데 지장을 초래하지 않으면서 정전용량 및 방전전류의 밀도를 낮추는 정도로 한정된다.
일례로서, 제1 유전율부(21a)는 비소결 상태로 형성되고, 제2 유전율부(21b)는 소결 상태로 형성된다. 제1 유전율부(21a)는 비소결 상태의 절연물 입자를 포함하고, 절연물 입자는 가시광을 흡수하지 않는 성질을 가진다. 일례로서, 절연물 입자는 SiO2 또는 Al2O3를 포함한다.
다시 도2를 참조하면, 제2 유전율부(21b)는 유지전극(31)과 주사전극(32) 각각의 상면 및 유지전극(31)과 주사전극(32)으로 덮이지 않은 전면기판(20)의 내표면을 덮는다. 제1 유전율부(21a)는 방전갭(DG) 및 방전갭(DG)의 인접측에 대응하는 제2 유전율부(21b)의 상면에 형성된다. 따라서 제1 유전율부(21a)는 제2 유전율부(21b)보다 배면기판(10)의 내표면을 향하여 더 돌출될 수 있다.
보호막(23)은 제2 유전층(21)을 덮으며, 보다 상세히는, 제1 유전율부(21a)와 제1 유전율부(21a)가 형성되지 않은 제2 유전율부(21b)를 덮는다. 예를 들면, 보호막(23)은 기체방전시, 제1 유전율부(21a)와 제2 유전율부(21b)를 보호하는 투명한 MgO로 형성되며, 방전시, 이차전자방출계수를 증가시킨다.
한편, 제1, 제2 유전율부(21a, 21b)에 대하여 보다 구체적으로 설명한다. 비소결 상태의 제1 유전율부(21a)의 두께(T1)는 소결 상태의 제2 유전율부(21b) 두께(T2)의 1/10 정도이다(T1=T2/10). 예를 들면, 제1 유전율부(21a)의 두께(T1)는 약 2μm 이다. 제1 유전율부(21a) 상에 보호막(23)이 형성되는 경우, 보호막(23)과 제1 격벽부재(16a) 사이에 약 2μm의 틈이 형성되지만 크로스 토크를 발생시키지 않는다.
제1 유전율부(21a)는 비소결 상태이므로 유전체 입자와 입자 사이에 공간을 형성하며, 매우 작은 제1 유전율(ε1)을 가진다. 유전율이 작은 SiO2를 포함하는 화합물로부터 완성되는 유전체 입자의 경우, 제1 유전율부(21a)의 제1 유전율(ε1)은 약 1까지 작아질 수 있다.
소결 상태의 제2 유전율부(21b)는 제2 유전율(ε2)이 7 내지 20를 포함한다. 따라서 방전갭(DG)에 형성되는 정전용량과, 방전갭(DG) 인접 측(즉 제1, 제2 영역(F1, F2)) 에서 유지전극(31) 또는 주사전극(32)과 보호막(23) 사이에 형성되는 정전용량은 크게 감소될 수 있다.
정전용량의 감소에 따라 방전갭(DG) 및 방전갭(DG) 인접 측에서 방전전류의 밀도가 낮아지고 약한 방전이 유도되므로, 방전시, 전계가 집중되는 방전갭(DG) 및 방전갭(DG) 인접 측에서 에너지 손실이 크게 저감된다. 즉 발광효율이 향상된다.
예를 들면, 제2 유전율부(21b)에서 제2 유전율(ε2)이 13, 두께(T2)가 20μm이고, 제1 유전율부(21a)에서 제1 유전율(ε1)이 1.3, 두께(T1)가 2μm인 경우, 제1 유전율부(21a)가 존재하는 방전갭(DG) 및 방전갭(DG) 인접 측에서의 정전용량(C)은 0.5배 저감된다.
Figure 112008076494844-PAT00001
수학식 1에서 ε 는 유전체의 유전율(ε1, ε2)이고, A는 유전체의 면적이며, d는 유전체의 두께(T1, T2)를 각각 나타낸다.
즉, 수학식 1을 참조하면, 면적(A)이 동일하므로, 1/(T2/ε2+T1/ε1)÷ε2/T2)=1/(20/13+2/1.3)÷(13/20)= 0.5와 같이 계산된다.
한편, 방전갭(DG)에서 멀리 떨어진 부분에서의 정전용량은 비소결 상태의 제1 유전율부(21a)가 존재하지 않고 제2 유전율부(21b)만 존재하므로 종래기술에서의 정전용량과 동일하다.
또한, 방전갭(DG) 및 방전갭(DG) 인접 측에 비소결 상태의 제1 유전율부(21a)를 삽입하여도 유지방전에 필요한 유지전극(31)과 주사전극(32)에 인가되는 유지전압은 거의 상승하지 않는다.
제1 유전율부(21a)는 절연물의 입자가 비소결 상태로 모여 형성된다. 제1 유전율부(21a)는 절연물의 입자를 유기계 분산재와 혼합하여 패이스트를 제조하고, 패이스트를 스크린 인쇄방법 또는 디스펜서 방법으로 소결 상태의 제2 유전율 부(21b)의 표면에 패턴 상태로 도포하며, 패턴을 열처리 하여 유기성분을 제거함으로써 형성될 수 있다.
제1 유전율부(21a) 형성을 위한 패이스트 패턴의 열처리는 절연물 입자가 비소결 상태를 유지하는 온도로 진행된다. 예를 들면, SiO2나 Al2O3등의 고융점 산화물로부터 이루어지는 절연물 입자는 PDP 제조 공정에 일반적으로 이용되는 열처리 온도(예를 들면, 600 도씨 이하)에서 열처리된다.
제1 유전율부(21a)의 열처리와 제1 유전율부(21b)의 소결을 위한 열처리를 동시에 진행하는 경우, 제1 유전율부(21a) 형성을 위한 패턴의 열처리 공정을 제거할 수 있다.
제1 유전율부(21a)는 투명하게 형성되어 형광체층(19)으로부터 발생되는 가시광(예를 들면, 파장 400 내지 700 nm)을 차단하지 않고 전면기판(20)을 향하여 투과시킬 수 있다. 또한 제1 유전율부(21a)의 절연물 입자는 가시광의 파장보다 충분히 작은 평균 입경으로 이루어져 가시광의 산란을 최소화시킨다. 예를 들면, 제1 유전율부(21a)의 절연물 입자는 100nm 보다 작을 수 있다. 제1 유전율부(21a)의 절연물 입자가 SiO2와 같이 굴절률의 낮은 재료이면, 효과적으로 가시광의 산란을 억제할 수 있다.
제1 실시예에서, 제1 유전율부(21a)의 패턴은 제2 유전율부(21b)에 피복되었지만, 제2 유전율부(21b)에 삽입되거나, 제2 유전율부(21b)와 유지/주사전극(31, 32) 사이에 삽입될 수도 있다(미도시).
플라즈마 디스플레이 패널(100) 구동 중, 리셋 기간에는 주사전극(32)에 인가되는 리셋 펄스에 의하여 리셋 방전이 일어난다. 이 리셋 기간에 이어지는 어드레싱 기간에는 주사전극(32)에 인가되는 스캔 펄스와 어드레스전극(11)에 인가되는 어드레스 펄스에 의하여 어드레스 방전이 일어난다. 그 후, 유지 기간에는 유지전극(31)과 주사전극(32)에 인가되는 유지 펄스에 의하여 유지 방전이 일어난다.
유지전극(31)과 주사전극(32)은 유지 방전에 필요한 유지 펄스를 인가하는 전극의 역할을 한다. 주사전극(32)은 리셋 펄스 및 스캔 펄스를 인가하는 전극의 역할을 하며, 어드레스전극(11)은 어드레스 펄스를 인가하는 전극의 역할을 한다.
유지전극(31), 주사전극(32) 및 어드레스전극(11)은 각각에 인가되는 전압 파형에 따라 그 역할을 달리할 수 있으므로 반드시 이 역할들에 한정되는 것은 아니다.
플라즈마 디스플레이 패널(100)은 어드레스전극(11)과 주사전극(32)의 상호 작용으로 인한 어드레스 방전에 의하여 켜질 방전셀(17)을 선택하고, 유지전극(31)과 주사전극(32)의 상호 작용으로 인한 유지 방전에 의하여 상기 선택된 방전셀(17)을 구동시켜, 화상을 구현한다.
도4는 유지방전 전압과 제1 유전율부의 폭에 따른 휘도와 발광효율 관계를 나타내는 그래프이다. 도4를 참조하면, 제1 유전율부(21a)의 폭(W1)이 275 및 385 마이크로미터인 6인치 시험 플라즈마 디스플레이 패널을 제작하였다. 여기서 제2 격벽부재(16b)는 y축 방향으로 675 마이크로미터 주기로 배치된다.
도4의 그래프는 동일 조건에서, 제1 유전율부(21a)를 가지지 않는 종래기술 과, 제1 유전율부(21a)의 폭(W1)이 275 및 385 마이크로미터인 실험예 1 및 2의 플라즈마 디스플레이 패널의 유지전극(31)과 주사전극(32)에 동일한 유지전압을 다양하게 인가할 때의 휘도와 발광효율을 나타낸다.
유지전압이 동일할 때, 대체로 종래기술에 비하여 실험예 1의 휘도 및 발광효율이 향상되고, 실험예 1에 비하여 실험예 2의 휘도 및 발광효율이 향상되는 것을 알 수 있다. 또한 방전갭(DG)이 일정할 때, 제1 유전율부(21a)의 폭(W1)이 증가하면 제1, 제2 영역(F1, F2)가 증가하면서 정전용량 및 전류가 낮아져 발광효율이 더 향상된다.
도4에서 유지전압이 205볼트인 포인트들의 일례를 들면, 실험예 1 및 2는 약 1.02의 동일 휘도를 가짐과 동시에, 실험예 1은 1.04의 발광효율을 가지고 실험예 2는 1.15의 발광효율을 가진다. 따라서 실험예 2는 실험예 1에 비하여, 동일한 휘도를 가지면서 더 높은 발광효율을 가지는 것을 확인할 수 있다. 이에 비하여, 유지전압이 205볼트인 종래기술은 1의 휘도와 1의 발광효율을 가진다. 즉 휘도 및 발광효율에서, 실험예 1 및 2는 종래기술보다 우수하다.
도5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 단면도이다. 제1, 제2 실시예는 전체적으로 유사한 발명을 포함하므로 제2 실시예에서 제1 실시예와 비교하여 서로 동일한 부분에 대한 설명을 생략하고, 서로 다른 부분에 대하여 설명한다.
도5를 참조하면, 플라즈마 디스플레이 패널(200)에서, 제1, 제2 유전율부(221a, 221b)는 전체적으로 동일 평면인 전면기판(20)의 내표면에 형성되어 있 다. 즉 제1 유전율부(221a)는 방전갭(DG)에 대응하는 전면기판(20)의 내표면과, 방전갭(DG) 인접 측의 유지전극(31)과 주사전극(32) 각각의 상면에 형성된다.
제2 유전율부(221b)는 제1 유전율부(221a)의 y축 방향 양측에 형성된다. 즉 제2 유전율부(221b)는 유지전극(31)과 주사전극(32) 각각의 상면과, 전면기판(20)의 내표면에 형성된다.
제1 유전율부(221a)에 의하여 방전갭(DG) 및 방전갭(DG) 인접 측에 형성되는 정전용량(C)은 방전갭(DG)에서 멀리 떨어진 위치에 형성되는 정전용량에 비하여 상대적으로 작아진다. 정전용량 감소함에 따라 방전갭(DG) 및 인접 측에서 방전전류의 밀도가 낮아지고, 이로 인하여 약한 방전이 유도되어, 전계가 집중되는 방전갭(DG) 및 방전갭(DG) 인접 측에서 에너지 손실이 저감된다. 즉 발광효율이 향상된다.
이때, 제1, 제2 유전율부(221a, 221b)는 소결 상태이다. 제2 유전율부(221b)는 디스펜서 공법으로 형성될 수 있다.
제1, 제2 유전율부(221a, 221b)는 제1 유전율(ε1)의 유전체 패이스트와 제2 유전율(ε2)의 유전체 패이스트를 별도로 준비하고, 제1 유전율(ε1)의 유전체 패이스트를 방전갭(DG) 및 방전갭(DG) 인접 측에 대응하여 디스펜싱하여 도포하며, 이어서 제2 유전율(ε2)의 유전체 패이스트를 제1 유전율(ε1)의 유전체 스트라이프 패턴들 사이 공간에 디스펜싱하여 도포하여 형성된다.
제1, 제2 유전율(ε1, ε2) 유전체 패이스트의 유동성에 의하여, 양 패이스트의 스트라이프 패턴은 서로 접촉하여 자연스럽게 레벨링 된다. 이 때, 접촉 계면 에는 양 패이스트 사이에 확산이 일어나지만, 패이스트가 점성을 가지므로 확산이 빠르게 진행되지 않고, 따라서 확산이 깊게 진행되지 않는다.
확산이 진행되는 동안, 양 패이스트 패턴을 건조시키면, 제1, 제2 유전율부(221a, 222b)는 유전체 패이스트가 도포된 상태로 고정되며, 소결을 위한 열처리를 실시하면, 소결 상태로 완성된다. 양 패이스트의 계면에서 확산을 방지하려면 제1 유전율(ε1) 유전체 패이스트를 도포하고 제1 유전율(ε1) 유전체 패턴을 건조한 후, 제2 유전율(ε2) 유전체 패이스트를 도포할 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이다.
도2는 도1의 Ⅱ-Ⅱ 선에 따른 단면도이다.
도3은 표시전극, 제1 유전율부 및 방전셀의 배치 관계의 평면도이다.
도4는 유지방전 전압과 제1 유전율부의 폭에 따른 휘도와 발광효율 관계를 나타내는 그래프이다.
도5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 플라즈마 디스플레이 패널 10 : 제1 기판(배면기판)
20 : 제2 기판(전면기판) 11 : 어드레스전극
13, 21 : 제1, 제2 유전층 16 : 격벽
16a, 16b : 제1, 제2 격벽부재 17 : 방전셀
19 : 형광체층 21a, 121a : 제1 유전율부
21b, 121b : 제2 유전율부 23 : 보호막
31 : 유지전극 32 : 주사전극
31a, 32a : 투명전극 31b, 32b : 버스전극
DG : 방전갭 F1, F2 : 제1, 제2 영역
T1, T2 : 제1, 제2 유전율부 두께 W1 : 폭
ε1, ε2 : 제1, 제2 유전율부 유전율

Claims (12)

  1. 제1 기판;
    상기 제1 기판과 마주하는 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이의 공간을 구획하여 방전셀을 형성하는 격벽;
    상기 제1 기판 상에서 상기 방전셀에 대응하여 제1 방향으로 길게 형성되는 어드레스전극;
    상기 제2 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연결되어 상기 방전셀의 중앙에서 방전갭을 형성하는 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극을 덮는 유전층; 및
    상기 유전층을 덮는 보호막을 포함하며,
    상기 유전층은,
    상기 방전갭과 상기 방전갭의 상기 제2 방향 인접 측에 형성되며 제1 유전율을 가지는 제1 유전율부와,
    상기 제1 유전율부의 상기 제2 방향 양측에 형성되며 상기 제1 유전율보다 큰 제2 유전율을 가지는 제2 유전율부를 포함하는 플라즈마 디스플레이 패널.
  2. 제1 항에 있어서,
    상기 제1 유전율부는,
    비소결 상태의 절연물 입자를 포함하는 플라즈마 디스플레이 패널.
  3. 제2 항에 있어서,
    상기 절연물 입자는 가시광을 흡수하지 않는 성질을 가지는 플라즈마 디스플레이 패널.
  4. 제3 항에 있어서,
    상기 절연물 입자는 SiO2, Al2O3 중 적어도 하나를 포함하는 플라즈마 디스플레이 패널.
  5. 제2 항에 있어서,
    상기 제2 유전율부는 소결 상태인 플라즈마 디스플레이 패널.
  6. 제5 항에 있어서,
    상기 제2 유전율부는,
    상기 제1 전극과 상기 제2 전극 각각의 상면 및
    상기 제1 전극과 상기 제2 전극으로 덮이지 않은 상기 제2 기판의 내표면에 형성되는 플라즈마 디스플레이 패널.
  7. 제6 항에 있어서,
    상기 제1 유전율부는,
    상기 제2 유전율부의 상면에 형성되는 플라즈마 디스플레이 패널.
  8. 제1 항에 있어서,
    상기 제1 유전율부는 소결 상태인 플라즈마 디스플레이 패널.
  9. 제8 항에 있어서,
    상기 제2 유전율부는 소결 상태인 플라즈마 디스플레이 패널.
  10. 제9 항에 있어서,
    상기 제2 유전율부는 디스펜서 공법으로 형성되는 플라즈마 디스플레이 패널.
  11. 제9 항에 있어서,
    상기 제1 유전율부는,
    상기 방전갭에 대응하는 상기 제2 기판의 내표면 및
    상기 방전갭의 상기 제2 방향 인접 측 상기 제1 전극과 상기 제2 전극 각각의 상면을 덮는 플라즈마 디스플레이 패널.
  12. 제11 항에 있어서,
    상기 제2 유전율부는,
    상기 제1 유전율부의 상기 제2 방향 양측에서,
    상기 제1 전극과 상기 제2 전극 각각의 상면과 상기 제2 기판의 내표면을 덮는 플라즈마 디스플레이 패널.
KR1020080108989A 2008-11-04 2008-11-04 플라즈마 디스플레이 패널 KR20100049940A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080108989A KR20100049940A (ko) 2008-11-04 2008-11-04 플라즈마 디스플레이 패널
US12/610,035 US20100109525A1 (en) 2008-11-04 2009-10-30 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108989A KR20100049940A (ko) 2008-11-04 2008-11-04 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20100049940A true KR20100049940A (ko) 2010-05-13

Family

ID=42130539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108989A KR20100049940A (ko) 2008-11-04 2008-11-04 플라즈마 디스플레이 패널

Country Status (2)

Country Link
US (1) US20100109525A1 (ko)
KR (1) KR20100049940A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505986B1 (ko) * 2003-07-16 2005-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 제조방법
KR100760121B1 (ko) * 2005-11-17 2007-09-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 하부 구조물, 그 제조방법 및이를 이용한 플라즈마 디스플레이 패널
US20080157668A1 (en) * 2006-12-29 2008-07-03 Lg Electronics Inc. Plasma display panel and method of manufacturing the same

Also Published As

Publication number Publication date
US20100109525A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
KR100615184B1 (ko) 플라즈마 디스플레이 패널
KR100858810B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
JP4405977B2 (ja) プラズマディスプレイパネル
US7728524B2 (en) Plasma display panel having transverse barrier ribs
KR20040020094A (ko) 외광 반사가 저감된 플라즈마 디스플레이 및 그 제조방법
KR100719552B1 (ko) 플라즈마 디스플레이 패널
US20070228973A1 (en) Plasma display panel (PDP)
KR20100049940A (ko) 플라즈마 디스플레이 패널
KR100971032B1 (ko) 플라즈마 디스플레이 패널
KR100637230B1 (ko) 플라즈마 디스플레이 패널
KR100683796B1 (ko) 플라즈마 디스플레이 패널
KR100777730B1 (ko) 플라즈마 디스플레이 패널
KR100708709B1 (ko) 플라즈마 디스플레이 패널
KR100719595B1 (ko) 플라즈마 디스플레이 패널
KR100670289B1 (ko) 플라즈마 디스플레이 패널
KR100647639B1 (ko) 플라즈마 디스플레이 패널
KR100795807B1 (ko) 플라즈마 디스플레이 패널
KR100730202B1 (ko) 플라즈마 디스플레이 패널
KR100741084B1 (ko) 플라즈마 디스플레이 패널
US20090219228A1 (en) Plasma display panel
KR100603375B1 (ko) 플라즈마 디스플레이 패널
KR100730194B1 (ko) 플라즈마 디스플레이 패널
KR101117701B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR100741130B1 (ko) 플라즈마 디스플레이 패널
US20080265771A1 (en) Plasma display panel

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid