KR20100046673A - 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법 - Google Patents

이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20100046673A
KR20100046673A KR1020080105624A KR20080105624A KR20100046673A KR 20100046673 A KR20100046673 A KR 20100046673A KR 1020080105624 A KR1020080105624 A KR 1020080105624A KR 20080105624 A KR20080105624 A KR 20080105624A KR 20100046673 A KR20100046673 A KR 20100046673A
Authority
KR
South Korea
Prior art keywords
signal
clock
frequency bandwidth
input signal
digital
Prior art date
Application number
KR1020080105624A
Other languages
English (en)
Other versions
KR101452379B1 (ko
Inventor
정승일
김병기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080105624A priority Critical patent/KR101452379B1/ko
Priority to US12/607,426 priority patent/US8188803B2/en
Publication of KR20100046673A publication Critical patent/KR20100046673A/ko
Application granted granted Critical
Publication of KR101452379B1 publication Critical patent/KR101452379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)

Abstract

이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법에 관한 것으로서, 채널카드로부터 신호를 입력받고, 입력 신호의 주파수 대역폭에 따라 가변하는 데시메이션 율(Decimation rate)로 데시메이션을 수행하는 선택적 입력부와, 상기 입력 신호의 주파수 대역폭에 따라 각 필터로 제공되는 클럭 주파수를 제어하는 클럭 분배부와, 상기 클럭 분배부로부터 클럭을 제공받아 상기 입력 신호의 주파수 대역폭에 따라 규정된 규격으로 상기 데시메이션된 신호에 대한 채널 필터링을 수행한 후, 상기 입력 신호의 주파수 대역폭에 따라 가변하는 인터폴레이션 율(Interpolation rate)로 인터폴레이션을 수행하는 필터부와, 상기 필터부로부터 제공된 신호를 상향 변환하는 믹서(Mixer)부를 포함하여, 상기 디지털 상향 변환기에서 최소한의 하드웨어 자원만으로 다양한 주파수 대역을 지원할 수 있다.
디지털 상향 변환기(Digital Up Converter), 주파수 대역폭, LTE

Description

이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법{APPARATUS AND METHOD FOR DIGITAL UP CONVERTER IN MOBILE COMMUNICATION SYSTEM}
본 발명은 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법에 관한 것으로서, 특히 최소의 하드웨어만으로 다양한 주파수 대역을 지원하기 위한 디지털 상향 변환기 장치 및 그 동작 방법에 관한 것이다.
일반적으로, 이동통신 시스템에서 디지털 송신 보드에 포함되는 디지털 상향 변환기(Digital Up Converter)는 디지털 신호 처리(Digital Signal Processing) 기술을 이용하여 인터폴레이션(Interpolaion), 필터링(filtering) 및 주파수 천이(Frequency Shift) 기능을 수행하는 역할을 한다. 좀 더 상세히 말해, 상기 디지털 상향 변환기는 채널카드로부터 입력되는 기저대역(Baseband) 신호를 주파수 천이시켜 중간 주파수(Intermediate Frequency) 신호로 상향 변환시키고, 이때 인터폴레이션(Interpolation)을 수행하여 신호의 데이터 율(Data Rate)을 높이며, 디지털 필터링(Digital Filtering)을 수행하여 통신에 필요한 신호 대역 외의 잡음을 제거하는 역할을 한다.
한편, LTE(Long Term Evolution) 시스템의 표준에서는 5개의 주파수 대역폭즉, 1.4M, 3M, 5N, 10M, 20M의 주파수 대역폭을 정의하고 있으나, 종래에는 상기 5개의 주파수 대역폭을 하나의 하드웨어 구조에서 모두 지원하기 위한 기법이 제공되지 않고 있다. 물론, 종래 기술을 이용하여 여러 종류의 대역폭 신호를 하나의 하드웨어 구조를 통해 처리할 수도 있으나, 이 경우에는 샘플링 주파수 대비 통과 대역폭이 낮아질 수록 채널 쉐이핑 필터(Channel Shaping Filter)의 탭(tap) 수가 급격히 증가하게 되는 문제점이 있다.
하기 표 1은 종래 기술에 따른 디지털 상향 변환기에서 상기 LTE 표준 규격에 정의된 5개의 대역폭 신호를 지원하기 위해 필요한 필터의 탭 수를 나타낸다.
대역폭 필터 탭 수
20MHz 51Tap
10MHz 101Tap
5MHz 201Tap
3MHz 401Tap
1.4MHz 601Tap
상기 표 1에 나타낸 바와 같이, 종래 기술에 따른 디지털 상향 변환기에서는 샘플링 주파수 대비 통과 대역폭이 낮아질 수록 많은 수의 필터 탭을 필요로하며, 상기 5개의 대역폭 신호를 모두 지원하기 위해서는 도 1에 도시된 바와 같이 상기 5개의 대역폭 중 가장 낮은 대역폭인 1.4MHz가 필요로하는 601개의 탭(100)을 가져야 한다. 즉, 종래 기술에 따른 디지털 상향 변환기는 30.72MHz의 샘플링 주파수를 사용하는 1.4MHz 대역폭 신호를 처리하기 위해 채널 쉐이핑 필터의 탭으로 601개에 해당하는 수의 곱셈기(multiplier)를 필요하게 됨으로써, 하드웨어 구현 복잡도가 높아지는 문제점이 있다. 특히, 상기 곱셈기는 디지털 하드웨어에서 구현 복잡도가 큰 연산장치 중 하나이다.
따라서, 종래 기술에 따른 디지털 상향 변환기로 다양한 주파수 대역폭을 지원하기 위해서는 하드웨어적인 복잡도 측면에서 비효율적인 문제가 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위해 도출된 것으로서, 본 발명의 목적은 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법을 제공함에 있다.
본 발명이 다른 목적은 이동통신 시스템에서 하드웨어 자원을 최소로 사용하여 다양한 주파수 대역을 지원하기 위한 디지털 상향 변환기 장치 및 그 동작 방법을 제공함에 있다.
상술한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 이동통신 시스템에서 디지털 상향 변환기 장치는, 채널카드로부터 신호를 입력받고, 입력 신호의 주파수 대역폭에 따라 가변하는 데시메이션 율로 데시메이션(Decimation)을 수행하는 선택적 입력부와, 상기 입력 신호의 주파수 대역폭에 따라 각 필터로 제공되는 클럭 주파수를 제어하는 클럭 분배부와, 상기 클럭 분배부로부터 클럭을 제공받아 상기 입력 신호의 주파수 대역폭에 따라 규정된 규격으로 상기 데시메이션된 신호에 대한 채널 필터링을 수행한 후, 상기 입력 신호의 주파수 대역폭에 따라 가변하는 인터폴레이션 율(Interpolation rate)로 인터폴레이션을 수행하는 필터부와, 상기 필터부로부터 제공된 신호를 상향 변환하는 믹서(Mixer)부를 포함하는 것을 특징으로 한다.
상술한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 이동통신 시스템에서 디지털 상향 변환기의 동작 방법은, 채널카드로부터 입력되는 신호의 주파수 대역폭에 따라 가변하는 데시메이션 율(Decimation rate)로 데시메이션을 수행하는 과정과, 상기 입력 신호의 주파수 대역폭에 따라 각 필터로 제공되는 클럭 주파수를 제어하는 과정과, 상기 클럭을 제공받아 입력 신호의 주파수 대역폭에 따라 규정된 규격으로 상기 데시메이션된 신호에 대한 채널 필터링을 수행하는 과정과, 상기 입력 신호의 주파수 대역폭에 따라 가변하는 인터폴레이션 율(Interpolation rate)로 상기 채널 필터링된 신호에 대해 인터폴레이션을 수행하는 과정과, 상기 인터폴레이션된 신호를 상향 변환하는 과정을 포함하는 것을 특징으로 한다.
본 발명은 디지털 상향 변환기에서 입력되는 신호의 주파수 대역폭에 따라 인가되는 클럭의 주파수를 제어하고, 이를 통해 데시메이션 율(Decimation rate) 및 인터폴레이션 율(Interpolation rate)을 가변적으로 제어하여 다양한 주파수 대역폭의 신호를 지원함으로써, 하드웨어 자원을 최소화시켜 전력 소비를 감소시키고, 제품의 가격을 낮출 수 있는 효과가 있다. 또한, 상기 전력 소비가 감소됨으로써, 그에 따라 방열장치의 크기를 감소시킬 수 있는 효과가 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하 본 발명에서는 이동통신 시스템에서 하드웨어 자원을 최소로 사용하여 다양한 주파수 대역폭을 지원하기 위한 디지털 상향 변환기 장치 및 그 동작 방법에 관해 설명할 것이다. 이하 설명에서는 LTE 표준에서 규정하고 있는 5개의 주파수 대역폭즉, 1.4MHz, 3MHz, 5MHz, 10MHz, 20MHz의 주파수 대역폭을 입력으로 하는 경우를 예로 들어 설명하지만, 다른 주파수 대역폭을 입력으로 하는 경우에도 적용할 수 있을 것이다. 또한, 이하 설명에서는 주파수 대역폭에 관계 없이 데이터의 클럭 레이트는 모두 30.72MHz로 일정하게 한다. 이는 모뎀에서 사용하는 고속 퓨리에 변환(Fast Fourier Transform)의 크기를 일정하게 하고 채널카드와 디지털 송신(Digital Transceiver) 보드의 인터페이스를 신호 대역폭에 관계없이 동일하게 할 수 있는 장점이 있기 때문이다.
도 2는 본 발명에 따른 이동통신 시스템에서 디지털 상향 변환기의 간략한 구조를 도시하고 있다.
상기 도 2를 참조하면, 본 발명에 따른 상기 디지털 상향 변환기는 선택적 입력부(SIL: Selectable Input Logic)(200), 클럭 분배부(CDL: Clocck Distribution Logic)(210), 필터부(Filter Logic)(220), 선택적 출력부(SOL: Selectable Output Logic)(230) 및 믹서부(Mixer Logic)(240)를 포함하여 구성된 다.
상기 선택적 입력부(200)는 채널카드로부터 기저대역 신호를 입력받고, 입력된 기저대역 신호의 주파수 대역폭에 따라 데시메이션(Decimation)을 수행하여 신호의 샘플레이트를 조절한다. 이때, 상기 선택적 입력부(200)의 데시메이션 율(Decimation Rate)은 상기 입력된 신호의 대역폭에 따라 가변한다.
상기 클럭 분배부(210)는 상기 선택적 입력부(200)에 입력되는 기저대역 신호의 주파수 대역폭에 따라 상기 필터부에 포함된 각 필터로 제공되는 클럭 주파수를 제어한다.
상기 필터부(220)는 상기 클럭 분배부(210)로부터 클럭을 제공받아 인터폴레이션(Interpolation) 및 필터링(filtering) 기능을 수행한다. 이때, 상기 필터부(220)는 입력 신호의 주파수 대역폭에 따라 규정된 규격에 의해 채널 필터링을 수행한 후, 상기 선택적 입력부(200)에서 데시메이션된 만큼 인터폴레이션(Interpolation)하여 샘플레이트를 조절한다. 즉, 상기 필터부(220)의 인터폴레이션 율(Interpolation Rate)은 상기 입력된 신호의 대역폭에 따라 가변한다.
상기 선택적 출력부(230)는 상기 입력된 신호의 대역폭에 따라 상기 필터부(220)에서 인터폴레이션(Interpolation)된 신호를 제공받아 출력한다.
상기 믹서부(240)는 수치 제어 발진기(NCO: Numerically Controlled Oscillator)와 믹서(Mixer)를 포함하여 상기 선택적 출력부(230)에 의해 출력된 신호의 주파수를 천이시킨다.
상기 믹서부(240)에서 주파수 천이된 신호는 디지털/아날로그 변환기(DAC: Digital to Analog Converter)(미도시)에 의해 아날로그 신호로 변환되고, 아날로그 회로들에 의해 방사조건에 적합한 방식의 신호처리를 거쳐 안태나를 통해 송신된다.
그러면, 이하에서 상기 도 2의 구조를 바탕으로 상기 디지털 상향 변환기의 상세한 구조를 살펴보기로 한다.
도 3은 본 발명의 실시 예에 따른 이동통신 시스템에서 디지털 상향 변환기의 상세한 구조를 도시하고 있다.
상기 도 3을 참조하면, 먼저 상기 선택적 입력부(SIL)(300)는 도 4에 도시된 바와 같이, 샘플레이트를 1/(2N)로 조절하는 데시메이터(402)를 포함함으로써, 입력되는 기저대역 신호의 주파수 대역폭에 따라 데시메이션(Decimation)을 수행하여 신호의 샘플레이트를 조절한다. 이때, N은 입력 신호의 주파수 대역폭을 나타내는 값으로서, 입력 신호의 주파수 대역폭이 20MHz일 경우 상기 N은 0이되며, 상기 입력 신호의 주파수 대역폭이 10MHz일 경우 상기 N은 1이되고, 상기 입력 신호의 주파수 대역폭이 5MHz일 경우 상기 N은 2가되고, 상기 입력 신호의 주파수 대역폭이 3MHz일 경우 상기 N은 3이되고, 상기 입력 신호의 주파수 대역폭이 1.4MHz일 경우 상기 N은 4가 된다. 여기서, 상기 N값은 사용자에 의해 설정되는 값이다. 즉, 상기 선택적 입력부(300)는 입력 신호의 대역폭이 20MHz이면 데시메이션을 수행하지 않고, 입력 신호의 대역폭이 10MHz이면 데시메이션 율을 2로하여 데시메이션을 수행하고, 입력 신호의 대역폭이 5MHz이면 데시메이션 율을 4로하여 데시메이션을 수행 하고, 입력 신호의 대역폭이 3MHz이면 데시메이션 율을 8로하여 데시메이션을 수행하고, 입력 신호의 대역폭이 1.4MHz이면 데시메이션 율을 16으로하여 데시메이션을 수행한다.
상기 클럭 분배부(CDL)(310)는 입력 신호의 대역폭에 따라 필터부(320)에 포함된 다단계 인터폴레이션 필터들(Multi-stage Interpolation filter)(323, 325, 327, 329)로 제공되는 클럭을 가변적으로 제어한다. 이를 위해, 상기 클럭 분배부(310)는 96.12MHz의 참조 클럭을 1/3로 분할하여 30.72MHz의 클럭을 생성하는 제 1 분할기(311)와 상기 입력 신호의 대역폭을 고려하여 상기 생성된 30.72MHz의 클럭을 1/(2N), 1/(2N-1), 1/(2N-2), 1/(2N-3), 1/(2N-4)로 분할하거나 오프(off)되는 제 2 내지 제 6 분할기(312 내지 316)를 포함한다.
여기서, 상기 제 1 내지 제 6 분할기(311)의 동작을 자세히 살펴보면, 상기 제 1 분할기(311)는 96.12MHz의 참조 클럭을 1/3로 분할하여 30.72MHz의 클럭을 상기 제 2 내지 제 6 분할기(312 내지 316)로 제공한다. 그리고, 상기 제 2 분할기(312)는 상기 제 1 분할기(311)로부터 입력된 30.72MHz의 클럭을 1/(2N)로 분할하여 상기 필터부(320)의 채널 쉐이핑 필터(CSF: Channel Shaping Filter)(321)로 제공한다.
또한, 상기 제 3 분할기(313)는 입력되는 N값이 0일 경우 오프되고, 그 외 값일 경우에는 상기 제 1 분할기(311)로부터 입력된 30.72MHz의 클럭을 1/(2N-1)로 분할하여 상기 필터부(320)의 유한 입펄스 응답(FIR: Finite Impulse Response)2(323) 필터로 제공한다. 또한, 상기 제 4 분할기(314)는 입력되는 N값이 0 혹은 1일 경우 오프되고, 그 외 값일 경우에는 상기 제 1 분할기(311)로부터 입력된 30.72MHz의 클럭을 1/(2N-2)로 분할하여 상기 필터부(320)의 FIR3(325)으로 제공한다. 또한, 상기 제 5 분할기(315)는 입력되는 N값이 0, 1 혹은 2일 경우 오프되고, 그 외 값일 경우에는 상기 제 1 분할기(311)로부터 입력된 30.72MHz의 클럭을 1/(2N-3)로 분할하여 상기 필터부(320)의 FIR4(327)로 제공한다. 또한, 상기 제 6 분할기(315)는 입력되는 N값이 0, 1, 2 혹은 3일 경우 오프되고, 그 외 값일 경우에는 상기 제 1 분할기(311)로부터 입력된 30.72MHz의 클럭을 1/(2N-4)로 분할하여 상기 필터부(320)의 FIR5(329)로 제공한다.
즉, 상기 클럭 분배부(310)는 입력 신호의 대역폭에 따라 상기 필터부(320)에 하기 표 2와 같은 클럭이 분배되도록 동작한다.
입력신호의대역폭(MHz) CSF(321)의클럭(MHz) FIR2(323)의클럭(MHz) FIR3(325)의클럭(MHz) FIR4(327)의클럭(MHz) FIR5(329)의클럭(MHz)
20 30.72 Off Off Off Off
10 15.36 30.72 Off Off Off
5 7.68 15.36 30.72 Off Off
3 3.84 7.68 15.36 30.72 Off
1.4 1.92 3.84 7.68 15.36 30.72
상기 표 2를 참조하면, 입력 신호 대역폭이 20MHz인 경우, N값이 0으로 입력되어 제 1 및 제 2 분할기(311, 312)만 동작하고 제 3 내지 제 6 분할기(313 내지 316)는 오프됨으로써, CSF(321)에만 30.72MHz의 클럭이 제공되고, 그외 FIR2내지5(323, 325, 327, 329)에는 클럭이 제공되지 않게 된다. 또한, 입력 신호 대역폭이 1.4MHz인 경우, N값이 4으로 입력되어 제 1 내지 6 분할기(311 내지 316)가 모두 동작함으로써, CSF(321)와 FIR2내지5(323, 325, 327, 329)에 1.92MHz, 3.84MHz, 7.68MHz, 15.36MHz, 30.72MHz의 클럭이 각각 제공된다.
여기서, 낮은 주파수에서 처리하는 필터의 경우 데이터 율 대비 클럭 율을 배수로 높여 처리하는 poly-phase 필터를 사용할 수도 있을 것이다.
상기 필터부(320)는 하나의 CSF(321)와 인터폴레이션 율이 2인 네 개의 인터폴레이터(Interpolator)(322, 324, 326, 328)와 네 개의 FIR(Finite Impulse Response)(323, 325, 327, 329)을 포함함으로써, 상기 클럭 분배부(210)로부터 클럭을 제공받아 입력 신호의 주파수 대역폭에 따라 규정된 규격에 의해 채널 필터링을 수행한 후, 상기 선택적 입력부(300)에서 데시메이션된 만큼 인터폴레이션(Interpolation)을 수행하고 필터링한다.
먼저, 상기 CSF(321)는 입력 신호의 주파수 대역폭에 따라 규정된 규격에 의해 채널 필터링을 수행하는 필터로서, 도 5에 도시된 바와 같이 구성됨으로써, 입력 신호의 대역폭에 따라 별도의 계수(coefficient)가 적용되도록 한다. 이는, 하기 표 3에 나타낸 바와 같이, 입력 신호의 대역폭에 따라 클럭 율(clock rate) 대비 신호 대역폭인 컷오프 율(cut-off rate)이 다르기 때문이다.
입력 신호 대역폭(MHz) 클럭 율(clock rate)(MHz) 컷오프 율(cut-off rate)
20 30.72 0.65
10 15.36 0.65
5 7.68 0.65
3 3.84 0.78
1.4 1.92 0.73
즉, 상기 별도의 계수를 적용하기 위해 상기 CSF(321)는 상기 도 5에 도시된 바와 같이, 복수의 다중화기(510 내지 517)를 포함하는 계수 선택부(502), 복수의 지연기(520 내지 526), 복수의 곱셈기(530 내지 537) 및 합산기(Sum)(504)를 포함하여 구성된다. 여기서, 상기 복수의 다중화기(510 내지 517)는 각각 5개의 계수를 입력으로 하여 입력 신호의 대역폭을 나타내는 N값에 따라 상기 5개의 계수 중 어느 하나를 상기 복수의 곱셈기(530 내지 537) 중 해당 곱셈기로 출력한다. 또한, 상기 복수의 지연기(520 내지 526) 각각은 입력되는 신호를 지연시켜 출력하고, 상기 복수의 곱셈기(530 내지 537)는 복수의 다중화기(510 내지 517) 중 해당 다중화기로부터 제공되는 신호와 상기 복수의 지연기(520 내지 526) 중 해당 지연기로부터 제공되는 신호를 곱셈 연산하여 상기 합산기(504)로 출력한다. 상기 합산기(504)는 입력된 신호를 합산 연산하여 출력한다.
여기서, 네 개의 인터폴레이터(322, 324, 326, 328)는 각각 입력 신호를 2배 인터폴레이션하는 하프 대역 통과 필터(Half-band Pass Filter)이고, FIR2 내지 5(323, 325, 327, 329)는 모두 동일한 계수를 사용하는 필터이다.
또한, 상기 필터부(320)는 인터폴레이션 율이 3인 인터폴레이터(330)와 그에 따른 FIR(331)을 포함함으로써, 상기 선택적 출력부(340)를 거쳐 출력된 신호에 대한 인터폴레이션 및 필터링을 수행하여 상기 믹서(350)로 제공한다.
상기 선택적 출력부(SOL)(340)는 상기 필터부(320)에서 상기 입력된 신호의 대역폭에 따라 인터폴레이션(Interpolation) 및 필터링된 신호를 제공받아 출력한다. 이때, 상기 선택적 출력부(SOL)(340)는 도 4에 도시된 바와 같이, 다중화기(Multiplexer)(412)를 포함함으로써, 상기 필터부(320)로부터 제공되는 신호들 중 하나를 선택하여 필터부(250)로 출력한다. 이때, 상기 선택적 출력부(SOL)(340)는 입력 신호의 주파수 대역폭을 나타내는 N을 입력받아 상기 필터부(320)로부터 제공되는 신호들 중 하나를 선택한다. 예를 들어, 상기 선택적 출력부(SOL)(340)는 입력 신호의 대역폭이 20MHz임을 나타내는 0이 입력되면, 0번 포트를 선택하여 상기 CSF(321)부로부터 출력되어 인터폴레이션이 수행되지 신호를 상기 필터부(320)로 출력한다. 또한, 상기 선택적 출력부(SOL)(340)는 입력 신호의 대역폭이 5MHz임을 나타내는 2가 입력되면, 2번 포트를 선택하여 상기 CSF(321)에서 출력된 후 두 개의 인터폴레이터(322, 324)를 거친 신호를 상기 필터부(320)로 출력한다.
상기 믹서부(350)는 믹서(Mixer)(353)와 NCO(351)를 포함하여 상기 필터부(320)에서 제공되는 신호의 중심주파수를 중간주파수 대역으로 변환하는 역할을 수행한다. 즉, 상기 NCO(351)는 운용시스템에 따른 소정의 수치 제어값을 발생시키고, 상기 믹서(353)는 상기 수치 제어값을 이용하여 상기 필터부(320)에서 출력되는 신호의 중심주파수를 아날로그/디지털 변환기(미도시)에서 사용 가능한 중간 주파수 대역의 신호로 변환한다.
도 6은 본 발명의 실시 예에 다른 이동통신 시스템에서 디지털 상향 변환기의 동작 절차를 도시하고 있다.
상기 도 6을 참조하면, 상기 디지털 상향 변환기는 601단계에서 사용자로부터 입력 신호의 주파수 대역폭을 설정받는다. 여기서, 상기 설정된 입력 신호의 주파수 대역폭은 N값으로 나타낼 수 있다. 즉, 입력 신호의 주파수 대역폭이 20MHz, 10MHz, 5MHz, 3MHz, 1.4MHz일 경우 상기 N값을 각각 0, 1, 2, 3, 4로 나타낼 수 있다.
상기 디지털 상향 변환기는 상기 입력 신호의 주파수 대역폭이 설정된 후, 시스템이 동작하면 603단계에서 채널 카드로부터 신호를 입력받고, 605단계로 진행하여 상기 설정된 주파수 대역폭에 따라 상기 필터부(320)의 각 필터들로 클럭을 분배한다.
이후, 상기 디지털 상향 변환기는 607단계에서 상기 설정된 주파수 대역폭에 따라 상기 입력된 신호에 대해 데시메이션을 수행한다. 여기서, 상기 디지털 상향 변환기는 설정된 주파수 대역폭에 따라 샘플레이트를 1/(2N)로 조절하는 데시메이터(402)를 이용하여 데시메이션을 수행한다. 예를 들어, 설정된 주파수 대역폭이 5MHz인 경우, N값이 2가 되어 데시메이션을 수행하여 샘플레이트가 1/(22)배로 조정되도록 한다.
이후, 상기 디지털 상향 변환기는 609단계에서 상기 설정된 주파수 대역폭에 따라 규정된 규격으로 채널 필터링을 수행한다. 여기서, 상기 디지털 상향 변환기는 각각의 주파수 대역폭에 대한 컷 오프 율을 나타내는 계수들 중 선택된 하나의 계수를 출력하는 복수의 다중화기를 포함함으로써, 설정된 주파수 대역폭에 따른 채널 필터링을 수행할 수 있다.
이후, 상기 디지털 상향 변환기는 611단계에서 상기 설정된 주파수 대역폭에 따라 상기 채널 필터링이 수행된 신호에 대해 인터폴레이션을 수행한 후, 613단계에서 주파수 천이하여 기저대역 신호를 중간 주파수 신호로 상향 변환한다. 여기서, 상기 디지털 상향 변환기는 입력 신호를 2배 인터폴레이션하는 복수의 하프 대역 통과 필터(Half-band Pass Filter)를 통해 상기 설정된 주파수 대역폭에 대응되는 인터폴레이션 율로 인터폴레이션을 수행한다. 예를 들어, 설정된 주파수 대역폭이 5MHz인 경우, N값이 2가 되어 입력 신호가 두 개의 인터폴레이션 하프 대역 통과 필터를 통과하여 샘플레이트가 4배가 되도록 한다.
이후, 상기 디지털 상향 변환기는 본 발명에 따른 알고리즘을 종료한다.
상술한 본 발명은 디지털 상향 변환기의 구조에 대해 설명하였으나, 이러한 구조는 디지털 하향 변환기에도 동일한 방식으로 적용될 수 있을 것이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 이동통신 시스템에서 디지털 상향 변환기의 구조를 도시하는 도면,
도 2는 본 발명에 따른 이동통신 시스템에서 디지털 상향 변환기의 간략한 구조를 도시하는 도면,
도 3은 본 발명의 실시 예에 따른 이동통신 시스템에서 디지털 상향 변환기의 상세한 구조를 도시하는 도면,
도 4는 본 발명의 실시 예에 따른 이동통신 시스템에서 도 3의 입력신호 선택부(SIL)와 출력신호 선택부(SOL)의 상세한 구조를 도시하는 도면,
도 5는 본 발명의 실시 예에 따른 이동통신 시스템에서 도 3의 채널 쉐이핑 필터(CSF)의 상세한 구조를 도시하는 도면, 및
도 6은 본 발명의 실시 예에 다른 이동통신 시스템에서 디지털 상향 변환기의 동작 절차를 도시하는 도면.

Claims (2)

  1. 이동통신 시스템에서 디지털 상향 변환기 장치에 있어서,
    채널카드로부터 신호를 입력받고, 입력 신호의 주파수 대역폭에 따라 가변하는 데시메이션 율(Decimation rate)로 데시메이션을 수행하는 선택적 입력부와,
    상기 입력 신호의 주파수 대역폭에 따라 각 필터로 제공되는 클럭 주파수를 제어하는 클럭 분배부와,
    상기 클럭 분배부로부터 클럭을 제공받아 상기 입력 신호의 주파수 대역폭에 따라 규정된 규격으로 상기 데시메이션된 신호에 대한 채널 필터링을 수행한 후, 상기 입력 신호의 주파수 대역폭에 따라 가변하는 인터폴레이션 율(Interpolation rate)로 인터폴레이션을 수행하는 필터부와,
    상기 필터부로부터 제공된 신호를 상향 변환하는 믹서(Mixer)부를 포함하는 것을 특징으로 하는 장치.
  2. 이동통신 시스템에서 디지털 상향 변환기의 동작 방법에 있어서,
    채널카드로부터 입력되는 신호의 주파수 대역폭에 따라 가변하는 데시메이션 율(Decimation rate)로 데시메이션을 수행하는 과정과,
    상기 입력 신호의 주파수 대역폭에 따라 각 필터로 제공되는 클럭 주파수를 제어하는 과정과,
    상기 클럭을 제공받아 입력 신호의 주파수 대역폭에 따라 규정된 규격으로 상기 데시메이션된 신호에 대한 채널 필터링을 수행하는 과정과,
    상기 입력 신호의 주파수 대역폭에 따라 가변하는 인터폴레이션 율(Interpolation rate)로 상기 채널 필터링된 신호에 대해 인터폴레이션을 수행하는 과정과,
    상기 인터폴레이션된 신호를 상향 변환하는 과정을 포함하는 것을 특징으로 하는 방법.
KR1020080105624A 2008-10-28 2008-10-28 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법 KR101452379B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080105624A KR101452379B1 (ko) 2008-10-28 2008-10-28 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법
US12/607,426 US8188803B2 (en) 2008-10-28 2009-10-28 Apparatus and method for digital up converting in a mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080105624A KR101452379B1 (ko) 2008-10-28 2008-10-28 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20100046673A true KR20100046673A (ko) 2010-05-07
KR101452379B1 KR101452379B1 (ko) 2014-10-23

Family

ID=42117494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080105624A KR101452379B1 (ko) 2008-10-28 2008-10-28 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US8188803B2 (ko)
KR (1) KR101452379B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523738B1 (ko) 2010-12-23 2015-06-04 한국전자통신연구원 다중 대역폭을 지원하는 디지털 프론트 엔드를 갖는 신호 수신장치 및 이를 이용한 신호 수신방법
US8837646B2 (en) * 2011-09-25 2014-09-16 Silicon Laboratories Inc. Receiver having a scalable intermediate frequency
US9054928B1 (en) 2014-07-28 2015-06-09 Xilinx, Inc. Crest factor reduction
US9160594B1 (en) * 2014-07-28 2015-10-13 Xilinx, Inc. Peak detection in signal processing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299139B1 (ko) * 1997-12-31 2001-11-14 윤종용 데시메이션여파기장치및방법
US20030046707A1 (en) 2001-09-06 2003-03-06 Ofir Shalvi Signal compression for fiber node
US7561076B2 (en) * 2005-04-29 2009-07-14 Freescale Semiconductor, Inc. Front-end method for NICAM encoding
KR100881424B1 (ko) * 2006-12-01 2009-02-05 한국전자통신연구원 이동통신 시스템에서 다중 데이터율을 갖는 인터폴레이션ｆｉｒ 필터 및 그를 이용한 필터링 방법
KR100901692B1 (ko) * 2007-03-27 2009-06-08 한국전자통신연구원 저속 무선 개인 통신 네트워크에서 다중모드 송수신 장치및 그 방법

Also Published As

Publication number Publication date
KR101452379B1 (ko) 2014-10-23
US8188803B2 (en) 2012-05-29
US20100104055A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
US8417750B2 (en) Filters for communication systems
KR100299139B1 (ko) 데시메이션여파기장치및방법
Yeung et al. The design and multiplier-less realization of software radio receivers with reduced system delay
KR20080059176A (ko) Ｃｉｃ 디지털 필터, 멀티-채널 ｃｉｃ 디지털 필터,ｃｉｃ 필터 구현 방법 및 집적 회로
KR101452379B1 (ko) 이동통신 시스템에서 디지털 상향 변환기 장치 및 그 동작 방법
Sudharman et al. Design of a power-efficient low-complexity reconfigurable non-maximally decimated filter bank for high-resolution wideband channels
US20080071846A1 (en) Processor Architecture for Programmable Digital Filters in a Multi-Standard Integrated Circuit
Dhabu et al. Variable cutoff frequency FIR filters: A survey
Mehra et al. FPGA-based design of high-speed CIC decimator for wireless applications
CN103957017A (zh) 一种多模移动通信系统的信号中频发射装置
US20110164663A1 (en) A method and circuit for fractional rate pulse shaping
Darak et al. Linear-phase VDF design with unabridged bandwidth control over the Nyquist band
Darak et al. A reconfigurable filter bank for uniform and non-uniform channelization in multi-standard wireless communication receivers
Sheikh et al. Efficient sample rate conversion for multi-standard software defined radios
Eghbali et al. A Farrow-structure-based multi-mode transmultiplexer
CN115882820A (zh) 滤波器电路和模数转换器
JP2010130185A (ja) サンプリングレート変換回路
Sheikh et al. Sample rate conversion filter design for multi-standard software radios
Hunter et al. Wideband digital downconverters for synthetic instrumentation
KR20100002819A (ko) 다중모드 ｓｄｒ 단말용 디지털 다운 컨버터 및 다운컨버팅 방법
JP2009232079A (ja) 補間フィルタ
Harris Fixed length FIR filters with continuously variable bandwidth
US20120203812A1 (en) Method and apparatus for generating signal having converted sampling rate in communication system
Devi et al. FPGA implementation of coefficient decimated polyphase filter bank structure for multistandard communication receiver
KR101463022B1 (ko) 광대역 가변 대역폭 채널 필터 및 그 필터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 5