KR20100043322A - Dual plate type organic electro-luminescent device and method for fabricating thereof - Google Patents

Dual plate type organic electro-luminescent device and method for fabricating thereof Download PDF

Info

Publication number
KR20100043322A
KR20100043322A KR1020080102310A KR20080102310A KR20100043322A KR 20100043322 A KR20100043322 A KR 20100043322A KR 1020080102310 A KR1020080102310 A KR 1020080102310A KR 20080102310 A KR20080102310 A KR 20080102310A KR 20100043322 A KR20100043322 A KR 20100043322A
Authority
KR
South Korea
Prior art keywords
electrode
organic light
light emitting
contact
patterned spacer
Prior art date
Application number
KR1020080102310A
Other languages
Korean (ko)
Inventor
최희동
이준민
노형구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080102310A priority Critical patent/KR20100043322A/en
Publication of KR20100043322A publication Critical patent/KR20100043322A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • H01L27/11807CMOS gate arrays
    • H01L2027/11868Macro-architecture
    • H01L2027/11874Layout specification, i.e. inner core region
    • H01L2027/11879Data lines (buses)

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE: A dual plate type organic electro luminescence device and a manufacturing method thereof are provided to prevent the poor contact between the connecting electrode and the second electrode by forming a plurality of contact bumps on the exposed surface of a patterned spacer. CONSTITUTION: A gate wiring and a data wiring define a pixel region on a first substrate(105). A switching transistor is located in the crossing point between the data line and the gate wiring. A driving transistor is connected to the switching transistor. A first electrode(180) is formed in the lower-part of a second substrate(110). A plurality of contact bumps are formed in the surface of the patterned spacer. An organic light-emitting layer covers the lower/side part of a partition wall and the patterned spacer. The second electrode(184) is formed under the organic light-emitting layer.

Description

듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법{Dual Plate Type Organic Electro-luminescent Device and method for fabricating thereof}Dual plate organic electroluminescent device and method for manufacturing the same {Dual Plate Type Organic Electro-luminescent Device and method for fabricating

본 발명은 유기전계 발광소자에 관한 것으로, 보다 상세하게는 상판과 하판 간의 접촉 불량을 방지할 수 있는 듀얼플레이트 방식의 유기전계 발광소자에 관한 것이다.The present invention relates to an organic light emitting device, and more particularly, to a dual plate type organic light emitting device capable of preventing poor contact between the upper plate and the lower plate.

일반적으로, 평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.In general, organic light emitting diodes, which are one of flat panel displays, have high luminance and low operating voltage characteristics. In addition, the self-luminous self-illuminating type provides high contrast ratio, enables ultra-thin display, easy response time with several microsecond response time, no restriction on viewing angle, and stable at low temperatures. Since it is driven at a low voltage of 5V to 15V of direct current, it is easy to manufacture and design a driving circuit.

이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다. 상기 수동 매트릭스 방식에서는 주사선(scan line)과 신호 선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.The organic light emitting diode having such characteristics is classified into a passive matrix type and an active matrix type. In the passive matrix method, since a scan line and a signal line cross each other and constitute a device in a matrix form, the scan lines are sequentially driven over time in order to drive each pixel. In order to display, the instantaneous luminance should be as much as the average luminance multiplied by the number of lines.

그러나, 능동 매트릭스 방식에서는, 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소 별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.However, in the active matrix method, a thin film transistor, which is a switching element for turning on / off pixels, is positioned for each pixel, and the first electrode connected to the thin film transistor is turned on and off in units of pixels. The second electrode facing the first electrode is formed on the entire surface to become a common electrode.

상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어 있어, 그 다음 프레임(frame)의 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점으로 최근에는 능동 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.In the active matrix method, a voltage applied to a pixel is charged in a storage capacitor (Cst), and the power is applied until the next frame signal is applied, thereby irrespective of the number of scan lines. Run continuously for one screen. Therefore, even when a low current is applied, the same luminance is achieved, and thus, low power consumption, high definition, and large size can be obtained. Recently, an active matrix type organic light emitting diode is mainly used.

이러한 능동 매트릭스 방식의 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.Basic structure and operation characteristics of the organic light emitting diode of the active matrix method will be described in detail with reference to the accompanying drawings.

도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.1 is a circuit diagram illustrating a unit pixel of a conventional active matrix type organic light emitting diode.

도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 스위칭 트랜지스터(Ts), 구동 트랜지스터(Td), 스토리지 커패시 터(Cst) 및 유기발광 다이오드(E)로 이루어진다.As illustrated, the unit pixel of the active matrix organic light emitting diode according to the related art includes a switching transistor Ts, a driving transistor Td, a storage capacitor Cst, and an organic light emitting diode E.

즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.That is, the gate line GL formed in one direction, the data line DL defining the pixel region P by crossing the gate line GL perpendicularly, and the power line voltage are spaced apart from the data line DL. Power wirings PL for application are respectively formed.

또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다.In addition, a switching transistor Ts is formed at an intersection point of the gate line GL and the data line DL, and a driving transistor Td electrically connected to the switching transistor Ts is formed.

이 때, 상기 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 트랜지스터(Td)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다.In this case, the driving transistor Td is electrically connected to the organic light emitting diode E. That is, the first electrode, which is one terminal of the organic light emitting diode E, is connected to the drain electrode of the driving transistor Td, and the second electrode, which is the other terminal, is connected to the power supply wiring PL. The power wiring PL serves to transfer the power voltage to the organic light emitting diode E. In addition, a storage capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor Td.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 트랜지스터(Ts)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 구동 트랜지스터(Td)의 게이트 전극에 전달되어 구동 트랜지스터(Td)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 구동 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.Therefore, when a signal is applied through the gate line GL, the switching transistor Ts is turned on, and the signal of the data line DL is transferred to the gate electrode of the driving transistor Td. Light is output by the electric field-pole pair of the organic light emitting diode E connected thereto at the turn-on of the driving transistor Td. At this time, when the driving transistor Td is turned on, the level of the current flowing from the power supply line PL to the organic light emitting diode E is determined, which causes the organic light emitting diode E to have a gray scale (gray). scale).

또한, 상기 스토리지 커패시터(Cst)는 스위칭 트랜지스터(Ts)가 오프(off) 되었을 때, 상기 구동 트랜지스터(Td)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.In addition, the storage capacitor Cst serves to maintain a constant gate voltage of the driving transistor Td when the switching transistor Ts is turned off, thereby turning off the switching transistor Ts. Even in the state, the level of the current flowing through the organic light emitting diode E can be kept constant until the next frame.

일반적으로, 이러한 유기전계 발광소자는 하나의 기판에 박막트랜지스터 등의 어레이 소자와 애노드 및 캐소드 전극과 유기 발광층을 포함하는 유기발광 다이오드가 형성되고 있으나, 적층 구조가 복잡해짐에 따른 단차 불량을 해소하기 위한 일환으로 어레이 소자와 유기발광 다이오드를 서로 다른 기판에 구성하고, 이들을 기둥형태의 연결전극으로 연결한 구조를 가지는 듀얼플레이트 방식의 유기전계 발광소자에 대한 연구가 활발히 진행되고 있다.In general, such an organic light emitting diode has an organic light emitting diode including an array element such as a thin film transistor, an anode and a cathode electrode, and an organic light emitting layer formed on one substrate. As an example, studies have been actively conducted on a dual plate type organic light emitting diode having a structure in which an array device and an organic light emitting diode are formed on different substrates and connected to each other by a columnar connection electrode.

이하, 첨부한 도면을 참조하여 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.Hereinafter, the organic light emitting diode of the dual plate type according to the related art will be described with reference to the accompanying drawings.

도 2는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 단면도이고, 도 3은 도 2의 A 부분을 확대하여 나타낸 도면이다.FIG. 2 is a cross-sectional view schematically illustrating a conventional dual plate type organic light emitting device, and FIG. 3 is an enlarged view of portion A of FIG. 2.

도 2와 도 3에 도시한 바와 같이, 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자(1)는 화소 영역(P), 구동 영역(Dr) 및 데이터 영역(D)으로 구분된 제 1 기판(5)과, 상기 제 1 기판(5)과 대향 합착된 제 2 기판(10)을 포함한다.As shown in FIG. 2 and FIG. 3, a conventional dual plate type organic light emitting diode 1 includes a first substrate divided into a pixel region P, a driving region Dr, and a data region D. 5) and a second substrate 10 opposed to the first substrate 5.

상기 화소 영역(P)은 게이트 배선(도 1의 GL)과 데이터 배선(DL)이 교차하여 정의되는 영역이고, 상기 구동 영역(Dr)은 구동 트랜지스터(Td)가, 상기 데이터 영 역(D)은 데이터 배선(DL)이 각각 형성되는 영역이다.The pixel region P is a region where a gate wiring GL and an data wiring DL are defined to cross each other, and the driving region Dr includes a driving transistor Td and the data region D. Is an area where the data lines DL are formed, respectively.

상기 제 1 기판(5)의 상부 면에는 게이트 절연막(45)을 사이에 두고 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선(DL)과, 상기 게이트 배선 및 데이터 배선(DL)의 교차지점에 위치하는 스위칭 트랜지스터(Ts) 및, 상기 스위칭 트랜지스터(Ts)에 연결된 구동 트랜지스터(Td)와, 상기 스위칭 트랜지스터(Ts)와 구동 트랜지스터(Td)를 덮으며, 상기 구동 트랜지스터(Td)의 드레인 전극(34)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(55)과, 상기 보호막(55) 상에 드레인 콘택홀(DCH)을 통해 드레인 전극(34)과 연결된 연결전극(70)이 차례로 위치한다.On the upper surface of the first substrate 5, gate wiring and data wiring DL defining a pixel region P by crossing each other with a gate insulating layer 45 therebetween, and the gate wiring and data wiring DL. A switching transistor Ts positioned at an intersection point of the second transistor; a driving transistor Td connected to the switching transistor Ts; and the switching transistor Ts and the driving transistor Td; A passivation layer 55 including a drain contact hole DCH exposing the drain electrode 34 of the drain electrode 34, and a connection electrode 70 connected to the drain electrode 34 on the passivation layer 55 through a drain contact hole DCH. ) Are in turn.

이 때, 상기 구동 트랜지스터(Td)는 게이트 전극(25), 액티브층(40)과 오믹 콘택층(41)으로 이루어진 반도체층(42)과 소스 전극(32) 및 드레인 전극(34)을 포함한다.In this case, the driving transistor Td includes a semiconductor layer 42 including a gate electrode 25, an active layer 40, and an ohmic contact layer 41, a source electrode 32, and a drain electrode 34. .

한편, 상기 제 2 기판(10)의 하부 면에는 데이터 영역(D)에 대응된 다수의 보조전극(60)과, 상기 보조전극(60)의 하부 전면을 덮는 제 1 전극(80)과, 상기 제 1 전극(80)의 하부로 화소 영역(P)별로 보조전극(60)을 덮는 버퍼패턴(62)과, 상기 버퍼패턴(62)과 대응된 하부로 그 단면이 역테이퍼 구조를 가지며 화소 영역(P)별로 구성된 다수의 격벽(64)과, 상기 다수의 격벽(64) 사이로 화소 영역(P)별로 일대일 대응 구성된 패턴드 스페이서(50)와, 상기 다수의 격벽(64)에 의해 자동적으로 분리된 화소 영역(P)별로 제 1 전극(80)과 접촉된 유기 발광층(82)과, 상기 유기 발광층(82)의 하부로 이와 접촉된 제 2 전극(84)이 차례로 위치한다. 이때, 상 기 제 1 전극(80)과 유기 발광층(82)과 제 2 전극(84)을 포함하여 유기발광 다이오드(E)라 한다.On the other hand, a plurality of auxiliary electrodes 60 corresponding to the data area D, a first electrode 80 covering the lower front surface of the auxiliary electrode 60, and the lower surface of the second substrate 10, A buffer pattern 62 covering the auxiliary electrode 60 for each pixel region P under the first electrode 80, and a cross-section having an inverse taper structure in the lower portion corresponding to the buffer pattern 62. A plurality of partitions 64 configured for each (P), a patterned spacer 50 corresponding to one-to-one correspondence for each pixel region P between the plurality of partitions 64, and the plurality of partitions 64 are automatically separated. The organic light emitting layer 82 in contact with the first electrode 80 and the second electrode 84 in contact with the lower portion of the organic light emitting layer 82 are sequentially positioned for each pixel area P. In this case, the first electrode 80, the organic emission layer 82, and the second electrode 84 may be referred to as an organic light emitting diode (E).

도면으로 제시하지는 않았지만, 상기 제 1 기판(5)과 제 2 기판(10)은 화상을 구현하지 않는 비표시 영역(미도시)의 최외곽 가장자리를 따라 열경화성 수지로 이루어진 씰 패턴(미도시)에 의해 대향 합착된다. 이 때, 상기 씰 패턴은 제 1 및 제 2 기판(5, 10)의 일정한 셀 갭을 유지하는 기능과, 제 1 및 제 2 기판(5, 10)을 진공 상태로 밀봉하는 기능을 한다.Although not shown in the drawings, the first substrate 5 and the second substrate 10 may be formed on a seal pattern (not shown) made of a thermosetting resin along the outermost edge of a non-display area (not shown) that does not implement an image. Are opposed to each other. At this time, the seal pattern functions to maintain a constant cell gap of the first and second substrates 5 and 10 and to seal the first and second substrates 5 and 10 in a vacuum state.

이 때, 상기 패턴드 스페이서(50)는 포지티브(positive) 특성을 가지는 감광층을 이용하여 형성하게 된다. 이러한 포지티브 타입의 감광층은 빛을 받는 부분이 현상 시 제거되는 특성을 가지는 데, 특히 빛은 노출된 감광층의 표면으로부터 노광량이 많아지고 그 두께에 비례하여 버퍼패턴(62)에 인접하는 부분에 대해서는 감광층 자체의 투과율 등에 의해 상대적으로 노광량이 적어진다.In this case, the patterned spacer 50 is formed using a photosensitive layer having a positive characteristic. Such a positive type photosensitive layer has a characteristic in which a portion to which light is received is removed when developing. In particular, light is increased from an exposed surface of the photosensitive layer, and the portion of the photosensitive layer adjacent to the buffer pattern 62 is proportional to its thickness. The exposure amount is relatively small due to the transmittance of the photosensitive layer itself.

그 결과, 빛의 입사가 시작되는 감광층의 표면에서 빛에 대한 반응이 잘 일어나게 되고, 상기 감광층의 표면으로부터 멀어지는 부분은 상대적으로 빛이 입사되는 광량이 부족한 현상이 발생된다. 이 때, 현상 공정을 진행하게 되면, 이러한 특성이 반영되어 그 단면은 제 2 기판(10)의 표면에서부터 감광층의 노출된 표면으로 갈수록 폭이 점점 작아지는 테이퍼 형태를 가지며, 그 단면은 타원 형태에 가까운 형태로 형성된다.As a result, the reaction to the light occurs well on the surface of the photosensitive layer at which the incidence of light starts, and a phenomenon in which a portion of the light away from the surface of the photosensitive layer is relatively insufficient is generated. At this time, when the development process is performed, such characteristics are reflected, and the cross section has a tapered shape in which the width decreases gradually from the surface of the second substrate 10 to the exposed surface of the photosensitive layer, and the cross section has an ellipse shape. It is formed in a shape close to.

상기 패턴드 스페이서(50)의 단면 모양이 사다리꼴 형태로 형성될 경우, 제 1 기판(5)에 위치하는 연결전극(70)과 제 2 기판(10)에 위치하는 제 2 전극(84) 간 에는 면접촉 형태로 연결되어 전류의 흐름이 원활이 이루어질 수 있으나, 현 공정 수준에서는 패턴드 스페이서(50)의 모양이 전술한 타원 형태에 가깝게 형성되는 이유로 연결전극(70)과 제 2 전극(84) 간에는 면접촉이 아닌 점접촉의 형태로 연결되고 있는 상황이다.When the cross-sectional shape of the patterned spacer 50 is formed in a trapezoidal shape, the patterned spacer 50 may be disposed between the connection electrode 70 positioned on the first substrate 5 and the second electrode 84 positioned on the second substrate 10. The connection of the contact surface 70 and the second electrode 84 is a reason why the current of the patterned spacer 50 is formed to be close to the above-described elliptic shape at the current process level. It is a situation where the liver is connected in the form of point contact, not surface contact.

이 때, 상기 패턴드 스페이서(50)의 경우, 60℃ 이하에서는 그 경도가 큰 편이라 외력에 의해 쉽게 변형되지 않는다. 따라서, 패널 외부로부터 힘이 가해질 경우 패턴드 스페이서(50)가 눌러앉아 제 2 전극(84)과 연결전극(70)을 면접촉 형태로 연결시켜주는 것이 아니라, 패턴드 스페이서(50)가 제 2 전극(84) 또는 연결전극(70)에 그대로 힘을 전가하여 제 2 전극(84) 또는 연결전극(70)을 끊어트리는 단선 불량을 야기할 수 있다.At this time, in the case of the patterned spacer 50, since its hardness is large at 60 ° C. or less, it is not easily deformed by external force. Therefore, when a force is applied from the outside of the panel, the patterned spacer 50 is not pressed to connect the second electrode 84 and the connection electrode 70 in a surface contact form, but the patterned spacer 50 is connected to the second. The force may be transferred to the electrode 84 or the connection electrode 70 as it is, thereby causing a disconnection defect that breaks the second electrode 84 or the connection electrode 70.

전술한 바와 같이, 상기 제 2 전극(84)과 연결전극(70)이 점접촉 형태로 연결되는 구조에서는 접촉 면적이 협소한 관계로 점접촉 부분에서 저항이 증가할 수밖에 없고, 이러한 저항 증가는 실제로 인가되는 전원전압 보다 적은 양의 전압이 유기 발광층(82) 또는 구동 트랜지스터(Td)로 인가되어 휘도를 저하시키는 문제를 유발한다. 나아가, 이러한 전원전압의 강하를 보상하기 위해 일정량의 전압을 상승시키다 보면, 소비 전력이 상승되는 문제로 발전된다.As described above, in the structure in which the second electrode 84 and the connecting electrode 70 are connected in the form of point contact, the contact area is narrow and the resistance inevitably increases at the point contact portion, and this increase in resistance is actually A voltage smaller than the applied power voltage is applied to the organic light emitting layer 82 or the driving transistor Td to cause a problem of lowering luminance. Further, when a certain amount of voltage is raised to compensate for the drop in the power supply voltage, power consumption increases.

특히, 7인치 이하의 소형 모델에서는 패턴드 스페이서(50)가 차지하는 면적이 개구율에 직접적으로 영향을 미치게 되는 바, 개구율을 감소시키지 않는 범위내에서 최대한 협소한 면적으로 설계하고 있다. 일 예로, 3인치 모델의 경우, 패턴드 스페이서(50)가 차지하는 면적은 12μmㅧ 12μm ~ 14μmㅧ 14μm로 형성하고 있다.In particular, in the small model of 7 inches or less, the area occupied by the patterned spacer 50 directly affects the opening ratio, so that the design is as narrow as possible within the range of not reducing the opening ratio. For example, in the case of the 3-inch model, the area occupied by the patterned spacer 50 is formed to 12 μm × 12 μm to 14 μm × 14 μm.

이러한 패턴드 스페이서(50)의 상부에 형성되는 유기 발광층(82)과 연결전극(70)은 패턴드 스페이서(50)의 형성 모양에 따라 그 모양이 결정되므로, 상기 패턴드 스페이서(50)의 하부 면에 위치하는 제 2 전극(84)과 연결전극(70) 또한 점접촉 형태로 연결될 수 밖에 없다.Since the shape of the organic light emitting layer 82 and the connection electrode 70 formed on the patterned spacer 50 is determined according to the shape of the patterned spacer 50, the lower portion of the patterned spacer 50 is formed. The second electrode 84 and the connecting electrode 70 positioned on the surface may also be connected in a point contact form.

위와 같이 점접촉 형태로 연결되는 제 2 전극(84)과 연결전극(70) 간의 연결 불안정에 기인하여 접촉 불량이 발생될 경우, 접촉 불량이 발생된 해당 화소는 휘점 불량이 발생되므로 화질을 저하시키는 문제를 발생하게 되고, 나아가 생산 수율을 저해하는 요인으로 작용한다.When contact failure occurs due to the instability between the second electrode 84 and the connection electrode 70 connected in the form of point contact as described above, the pixel in which the contact failure is generated causes a bright point defect to degrade the image quality. Problems arise, and further act as a factor in inhibiting production yield.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 타원형으로 설계되는 패턴드 스페이서에 의한 점접촉에 기인하여 발생되는 연결전극과 제 2 전극 간의 접촉 불량을 방지하는 것을 통해 생산 수율을 개선하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and improves the production yield through preventing contact failure between the connecting electrode and the second electrode caused by the point contact by the patterned spacer designed to be elliptical. The purpose.

전술한 목적을 달성하기 위한 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자는 서로 대향 합착된 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하는 스위칭 트랜지스터 및, 상기 스위칭 트 랜지스터에 연결된 구동 트랜지스터와; 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극과; 상기 제 2 기판의 하부 전면으로 구성된 제 1 전극과; 상기 제 1 전극의 하부로 상기 화소 영역 간의 경계부를 덮는 버퍼패턴과; 상기 버퍼패턴과 대응된 하부로 그 단면이 역테이퍼 구조를 가지는 격벽과; 상기 화소 영역 별로 상기 격벽과 이격된 일 측으로, 상기 제 2 기판을 향하는 방향으로 그 표면에 다수의 접촉 돌기를 가지는 패턴드 스페이서와; 상기 격벽과 패턴드 스페이서의 하부와 측면을 덮으며, 상기 화소 영역 별로 상기 제 1 전극과 접촉된 유기 발광층과; 상기 유기 발광층의 하부에 위치하고, 상기 화소 영역 별로 연장하여 일 측은 상기 유기 발광층과 접촉되고, 타 측은 상기 제 1 전극과 연결된 제 2 전극을 포함하는 것을 특징으로 한다.In accordance with an aspect of the present invention, there is provided a dual plate organic light emitting diode including: a first substrate and a second substrate that are opposed to each other; Gate wirings and data wirings defining a pixel area perpendicularly crossing the first substrate; A switching transistor positioned at an intersection of the gate wiring and the data wiring, and a driving transistor connected to the switching transistor; A connection electrode connected to the drain electrode of the driving transistor; A first electrode configured as a lower front surface of the second substrate; A buffer pattern covering a boundary between the pixel areas under the first electrode; A partition wall having a reverse taper structure in a lower portion corresponding to the buffer pattern; A patterned spacer having a plurality of contact protrusions on one surface of the pixel area, one side spaced apart from the partition wall, in a direction toward the second substrate; An organic emission layer covering lower and side surfaces of the barrier ribs and the patterned spacers and contacting the first electrode for each pixel area; The organic light emitting layer may be disposed below the organic light emitting layer, and may extend in each pixel area, the one side of which may be in contact with the organic light emitting layer and the other side of which may include a second electrode connected to the first electrode.

이 때, 상기 패턴드 스페이서는 다수의 서브 패턴드 스페이서가 모여 이루어지며, 상기 다수의 서브 패턴드 스페이서에 일대일 대응하여 상기 다수의 접촉 돌기가 구성된 것을 특징으로 한다. 상기 다수의 접촉 돌기는 상기 유기 발광층 및 제 2 전극과 연결전극이 맞닿는 부분에 대응하여 돌출된 형태로 형성된다.In this case, the patterned spacers are formed of a plurality of sub-patterned spacers, and the plurality of contact protrusions are configured to correspond one-to-one to the plurality of sub-patterned spacers. The plurality of contact protrusions are formed to protrude in correspondence with the portion where the organic light emitting layer and the second electrode and the connection electrode contact each other.

이 때, 상기 다수의 접촉 돌기는 노광기의 광학적 회절특성을 이용하여, 상기 패턴드 스페이서와 일체형으로 형성된다. 상기 패턴드 스페이서는 상기 다수의 서브 패턴드 스페이서에 각각 대응된 다수의 패턴이 설계된 마스크를 통해 형성된 것을 특징으로 한다.In this case, the plurality of contact protrusions are formed integrally with the patterned spacer using the optical diffraction characteristic of the exposure machine. The patterned spacers are formed through a mask in which a plurality of patterns respectively corresponding to the plurality of sub-patterned spacers are designed.

또한, 상기 다수의 패턴은 원형, 삼각형, 사각형, 오각형 및 육각형을 포함하는 다각형 구조 중 선택된 어느 하나인 것을 특징으로 한다. 상기 다수의 패턴 간의 맞닿는 경계부와 인접한 틈새 부분과, 상기 다수의 패턴 간의 마주보는 중앙부는 투과부가 위치하도록 설계된 것을 특징으로 한다.The plurality of patterns may be any one selected from a polygonal structure including a circle, a triangle, a rectangle, a pentagon, and a hexagon. A gap portion adjacent to an abutting boundary portion between the plurality of patterns and a center portion facing each other between the plurality of patterns are designed to be positioned at a transmissive portion.

본 발명에서는 패턴드 스페이서의 노출된 표면으로 다수의 접촉 돌기를 형성하는 것을 통해 제 2 전극과 연결전극 간의 접촉 횟수 및 접촉 면적을 증가시킬 수 있게 되므로 접촉 불량을 미연에 방지할 수 있게 되고, 나아가 소비 전력을 감소시킬 수 있는 효과가 있다.In the present invention, the contact number and the contact area between the second electrode and the connecting electrode can be increased by forming a plurality of contact protrusions on the exposed surface of the patterned spacer, thereby preventing contact failure in advance. There is an effect that can reduce the power consumption.

--- 실시예 ------ Example ---

본 발명에서는 제 2 전극과 연결전극 간의 점접촉 횟수 및 면적을 증대시킬 수 있도록 패턴드 스페이서의 노출된 표면에 엠보싱 형태를 가지는 다수의 접촉 돌기를 구성한 것을 특징으로 한다.In the present invention, a plurality of contact protrusions having an embossed shape are formed on the exposed surface of the patterned spacer so as to increase the number and area of point contact between the second electrode and the connecting electrode.

이하, 첨부한 도면을 참조하여 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.Hereinafter, a dual plate type organic light emitting diode according to the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자를 나타낸 단면도이다.4 is a cross-sectional view showing an organic light emitting device of a dual plate type according to the present invention.

도시한 바와 같이, 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자(101)는 화소 영역(P), 구동 영역(Dr)과 데이터 영역(D)으로 구분된 제 1 기 판(105)과, 상기 제 1 기판(105)과 대향 합착된 제 2 기판(110)을 포함한다.As illustrated, the dual plate type organic light emitting diode 101 according to the present invention includes a first substrate 105 divided into a pixel region P, a driving region Dr, and a data region D, It includes a second substrate 110 which is opposed to the first substrate 105.

이 때, 상기 화소 영역(P)은 게이트 배선(미도시)과 데이터 배선(DL)이 교차하여 정의되는 영역이고, 상기 구동 영역(Dr)은 구동 트랜지스터(Td)가, 상기 데이터 영역(D)은 데이터 배선(DL)이 각각 형성되는 영역이다.In this case, the pixel region P is a region where a gate wiring (not shown) and a data wiring DL intersect and are defined, and the driving region Dr is a driving transistor Td and the data region D. Is an area where the data lines DL are formed, respectively.

상기 제 1 기판(105)의 상부 면에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선(DL)과, 상기 게이트 배선 및 데이터 배선(DL)의 교차지점에 위치하는 스위칭 트랜지스터(미도시) 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터(Td)와, 상기 스위칭 트랜지스터와 구동 트랜지스터(Td)를 덮으며, 상기 구동 트랜지스터(Td)의 드레인 전극(134)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(155)과, 상기 보호막(155)의 상부로 드레인 콘택홀(DCH)을 통해 드레인 전극(134)과 접촉된 연결전극(170)이 차례로 위치한다.An upper surface of the first substrate 105 may include a gate line and a data line DL crossing each other to define a pixel region P, and a switching transistor positioned at an intersection point of the gate line and the data line DL. Not shown) and a drain contact hole DCH covering the driving transistor Td connected to the switching transistor, the switching transistor and the driving transistor Td, and exposing the drain electrode 134 of the driving transistor Td. ) And a connection electrode 170 contacting the drain electrode 134 through the drain contact hole DCH on the passivation layer 155.

상기 보호막(155)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성되며, 필요에 따라서는 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성될 수 있다.The passivation layer 155 is formed of one selected from the group of inorganic insulating materials including silicon oxide (SiO 2 ) and silicon nitride (SiNx), and optionally includes benzocyclobutene and photo acryl. It may be composed of one selected from the group of organic insulating materials.

이 때, 상기 연결전극(170)은 제 1 층(170a)과 제 2 층(170b)이 차례로 적층된 이중층으로 구성되는 바, 상기 제 1 층(170a)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중에서, 상기 제 2 층(170b)은 몰리브덴이나 몰리브덴 합금을 포함하는 도전성 물질 그룹 중에서 각각 선택된 하나로 구성한다.In this case, the connection electrode 170 is composed of a double layer in which the first layer 170a and the second layer 170b are sequentially stacked, and the first layer 170a is formed of indium tin oxide (ITO) and Among the transparent conductive material group including indium-zinc oxide (IZO), the second layer 170b is formed of one selected from the group of conductive materials including molybdenum or molybdenum alloy.

상기 구동 트랜지스터(Td)는 게이트 전극(125), 게이트 절연막(145), 반도체층(142)과 소스 및 드레인 전극(132, 134)을 포함한다. 상기 반도체층(142)은 순수한 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(140)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(141)을 포함하며, 필요에 따라서는 결정질 실리콘(p-Si)으로 이루어진 단일층으로 형성할 수도 있다.The driving transistor Td includes a gate electrode 125, a gate insulating layer 145, a semiconductor layer 142, and source and drain electrodes 132 and 134. The semiconductor layer 142 includes an active layer 140 made of pure amorphous silicon (a-Si: H) and an ohmic contact layer 141 made of amorphous silicon (n + a-Si: H) containing impurities. If necessary, it may be formed as a single layer made of crystalline silicon (p-Si).

한편, 상기 제 2 기판(110)의 하부 면에는 데이터 영역(D)에 대응된 다수의 보조전극(160)과, 상기 보조전극(160)의 하부 전면을 덮는 제 1 전극(180)과, 상기 제 1 전극(180)의 하부에 화소 영역(P)별로 보조전극(160)을 덮는 버퍼패턴(162)과, 상기 버퍼패턴(162)과 대응된 하부로 그 단면이 역테이퍼 구조를 가지는 다수의 격벽(164)과, 상기 다수의 격벽(164)과 이격되고 화소 영역(P) 별로 제 1 기판(105)과 대향하는 표면에 엠보싱 형태로 돌출된 다수의 접촉 돌기(H)가 구성된 패턴드 스페이서(150)와, 상기 패턴드 스페이서(150)의 측면과 하부면을 덮으며 화소 영역(P)별로 연장하여 제 1 전극(180)과 접촉하는 유기 발광층(182)과, 상기 유기 발광층(182)의 하부로 패턴드 스페이서(150)의 측면과 하부면을 덮으며, 화소 영역(P)별로 연장하여 일 측은 유기 발광층(182)과 접촉하고, 타측은 제 1 기판(105)의 연결전극(170)과 접촉 구성된 제 2 전극(184)이 차례로 위치한다.On the other hand, the lower surface of the second substrate 110, the plurality of auxiliary electrodes 160 corresponding to the data area (D), the first electrode 180 covering the lower front surface of the auxiliary electrode 160, and A plurality of buffer patterns 162 covering the auxiliary electrode 160 for each pixel area P under the first electrode 180, and a plurality of cross-sections having a reverse tapered structure in the lower portion corresponding to the buffer patterns 162. A patterned spacer including a partition wall 164 and a plurality of contact protrusions H, which are spaced apart from the plurality of partition walls 164 and protrude in an embossed form on a surface of the pixel area P that faces the first substrate 105. An organic emission layer 182 covering the side surface and the lower surface of the patterned spacer 150 and extending for each pixel region P to contact the first electrode 180, and the organic emission layer 182. The side surface and the bottom surface of the patterned spacer 150 is covered with a lower portion of the patterned spacer 150 and extends for each pixel region P so that one side contacts the organic emission layer 182. Side of the second electrode 184 is configured in contact with the connecting electrode 170 of the first substrate 105 is positioned in turn.

상기 보조전극(160)은 몰리브덴과 몰리브덴 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로, 상기 제 1 전극(180)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 일함수가 비교적 높은 투명한 도전성 물질 그룹 중 선택된 하나로 각각 구성된다.The auxiliary electrode 160 is selected from the group of conductive materials including molybdenum and molybdenum alloys, and the first electrode 180 has a work function such as indium tin oxide (ITO) and indium zinc oxide (IZO). Each consists of one selected from the group of relatively high transparent conductive materials.

이 때, 상기 보조전극(160)은 비교적 저항이 큰 물질로 이루어진 제 1 전극(180)의 저항값을 낮추기 위해 형성하는 것으로, 필요에 따라서는 생략하는 것이 가능하다. 상기 버퍼패턴(162)과 접촉된 하부 면에 위치하는 패턴드 스페이서(150)는 제 1 기판(105)과 제 2 기판(110) 간의 셀갭을 일정하게 유지시켜주는 기능을 한다.In this case, the auxiliary electrode 160 is formed to lower the resistance value of the first electrode 180 made of a material having a relatively high resistance, and may be omitted if necessary. The patterned spacer 150 positioned on the lower surface in contact with the buffer pattern 162 serves to maintain a constant cell gap between the first substrate 105 and the second substrate 110.

상기 화소 영역(P) 내에 형성된 유기 발광층(182)은 역테이퍼 형태를 갖는 격벽(160)에 의해 이웃한 화소 영역(P)과 분리되고, 상기 패턴드 스페이서(150)의 측면 및 하부면을 덮으며 형성된다. 이 때, 상기 유기 발광층(182)은 화소 영역(P)별로 적색, 녹색, 청색을 발광하는 유기물질로 이루어지도록 설계하여 풀 컬러를 구현하고 있다.The organic emission layer 182 formed in the pixel region P is separated from the neighboring pixel region P by the partition wall 160 having an inverse taper shape, and covers the side and bottom surfaces of the patterned spacer 150. And formed. In this case, the organic light emitting layer 182 is designed to be made of an organic material emitting red, green, and blue light for each pixel region P to implement full color.

또한, 도면으로 상세히 제시하지는 않았지만, 상기 제 2 전극(184)은 삼중층의 구조로 형성될 수 있는 바, 제 1 층은 알루미늄(Al)이나 알루미늄 합금(AlNd)으로, 제 2 층은 은(Ag)으로, 제 3 층은 칼슘(Ca)으로 각각 이루어질 수 있다. 이 때, 상기 제 1 층은 유기 발광층(182)과, 제 3 층은 연결전극(170)과 각각 접촉된다.In addition, although not shown in detail in the drawings, the second electrode 184 may be formed in a triple layer structure, in which the first layer is made of aluminum (Al) or aluminum alloy (AlNd), and the second layer is made of silver ( Ag), the third layer may each be made of calcium (Ca). In this case, the first layer is in contact with the organic light emitting layer 182 and the third layer is in contact with the connection electrode 170, respectively.

이 때, 상기 제 1 전극(180)과 유기 발광층(182)과 제 2 전극(184)을 포함하여 유기발광 다이오드(E)라 한다.In this case, the first electrode 180, the organic emission layer 182, and the second electrode 184 may be referred to as an organic light emitting diode (E).

또한, 상기 유기 발광층(182)과 애노드 전극의 역할을 하는 제 1 전극(180) 사이에는 정공수송층(hole transporting layer)과 정공주입층(hole injection layer)을, 상기 유기 발광층(182)과 캐소드 전극으로의 역할을 하는 제 2 전극(184) 사이에 전자주입층(electron injection layer) 및 전자수송층(electron transporting layer)을 더욱 형성할 수도 있다.In addition, a hole transporting layer and a hole injection layer may be disposed between the organic light emitting layer 182 and the first electrode 180 serving as an anode electrode, and the organic light emitting layer 182 and the cathode electrode. An electron injection layer and an electron transporting layer may be further formed between the second electrodes 184 which serve as a channel.

도면으로 상세히 제시하지는 않았지만, 상기 제 1 기판(105)과 제 2 기판(110)은 화상을 구현하지 않는 비표시 영역(미도시)의 최외곽 가장자리를 따라 도포된 씰 패턴(미도시)에 의해 대향 합착된다. 이러한 씰 패턴은 열경화성 수지 또는 자외선 경화성 수지로 이루어진 씰런트를 스크린 인쇄법을 통해 제 1 기판(105)의 최외곽 가장자리를 따라 도포한 상태에서 일정한 셀 갭을 유지하면서 제 2 기판(110)과 대향 합착된다.Although not shown in detail in the drawings, the first substrate 105 and the second substrate 110 are formed by a seal pattern (not shown) applied along the outermost edge of a non-display area (not shown) that does not implement an image. Are opposed to each other. The seal pattern faces the second substrate 110 while maintaining a constant cell gap while applying a sealant made of a thermosetting resin or an ultraviolet curable resin along the outermost edge of the first substrate 105 through screen printing. Are coalesced.

또한, 상기 씰 패턴의 외부로 게이트 배선과 데이터 배선(DL)에 스캔신호와 데이터 신호를 각각 인가하는 게이트 패드부(미도시)와 데이터 패드부(미도시)가 위치한다. 이러한 게이트 패드부와 데이터 패드부에는 게이트 배선과 데이터 배선(DP) 각각의 일 끝단에 위치하는 게이트 패드(미도시) 및 데이터 패드(미도시)와, 상기 게이트 패드 및 데이터 패드에 각각 연결된 게이트 패드 단자(미도시) 및 데이터 패드 단자(미도시)가 위치한다.In addition, a gate pad portion (not shown) and a data pad portion (not shown) for applying a scan signal and a data signal to the gate line and the data line DL, respectively, are located outside the seal pattern. The gate pad portion and the data pad portion may include a gate pad (not shown) and a data pad (not shown) positioned at one end of each of the gate line and the data line DP, and gate pads connected to the gate pad and the data pad, respectively. Terminals (not shown) and data pad terminals (not shown) are positioned.

이 때, 본 발명에서는 다수의 격벽(164)과 이격되고 화소 영역(P)별로 위치하는 패턴드 스페이서(150)에 있어서, 제 1 기판(105)의 연결 전극(170)과 대향하는 표면으로 엠보싱 형태로 돌출된 다수의 접촉 돌기(H)를 구성한 것을 특징으로 한다.At this time, in the present invention, in the patterned spacer 150 spaced apart from the plurality of partition walls 164 and positioned for each pixel region P, the surface of the first substrate 105 is embossed with the surface facing the connection electrode 170. It is characterized by comprising a plurality of contact protrusions (H) protruding in the form.

이러한 다수의 접촉 돌기(H)는 패턴드 스페이서(150)의 형성 공정 시, 노광 기의 광학적 회절 특성을 이용하는 것을 통해 패턴드 스페이서(150)와 일체형으로 형성하는 것이 바람직하다.In the process of forming the patterned spacer 150, the plurality of contact protrusions H may be integrally formed with the patterned spacer 150 through the use of optical diffraction characteristics of the exposure machine.

이와 같이 패턴드 스페이서(150)의 노출된 표면에 대응하여 엠보싱 형태로 돌출 구성된 다수의 접촉 돌기(H)는 제 2 전극(184)과 연결전극(170) 간의 접촉 면적을 증대시키는 기능을 한다. 즉, 종래에는 타원형으로 형성된 패턴드 스페이서(도 2의 50)에 의해 점접촉 방식으로 제 2 전극(184)과 연결전극(170)이 연결되나, 본 발명에서는 다수의 접촉 돌기(H)를 가지는 패턴드 스페이서(150)에 의해 제 2 전극(184)과 연결전극(170) 간의 접촉 횟수 및 접촉 면적을 증대시킬 수 있게 되는 바, 제 2 전극(184)과 연결전극(170) 간의 접촉 불량을 미연에 방지할 수 있는 구조적인 장점이 있다.As such, the plurality of contact protrusions H protruding in an embossed form corresponding to the exposed surface of the patterned spacer 150 may increase the contact area between the second electrode 184 and the connection electrode 170. That is, although the second electrode 184 and the connection electrode 170 are conventionally connected by the patterned spacer (50 of FIG. 2) formed in an elliptical shape in the point contact manner, in the present invention, the contact electrode H has a plurality of contact protrusions H. The patterned spacer 150 may increase the number of contacts and the contact area between the second electrode 184 and the connection electrode 170, thereby preventing contact between the second electrode 184 and the connection electrode 170. There is a structural advantage that can be prevented in advance.

이에 대해서는, 이하 첨부한 도면을 참조하여 보다 상세히 설명하도록 한다.This will be described in more detail with reference to the accompanying drawings.

도 5는 도 4의 B 부분을 확대하여 나타낸 도면이다.FIG. 5 is an enlarged view of a portion B of FIG. 4.

도시한 바와 같이, 본 발명에 따른 패턴드 스페이서(150)는 그 노출된 표면에 엠보싱 형태로 돌출된 다수의 접촉 돌기(H)가 구성된다. 이와 같이 노출된 표면에 다수의 접촉 돌기(H)를 가지는 패턴드 스페이서(150)는 1개의 접촉 돌기(H)를 가지는 서브 패턴드 스페이서(150a, 150b)가 여러개 모여 이루어진다.As shown, the patterned spacer 150 according to the present invention is composed of a plurality of contact protrusions (H) protruding in the form of embossing on the exposed surface. In the patterned spacer 150 having a plurality of contact protrusions H on the exposed surface, a plurality of subpatterned spacers 150a and 150b having one contact protrusion H are formed.

이 때, 상기 각 서브 패턴드 스페이서(150a, 150b)의 단면이 제 2 기판(110) 표면에서부터 노출된 표면으로 갈수록 폭이 점점 작아지는 테이퍼 형태를 가지며, 그 단면이 타원 형태로 설계되더라도, 각 서브 패턴드 스페이서(150a, 150b)가 여러개 모여 이루어진 패턴드 스페이서(150)는 각 서브 패턴드 스페이서(150a, 150b) 에 위치하는 접촉 돌기(H)가 여러개 분포하게 되는 바, 그 접촉 횟수 및 접촉 면적을 확대시킬 수 있는 구조적인 장점을 갖는다.At this time, the cross-section of each of the sub-patterned spacers 150a and 150b has a tapered shape in which the width becomes smaller gradually from the surface of the second substrate 110 to the exposed surface, even if the cross-section is designed in an elliptical shape. In the patterned spacer 150 formed of a plurality of subpatterned spacers 150a and 150b, a plurality of contact protrusions H located in each of the subpatterned spacers 150a and 150b are distributed. It has a structural advantage that can enlarge the area.

즉, 화소 영역(도 4의 P)별로 동일한 크기를 가지는 패턴드 스페이서(150)를 형성하는 데 있어서, 종래에는 타원형으로 화소 영역별로 하나의 접촉점을 가지는 패턴드 스페이서를 형성하였으나, 이러한 패턴드 스페이서(150)를 원형 또는 사각형의 패턴을 다중으로 연결하거나, 서로 중첩되는 형태로 설계적으로 변경하는 것을 통해 노광기의 광학적 간섭인 회절 특성을 활용하여 그 노출된 표면으로 다수의 접촉 돌기(H)를 형성할 수 있다.That is, in the formation of the patterned spacer 150 having the same size for each pixel region (P of FIG. 4), a patterned spacer having one contact point for each pixel region is conventionally formed in an elliptical shape. By connecting 150 or multiple patterns of a circular or square pattern or designing them to overlap each other, a plurality of contact protrusions H are exposed to the exposed surface by utilizing diffraction characteristics, which are optical interference of the exposure machine. Can be formed.

이 때, 상기 패턴드 스페이서(150)의 측면과 하부면을 덮는 유기 발광층(182)과 제 2 전극(184)은 증착에 의해 형성되므로, 패턴드 스페이서(150)의 노출된 하부면에 위치하는 다수의 접촉 돌기(H)의 형상과 동일한 형상을 가지며 형성될 수 밖에 없고, 그 결과 이러한 다수의 접촉 돌기(H)는 제 2 전극(184)과 연결 전극(170) 간의 접촉 횟수와 면적을 증대시키는 매개체의 역할을 하게 된다.In this case, since the organic light emitting layer 182 and the second electrode 184 covering the side surface and the lower surface of the patterned spacer 150 are formed by deposition, the organic light emitting layer 182 and the second electrode 184 are formed on the exposed lower surface of the patterned spacer 150. Inevitably, the plurality of contact protrusions H have the same shape as that of the plurality of contact protrusions H. As a result, the plurality of contact protrusions H increases the number of times and the area of contact between the second electrode 184 and the connection electrode 170. It acts as a mediator.

따라서, 본 발명에서는 패턴드 스페이서(150)의 노출된 표면으로 다수의 접촉 돌기(H)를 형성하는 것을 통해 제 2 전극(184)과 연결전극(170) 간의 접촉 횟수 및 접촉 면적을 증가시킬 수 있게 되므로 접촉 불량을 미연에 방지할 수 있게 되고, 나아가 소비 전력을 감소시킬 수 있는 효과가 있다.Therefore, in the present invention, the number of contact and the contact area between the second electrode 184 and the connection electrode 170 may be increased by forming a plurality of contact protrusions H on the exposed surface of the patterned spacer 150. As a result, contact failures can be prevented in advance, and further, power consumption can be reduced.

전술한 엠보싱 형태로 구성된 다수의 접촉 돌기를 가지는 패턴드 스페이서는 다양한 방식으로 제작하는 것이 가능한바, 일예로 3가지 방식에 대해 설명하도록 한다.The patterned spacer having a plurality of contact protrusions configured in the embossing form described above can be manufactured in various ways, and as an example, three methods will be described.

도 6a와 도 6b는 본 발명의 제 1 예에 따른 패턴드 스페이서의 형성방법을 설명하기 위한 도면이다. 보다 상세히 설명하면, 도 6a는 본 발명의 제 1 예에 따른 마스크를 나타낸 평면도이고, 도 6b는 도 6a의 마스크를 이용하여 형성된 패턴드 스페이서를 나타낸 평면도이다.6A and 6B illustrate a method of forming a patterned spacer according to a first example of the present invention. In more detail, FIG. 6A is a plan view illustrating a mask according to a first example of the present invention, and FIG. 6B is a plan view illustrating a patterned spacer formed using the mask of FIG. 6A.

도 6a와 도 6b에 도시한 바와 같이, 본 발명의 제 1 예에서는 종래의 패턴드 스페이서를 형성하기 위해 설계된 마스크와 동일한 크기로 제작된 마스크를 4분할한 상태에서 노광기의 광학적 회절 특성을 이용하여 패턴드 스페이서를 제작한 것을 특징으로 한다.6A and 6B, the first example of the present invention utilizes the optical diffraction characteristics of the exposure machine in a state in which a mask made of the same size as a mask designed to form a conventional patterned spacer is divided into four parts. A patterned spacer is produced.

보다 상세하게는, 상기 패턴드 스페이서(150)를 형성하기 위해 설계되는 면적에 있어서, 가로 방향의 길이가 제 1 길이(2d)로 설계될 경우, 제 1 길이(2d)의 절반인 제 2 길이(d)의 지름을 가지는 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)으로 분할하고, 이러한 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)을 제 1, 제 2, 제 3, 제 4 사분면(F1, F2, F3, F4)에 일대일 대응되도록 마스크(190)를 설계한다.More specifically, in the area designed to form the patterned spacer 150, when the horizontal length is designed to be the first length 2d, the second length is half of the first length 2d. (d) is divided into first, second, third, and fourth circular patterns 190a, 190b, 190c, and 190d, and the first, second, third, and fourth circular patterns 190a, The mask 190 is designed to correspond to the first, second, third, and fourth quadrants F1, F2, F3, and F4 190b, 190c, and 190d one to one.

이 때, 상기 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)은 빛을 차단하는 기능을 하는 차단부에 해당되며, 각 원형 패턴(190a, 190b, 190c, 190d) 간의 맞닿는 부분은 서로 연결되는 일체형으로 제작하는 것이 바람직하다.In this case, the first, second, third, and fourth circular patterns 190a, 190b, 190c, and 190d correspond to blocking portions that block light, and each circular pattern 190a, 190b, 190c, It is preferable that the abutting part between 190d) be manufactured in one piece connected to each other.

전술한 바와 같이, 상기 패턴드 스페이서(150)는 포지티브 특성을 가지는 감광층을 이용하여 형성하게 된다. 이러한 포지티브 타입의 감광층은 빛을 받는 부분 이 현상 시 제거되는 특성을 가지는 데, 특히 이러한 감광층은 직접적으로 노출되는 표면부의 감광층이 표면으로부터 멀리 떨어진 감광층에 비해 상대적으로 노광량을 많이 받는 특성이 있다.As described above, the patterned spacer 150 is formed using a photosensitive layer having a positive characteristic. Such a positive type photosensitive layer has a characteristic in that light-receiving parts are removed when developing. In particular, such a photosensitive layer receives a relatively high exposure dose compared to a photosensitive layer in which a surface portion directly exposed is far away from the surface. There is this.

그 결과, 빛의 입사가 시작되는 감광층의 표면에서 빛에 대한 반응이 잘 일어나게 되고, 상기 감광층의 표면으로부터 노광기와 멀리 떨어진 부분에서는 상대적으로 빛이 입사되는 광량이 부족한 현상이 발생된다. 이 때, 현상 공정을 진행하게 되면, 이러한 특성이 반영되어 그 단면은 감광층의 노출된 표면으로 갈수록 폭이 점점 작아지는 테이퍼 형태를 가지며, 그 단면은 타원 형태에 가까운 형태로 형성된다.As a result, the reaction to the light occurs well on the surface of the photosensitive layer at which light starts to be incident, and a phenomenon in which a relatively small amount of light is incident on the part far away from the surface of the photosensitive layer occurs. At this time, when the development process is carried out, such characteristics are reflected and the cross section has a tapered shape that becomes smaller in width toward the exposed surface of the photosensitive layer, and the cross section is formed in the shape of an ellipse.

이 때, 본 발명에서는 4분할로 제작된 마스크(190)의 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)의 각각에 대응하여 이러한 특성이 반영되어, 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d) 각각의 중심부로 노출된 표면에는 엠보싱 형태로 돌출된 다수의 접촉 돌기(H1, H2, H3, H4)가 형성된다.At this time, in the present invention, such characteristics are reflected corresponding to each of the first, second, third, and fourth circular patterns 190a, 190b, 190c, and 190d of the mask 190 manufactured in four divisions. On the surface exposed to the center of each of the first, second, third and fourth circular patterns 190a, 190b, 190c, and 190d, a plurality of contact protrusions H1, H2, H3, and H4 protruding in an embossed form are formed. .

이 때, 상기 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d) 간의 맞닿은 경계부와 인접한 틈새 부분(J)과, 상기 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d) 간에 서로 마주보는 마스크(190)의 중앙부(K)는 오픈된 상태, 즉 투과부가 위치하도록 설계되지만, 노광기의 광학적 회절 특성으로 인해 노광 공정시 이 부분에 대응된 감광층은 모두 제거되는 것이 아니라 일부의 두께가 남겨지는 상태로 패턴드 스페이서(150)가 형성된다.At this time, the contact portion between the first, second, third, and fourth circular patterns 190a, 190b, 190c, and 190d and the gap portion J adjacent to each other, and the first, second, third, and fourth The central portion K of the mask 190 facing each other between the circular patterns 190a, 190b, 190c, and 190d is designed to be open, i.e., a transmissive portion, but due to the optical diffraction characteristics of the exposure machine, The patterned spacers 150 are formed in such a state that all of the corresponding photosensitive layers are not removed but some thicknesses thereof are left.

따라서, 본 발명의 제 1 예에서는 패턴드 스페이서(150)가 차지하는 면적을 종래와 동일한 면적으로 유지한 상태에서 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d) 각각의 중심부에 다수의 접촉 돌기(H1, H2, H3, H4)가 설계되므로 그 만큼 접촉 횟수 및 접촉 면적을 증대시킬 수 있게 된다.Therefore, in the first example of the present invention, the first, second, third, and fourth circular patterns 190a, 190b, 190c, and 190d are maintained while the area occupied by the patterned spacer 150 is maintained in the same area as before. Since a plurality of contact protrusions H1, H2, H3, and H4 are designed at each center, the number of contact and the contact area can be increased by that amount.

도 7a와 도 7b는 본 발명의 제 2 예에 따른 패턴드 스페이서의 형성방법을 설명하기 위한 도면이다. 보다 상세히 설명하면, 도 7a는 본 발명의 제 2 예에 따른 마스크를 나타낸 평면도이고, 도 7b는 도 7a의 마스크를 이용하여 형성된 패턴드 스페이서를 나타낸 평면도이다.7A and 7B illustrate a method of forming a patterned spacer according to a second example of the present invention. In more detail, FIG. 7A is a plan view illustrating a mask according to a second example of the present invention, and FIG. 7B is a plan view illustrating a patterned spacer formed using the mask of FIG. 7A.

도 7a와 도 7b에 도시한 바와 같이, 본 발명의 제 2 예에서는 전술한 제 1 예를 다소 변형한 것으로 중복 설명은 생략하도록 한다.As shown in FIG. 7A and FIG. 7B, in the second example of the present invention, the above-described first example is slightly modified, and redundant description thereof will be omitted.

본 발명의 제 2 예에서는 패턴드 스페이서(150)를 형성하기 위해 설계되는 면적에 있어서, 가로 방향의 길이가 제 1 길이(2d)로 설계될 경우, 제 1 길이(2d)의 절반 보다 작은 제 2 길이(d')의 지름을 가지는 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)으로 분할하고, 이러한 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)의 원점이 제 1, 제 2, 제 3, 제 4 사분면(F1, F2, F3, F4) 각각의 경계부, 즉 제 1 및 제 2 사분면(F1, F2)의 경계면, 제 2 및 제 3 사분면(F2, F3)의 경계면, 제 3 및 제 4 사분면(F3, F4)의 경계면, 제 4 및 제 1 사분면(F4, F1)의 경계면에 각각 대응되도록 마스크(190)를 설계한 것을 특징으로 한다.In the second example of the present invention, in the area designed to form the patterned spacer 150, when the length in the transverse direction is designed as the first length 2d, the second smaller than half of the first length 2d The first, second, third, and fourth circular patterns 190a, 190b, 190c, and 190d having a diameter of two lengths d 'are divided into the first, second, third, and fourth circular patterns. The origin of (190a, 190b, 190c, 190d) is the boundary of each of the first, second, third, and fourth quadrants F1, F2, F3, F4, that is, the first and second quadrants F1, F2. Mask 190 so as to correspond to the interface, the boundary of the second and third quadrants F2 and F3, the boundary of the third and fourth quadrants F3 and F4, and the boundary of the fourth and first quadrants F4 and F1, respectively. ) Is designed.

따라서, 전술한 제 2 예에서는 제 1 예와 동일한 방식에 의해 제 1, 제 2, 제 3, 제 4 사분면(F1, F2, F3, F4) 각각의 경계면에 대응하여 다수의 접촉 돌기(H1, H2, H3, H4)를 가지는 패턴드 스페이서(150)를 형성할 수 있다.Therefore, in the above-described second example, the plurality of contact protrusions H1, corresponding to the interface of each of the first, second, third, and fourth quadrants F1, F2, F3, and F4 in the same manner as in the first example. Patterned spacers 150 having H2, H3, and H4 may be formed.

도 8a와 도 8b는 본 발명의 제 3 예에 따른 패턴드 스페이서의 형성방법을 설명하기 위한 도면이다. 보다 상세히 설명하면, 도 8a는 본 발명의 제 3 예에 따른 마스크를 나타낸 평면도이고, 도 8b는 도 8a의 마스크를 이용하여 형성된 패턴드 스페이서를 나타낸 평면도이다.8A and 8B illustrate a method of forming a patterned spacer according to a third example of the present invention. In more detail, FIG. 8A is a plan view illustrating a mask according to a third example of the present invention, and FIG. 8B is a plan view illustrating a patterned spacer formed using the mask of FIG. 8A.

도 8a와 도 8b에 도시한 바와 같이, 본 발명의 제 3 예에서는 전술한 제 2 예를 다소 변형한 것으로 중복 설명은 생략하도록 한다.As shown in FIGS. 8A and 8B, in the third example of the present invention, the above-described second example is slightly modified, and redundant description thereof will be omitted.

본 발명의 제 3 예에서는 패턴드 스페이서(150)를 형성하기 위해 설계되는 면적에 있어서, 가로 방향의 길이가 제 1 길이(2d)로 설계될 경우, 제 2 길이(도 7a의 d')와 동일한 제 3 길이(d')의 지름을 가지는 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)으로 분할하고, 이러한 제 1, 제 2, 제 3, 제 4 원형 패턴(190a, 190b, 190c, 190d)의 원점이 제 1, 제 2, 제 3, 제 4 사분면(F1, F2, F3, F4)의 경계부에 각각 대응되고, 상기 제 1 및 제 2 원형 패턴(190a, 190b), 제 2 및 제 3 원형 패턴(190b, 190c), 제 3 및 제 4 원형 패턴(190c, 190d), 제 4 및 제 1 원형 패턴(190d, 190a)과 각각 중첩되는 부분에 제 5, 제 6, 제 7, 제 8 원형 패턴(190e, 190f, 190g, 190h)이 위치하도록 마스크(190)를 설계한 것을 특징으로 한다.In the third example of the present invention, in the area designed to form the patterned spacer 150, when the horizontal length is designed as the first length 2d, the second length (d ′ in FIG. 7A) and The first, second, third, and fourth circular patterns 190a, 190b, 190c, and 190d having the same diameter of the third length d 'are divided into the first, second, third, and fourth portions. The origin of the circular patterns 190a, 190b, 190c, and 190d corresponds to the boundary of the first, second, third, and fourth quadrants F1, F2, F3, and F4, respectively, and the first and second circular patterns On portions overlapping the first and second circular patterns 190a and 190b, the second and third circular patterns 190b and 190c, the third and fourth circular patterns 190c and 190d, and the fourth and first circular patterns 190d and 190a, respectively. The mask 190 is designed such that the fifth, sixth, seventh, and eighth circular patterns 190e, 190f, 190g, and 190h are positioned.

즉, 본 발명의 제 3 예에서는 제 1 및 제 2 사분면(F1, F2)의 경계면, 제 2 및 제 3 사분면(F2, F3)의 경계면, 제 3 및 제 4 사분면(F3, F4)의 경계면, 제 4 및 제 1 사분면(F4, F1)의 경계면과, 제 1, 제 2, 제 3, 제 4 사분면(F1, F2, F3, F4)에 각각 되도록 제 1 내지 제 8 원형 패턴(190a, 190b, 190c, 190d, 190e, 190f, 190g, 190h)으로 이루어진 마스크(190)를 설계한 것을 특징으로 한다.That is, in the third example of the present invention, the interface between the first and second quadrants F1 and F2, the interface between the second and third quadrants F2 and F3, and the interface between the third and fourth quadrants F3 and F4 , The first to eighth circular patterns 190a, so as to correspond to the boundary surfaces of the fourth and first quadrants F4 and F1 and the first, second, third, and fourth quadrants F1, F2, F3, and F4, respectively. And a mask 190 made of 190b, 190c, 190d, 190e, 190f, 190g, and 190h.

이 때, 각각의 원형 패턴(190a, 190b, 190c, 190d, 190e, 190f, 190g, 190h) 간의 중첩부에 있어서, 마스크(190)에 설계되는 각각의 원형 패턴(190a, 190b, 190c, 190d, 190e, 190f, 190g, 190h)은 평면상 그 표면에 단차가 없는 일체형으로 제작하는 것이 바람직하다.At this time, in the overlapping portions between the respective circular patterns 190a, 190b, 190c, 190d, 190e, 190f, 190g, and 190h, the respective circular patterns 190a, 190b, 190c, 190d, 190e, 190f, 190g, and 190h) are preferably manufactured in one piece without a step on the surface thereof.

따라서, 전술한 제 3 예의 방식으로 제작된 패턴드 스페이서(150)는 제 2 예에 비해 그 표면으로 돌출된 다수의 접촉 돌기(H)는 각각의 중첩되는 영역의 중심부에 대응하여 8개가 형성되거나, 환형의 고리 형태로 연결 제작될 수 있는 바, 접촉 면적의 증가로 접촉 특성을 더 향상시킬 수 있는 구조적인 장점이 있다.Accordingly, in the patterned spacer 150 fabricated in the above-described third example, eight contact protrusions H protruding from the surface of the patterned spacer 150 are formed in correspondence to the center of each overlapping region. , Bar can be manufactured in the form of annular ring, there is a structural advantage to further improve the contact characteristics by increasing the contact area.

지금까지 설명한 제 1, 제 2, 제 3 예에서는 마스크에 설계된 패턴이 원형으로 제작된 것을 일 예로 제시하였으나, 이에 한정되는 것은 아니며 삼각형, 사각형, 오각형, 육각형, 다각형 등 다양한 구조로 설계할 수 있다. 또한, 패턴드 스페이서가 차지하는 면적을 4분할이 아닌 5, 6, 7분할 등 다양한 형태로 설계 변경할 수 있다.In the first, second, and third examples described above, the pattern designed on the mask is manufactured as an example, but the present invention is not limited thereto, and may be designed in various structures such as triangle, square, pentagon, hexagon, and polygon. . In addition, the area occupied by the patterned spacer may be changed in various forms such as 5, 6, and 7 divisions rather than 4 divisions.

따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.Therefore, it will be apparent that the present invention is not limited to the above embodiments, and various modifications and changes can be made without departing from the spirit and spirit of the present invention.

도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도.1 is a circuit diagram of a unit pixel of a conventional active matrix type organic light emitting display device.

도 2는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 단면도.Figure 2 is a schematic cross-sectional view of a conventional dual plate type organic light emitting device.

도 3은 도 2의 A 부분을 확대하여 나타낸 도면.3 is an enlarged view of a portion A of FIG. 2;

도 4는 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자를 나타낸 단면도.Figure 4 is a cross-sectional view showing an organic light emitting device of the dual plate method according to the present invention.

도 5는 도 4의 B 부분을 확대하여 나타낸 도면.5 is an enlarged view of a portion B of FIG. 4;

도 6a와 도 6b는 본 발명의 제 1 예에 따른 패턴드 스페이서의 형성방법을 설명하기 위한 도면.6A and 6B illustrate a method of forming a patterned spacer according to a first example of the present invention.

도 7a와 도 7b는 본 발명의 제 2 예에 따른 패턴드 스페이서의 형성방법을 설명하기 위한 도면.7A and 7B illustrate a method of forming a patterned spacer according to a second example of the present invention.

도 8a와 도 8b는 본 발명의 제 3 예에 따른 패턴드 스페이서의 형성방법을 설명하기 위한 도면.8A and 8B illustrate a method of forming a patterned spacer according to a third example of the present invention.

* 도면의 주요부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *

105 : 제 1 기판 110 : 제 2 기판105: first substrate 110: second substrate

145 : 게이트 절연막 150 : 패턴드 스페이서145 gate insulating film 150 patterned spacer

155 : 보호막 160 : 보조전극155: protective film 160: auxiliary electrode

162 : 버퍼패턴 164 : 격벽162: buffer pattern 164: partition wall

170 : 연결전극 180 : 제 1 전극170: connecting electrode 180: first electrode

182 : 유기 발광층 184 : 제 2 전극182: organic light emitting layer 184: second electrode

Td : 구동 트랜지스터 E : 유기발광 다이오드Td: driving transistor E: organic light emitting diode

H : 접촉 돌기H: contact projection

Claims (7)

서로 대향 합착된 제 1 기판 및 제 2 기판과;A first substrate and a second substrate bonded to each other; 상기 제 1 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;Gate wirings and data wirings defining a pixel area perpendicularly crossing the first substrate; 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하는 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터와;A switching transistor positioned at an intersection of the gate wiring and the data wiring, and a driving transistor connected to the switching transistor; 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극과;A connection electrode connected to the drain electrode of the driving transistor; 상기 제 2 기판의 하부 전면으로 구성된 제 1 전극과;A first electrode configured as a lower front surface of the second substrate; 상기 제 1 전극의 하부로 상기 화소 영역 간의 경계부를 덮는 버퍼패턴과;A buffer pattern covering a boundary between the pixel areas under the first electrode; 상기 버퍼패턴과 대응된 하부로 그 단면이 역테이퍼 구조를 가지는 격벽과;A partition wall having a reverse taper structure in a lower portion corresponding to the buffer pattern; 상기 화소 영역 별로 상기 격벽과 이격된 일 측으로, 상기 제 2 기판을 향하는 방향으로 그 표면에 다수의 접촉 돌기를 가지는 패턴드 스페이서와;A patterned spacer having a plurality of contact protrusions on one surface of the pixel area, one side spaced apart from the partition wall, in a direction toward the second substrate; 상기 격벽과 패턴드 스페이서의 하부와 측면을 덮으며, 상기 화소 영역 별로 상기 제 1 전극과 접촉된 유기 발광층과;An organic emission layer covering lower and side surfaces of the barrier ribs and the patterned spacers and contacting the first electrode for each pixel area; 상기 유기 발광층의 하부에 위치하고, 상기 화소 영역 별로 연장하여 일 측은 상기 유기 발광층과 접촉되고, 타 측은 상기 제 1 전극과 연결된 제 2 전극A second electrode disposed under the organic light emitting layer and extending for each pixel region, one side of which is in contact with the organic light emitting layer, and the other side of which is connected to the first electrode 을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.Dual plate type organic light emitting device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 패턴드 스페이서는 다수의 서브 패턴드 스페이서가 모여 이루어지며, 상기 다수의 서브 패턴드 스페이서에 일대일 대응하여 상기 다수의 접촉 돌기가 구성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.The patterned spacer is formed of a plurality of sub-patterned spacers, the plurality of sub-patterned spacers, characterized in that the plurality of contact projections are configured to correspond one to one. 제 1 항에 있어서,The method of claim 1, 상기 다수의 접촉 돌기는 상기 유기 발광층 및 제 2 전극과 연결전극이 맞닿는 부분에 대응하여 돌출된 형태로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.The plurality of contact protrusions are formed in a protruding form corresponding to a portion where the organic light emitting layer and the second electrode and the connection electrode abuts. 제 1 항에 있어서,The method of claim 1, 상기 다수의 접촉 돌기는 노광기의 광학적 회절특성을 이용하여, 상기 패턴드 스페이서와 일체형으로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.And the plurality of contact protrusions are formed integrally with the patterned spacer using the optical diffraction characteristic of the exposure machine. 제 2 항에 있어서,The method of claim 2, 상기 패턴드 스페이서는 상기 다수의 서브 패턴드 스페이서에 각각 대응된 다수의 패턴이 설계된 마스크를 통해 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.The patterned spacer is an organic light emitting device of a dual plate type, characterized in that formed through a mask designed a plurality of patterns corresponding to each of the plurality of sub-patterned spacers. 제 5 항에 있어서,The method of claim 5, 상기 다수의 패턴은 원형, 삼각형, 사각형, 오각형 및 육각형을 포함하는 다각형 구조 중 선택된 어느 하나인 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.The plurality of patterns is any one selected from a polygonal structure including a circle, a triangle, a quadrilateral, a pentagon and a hexagon. 제 5 항에 있어서,The method of claim 5, 상기 다수의 패턴 간의 맞닿는 경계부와 인접한 틈새 부분과, 상기 다수의 패턴 간의 마주보는 중앙부는 투과부가 위치하도록 설계된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.A dual plate type organic light emitting device according to claim 1, wherein the gap between the contact portion and the adjacent portion between the plurality of patterns and the center portion facing each other between the plurality of patterns are designed to have a transmissive portion.
KR1020080102310A 2008-10-20 2008-10-20 Dual plate type organic electro-luminescent device and method for fabricating thereof KR20100043322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080102310A KR20100043322A (en) 2008-10-20 2008-10-20 Dual plate type organic electro-luminescent device and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102310A KR20100043322A (en) 2008-10-20 2008-10-20 Dual plate type organic electro-luminescent device and method for fabricating thereof

Publications (1)

Publication Number Publication Date
KR20100043322A true KR20100043322A (en) 2010-04-29

Family

ID=42218308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102310A KR20100043322A (en) 2008-10-20 2008-10-20 Dual plate type organic electro-luminescent device and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR20100043322A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470313A (en) * 2014-08-12 2016-04-06 北京纳米能源与系统研究所 Back-gate field effect transistor based on contact electrification

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470313A (en) * 2014-08-12 2016-04-06 北京纳米能源与系统研究所 Back-gate field effect transistor based on contact electrification

Similar Documents

Publication Publication Date Title
KR100678858B1 (en) Organic Electro Luminescence Device and the fabrication method thereof
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US7791267B2 (en) Organic light emitting display and method of fabricating the same
US7893610B2 (en) Tandem organic electroluminescent device
TW202327085A (en) Display device
CN109428004B (en) Electroluminescent display device
US7321134B2 (en) Organic electroluminescent display device and method for fabricating the same
KR20040046173A (en) The organic electro-luminescence device and method for fabricating of the same
KR20150005264A (en) Organic light emitting display device and method of manufacturing the same
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
KR20100034436A (en) Organic electro-luminescent device and the method for fabricating thereof
KR20080085583A (en) Organic light emitting display device and method for fabricating the same
JP2023156384A (en) display device
US20220069038A1 (en) Light emitting display apparatus
KR20100137272A (en) Organic light emitting display device and method for fabricating the same
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20180077856A (en) Electroluminescent Display Device
KR20100071704A (en) Dual plate type organic electro-luminescent device and the method for fabricating thereof
WO2014205982A1 (en) Display panel
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
JP2019197621A (en) Display device
KR20070062647A (en) Organic electro-luminescence display device and method for fabricating of the same
KR20100043322A (en) Dual plate type organic electro-luminescent device and method for fabricating thereof
KR20140079017A (en) Organic Light Emitting Display Device and Method for Manufacturing The Same
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid