KR20100039978A - 나노 소자의 형성방법 - Google Patents

나노 소자의 형성방법 Download PDF

Info

Publication number
KR20100039978A
KR20100039978A KR1020080098992A KR20080098992A KR20100039978A KR 20100039978 A KR20100039978 A KR 20100039978A KR 1020080098992 A KR1020080098992 A KR 1020080098992A KR 20080098992 A KR20080098992 A KR 20080098992A KR 20100039978 A KR20100039978 A KR 20100039978A
Authority
KR
South Korea
Prior art keywords
forming
self
layer
carbon
material layer
Prior art date
Application number
KR1020080098992A
Other languages
English (en)
Other versions
KR101062416B1 (ko
Inventor
노용한
김경섭
정석원
김형진
박성하
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020080098992A priority Critical patent/KR101062416B1/ko
Priority to US12/330,898 priority patent/US7977177B2/en
Publication of KR20100039978A publication Critical patent/KR20100039978A/ko
Application granted granted Critical
Publication of KR101062416B1 publication Critical patent/KR101062416B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 나노 소자의 형성방법에 관한 것으로, 적어도 하나의 층으로 된 기판 상에 나노 스케일의 자기조립 물질층을 형성하는 단계, 상기 자기조립 물질층 상에 마스크층을 형성하는 단계, 상기 마스크층을 마스크로 하여 상기 기판 상에 표면처리 공정을 수행하는 단계 및 상기 자기조립 물질층을 제거하는 단계를 포함하는 구성을 마련한다.
상기와 같은 나노 소자의 형성방법에 의해, 광원을 이용하지 않고 나노 스케일로 기판을 패터닝하고, 이온주입 공정 및 식각 공정을 수행하여 나노 소자를 제조할 수 있다.
자기조립, 나노구조체, 마스크, 식각, 이온 주입

Description

나노 소자의 형성방법 {Methods for forming nano devices using nanostructures having self assembly characteristics}
본 발명은 나노 소자의 형성방법에 관한 것으로, 특히 자기조립 특성을 갖는 나노구조체를 이용하여 나노 소자를 제조할 수 있는 나노 소자의 형성방법에 관한 것이다.
일반적으로 반도체 장치가 소형화 및 다 기능화되어감에 따라 반도체 소자의 디자인 룰이 줄어들고 있다. 그러나, 종래의 방법으로 반도체 소자의 성능을 개선하면서 소형화하는 것은 한계가 있다. 따라서, 반도체 소자를 소형화하면서 빠른 응답속도, 컴팩트한 크기 및 대용량의 정보를 처리하기 위해 반도체 소자에 나노기술이 적용되고 있다. 이러한, 나노기술(nano technology)은 10억분의 1 수준의 정밀도를 요구하는 원자나 분자 정도의 작은 크기 단위에서 물질을 합성, 조립, 제어, 측정 또는 그 성질을 규명하는 기술을 의미한다.
상기와 같은 나노기술을 반도체 소자의 제조에 응용한 기술의 일례가 [하기문헌 1]에 개시되어 있다. [하기문헌 1]에 개시된 기술은 액정 디스플레이 및/또는 나노인쇄 템플릿으로 이용되는 나노 스케일의 기울어진 구조물을 형성하는 방법을 제공한다. 특히, [하기문헌 1]에 개시된 발명의 반도체 웨이퍼 기판은 적어도 하나의 물질층으로 준비된다. 상기 기판 상에 포토레지스트가 형성되어 노출 및 현상공정을 거친다. 웨이퍼에 상대적으로 큰 각으로 기울어진 구조물 방향으로 비등방성 이온 에칭 공정이 수행되어 비보호 물질층을 제거한다. 잔류한 포토레지스트 캡은 적어도 하나의 물질층 영역을 차단하고, 이온 에칭 공정이 수행됨에 따라 물질층의 보호영역은 기울어져 나타난다.
그러나, 상기 [하기문헌 1]에 개시된 기술은 노광 공정으로부터 포토레지스트에 패턴을 형성시킨다. 따라서, 상기 노광 공정에 이용된 광원의 파장 한계로 인하여 반도체 소자의 최소 배선폭(featuresize)을 줄이는데에는 한계가 있을 수 있다. 이러한 문제점을 해결하기 위한 차세대 노광기술로서 Deep UV(ultraviolet), X-선 또는 E-빔 등의 단파장을 이용한 기술들 및 포토레지스트가 아닌 다른 고분자 물질을 이용한 패터닝 방법들이 연구되고 있다.
이와 같이 광원을 이용하여 나노미터 규격의 패터닝을 하는 기술의 일례가 [하기문헌 2] 및 [하기문헌 3]에 개시되어 있다. [하기문헌 2] 및 [하기문헌 3]에 개시된 기술은 알루미늄을 산화시킴으로써 산화피막 알루미늄 옥사이드(Anodized Aluminum Oxide: AAO)를 형성하고, 이를 마스크로 하여 나노미터 규격의 패턴을 식각하거나 광원을 사용하지 않더라도 전자빔과 같은 외부 에너지를 가함으로써 나노미터 패터닝을 하는 방법이다.
또한, 상기와 같은 문제점을 해결하기 위해 DNA 분자와 같이 자기조립 특성을 갖는 물질을 이용하여 나노구조물을 형성하는 기술들 또한 연구되고 있는 실정 이다. 이러한 특성을 이용한 기술의 일례가 [하기문헌 4] 내지 [하기문헌 6]에 개시되어 있다. [하기문헌 4] 내지 [하기문헌 6]에는 자기조립 특성을 활용하여 DNA의 염기서열을 조작하고, 이를 이용하여 DNA 나노구조물을 설계하는 기술이 개시되어 있다.
한편, DNA 분자를 이용하여 나노소자를 제작하기 위해서 나노선 또는 나노전극을 제작하는 기술이 필요한데, 이와 같은 기술은 [하기문헌 7] 및 [하기문헌 8]에 개시되어 있다. [하기문헌 7] 및 [하기문헌 8]은 DNA 분자를 기반으로 하여 금속 입자 및 이온의 치환에 관한 연구에 관한 것이다. 따라서, DNA 분자 골격의 음전하와 극성이 다른 양 이온의 치환을 통하여 나노미터 규격의 DNA 기반 나노선 또는 나노미터 간격을 갖는 나노전극을 형성할 수 있다.
이에 더하여, [하기문헌 9] 내지 [하기문헌 11]에는 나노선을 제작하는 기술 외에 2차원 및 3차원에서 나노구조물을 제조하는 기술이 개시되어 있고, [하기문헌 12]에는 나노미터 규격을 갖는 3차원 구조의 DNA 나노구조체를 이용하여 박막을 증착하고 나노 구조물을 형성하는 연구가 개시되어 있다. 또한, [하기문헌 13]에는 자기조립 특성을 갖는 DNA 분자의 염기서열을 조작함으로써 원하는 형태의 구조물을 제작하고, 박막을 증착한 후에 기판 상의 원하는 위치에 전사함으로써 나노 구조물을 제작하는 기술이 개시되어 있다.
[문헌 1] 미국 등록특허공보 6897158 (2005.05.24 등록)
[문헌 2] 미국 등록특허공보 6664123 (2003.12.16 등록)
[문헌 3] 미국 등록특허공보 6709929 (2004.03.24 등록)
[문헌 4] 미국 등록특허공보 6255469 (2001.07.03 등록)
[문헌 5] 미국 공개특허공보 2007/0117109 (2007.05.24 공개)
[문헌 6] 미국 공개특허공보 2005/0244865 (2005.11.03 등록)
[문헌 7] 미국등록특허공보 6946675 (2005.09.20 등록)
[문헌 8] Science, Kinneret Keren et al., "Sequence-Specific Molecular Lithography on Single DNA Molecules", p. 72, 2002
[문헌 9] Science, Hao Yan, Sung Ha Park, Gleb Finkelstein, John H. Rief, Thomas H. Labean "DNA-templated self-assembly of protein array and highly conductive nanowires", p. 1882, 2003
[문헌 10] Nature, Willian M. Shin, Joel D. Quispe and Gerald F. Joyce, "A 1.7-kilobase single-stranded DNA that folds into a nanoscale octahedron", 619, 2004
[문헌 11] Nature, Paul W. K. Rothemund, "Folding DNA to create nanoscale shapes and patterns", p. 297, 2006
[문헌 12] Small, Hecor A. Becerrile and Adam T. Woolley, "DNA shadow nanolithgoraphy" p. 1534, 2007
[문헌 13] ngew. Chem., Z. Deng and C. Mao, "Molecular lithography with DNA nanostructures"
그러나, 상기 문헌 1에 개시된 기술에 있어서는 종래에 이용되는 광원의 파장 한계로 인하여 나노미터 규격의 노광이 어려워 소자 제조 공정의 디자인 룰을 줄이는 것에 제한이 있다는 문제가 있었다.
또한, 상기 문헌 2 및 문헌 3에 개시된 기술에 있어서는 광원 또는 전자빔을 이용하여 마스크를 패터닝함으로 소자의 제조공정이 복잡하여 소자의 제조단가가 높다는 문제도 있었다.
또한, 상기 문헌 12 및 문헌 13에 개시된 기술에 있어서는 나노구조물의 형태 및 위치를 제어하는 것이 어렵고, 나노 소자의 제조공정이 복잡해진다는 문제도 있었다.
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위해 이루어진 것으로서, 광원을 이용하지 않고 마스크층을 형성하고, 이를 이용하여 기판을 패터닝하더라도 나노 스케일의 정밀도를 제어할 수 있는 나노 소자의 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 기판 상에 노광 공정을 적용하지 않고도 나노 스케일에서 이온주입 공정 또는 식각 공정을 수행할 수 있는 나노 소자의 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은 소자의 제조공정을 줄여 제조단가를 낮추고, 소자의 집적도 및 제조 수율을 향상시킬 수 있다는 나노 소자의 형성방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 나노 소자의 형성방법은 적어도 하나의 층으로 된 기판 상에 나노 스케일의 자기조립 물질층을 형성하는 단계, 상기 자기조립 물질층 상에 마스크층을 형성하는 단계, 상기 마스크층을 마스크로 하여 상기 기판 상에 표면처리 공정을 수행하는 단계 및 상기 자기조립 물질층을 제거하는 단계를 포함하는 것을 특징으로 한다.
또, 본 발명에 따른 나노 소자의 형성방법에서 상기 표면처리 공정은 식각 공정 또는 이온 주입 공정인 것을 특징으로 한다.
또, 본 발명에 따른 나노 소자의 형성방법에서 상기 마스크층은 금(Au), 은(Ag), 실리콘(Si), 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 철(Fe), 카드뮴 셀레나이드(CdSe), 탄소나노튜브(CNT), 버키볼(buckyball) 및 그리핀(Graphine) 중에서 선택된 어느 하나의 물질을 포함하는 것을 특징으로 한다.
또, 본 발명에 따른 나노 소자의 형성방법에서 상기 자기조립 물질층은 DNA 분자, 단백질, 합성고분자 및 탄소 기반 물질 중에서 선택된 어느 하나의 물질을 포함하는 것을 특징으로 한다.
또, 본 발명에 따른 나노 소자의 형성방법에서 상기 탄소 기반 물질은 탄소나노튜브(CNT), 버키볼(buckyball) 및 그리핀(Graphine) 중에서 선택된 어느 하나 의 물질을 포함하는 것을 특징으로 한다.
또, 본 발명에 따른 나노 소자의 형성방법에서 상기 DNA 분자 및 상기 단백질의 각각은 열처리 공정 또는 산성용액으로 제거되고, 상기 합성 고분자는 열처리 공정 또는 화학제를 이용하여 제거되며, 상기 탄소 기반 물질은 탄소계열의 물질을 선택적으로 제거하는 화학제로 제거하는 것을 특징으로 한다.
또, 본 발명에 따른 나노 소자의 형성방법은 활성 영역을 갖는 기판 상에 절연막을 형성하는 단계, 상기 절연막 상에 도전막을 형성하는 단계, 상기 도전막 상에 자기조립 물질층을 형성하는 단계, 상기 자기조립 물질층을 식각 마스크로 상기 도전막 및 상기 절연막을 차례로 패터닝하여 도전막 패턴 및 절연막 패턴을 형성하는 단계 및 상기 자기조립 물질층을 이온 주입 마스크로 상기 기판에 이온 주입영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
또, 본 발명에 따른 나노 소자의 형성방법은 상기 이온 주입영역을 형성한 후에 상기 자기조립 물질층을 제거하는 단계 및 상기 도전막 패턴 및 상기 절연막 패턴의 측벽에 스페이서막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 나노 소자의 형성방법에 의하면, 자기조립 특성을 갖는 나노구조체를 이용함으로써 광원을 이용하지 않고도 나노 스케일로 기판을 패터닝할 수 있다는 효과가 얻어진다.
또, 본 발명에 따른 나노 소자의 형성방법에 의하면, 기판 상에 나노구조체 를 이용한 마스크층을 형성함으로써 노광 공정을 적용하지 않고도 나노 스케일에서 이온주입 공정 및 식각 공정을 수행할 수 있다는 효과가 얻어진다.
또, 본 발명에 따른 나노 소자의 형성방법에 의하면, 소자의 제조공정을 줄여 제조단가를 낮추고, 소자의 집적도를 향상시킬 수 있다는 효과가 얻어진다.
또, 본 발명에 따른 나노 소자의 형성방법에 의하면, 자기조립 특성을 갖는 나노구조체를 이용하여 나노 소자를 제조함으로써 상기 소자 제조의 수율을 향상시킬 수 있다는 효과가 얻어진다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면에 의해 더욱 명확하게 될 것이다.
이하, 본 발명의 구성을 도면에 따라서 상세하게 설명한다. 이에 앞서, 자기조립 특성을 갖는 DNA 분자를 일례로 마스크층과 결합할 수 있는 나노구조체의 형성방법을 설명하기로 한다.
도 1은 본 발명의 일실시 예에 따른 DNA 분자의 염기들 간의 상보적 결합 특성을 이용한 나노구조체의 형성방법을 도시한 도면이고, 도 2a 내지 도 2c는 도 1의 방법에 의하여 형성된 DNA 나노구조체의 AFM 사진들이다.
도 1에서 도시한 바와 같이, 나노미터 크기의 DNA(deoxyribonucleoic acid) 분자는 네 가지의 서로 다른 염기들을 갖는다. 상기 염기들은 아데닌(adenine: A), 티민(thymine: T) 구아닌(guanine: G) 및 시토신(cytosine: C)으로 구성된다. 이 경우, 지시번호 11에 표시된 바와 같이 아데닌(A)과 티민(T)은 수소 이중결합에 의하여 결합하고, 지시번호 13에 표시된 바와 같이 구아닌(G)과 시토신(C)은 수소 삼중결합에 의하여 결합한다. 따라서, DNA 분자는 아데닌(A)과 티민(T) 및 구아닌(G)과 시토신(C)의 상보적인 결합에 의하여 복제된다. 결과적으로, 이러한 DNA 분자의 특성을 이용하여 염기서열을 조작한 DNA 가닥을 붙이면 자기조립 특성에 의하여 DNA 분자를 화살표(15) 방향으로 복제시킬 수 있다.
도 2a 내지 도 2c에서 도시한 바와 같이, DNA 분자의 자기조립 특성을 이용한 다양한 나노구조체가 형성될 수 있다. 이러한 기술은 구체적으로 Erez Braun 등에 의하여 개시된 미국등록특허 6,946,675(MICROELECTRONIC COMPONENTS AND ELECTRONIC NETWORKS COMPRISING DNA, 2005.09.20 등록), , Nadrian Seeman 등에 의하여 개시된 미국등록특허 6,255,469(PERIODIC TWO AND THREE DIMENSIONAL NUCLEIC ACID STRUCTURES, 2001.06.03 등록) 및 Paul W.K. Rothemund에 의하여 개시된 미국공개특허 US2007/0117109(NANOSTRUCTURES, METHODS OF MAKING AND USING THE SAME, 2007.05.24 공개) 등에 나타나 있어 그 구체적인 설명은 생략하기로 한다.
다음으로, 본 발명의 일실시 예로써 자기조립 특성을 갖는 나노구조체를 이용한 나노 소자의 식각 공정에 대하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 일실시 예에 따른 나노구조체를 이용한 식각공정을 보여주는 도면들이고, 도 4는 본 발명의 일실시 예들에 따른 DNA 나노구조 체 상에 형성된 나노선의 AFM 사진이다.
도 3a에서 도시한 바와 같이, 본 발명의 제1실시 예에 따른 나노 소자의 형성방법은 적어도 하나의 층으로 된 기판(21) 상에 나노 스케일의 자기조립 물질층(23)을 형성하는 것을 포함한다. 상술한 바와 같이, 상기 자기조립 물질층(23)은 네 가지 서로 다른 염기들이 상보적으로 결합하는 특성을 이용한 DNA 분자로 형성될 수 있다. 다시 말해, 상기 자기조립 물질층(23)은 자기조립 특성을 이용하여 기판(21) 상에서 나노 스케일로 패턴화될 수 있다.
또한, 상기 자기조립 물질층(23)은 단백질, 합성 고분자 및 탄소 기반 물질 중에서 선택된 어느 하나의 물질로 형성될 수 있다. 이 경우, 상기 단백질은 절연 입자를 포획하고 있는 아포페리틴(apoferritin)과 같은 기능성 단백질을 포함한다. 또한, 탄소 기반 물질은 탄소나노튜브(Carbon Nano Tube: CNT), 버키볼(buckyball) 및 그리핀(Graphine) 중에서 선택된 어느 하나 물질일 수 있다.
상기 단백질, 합성 고분자 및 탄소 기반 물질의 각각은 상보적으로 결합하여 형성된 DNA 분자와는 다른 방식으로 나노패턴화된다. 좀 더 자세하게 설명하면, 단백질, 합성 고분자 및 탄소 기반 물질의 각각은 특정한 성장 조건과 환경에서 특정 형태에 따라 나노 스케일로 패턴화될 수 있다. 예를 들어, 상기 합성 고분자 중의 하나이고, 서로 다른 두 종류 이상의 고분자 사슬이 화학결합을 통해 강제로 연결된 블록 공중합체(block copolymers)는 기판 상에 증착된 후에 열처리 공정 및 인가된 전기장의 특성에 따라 나노 홀이나 나노 선과 같이 원하는 형태로 나노 패터닝될 수 있다.
도 3b 및 도 4에서 도시한 바와 같이, 상기 자기조립 물질층(23) 상에 나노입자들로 이루어진 마스크층(25)이 형성된다. 상기 마스크층(25)은 표면을 기능화하여 상기 자기조립 물질층(23)에 부착된다. 상기 DNA 분자로 형성된 자기조립 물질층(23)을 일례로 좀 더 자세하게 설명하면, 상기 DNA 분자로 형성된 자기조립 물질층(23)의 당-인산 골격(backbone)은 공지된 바와 같이 전기적으로 음성(-)을 띄게 된다. 이에 따라, 상기 마스크층(25)을 구성하는 나노입자들 각각의 표면에 전기적으로 양성(+)을 띄는 유기물 단일막(monolayer)이 화학적 방법으로 형성된다. 따라서, 상기 마스크층(25)은 화학적 개질을 통해 전기적으로 양성(+)을 띄게 된다. 상기와 같은 방법으로 마스크층(25)의 표면 전하량을 조절할 수 있고, 상기 마스크층(25)은 전기적 인력에 의하여 나노 스케일로 패터닝된 자기조립 물질층(23)에 결합될 수 있다. 그러나, 상기 마스크층(25)을 구성하는 나노입자들 각각의 표면을 화학적으로 개질하는 방법은 다양하게 존재하고, 마스크층(25)을 구성하는 물질의 종류에 따라 달라질 수 있다.
도 4에는 기판 상에 형성된 DNA 나노구조체에 화학적으로 개질되어 부착된 금(Au) 나노선을 보여주는 원자주사현미경(Atomic Force Microscopy: AFM) 사진이 도시되어 있다. 따라서, 상기 마스크층(25)은 반도체 물질, 절연물질 또는 자성체 물질의 나노입자들로 형성되어 DNA 나노구조체에 부착될 수 있다. 상기 마스크층(25)은 금(Au), 은(Ag), 실리콘(Si), 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 철(Fe), 카드뮴 셀레나이드(CdSe), 탄소나노튜브(CNT), 버키 볼(buckyball) 및 그리핀(Graphine) 중에서 선택된 어느 하나의 물질로 형성될 수 있다.
한편, 상기 자기조립 물질층(23)이 단백질로 형성된 경우에는 예를 들어 구형의 단백질 내부에 나노입자들의 포획이 가능한 공간이 존재하고, 열처리 및 다양한 조건에 따라 공간을 개폐할 수 있다. 따라서, 상기 자기조립 물질층(23)은 마스크층(25)을 구성하는 나노입자들을 공간 내에 포획할 수 있다. 또한, 상기 마스크층(25)이 합성 고분자 또는 탄소나노튜브를 포함하는 탄소 기반 물질로 형성된 경우에, 상기 마스크층(25)을 구성하는 나노입자들은 화학적 개질을 통하여 전기적 인력에 의해 자기조립 물질층(23)에 부착될 수 있다. 따라서, 상기 마스크층(25)은 노광 공정을 이용하지 않고 자기조립 물질층(23)의 자기조립 특성으로부터 나노 스케일의 패턴으로 형성된다.
도 3c 및 도 3d에서 도시한 바와 같이, 상기 마스크층(25)을 갖는 기판(21) 상에 습식 또는 건식 식각과 같은 식각 공정이 수행된다. 따라서, 상기 마스크층(25)은 마스크 또는 식각 저지층으로서의 역할을 수행한다. 다음으로, 상기 자기조립 물질층(23) 및 마스크층(25)을 제거한다. 상기 자기조립 물질층(23) 및 마스크층(25)은 동시에 또는 각각이 선택적으로 제거될 수 있다. 이 경우, 상기 마스크층(25)은 본 발명의 기술이 속하는 분야의 통상의 지식을 가진자(이하 '당업자'라함.)에게 잘 알려진 기술을 통하여 제거될 수 있다.
한편, 상기 자기조립 물질층(23)이 DNA 나노구조체 또는 단백질로 형성된 경우에, 상기 자기조립 물질층(23)은 90℃ 내지 200℃의 온도범위에서 수행되는 열처 리 공정 또는 산성용액으로 제거될 수 있다. 또한, 상기 자기조립 물질층(23)이 합성 고분자로 형성된 경우에는 열처리 공정 또는 화학제를 이용하여 제거될 수 있다. 상기 자기조립 물질층(23)이 탄소나노튜브를 포함하는 탄소 기반 물질로 형성된 경우에는 탄소계열의 물질을 선택적으로 제거하는 화학제로 제거될 수 있다.
다음으로, 본 발명의 다른 실시 예에 따른 나노 소자의 이온주입 공정에 대하여 설명하기로 한다. 도 5a 내지 도 5c는 본 발명의 다른 실시 예에 따른 나노구조체를 이용한 이온주입 공정을 보여주는 도면들이다.
도 5a 내지 도 5c에서 도시한 바와 같이, 적어도 하나의 층으로 된 기판(31) 상에 차례로 나노 스케일의 자기조립 물질층(33) 및 마스크층(35)이 형성된다. 상기 마스크층(35)을 마스크로 기판(31)의 전 면에 당업자에게 잘 알려진 이온 주입 공정을 수행하여 이온 주입층(37)을 형성한다. 상기 자기조립 물질층(33) 및 마스크층(35)을 형성하는 물질은 상술한 바와 같으므로 그 자세한 설명을 생략한다.
결과적으로, 본 발명의 실시 예들에 따른 나노 스케일의 마스크층은 식각 공정 또는 이온 주입 공정과 같은 표면처리 공정에서 마스크 또는 식각 저지층의 역할을 수행할 수 있다.
다음으로, 본 발명의 또 다른 실시 예에 따른 나노구조체를 이용한 트렌지스터의 형성방법을 설명하기로 한다. 그러나, 본 발명은 일예로써 반도체 나노 소자의 형성방법을 설명하지만 이에 한정되지 않고 자기조립 특성을 갖는 나노구조체를 이용한 나노 소자를 제작하는 데 폭넓게 응용될 수 있다. 도 6a 내지 도 6e는 본 발명의 또 다른 실시 예에 따른 나노구조체를 이용한 트렌지스터의 형성방법을 보 여주는 도면들이다.
도 6a 내지 도 6e에서 도시한 바와 같이, 본 발명의 실시 예에 따른 트렌지스터(60)를 형성하기 위하여 활성 영역을 갖는 기판(61) 상에 절연막(63a) 및 도전막(65a)을 차례로 형성한다. 상기 도전막(65a)은 폴리실리콘 또는 금속 물질로 형성될 수 있다. 상기 도전막(65a) 상에 DNA 분자, 단백질, 합성고분자 및 탄소 기반 물질 중에서 선택된 어느 하나의 물질로 형성된 자기조립 물질층(67)을 형성한다. 상기 자기조립 물질층(67)을 식각 마스크로하여 도전막(65a) 및 절연막(63a)을 차례로 패터닝함으로써 도전막 패턴(65) 및 절연막 패턴(63)을 형성한다. 상기 자기조립 물질층(67)을 이온 주입 마스크로하여 상기 기판(61)에 이온 주입영역(69)을 형성한다. 상기 이온 주입영역(69)을 형성한 후에 자기조립 물질층(67)을 제거한다.
상기 자기조립 물질층(67)이 DNA 나노구조체 또는 단백질로 형성된 경우에, 상기 자기조립 물질층(67)은 90℃ 내지 200℃의 온도범위에서 수행되는 열처리 공정 또는 산성용액으로 제거될 수 있다. 또한, 상기 자기조립 물질층(67)이 합성 고분자로 형성된 경우에는 열처리 공정 또는 화학제를 이용하여 제거될 수 있다. 상기 자기조립 물질층(67)은 탄소나노튜브를 포함하는 탄소 기반 물질로 형성된 경우에는 탄소계열의 물질을 선택적으로 제거하는 화학제로 제거될 수 있다.
상기 도전막 패턴(65) 및 절연막 패턴(63)의 측벽에 스페이서막(71)을 형성한다. 따라서, 상기 자기조립 물질층(67)을 이용하여 나노 규격의 트렌지스터(60)를 제조할 수 있다. 또한, 본 발명에 따른 자기조립 물질층(67)은 나노 크기의 비 트라인 또는 금속배선과 같이 층간 절연막 상에 배선을 제조하는데 이용될 수 있고, 나노 크기의 핀형 전계효과 트렌지스터(FinFET) 또는 상변화 메모리(PRAM) 소자의 셀 패터닝에도 이용될 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시 예들에서는 반도체 소자의 제조를 일예로 하여 구체적으로 설명하였지만, 본 발명은 상기 실시 예들에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 자기조립 특성을 갖는 나노구조체를 이용한 나노 소자의 제조와 같이 여러 가지로 변경 가능한 것은 물론이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
본 발명은 나노 소자의 형성방법에 관한 것이다. 일예로, 상기 나노 소자의 형성방법은 광결정 소자, 자기소자, 정보기록매체, 태양전지 또는 나노미터 규격의 나노 트렌지스터를 포함하는 반도체 소자에 응용될 수 있다. 또한, 본 발명에 따른 자기조립 특성을 갖는 나노구조체는 나노 엑추에이터 및 나노 로봇과 같은 나노 소자를 제작하는 공정 등에도 다양하게 응용될 수 있다.
도 1은 본 발명의 일실시 예에 따른 DNA 분자의 염기들 간의 상보적 결합 특성을 이용한 나노구조체의 형성방법을 도시한 도면.
도 2a 내지 도 2c는 도 1의 방법에 의하여 형성된 DNA 나노구조체의 AFM 사진들.
도 3a 내지 도 3d는 본 발명의 일실시 예에 따른 나노구조체를 이용한 식각공정을 보여주는 도면들.
도 4는 본 발명의 일실시 예들에 따른 DNA 나노구조체 상에 형성된 나노선의 AFM 사진.
도 5a 내지 도 5c는 본 발명의 다른 실시 예에 따른 나노구조체를 이용한 이온주입 공정을 보여주는 도면들.
도 6a 내지 도 6e는 본 발명의 또 다른 실시 예에 따른 나노구조체를 이용한 트렌지스터의 형성방법을 보여주는 도면들.

Claims (10)

  1. 적어도 하나의 층으로 된 기판 상에 나노 스케일의 자기조립 물질층을 형성하는 단계;
    상기 자기조립 물질층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 마스크로 하여 상기 기판 상에 표면처리 공정을 수행하는 단계; 및
    상기 자기조립 물질층을 제거하는 단계를 포함하는 것을 특징으로 하는 나노 소자의 형성방법.
  2. 제 1 항에 있어서, 상기 표면처리 공정은
    식각 공정 또는 이온 주입 공정인 것을 특징으로 하는 나노 소자의 형성방법.
  3. 제 1 항에 있어서, 상기 마스크층은
    금(Au), 은(Ag), 실리콘(Si), 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 철(Fe), 카드뮴 셀레나이드(CdSe), 탄소나노튜브(CNT), 버키볼(buckyball) 및 그리핀(Graphine) 중에서 선택된 어느 하나의 물질을 포함하는 것을 특징으로 하는 나노 소자의 형성방법.
  4. 제 1 항에 있어서,
    상기 자기조립 물질층은 DNA 분자, 단백질, 합성고분자 및 탄소 기반 물질 중에서 선택된 어느 하나의 물질을 포함하는 것을 특징으로 하는 나노 소자의 형성방법.
  5. 제 4 항에 있어서, 상기 탄소 기반 물질은
    탄소나노튜브(CNT), 버키볼(buckyball) 및 그리핀(Graphine) 중에서 선택된 어느 하나의 물질을 포함하는 것을 특징으로 하는 나노 소자의 형성방법.
  6. 제 4 항에 있어서,
    상기 DNA 분자 및 상기 단백질의 각각은 열처리 공정 또는 산성용액으로 제거되고, 상기 합성 고분자는 열처리 공정 또는 화학제를 이용하여 제거되며, 상기 탄소 기반 물질은 탄소계열의 물질을 선택적으로 제거하는 화학제로 제거하는 것을 특징으로 하는 나노 소자의 형성방법.
  7. 활성 영역을 갖는 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 도전막을 형성하는 단계;
    상기 도전막 상에 자기조립 물질층을 형성하는 단계;
    상기 자기조립 물질층을 식각 마스크로 상기 도전막 및 상기 절연막을 차례 로 패터닝하여 도전막 패턴 및 절연막 패턴을 형성하는 단계; 및
    상기 자기조립 물질층을 이온 주입 마스크로 상기 기판에 이온 주입영역을 형성하는 단계를 포함하는 것을 특징으로 하는 나노 소자의 형성방법.
  8. 제 7 항에 있어서, 상기 이온 주입영역을 형성한 후에
    상기 자기조립 물질층을 제거하는 단계; 및
    상기 도전막 패턴 및 상기 절연막 패턴의 측벽에 스페이서막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 나노 소자의 형성방법.
  9. 제 8 항에 있어서,
    상기 자기조립 물질층은 DNA 분자, 단백질, 합성고분자 및 탄소 기반 물질 중에서 선택된 어느 하나의 물질을 포함하는 것을 특징으로 하는 나노 소자의 형성방법.
  10. 제 9 항에 있어서,
    상기 DNA 분자 및 상기 단백질의 각각은 열처리 공정 또는 산성용액으로 제거되고, 상기 합성 고분자는 열처리 공정 또는 화학제를 이용하여 제거되며, 상기 탄소 기반 물질은 탄소계열의 물질을 선택적으로 제거하는 화학제로 제거하는 것을 특징으로 하는 나노 소자의 형성방법.
KR1020080098992A 2008-10-09 2008-10-09 나노 소자의 형성방법 KR101062416B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080098992A KR101062416B1 (ko) 2008-10-09 2008-10-09 나노 소자의 형성방법
US12/330,898 US7977177B2 (en) 2008-10-09 2008-12-09 Methods of forming nano-devices using nanostructures having self-assembly characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080098992A KR101062416B1 (ko) 2008-10-09 2008-10-09 나노 소자의 형성방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008340A Division KR101094738B1 (ko) 2011-01-27 2011-01-27 나노 소자의 형성방법

Publications (2)

Publication Number Publication Date
KR20100039978A true KR20100039978A (ko) 2010-04-19
KR101062416B1 KR101062416B1 (ko) 2011-09-06

Family

ID=42099237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080098992A KR101062416B1 (ko) 2008-10-09 2008-10-09 나노 소자의 형성방법

Country Status (2)

Country Link
US (1) US7977177B2 (ko)
KR (1) KR101062416B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016160156A1 (en) * 2015-03-31 2016-10-06 Micron Technology, Inc. Methods of fabricating features associated with semiconductor substrates

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062416B1 (ko) * 2008-10-09 2011-09-06 성균관대학교산학협력단 나노 소자의 형성방법
US9275871B2 (en) 2014-01-09 2016-03-01 Micron Technology, Inc. Nanostructures having low defect density and methods of forming thereof
CN103901513B (zh) * 2014-04-21 2016-10-19 山东大学 二维类石墨烯复式结构光子晶体
WO2016114840A2 (en) * 2014-10-28 2016-07-21 Kelvin Thermal Technologies, Inc. Polymer-based microfabricated thermal ground plane
US9881786B2 (en) * 2015-04-02 2018-01-30 Micron Technology, Inc. Methods of forming nanostructures using self-assembled nucleic acids, and nanostructures thereof
CN104992900B (zh) * 2015-06-24 2018-01-30 哈尔滨工业大学 α‑Al2O3单晶表面SiO2掩膜的制作方法
CN106710762B (zh) * 2017-01-24 2019-01-29 北京工业大学 一种将纳米氮化铁复合材料用于dna提取的方法
CN111792622B (zh) * 2020-09-10 2021-03-05 西湖大学 一种基于水冰的电子束诱导刻蚀工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL121312A (en) * 1997-07-14 2001-09-13 Technion Res & Dev Foundation Microelectronic components, their manufacture and electronic networks containing them
US6255469B1 (en) * 1998-05-06 2001-07-03 New York University Periodic two and three dimensional nucleic acid structures
US7842793B2 (en) * 2005-06-14 2010-11-30 The California Institute Of Technology Methods of making nucleic acid nanostructures
KR101062416B1 (ko) * 2008-10-09 2011-09-06 성균관대학교산학협력단 나노 소자의 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016160156A1 (en) * 2015-03-31 2016-10-06 Micron Technology, Inc. Methods of fabricating features associated with semiconductor substrates

Also Published As

Publication number Publication date
US20100093160A1 (en) 2010-04-15
KR101062416B1 (ko) 2011-09-06
US7977177B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
KR101062416B1 (ko) 나노 소자의 형성방법
Ng et al. Graphene-based two-dimensional Janus materials
JP4825863B2 (ja) グラフェンナノデバイスの製造
US9012882B2 (en) Graphene nanomesh and method of making the same
Jiang et al. Nanoscaled surface patterning of conducting polymers
US7713753B2 (en) Dual-level self-assembled patterning method and apparatus fabricated using the method
KR100992834B1 (ko) 나노선 다중채널 전계효과 트랜지스터 소자의 제조방법
Hu et al. Fabrication of nanodevices through block copolymer self-assembly
KR101437289B1 (ko) 3차원 그래핀 소자의 제작 방법 및 이를 포함한 센서
CN108474784B (zh) 制造纳米尺寸的凹陷的方法
KR101490109B1 (ko) 반도체 소자와 그의 제조 및 동작방법
KR100852628B1 (ko) 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법
KR101094738B1 (ko) 나노 소자의 형성방법
CN105609636A (zh) 定向单壁碳纳米管阵列为沟道的场效应晶体管及制作方法
JP7026120B2 (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
Öztürk et al. Oriented assembly and nanofabrication of zeolite A monolayers
Pan et al. Recent Progress in Nano-electronic Devices Based on EBL and IBL
US10915023B2 (en) Nitrogen heterocycle-containing monolayers on metal oxides for binding biopolymers
Chen et al. Nanowires of 3-D cross-linked gold nanoparticle assemblies behave as thermosensors on silicon substrates
JP5706077B2 (ja) 半導体素子とその製造及び動作方法
US10374179B2 (en) Placement of carbon nanotube guided by DSA patterning
Jeon et al. Highly Aligned Polymeric Nanowire Etch-Mask Lithography Enabling the Integration of Graphene Nanoribbon Transistors. Nanomaterials 2021, 11, 33
KR20180112487A (ko) 이격구조의 저차원 나노물질층을 포함하는 복합 구조체 및 그의 제조 방법
Jeong Development of Directed-Assembly Based Printing Process for Electronics, Sensing, and Material Application

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee