JP7026120B2 - 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート - Google Patents

化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート Download PDF

Info

Publication number
JP7026120B2
JP7026120B2 JP2019543276A JP2019543276A JP7026120B2 JP 7026120 B2 JP7026120 B2 JP 7026120B2 JP 2019543276 A JP2019543276 A JP 2019543276A JP 2019543276 A JP2019543276 A JP 2019543276A JP 7026120 B2 JP7026120 B2 JP 7026120B2
Authority
JP
Japan
Prior art keywords
conductive metal
layer
template
raised
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019543276A
Other languages
English (en)
Other versions
JP2020510993A (ja
Inventor
ジョン，ホビン
ブスナイナ，アーメド
Original Assignee
ノースイースタン ユニバーシティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノースイースタン ユニバーシティ filed Critical ノースイースタン ユニバーシティ
Publication of JP2020510993A publication Critical patent/JP2020510993A/ja
Application granted granted Critical
Publication of JP7026120B2 publication Critical patent/JP7026120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0005—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same
    • B81C99/0025—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems not provided for in B81C99/001 - B81C99/002
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0004—Apparatus specially adapted for the manufacture or treatment of nanostructural devices or systems or methods for manufacturing the same
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/22—Servicing or operating apparatus or multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、均一な表面積を達成するために化学機械研磨を必要としない、電気泳動アセンブリおよびパターン化されたナノ要素転写用のダマシンテンプレートの製作方法に関する。
関連出願への相互参照
本出願は、２０１７年２月１０日出願日の米国仮特許出願番号６２／４５７，６７９号の米国特許法１１９条の下における利益を主張し、その全体が参照して本明細書に組み込まれる。
連邦資金援助の研究または開発に関する陳述
本出願は、全米科学財団によって付与された認可番号０８３２７８５の下の政府支援によってなされた。米国政府は、本発明における特定の権利を保有する。
ナノ材料は、バルクスケールでは見られない特殊な機械的、化学的、電気的、および光学的特性を示し、ナノ材料を開発するために熱心な努力が続けられている。これらの努力は、リソグラフィ、金属蒸着、パターニング、およびエッチングなどのシリコンウェーハベースの製造技術に大きく依存している。ただし、従来のシリコンウェーハベースの製造技術には、精度をもって製作できる材料のサイズおよび高コストなどの制限がある。
堆積やリソグラフィを含む、ナノ材料の製造に使用される従来のプロセスは、トップダウンアプローチとしても知られる材料の除去の概念に基づいている。反対の概念であるボトムアップアプローチは、ナノ材料の蓄積に基づいており、従来のトップダウンアプローチの代案を提供する。ボトムアップアプローチは、生産性の向上、可撓性基板との互換性、高性能、およびナノスケールの解像度という点で利点を提供する。アセンブリ、転写、および印刷など、いくつかのボトムアップ手法が調査されている。しかし乍ら、実際のアプリケーションへの統合と転換は遅々としている。スクリーン印刷、グラビア印刷、インクジェット印刷などの従来の印刷プロセスでは、マイクロスケール解像度のフィーチャの製造のみが可能であり、それも限られた種類のナノ材料を使用している。これらの問題のいくつかを克服するために、テンプレート案内の流体、対流、誘電泳動、および電気泳動アセンブリなどのナノ材料アセンブリのいくつかの有向プロセスが調査された。これらのアセンブリプロセスにより、多くのナノ材料でナノスケールのフィーチャを実現可能にするが、それらは未だ低速で、且つ未だスケーラブルではない１－１３。
別のアプローチは、オフセット印刷である。オフセット印刷は、ダマシンテンプレートと呼ばれる再利用可能なテンプレートを使用して、電気泳動アセンブリと転写に基づいたナノ材料の印刷を可能にする。このプロセスは、カーボンナノチューブ（ＣＮＴ）の懸濁液などのナノ材料懸濁液中の、特別に設計されたダマシンテンプレート上のナノ材料の電気泳動アセンブリから始まる。組み立て後、組み立てられたナノ材料は、受容ポリマー基板に転写される。表面処理により、ダマシンテンプレートはすぐに別のアセンブリおよび転送サイクルに備えることができる。ダマシンテンプレートを使用したオフセット印刷プロセスは、ＣＮＴ、有機および金属ナノ粒子、ポリマーなどのいくつかのタイプのナノ材料を適用するための汎用的な方法であることが実証されている（ＷＯ２０１３／０７０９３１を参照されたい）。
オフセット印刷における使用に適した再利用可能なダマシンテンプレートは、以下の望ましい特性を備える必要がある。（ａ）テンプレートアセンブリおよび印刷表面上のすべての導電性フィーチャで同等の電位を達成し、（ｂ）ナノ要素の転写に使用されるテンプレート表面全体にわたる平らなトポグラフィ（すなわち、平らな、平坦な表面）。すべての導電性表面フィーチャの等しい電位は、ナノ材料の均一なアセンブリを可能にする。一方、平らなトポグラフィは、組み立てられたナノ要素の転写を最大化することにより、転写プロセスを効率的にする。ＷＯ２０１３／０７０９３１によれば、化学機械平坦化／研磨（ＣＭＰ）は、テンプレート表面の平坦なトポグラフィを達成するために使用される。ＣＭＰは平坦なトポグラフィを作成するのに効率的であるが、広い領域に印刷する場合には制限がある。まず、ＣＭＰを正確に制御して、表面形状が不均一になる「ディッシング」や「エロージョン(侵食)」などの欠陥を防がねばならない。
また、ＣＭＰプロセスではエッジ周辺の不均一な形状の領域が避けられないため、ＣＭＰを使用してウェーハ全体で１００％均一な平坦な表面を実現することはできない。エッジ除外ゾーンとして知られるこの不均一な領域は、製品の製作には使用できない。これらの欠陥は、テンプレートが大面積、マルチスケールパターン（マクロ、マイクロ、および／またはナノスケールパターンの混合物）、および不均一なパターン密度を有する場合、より深刻になり得る。
ダマシンテンプレートの製作のための改善された方法の開発が必要である。
本明細書に記載される技術は、電気泳動アセンブリおよびパターン化されたナノ要素の転写のためのダマシンテンプレートを製作するための改善された方法を提供する。これらの方法で作製されたダマシンテンプレートは、表面形状の不均一性を大幅に減らし、エッジ除外のゾーンを大幅に減らした。
したがって、本技術の一態様は、電気泳動アセンブリおよびパターン化されたナノ要素の転写のためのダマシンテンプレートを製作する方法である。
本方法は、以下のステップを含む：（ａ）実質的に平面の基板を準備する。（ｂ）基板上に接着層を堆積させる。（ｃ）接着層の上に導電性金属層を堆積させる。（ｄ）リソグラフィレジストの層を導電性金属層上に堆積する。（ｅ）リソグラフィを実行して、導電性金属層の表面が空隙に露出されるように、レジスト層に空隙の二次元パターンを作成する。（ｆ）クロムマスク層をレジスト層上に堆積させて、空隙がクロムで満たされ、上述の二次元パターンに従って導電性金属層を覆うクロムナノ構造が形成される。（ｇ）レジスト層を除去し、クロムナノ構造を残す。（ｈ）クロムナノ構造によって覆われていない導電性金属層をエッチングし、前記二次元パターンに対応する導電性金属層に隆起した導電性金属フィーチャを残す。（ｉ）ステップ（ｈ）の結果として生じる表面に絶縁層を堆積し、クロムナノ構造と隆起した導電性金属フィーチャ間の領域の露出した導電性金属表面が絶縁層で覆われ、隆起した導電性金属フィーチャ間の領域の絶縁層の厚さは、隆起した導電性金属フィーチャの高さと本質的に同じになる。（ｊ）エッチングしてクロムナノ構造およびクロムナノ構造を覆う絶縁層の部分を除去し、ダマシンテンプレートを生じさせる。このようにして作製されたダマシンテンプレートは、絶縁層によって分離された隆起した導電性金属フィーチャを含む本質的に平坦な表面を有する。特に、隆起した導電性金属フィーチャと絶縁層の表面は本質的に同一平面上にある。
一態様において、ステップ（ｇ）のレジスト層の除去は、アセトンによって行われる。一態様において、ステップ（ｊ）におけるエッチングは、イオン粉砕などのドライエッチングプロセスを使用して行われる。
本技術の別の態様は、電気泳動アセンブリおよびパターン化されたナノ要素の転写のためのダマシンテンプレートを製作する第２の方法である。この方法は、以下のステップを含む：（ａ）実質的に平面の基板を準備する。（ｂ）基板上に接着層を堆積させる。（ｃ）第１の導電性金属層を接着層上に堆積させる。（ｄ）リソグラフィレジストの層を第１の導電性金属層上に堆積する。（ｅ）リソグラフィを実行して、導電性金属層の表面が空隙に露出されるように、レジスト層に空隙の二次元パターンを作成する。（ｆ）空隙と残存レジスト層の両方を覆うように、レジスト層上に第２の導電性金属層を堆積させる。（ｇ）第２の導電性金属層上にクロムマスク層を堆積させ、第２の導電性金属層に渡ってクロムナノ構造が形成されるようにする。（ｈ）レジストを除去し、上記二次元パターンに対応する空隙内にのみクロムナノ構造で覆われた隆起した導電性金属フィーチャを残す。（ｉ）ステップ（ｈ）から生じる表面に絶縁層を堆積し、クロムナノ構造と隆起した導電性金属フィーチャ間の領域の露出した導電性金属表面が絶縁層で覆われ、隆起した導電性金属フィーチャ間の領域の絶縁層の厚さは、隆起した導電性金属フィーチャの高さと本質的に同じにする。（ｊ）クロムナノ構造およびクロムナノ構造を覆う絶縁層の部分をエッチングして除去し、それによりダマシンテンプレートを生成する。
このようにして生成されたダマシンテンプレートは、絶縁層によって分離された隆起した導電性金属フィーチャを含む本質的に平坦な表面を有する。隆起した導電性金属フィーチャと絶縁層の表面は、本質的に同一平面上にある。この方法の一実施態様において、第１および第２の導電性金属層は同じ金属からできている。別の実施態様において、第１および第２の導電性金属層は異なる金属からできている。一実施態様において、第１および第２の両方の導電性金属層の金属は金である。
上記方法の実施態様は、以下の特徴のうちの１つ以上を含むことができる。隆起した導電性金属フィーチャ間の領域の絶縁層の厚さは、隆起した導電性金属フィーチャの高さの約１０％、９％、８％、７％、６％、５％、４％、３％、２％、１％、０．５％、０．３％、または約０．１％内であり得る。いくつかの実施態様において、当該方法は、ステップ（ｊ）の後に、（ｋ）シラン化合物の疎水性コーティングで絶縁材料の露出表面を選択的にシラン化するステップをさらに含む。シラン化合物は、オクタデシルトリクロロシラン（ＯＴＳ）などのアルキルシランであり得る。
本技術のさらなる態様は、電気泳動アセンブリおよびパターン化されたナノ要素の転写のためのダマシンテンプレートである。テンプレートには、（ａ）実質的に平面の基板、（ｂ）基板の表面上に配置された接着層、（ｃ）基板とは反対側の接着層の表面に配置された導電性金属層、（ｄ）接着層の反対側の導電性金属層の表面に配置された絶縁層を含む。
導電性金属層は、基板の少なくとも1つの領域にわたって連続しており、その領域内で、導電性金属層は、マイクロスケールまたはナノスケールの隆起した導電性金属フィーチャを含む２次元パターンを有し、（ｉ）隆起した導電性金属フィーチャ間の領域は実質的に絶縁層で満たされ、（ｉｉ）隆起した導電性金属フィーチャ間の領域の絶縁層の厚さは、隆起した導電性金属フィーチャの高さと本質的に同じにされ、（ｉｉｉ）隆起した導電性金属フィーチャは減少した厚さの領域がなく、（ｉｖ）テンプレートにエッジ除外欠陥がない。
ダマシンテンプレートの実施態様は、以下の特徴のうちの１つ以上を含むことができる。一実施態様において、言及される減少した厚さの領域は、化学機械研磨に関連するディッシングおよび／または侵食の結果である。一実施態様において、言及されるエッジ除外欠陥は、化学機械研磨に関連する。一実施態様において、ディッシングおよび／または侵食欠陥は、隆起した導電性金属フィーチャのいずれか１つの最も影響を受けた領域で厚さの少なくとも５％の損失をもたらす大きさである。一実施態様において、エッジ除外欠陥は、ダマシンテンプレートのエッジの最も影響を受けた領域で厚さの少なくとも５％の損失をもたらす大きさである。一実施態様において、ダマシンテンプレートは、第２の導電性金属層の反対側の絶縁層の露出表面上に選択的に配置された疎水性コーティングをさらに含む。
一実施態様において、基板はシリコンまたはポリマーを含む。さまざまな実施態様において、基板の厚さは１μｍから１０μｍである。一実施態様において、絶縁層は、二酸化ケイ素、ＳｉＮ４、またはポリマーを含む。一実施態様において、接着層の厚さは５～５００ｎｍである。さまざまな実施態様において、接着層は、クロム、チタン、二酸化チタン、窒化チタン、タンタル、窒化タンタル、タングステン、およびそれらの組み合わせからなる群から選択される材料を含む。一実施態様において、接着層の厚さは３ｎｍ～５０ｎｍである。さまざまな実施態様において、導電性金属層は、金、銀、タングステン、アルミニウム、チタン、ルテニウム、銅、またはそれらの組み合わせを含む。さまざまな実施態様において、絶縁層は、ＳｉＯ２、ＳｉＮ４、Ａｌ２Ｏ３、有機ポリマー、およびそれらの組み合わせからなる群から選択される材料を含む。いくつかの実施態様において、絶縁層は、１０ｎｍ～１０μｍの厚さを有する。いくつかの実施態様において、導電性金属層は、１０ｎｍ～１０μｍの厚さを有する平面部分を含む。
さまざまな実施態様において、隆起した導電性金属フィーチャ間の領域における絶縁層の厚さは、隆起した導電性金属フィーチャの高さの約１０％、９％、８％、７％、６％、５％、４％、３％、２％、１％、０．５％、０．３％、または０．１％以内である。一実施態様において、絶縁層上の疎水性コーティングは、シランのコーティング、例えば、アルキルシラン分子の単層である。一実施態様において、疎水性コーティングはオクタデシルトリクロロシランを含む。
一実施態様において、疎水性コーティングの接触角は９０～１１０°である。一実施態様において、隆起した導電性金属フィーチャは、実質的に線状のフィーチャを含む。これらの線状フィーチャは、たとえば、直線、曲線、交差であり得、または円、三角形、長方形を形成し得る。いくつかの実施態様において、隆起した導電性金属フィーチャは、幅が１０ｎｍ～１００μｍである。いくつかの実施態様において、隆起した導電性金属フィーチャは、長さが１０ｎｍ～１０ｃｍである。いくつかの実施態様において、ダマシンテンプレートは可撓性である。いくつかの実施態様において、ダマシンテンプレートは、絶縁層の露出表面に取り付けられたナノ要素が本質的にないように、隆起フィーチャの露出表面に非共有結合的に取り付けられた複数のナノ要素をさらに含む。ナノ要素は、ナノ粒子、単層カーボンナノチューブ、多層カーボンナノチューブ、ナノワイヤ、ナノファイバー、ペンタセン分子、フラーレン分子、またはポリマーである。いくつかの実施態様において、ナノ要素は、導電性、半導電性、または絶縁性である。
本技術の別の態様は、ナノインプリンティングによるパターン化されたナノ要素の転写のためのナノ要素転写システムである。このシステムは、上記のダマシンテンプレートと、ナノ要素を受け入れるための可撓性ポリマー基板を備えている。
ナノ要素転写システムの実施態様は、以下の特徴のうちの１つ以上を含むことができる。一実施態様において、可撓性ポリマー基板は、ポリエチレンナフタレート、ポリカーボネート、ポリスチレン、ポリエチレンテレフタレート、ポリイミド、またはそれらの組み合わせを含む。一実施態様において、ナノ要素転写システムは、周囲温度より上の選択された温度でダマシンテンプレートと可撓性ポリマー基板との間に圧力を加えるための熱調節インプリント装置をさらに含む。一実施態様において、インプリント装置は、可撓性ポリマー基板のガラス転移温度よりも高い温度で操作することができるようなものである。一実施態様において、インプリント装置は、少なくとも１６０℃の温度で、ダマシンテンプレートと可撓性ポリマー基板との間に少なくとも１７０ｐｓｉの圧力を加えることができるようなものである。一実施態様において、可撓性ポリマーフィルムは 約５°未満の接触角を有し、ダマシンテンプレート上の隆起フィーチャの露出表面は約１８°の接触角を有する。一実施態様において、使用される可撓性ポリマーフィルムは、酸素プラズマで処理されて疎水性が低くされたものである。
本技術の態様は、ダマシンテンプレート上にナノ要素のパターン化されたアセンブリを形成する方法をさらに含む。この方法には、（ａ）上記のダマシンテンプレートを準備すること、（ｂ）ダマシンテンプレートをナノ要素の懸濁液に沈めること、（ｃ）ダマシンテンプレートの導電性金属層と懸濁液中の対向電極の間に電圧を印加して、懸濁液からのナノ要素が、ダマシンテンプレートの絶縁層の露出表面上ではなく、ダマシンテンプレートの導電性金属層の隆起した導電性金属の露出面に選択的に組み立てられるようにすること、（ｄ）ステップ（ｃ）のように電圧を印加し続けながら、ダマシンテンプレートとナノ要素のアセンブリを懸濁液から引き出すこと、（ｅ）ダマシンテンプレートを乾燥することを含む。
ナノ要素のパターン化アセンブリを形成する方法の実施態様は、以下の特徴のうちの１つ以上を含むことができる。一実施態様において、ステップ（ｃ）および（ｄ）の間、ダマシンテンプレートの導電性金属層は正であり、対向電極は負であり、懸濁液のｐＨは、ナノ要素が負電荷を有するように調整される。一実施態様において、ステップ（ｃ）および（ｄ）の間、ダマシンテンプレートの導電性金属層は負であり、対向電極は正であり、懸濁液のｐＨは、ナノ要素が正電荷を有するように調整される。さまざまな実施態様において、ステップ（ｃ）および（ｄ）で印加される電圧は、ダマシンテンプレートの導電性金属層の隆起した導電性金属フィーチャの露出面全体にアセンブリを提供するのに十分高い。一実施態様において、ステップ（ｄ）におけるダマシンテンプレートの引き出し速度は、引き出しプロセスを通じてダマシンテンプレートの導電性金属層の隆起したフィーチャの表面上にナノ要素のパターン化アセンブリを保持するのに十分遅い。一実施態様において、ステップ（ｃ）および（ｄ）の電圧は１．５～７Ｖの範囲であり、ステップ（ｄ）の引き出し速度は１～１５ｍｍ ／分の範囲である。
本技術のさらに別の態様は、ナノ要素の二次元パターン化アセンブリを可撓性ポリマー基板上に組み立てて転写する方法である。この方法には、以下のステップが含まれる：（ａ）上記のナノ要素転写システムとナノ要素の懸濁液を準備する。（ｂ）ダマシンテンプレート上にナノ要素のパターン化されたアセンブリを生成するために、上述の方法に従って懸濁液からナノ要素の電気泳動アセンブリを実行する。（ｃ）ナノ要素のパターン化されたアセンブリを可撓性ポリマー基板と接触させ、圧力を加えると、ナノ要素のパターン化されたアセンブリが、パターン化された可撓性基板に転写される。この方法では、ステップ（ｃ）は、可撓性ポリマー基板のガラス転移温度より高い温度で実行される。
本技術は、以下の実施態様の列挙によってさらにまとめられる。
１．電気泳動アセンブリおよびパターン化されたナノ要素の転写用のダマシンテンプレートを製作する方法であって、当該方法は以下のステップを含む：
（ａ）実質的に平坦な基板を準備すること、
（ｂ）基板上に接着層を堆積させること、
（ｃ）接着層の上に導電性金属層を堆積させること、
（ｄ）導電性金属層の上にリソグラフィレジスト層を堆積させること、
（ｅ）リソグラフィを実行し、レジスト層に空隙の二次元パターンを作製し、それによって、導電性金属層の表面は空隙に露出されること、
（ｆ）レジスト層の上にクロムマスク層を堆積させ、それによって、空隙はクロムで充填され、前記二次元パターンに従って導電性金属層を覆うクロムナノ構造を形成すること、
（ｇ）レジスト層を除去し、クロムナノ構造を残すこと、
（ｈ）クロムナノ構造によって覆われていない導電性金属層をエッチングし、前記二次元パターンに対応する導電性金属層における隆起した導電性金属フィーチャを残存させること、
（ｉ）ステップ（ｈ）から生ずる表面に絶縁層を堆積し、それによって、隆起した導電性金属フィーチャ間の領域においてクロムナノ構造と露出した導電性金属表面が絶縁層で覆われ、隆起した導電性金属フィーチャ間の領域の絶縁層の厚さが、隆起した導電性金属フィーチャの高さと本質的に同じであること、および
（ｊ）エッチングして、クロムナノ構造およびクロムナノ構造を覆う絶縁層の部分を除去し、前記ダマシンテンプレートを残存させ、ダマシンテンプレートは、絶縁層によって分離された前記隆起した導電性金属フィーチャを含む本質的に平坦な表面を有し、前記隆起した導電性金属フィーチャの表面と前記絶縁層は本質的に同一平面上にあること。
２．ステップ（ｇ）のレジスト層の除去が、アセトンなどの溶媒中にレジストを溶解させることによって行われる、実施態様１に記載の方法。
３．ステップ（ｈ）のエッチングが、イオン粉砕によって行われる、実施態様１または２に記載の方法。
４．電気泳動アセンブリおよびパターン化ナノ要素の転写用のダマシンテンプレートを製作する方法であって、当該方法は以下のステップを含む：
（ａ）実質的に平坦な基板を準備すること、
（ｂ）基板上に接着層を堆積させること、
（ｃ）接着層の上に第１の導電性金属層を堆積させること、
（ｄ）第１の導電性金属層の上にリソグラフィレジスト層を堆積させること、
（ｅ）リソグラフィを実行し、レジスト層に空隙の二次元パターンを作製し、それによって、導電性金属層の表面は空隙中に露出されること、
（ｆ）空隙と残存レジスト層の両方を被覆するようにレジスト層の上に第２の導電性金属層を堆積させること、
（ｇ）第２の導電性金属層上にクロムマスク層を堆積させて、それによって、クロムナノ構造が第２の導電性金属層にわたって形成されること、
（ｈ）レジスト層を除去し、前記二次元パターンに相当する空隙にのみクロムナノ構造で覆われた隆起した導電性金属フィーチャを残すこと、
（ｉ）ステップ（ｈ）から生ずる表面に絶縁層を堆積し、それによって、隆起した導電性金属フィーチャ間の領域のクロムナノ構造と露出した導電性金属表面が絶縁層で覆われ、隆起した導電性金属フィーチャ間の領域の絶縁層の厚さが、隆起した導電性金属フィーチャの高さと本質的に同じであること、および
（ｊ）エッチングして、クロムナノ構造およびクロムナノ構造を覆う絶縁層の部分を除去し、前記ダマシンテンプレートを残存させ、ダマシンテンプレートは、絶縁層によって分離された前記隆起した導電性金属フィーチャを含む本質的に平坦な表面を有し、前記隆起した導電性金属フィーチャと前記絶縁層の表面は本質的に同一平面上にあること。
５．第２の導電性金属層が第１の層と同じ導電性金属からなる、実施態様４に記載の方法。
６．ステップ（ｈ）のレジスト層の除去が、アセトンなどの溶媒にレジストを溶解させることによって行われる、実施態様４または５に記載の方法。
７．隆起した導電性金属フィーチャ間の領域の絶縁層の厚さが、隆起した導電性金属フィーチャの高さの約５％以内、好ましくは約２％以内である、先行する実施態様のいずれかに記載の方法。
８．生じるダマシンテンプレートが本質的にディッシング、および侵食欠陥がない、先行する実施態様のいずれかに記載の方法。
９．方法が化学機械研磨の使用を含まない、先行する実施態様のいずれかに記載の方法。
１０．絶縁層が二酸化シリコンを含み、ステップ（ｊ）の後にさらに、
（ｋ）疎水性シラン化合物で絶縁層の露出表面をシラン化する、先行する実施態様のいずれかに記載の方法。
１１．シラン化合物が、オクタデシルトリクロルシラン（ＯＴＳ）などのアルキルシランである、実施態様１０に記載の方法。
１２．ステップ（ｊ）のエッチングが超音波処理を含む、先行する実施態様のいずれかに記載の方法。
１３．電気泳動アセンブリおよびパターン化ナノ要素の転写用のダマシンテンプレートであって、該テンプレートは：
実質的に平坦な表面を有する基板と、
前記基板表面に配置された接着層と、
基板とは反対側の接着層の表面に配置された導電性金属層と、そして
接着層とは反対側の導電性金属層の表面上に配置された絶縁層を含み、
導電性金属層は、基板の少なくとも１つの領域にわたって連続しており、前記領域内で、導電性金属層は、マイクロスケールまたはナノスケールの隆起した導電性金属フィーチャを含む二次元パターンを有し、
隆起した導電性金属フィーチャ間の領域は、実質的に絶縁層で満たされていて、
隆起した導電性金属フィーチャ間の領域の絶縁層の厚さは、隆起した導電性金属フィーチャと絶縁層の露出面は本質的に同一平面であるように、隆起した導電性金属フィーチャの高さと本質的に同じであり、そして
ダマシンテンプレートには、ディッシング欠陥、侵食欠陥、およびエッジ除外欠陥が本質的にない。
１４．実施態様１～１２のいずれかに記載の方法によって製作された実施態様１３に記載のダマシンテンプレート。
１５．隆起した導電性金属フィーチャの厚さおよび隆起した導電性金属フィーチャ間の領域における絶縁層の高さが、５％未満だけ、好ましくは２％未満だけ異なる、実施態様１３または１４に記載のダマシンテンプレート。
１６．前記隆起した導電性金属フィーチャと隆起した導電性金属フィーチャ間の領域における前記絶縁層とを含むテンプレートの露出表面が、１００ｎｍ未満、好ましくは２０ｎｍ未満、より好ましくは５ｎｍ未満だけ平面性から逸脱する、実施態様１３～１５のいずれかに記載のダマシンテンプレート。
１７．絶縁層の露出表面上に選択的に配置された疎水性コーティングをさらに含む、実施態様１３～１６のいずれかに記載のダマシンテンプレート。
１８．疎水性コーティングが、オクタデシルトリクロルシランなどのアルキルシラン分子の単層を含む、実施態様１７に記載のダマシンテンプレート。
１９．疎水性コーティングの接触角が９０°～１１０°である、実施態様１７または１８に記載のダマシンテンプレート。
２０．基板がシリコンまたはポリマーを含む、実施態様１３～１９のいずれかに記載のダマシンテンプレート。
２１．基板が可撓性であるか、好ましくはダマシンテンプレートが可撓性である、実施態様１３～２０のいずれかに記載のダマシンテンプレート。
２２．絶縁層が二酸化シリコン、ＳｉＮ４、Ａｌ２Ｏ３、または非導電性ポリマーを含む、実施態様１３～２１のいずれかに記載のダマシンテンプレート。
２３．絶縁層の厚さが５～５００ｎｍである、実施態様１３～２２のいずれかに記載のダマシンテンプレート。
２４．接着層が、クロム、チタン、二酸化チタン、窒化チタン、タンタル、窒化タンタル、タングステン、およびそれらの組み合わせからなる群から選択される材料を含む、実施態様１３～２３のいずれかに記載のダマシンテンプレート。
２５．接着層の厚さが３ｎｍ～５０ｎｍである、実施態様１３～２４のいずれかに記載のダマシンテンプレート。
２６．導電性金属層が、金、銀、タングステン、アルミニウム、チタン、ルテニウム、銅、またはそれらの組合せを含む、実施態様１３～２５のいずれかに記載のダマシンテンプレート。
２７．絶縁層がＳｉＯ２、ＳｉＮ４、Ａｌ２Ｏ３、有機ポリマー、およびそれらの組合せからなる群から選択される材料を含む、実施態様１３～２６のいずれかに記載のダマシンテンプレート。
２８．導電性金属層が、１０ｎｍ～１０μｍの厚さを有する平坦な部分を含む、実施態様１３～２７のいずれかに記載のダマシンテンプレート。
２９．隆起したフィーチャが、実質的に線状のフィーチャ、好ましくは直線、曲線、または交差であるか、環状の、三角形の、四角の、またはその他の幾何学形状を形成する線状フィーチャを含む、実施態様１３～２８のいずれかに記載のダマシンテンプレート。
３０．隆起した導電性金属フィーチャが、１０ｎｍ～１００μｍの巾である、実施態様１３～２９のいずれかに記載のダマシンテンプレート。
３１．隆起した導電性金属フィーチャが、１０ｎｍ～１０ｃｍの長さである、実施態様１３～３０のいずれかに記載のダマシンテンプレート。
３２．隆起した導電性フィーチャの露出表面に非共有結合的にまたは共有結合的に取り付けられた複数のナノ要素をさらに含み、絶縁層の露出表面には取り付けられたナノ要素が本質的にない、実施形態１３～３１のいずれかに記載のダマシンテンプレート。
３３．ナノ要素がナノ粒子、単層カーボンナノチューブ、多層カーボンナノチューブ、ナノワイヤ、ナノファイバー、ペンタセン分子、フラーレン分子、またはポリマーである、実施態様３２に記載のダマシンテンプレート。
３４．ナノ要素が導電性、半導電性、または絶縁性である、実施態様１３～３３のいずれかに記載のダマシンテンプレート。
３５．ナノインプリンティングによるパターン化されたナノ要素の転写のためのナノ要素転写システムであって、システムは、実施態様１３～３４のいずれかのダマシンテンプレートと、前記複数のナノ要素を受け入れるための可撓性ポリマー基板とを含む。
３６．可撓性ポリマー基板が、ポリエチレンナフタレート、ポリカーボネート、ポリスチレン、ポリエチレンテレフタレート、ポリイミド、またはそれらの組み合わせを含む、実施態様３５に記載のナノ要素転写システム。
３７．周囲温度より上の選択された温度でダマシンテンプレートと可撓性ポリマー基板との間に圧力を加えるための熱調節インプリント装置をさらに含む、実施態様３５または３６に記載のナノ要素転写システム。
３８．インプリント装置が、可撓性ポリマー基板のガラス転移温度よりも高い温度で動作することができる、実施態様３７に記載のナノ要素転写システム。
３９．インプリント装置が、少なくとも１６０℃の温度で、ダマシンテンプレートと可撓性ポリマー基板との間に、少なくとも１７０ｐｓｉの圧力を加えることができる、実施形態３７または３８に記載のナノ要素転写システム。
４０．可撓性ポリマーフィルムが約５°未満の接触角を有し、ダマシンテンプレート上の隆起フィーチャの露出表面が約１８°の接触角を有する、実施態様３５～３９のいずれかに記載のナノ要素転写システム。
４１．可撓性ポリマーフィルムが、酸素プラズマで処理されて、より低い疎水性にされる、実施態様３５～４０のいずれかに記載のナノ要素転写システム。
４２．ダマシンテンプレート上にナノ要素のパターン化されたアセンブリを形成する方法であって、方法は、
（ａ）実施態様１３～３１のいずれかのダマシンテンプレートを準備すること、
（ｂ）ダマシンテンプレートをナノ要素の懸濁液に沈め、
（ｃ）ダマシンテンプレートの導電性金属層と懸濁液中の対向電極の間に電圧を印加し、それによって、ダマシンテンプレートの絶縁層の露出面にではなくダマシンテンプレートの導電性金属層の隆起した導電性金属フィーチャの露出面に、懸濁液からのナノ要素が選択的に組み立てられること、
（ｄ）ステップ（ｃ）におけるように、電圧を印加しながら、ダマシンテンプレートと懸濁液からのナノ要素のアセンブリを引き出すこと、そして
（ｅ）ダマシンテンプレートを乾燥すること、
を含む。
４３．ステップ（ｃ）と（ｄ）の間で、ダマシンテンプレートの導電性金属層が正であり、対向電極が負であり、懸濁液のｐＨがナノ要素が負電荷を有するように調整される、実施態様４２に記載の方法。
４４．ステップ（ｃ）と（ｄ）の間で、ダマシンテンプレートの導電性金属層が負であり、対向電極が正であり、懸濁液のｐＨがナノ要素が正電荷を有するように調整される、実施態様４２に記載の方法。
４５．ステップ（ｃ）および（ｄ）で印加される電圧が、ダマシンテンプレートの導電性金属層の隆起した導電性金属フィーチャの露出表面全体にアセンブリを提供するのに十分高い、実施形態４２～４４のいずれかに記載の方法。
４６．ステップ（ｄ）におけるダマシンテンプレートを引き出す速度が、引き出しプロセスを通じてダシンテンプレートの導電性金属層の隆起フィーチャの表面上にナノ要素のパターン化アセンブリを保持するのに十分遅い、実施形態４２～４５のいずれかの方法。
４７．ステップ（ｃ）および（ｄ）の電圧が１．５～７Ｖの範囲であり、ステップ（ｄ）の引き出し速度が１～１５ｍｍ／分の範囲である、実施形態４２～４６のいずれかに記載の方法。
４８．可撓性ポリマー基板上にナノ要素の二次元パターン化アセンブリを組み立て、および転写する方法であって、方法は以下のステップを含む：
（ａ）実施態様３５～４１のいずれかのナノ要素転写システムおよびナノ要素の懸濁液を準備すること、
（ｂ）実施態様４２～４７のいずれかの方法に従って懸濁液からナノ要素の電気泳動アセンブリを実行し、ダマシンテンプレート上にナノ要素のパターン化アセンブリを生成すること、
（ｃ）ナノ要素のパターン化されたアセンブリを可撓性ポリマー基板と接触させて圧力を加え、それによって、ナノ要素のパターン化されたアセンブリがパターン化された可撓性基板に転写されること、
ここで、ステップ（ｃ）は、可撓性ポリマー基板のガラス転移温度より高い温度で実行されること。
４９．ステップ（ｂ）および（ｃ）を２サイクル以上実行することを含み、各サイクルは、新しい可撓性ポリマー基板上にナノ要素の新しいパターン化アセンブリを堆積させる、実施態様４８の方法。
図１は、本技術によるダマシンテンプレート製作プロセスの一実施態様の概略図である。このプロセスでは、リソグラフィとイオン粉砕を使用したエッチングの組み合わせを使用して、隆起した導電性金属フィーチャを生成する。 図２は、本技術によるダマシンテンプレート製作プロセスの別の実施態様の概略図である。このプロセスでは、リソグラフィと導電性金属層の堆積を組み合わせることにより、隆起した導電性金属フィーチャが生成される。 図３Ａおよび３Ｂは、ナノ要素用のテンプレートの作成および転写のための２つの異なる戦略を示している。図３Ａに示す戦略では、金属導電性要素が絶縁層の上に突き出ており、不均一な電界が発生し、使用中に破壊されやすくなる導電性のフィーチャを残す。図３Ｂに描かれ、本技術で使用されている戦略は、隆起した金属フィーチャが絶縁層の下の金属膜を介して接続され、均一な電界が発生し、隆起した導電フィーチャが絶縁層と一体化して、破壊に対して導電性フィーチャを安定化する。 図４Ａおよび４Ｂは、平坦な表面を有するダマシンテンプレートを使用することにより、より完全でより均一なナノ要素の転写がどのように生じるかを示す概略図である。図４Ａは、凹型（左）、その間に配置された絶縁層と同一平面上（中央）、または絶縁層の上に突出した（右）導電性フィーチャを有するダマシンテンプレートを示す。図４Ｂは、図４Ａに示したナノ要素転写ダマシンテンプレートの典型的な結果を示す。 図５Ａおよび５Ｂは、化学機械研磨（ＣＭＰ）プロセス中（５Ａ）およびその後（５Ｂ）にウェーハエッジ付近で通常観察される不均一な表面形状の概略図である。H. Jeong et al., Int. J. Precis. Eng. Man., 2013, V14, pp 11-15を参照されたい。図５Ａは、ＣＭＰ中のウェーハ表面全体にわたる圧力分布を示している。図５Ｂは、ＣＭＰ中のウェーハの異なる部分の異なる研磨速度によってもたらされるエッジ除外のゾーンを示す。 図６は、ＣＭＰに起因するディッシングおよび侵食欠陥の結果の概略図である。 図７Ａおよび７Ｂは、ダマシンテンプレートの製作プロセスにおけるクロムマスク層の厚さの影響を示す概略図である。図７Ａでは、超音波処理を用いてマスクと余分な絶縁層を持ち上げると、厚いクロムマスク層が二酸化シリコン絶縁層の残留物を残す。実験の結果は、原子間力顕微鏡（ＡＦＭ）画像および画像のスキャンとして右側に示されている。図７Ｂは、適切な厚さのクロムマスク層で得られた最適な結果（平坦なテンプレート表面）を示している。 図８は、乳酸エステル（または塩）を検出するためのバイオセンサーを調製するために使用されるナノ要素アセンブリおよび転写プロセスの実施態様を概略的に示している。ダマシンテンプレートを使用して、単層カーボンナノチューブ（ＳＷＮＴ）のストリップを組み立て、これを可撓性ポリマー基板に転写した後、ＳＷＮＴストリップに接触する電極の製作と、乳酸オキシダーゼ結合ナノ粒子とリンカーの機能化が続く。 図９は、本技術による、可撓性ポリマー基板上の金属ナノ粒子から組み立てられたナノワイヤのパターン化配列を含有するナノ回路の製作プロセスの実施態様の概略図である。
詳細な説明
化学機械研磨（ＣＭＰ）を利用する現在の製作方法の制限を克服する、電気泳動アセンブリ用のダマシンテンプレートの製作およびパターン化されたナノ要素の転写の方法が提供される。ＣＭＰを使用して、表面に絶縁材料で満たされた導電性フィーチャの共平面混合物を含有する高度に平坦なテンプレートを生成する代わりに、本技術は、高精度リソグラフィを使用して、隆起した導電性フィーチャおよび等しい高さのその間に配置された絶縁層を生成し、 結果として平面をもたらす。
本技術では、２つの代替方法を使用してダマシンテンプレートを製作する。１つの方法では、イオン粉砕による導電層のエッチングを使用して、隆起した導電性フィーチャの２次元パターンを作成する（図１）。もう１つの方法では、リソグラフィを使用して２段階で導電層を構築し、その２番目の段階は、隆起した導電フィーチャの２次元パターンを作成する（図２）。どちらの方法もクロムマスクを使用して、隆起した導電性フィーチャのパターンを作成し、その後にクロムエッチングを行う。
本技術のダマシン製作方法は、２つの目的を満たすように設計されている：（１）テンプレートのサイズ、形状、密度、または位置に関係なく、すべての導電性フィーチャで等しい電位を達成すること、および（２）全体のダマシンテンプレートの表面にわたる最大平坦度。両方の特性は、オフセット印刷プロセスでナノ要素転写の効率と均一性を達成するために重要である。ナノスケール、マイクロスケール、および／またはマクロスケールのすべての導電性フィーチャの等電位は、フィーチャを絶縁層の下の導電性フィルムと接続することにより得られる。高度に制御された正確なチップ製作プロセスを使用して、平坦なテンプレート表面が達成される（つまり、隆起した導電性フィーチャとその間に配置された絶縁層の高さまたは厚さを一致させる）。
ナノ材料の均一なアセンブリは、一般的に均一な電界を使用して実行される。ただし、電気泳動アセンブリおよび転写用のテンプレート上の導電性フィーチャのスケールが異なる場合、すべてのフィーチャが相互に接続されていても、小規模のフィーチャでは電位が大幅に低下する。また、基板への接着が不十分なため、導電性フィーチャが剥がれる危険性がある。以下に説明するように、導電性フィーチャを絶縁層の下の金属膜で接続すると、フィーチャのサイズに関係なく均一な電位が得られる（図３Ａ、３Ｂを比較）。同時に、転写中にテンプレートから導電性フィーチャが剥がれないようにそれらを強化する。
本技術のダマシンテンプレートは、導電パターンの表面および導電パターン間の領域、すなわち絶縁領域の表面の両方を含む、テンプレートの表面全体にわたって平坦なトポグラフィを有するように設計されている。平坦なトポグラフィは、ナノ材料の均一なアセンブリとナノ材料の高い転写効率の両方を達成するために有用である。本技術は、金属層の正確に制御されたエッチングと絶縁層の堆積を使用して、平坦なトポグラフィを達成する。
図４Ａおよび４Ｂは、平坦な表面を備えたテンプレート表面が、組み立ておよび転写プロセスにおいて有利である理由を示している。図４Ａは、平らな（中央）または平らでない（左と右の）表面で組み立てられたダマシンテンプレートを示している。組み立てる前に、左側のテンプレートでは絶縁領域が外側に突き出ているのに対し、右側のテンプレートでは導電性フィーチャが外側に突き出ていることに注意されたい。図４Ａは、ナノ要素が組み立てられたさまざまなテンプレートも示している。図４Ｂは、３つのテンプレートのそれぞれを使用した転写の結果を示している。平坦な地形（中央）のテンプレートは、完全な転写が行われ、次の転写で使用できる状態になると予想される。左側のテンプレートは不完全な転写を引き起こすと予想され、付着したナノ要素を除去するための大規模な洗浄なしでは、次の転写で使用する準備ができていないと予想される。右側のテンプレートは、組み立て中に隆起した導電性フィーチャの側面にナノ要素が付着したため、不完全な転写につながると予想される。
テンプレート犠牲層と中間犠牲膜を使用した印刷によりナノ材料を転写する利用可能な方法は再利用できず、製造コストの増加につながる追加の製作ステップが必要である。ダマシンテンプレートを使用した転写印刷は、中間膜を必要とせずに、単一チップ上のマイクロスケール構造とナノスケール構造の組み合わせを含む、マイクロスケール構造およびナノスケール構造の製作に使用できる。ダマシンテンプレートを使用すると、絶縁層上ではなく、導電性パターン上でのみナノ材料の電気泳動アセンブリを行うことができる。
ただし、この区分は全てではない。導電性フィーチャ上でのみナノ材料の選択的アセンブリをさらに確実にするために、本明細書に記載の技術は、絶縁領域の表面エネルギーを低減してこれらの領域でのナノ材料のアセンブリを防ぐことを含む。絶縁領域の表面エネルギーは、自己組織化単分子膜（ＳＡＭ）を使用して、導電性フィーチャの表面エネルギーに影響を与えることなく低減し得る。導電性フィーチャの表面エネルギーに影響を与えることなく、表面エネルギーを親水性から疎水性に変更するために、長鎖のシラン化合物をＳｉＯ２（絶縁）表面と選択的に反応させることができる。例えば、オクタデシルトリクロロシラン（ＯＴＳ）または類似の化合物（例えば、アルキル鎖の長さを変える）を使用して、ＳｉＯ２表面を疎水性にするＳＡＭを形成してもよい。絶縁領域上にのみ選択的に形成されたＳＡＭは、導電性フィーチャ上の指向されたアセンブリ、高効率でのナノ材料の転写を強化し、さらにダマシンテンプレートの再利用を可能にする。
本技術によるダマシンテンプレートの製作は、ＣＭＰを使用せずに平坦で均一な表面を備えたテンプレートをもたらす。現在、ＣＭＰは均一な表面フィーチャを得るために使用されているが、テンプレートのサイズが一般的なウェーハ以上の場合にはそれは適していない。ＣＭＰは滑らかな表面を可能にするが、ＣＭＰでは、基本的な研磨メカニズムの固有の制限により、ウェーハ全体で均一な平坦な表面を端から端まで得ることはできない２２。ＣＭＰを使用する場合、ウェーハ中心とウェーハ端部近くの領域の研磨速度が著しく異なるため、不均一な形状をもたらす。
図５Ａおよび５Ｂを参照されたい。不均一な形状は、組み立て（アセンブリ）と転写の両方の効率を低下させる。したがって、ＣＭＰに依存すると、テンプレートのサイズはウェーハのサイズの一部のみに制限されるが、生産性を高めるには、テンプレートをウェーハ全体よりも大きくすることさえ必要である。ＣＭＰプロセスのもう１つの欠点は、「ディッシング」および「侵食」欠陥が発生し、導電性フィーチャの近くに不均一な形状が生じる可能性があることである。図６を参照されたい。これらの欠陥は、異なる材料（絶縁体対導電体など）で達成される異なる研磨速度によって引き起こされる。テンプレートがマルチスケールパターン（すなわち、マクロ、マイクロ、ナノスケールのフィーチャの２つ以上）と不均一なパターン密度を有する場合、違いはより大きくなる可能性がある。
本技術によるダマシンテンプレートの製作は、以下により詳細に説明される。図１に示される製作方法の一実施態様において、導電性金属層１０３（例えば、Ａｕ、Ｎｉ、またはＷ）が、最初に、基板１０１、例えば、シリコンウェーハ上に堆積される。金属層を堆積させるために、蒸発またはスパッタリングを使用してもよい。使用される特定の金属に応じて、Ｃｒ、Ｔｉ、またはＮｉからなる接着層１０２が、金属層１０３と基板１０１の間に堆積される。リソグラフィに適したレジスト層１０４（例えばＰＭＭＡ）が金属層の上に堆積される。次に、導電性金属層の表面が空隙に露出されるように、リソグラフィを使用して、レジスト層に空隙１０５の二次元パターンが生成される。電子ビームリソグラフィを使用して、この２次元パターンの空隙が生成される。その後、所望のパターンのクロムナノ構造１０６の薄いマスクが金属層１０３上に形成される。
クロムナノ構造を得るために、レジスト層１０４の上にクロムの層が堆積される。空隙１０５において、クロム層は導電性金属層と接触するようになる。次いで、クロム層は、レジスト層を有する領域から（すなわち、ボイド１０５を除く領域から）選択的に除去される。次に、クロム層の除去の結果として露出した導電性金属領域は、イオン粉砕などのドライエッチングプロセスを使用して部分的にエッチングされる。エッチングにより、導電性金属層に隆起した導電性金属フィーチャ１１０が残る。これらの隆起した金属フィーチャは、リソグラフィによって生成された空隙の上記の２次元パターンに対応する。それらの表面はクロムナノ構造１０６で覆われる。次のステップでは、絶縁層１１２、例えばＳｉＯ２膜がテンプレート全体の上に堆積され、絶縁層で覆われる隆起した導電性金属フィーチャ間の領域において、クロムナノ構造と露出した導電性金属表面の両方がもたらされる。
堆積は、プラズマ強化化学蒸着（ＰＥＣＶＤ）を使用して実行されてもよい。絶縁層の堆積は、参照番号１１３で示される隆起した導電性金属フィーチャ間の領域の絶縁層の厚さが隆起した導電性金属フィーチャの高さ１１４と本質的に同じになる様に、高度に制御された方法で実行される。最後に、クロムナノ構造１０６は、エッチング液を使用して除去され、それは任意選択で超音波処理を伴い、それによってダマシンテンプレートの形成をもたらす。
製作方法の別の実施態様を図２に示す。この実施態様においても、最初に導電性金属層１０３が基板１０１上に堆積される。金属層１０３と基板１０１との間に接着層１０２が任意に堆積される。次に、リソグラフィに適したレジスト層１０４が金属層上に堆積される。上記の実施態様と同様に、リソグラフィを実行して、空隙１０５の二次元パターンを生成する。これらの空隙では、導電性金属層が露出している。続いて、第２の導電性金属層２０７が、空隙と残留レジスト層の両方を覆うようにレジスト層上に堆積される。
次に、クロム層が第２の導電性金属層上に堆積され、それにより、クロムナノ構造２０８が、空隙１０５内および空隙間の領域の両方で、第２の導電性金属層２０７上に形成される。参照番号２０５は、空隙の壁を形成する導電性金属層を示しており、空隙の基部はクロムによるものである。次のステップで、レジスト層が除去され、空隙内にのみクロムナノ構造２０９で覆われた隆起した導電性金属構造２１１が残る。これらの隆起した金属フィーチャは、リソグラフィによって生成された空隙の２次元パターンに対応している。
次に、上記の実施態様におけるように、絶縁層２１２がテンプレート全体に堆積されて、隆起した導電性金属フィーチャ間の領域に、クロムナノ構造２０９と露出した導電性金属表面の両方を覆う。再び、堆積は、高度に制御された方法で実行され、その結果、参照番号１１３の隆起した導電性金属フィーチャ間の領域における絶縁層の厚さは、隆起した導電性金属フィーチャ２１４の高さと本質的に同じになる。最後のステップでは、クロムナノ構造２０９をエッチング液を使用して除去し、それは任意選択で超音波処理を伴い、それによってダマシンテンプレートをもたらす。
上記の製作方法のそれぞれによって生成されたダマシンテンプレートは、本質的に平坦な表面を有し、前記絶縁層１１３／２１３によって分離された隆起した導電性金属フィーチャ１１４／２１４を含む。さらに、隆起フィーチャは一般に、残りの金属導電層のレジストの平面上に９０°の角度で突出し、隆起した導電金属フィーチャの表面とダマシンテンプレートの絶縁層は本質的に同一平面上にある。
上の方法において、完璧なリフトオフ、すなわちクロムナノ構造の完全な除去には、金属上に堆積したクロム層の厚さが最適であることが必要である。クロム層が厚い場合、リフトオフ中に絶縁材料を完全に除去できず、一部の材料が導電性フィーチャのエッジに残留物として残ることになる。これは、超音波処理によるリフトオフを示す図７Ａから明らかである。
絶縁材料の一部であるＳｉＯ２は、隆起した導電性金属フィーチャに付着したままである。一方、クロム層が薄くなるように最適化されている場合、絶縁材料を完全に除去できるため、テンプレート表面が滑らかになり、すなわち平坦な形状になる（図７Ｂ、左）。さまざまな実施態様において、クロム層の厚さは、例えば、２ｎｍから２５ｎｍ、または１ｎｍから１５ｎｍ、または１ｎｍから１０ｎｍ、または５ｎｍから３０ｎｍ、または２０nmから５０ｎｍ、または３０ｎｍから１００ｎｍであり得る。原子間力顕微鏡（ＡＦＭ）を使用して、厚いクロム層と薄いクロム層の両方について表面トポグラフィを測定し、比較した（図７Ａおよび７Ｂ、右）。
前述のように、絶縁領域上に選択的に形成された自己組織化単分子膜（ＳＡＭ）は、導電性フィーチャ上のナノ材料の指向されたアセンブリと、ナノ材料の転写効率（図１および２の１１５／２１５）の両方を強化する。効率的な転写により、ダマシンテンプレートを再利用できる。本技術の一実施態様は、ＯＴＳを使用して、テンプレートのＳｉＯ２領域上に疎水性表面を選択的に形成する。ＳｉＯ２表面にＯＴＳ ＳＡＭを形成するために、記載された方法に従って作られたテンプレートは、新たに調製されたピラニア溶液（硫酸：過酸化水素＝ ２：１）で３分間予備洗浄された。
テンプレートを流動する脱イオン水（ＤＩＷ）下で５分間すすぎ、窒素気流で乾燥させた。ＯＴＳ－ＳＡＭは、ダマシンテンプレートを１．４ 容積％ＯＴＳを含有するトルエン溶液に２分間浸漬することにより形成された。次に、テンプレートをトルエンで洗浄して、金表面に物理的に吸着したＯＴＳを除去し、続いて窒素流で乾燥させた。ＯＴＳ－ＳＡＭは金表面に非共有的に付着されている。ＯＴＳ－ＳＡＭを導電性フィーチャ（Ａｕ）から完全に除去するために、テンプレートを再びピラニア溶液に短時間浸し、洗浄し、窒素で乾燥させた。
レシピエント基板上への転写印刷により、薄膜トランジスタ、ガスセンサ、バイオセンサーを含むさまざまなタイプの新しいデバイスの製造が可能になる。１９－２１ 可撓性酵素バイオセンサーおよび可撓性基板上の印刷ナノスケールの金属回路が、本技術の適用例として示されている。
本技術に従って生成されたダマシンテンプレートは、ＣＮＴ、ＭｏＳ２、および有機ナノ粒子などのナノ材料を使用してセンサーを製作するために使用できる。したがって、酵素ラクテートセンサーは、酵素ラクテートオキシダーゼ（ＬＯＤ）によって機能化された単層カーボンナノチューブ（ＳＷＮＴ）ストリップまたはチャネルを使用して開発されている。図８を参照されたい。
酵素はラクテートとのみ反応するため、ＳＷＮＴチャネルはラクテートシグナルを特異的に検出できる。ＳＷＮＴは、ダマシンテンプレート上に組み立てられ、次いで、ポリエステル（例えば、ＰＥＴ）フィルムなどのポリマー受容基板に転写される。続いて、組み立てられたＳＷＮＴチャネル上に金属電極が堆積され、チャネルは酵素で機能化される。
本明細書に記載のダマシンテンプレートは、金属ナノ粒子のアセンブリおよび転写プロセスを使用して、可撓性基板上にナノスケール金属回路を製作する効率的な方法を提供する。このプロセスを図９に概略的に示す。
参考文献
Figure 0007026120000001
Figure 0007026120000002
本明細書で使用される「本質的に～からなる(consisting essentially of)」は、クレームの基本的かつ新規な特徴に実質的に影響を与えない材料またはステップを含めることを可能にする。特に組成物の成分の記載またはデバイスの要素の記載における「含む(comprising)」という用語の本明細書の記載は、「本質的に～からなる(consisting essentially of)」または「～からなる(consisting of)」と交換することができる。
本技術を特定の好ましい実施態様に関連して記載したが、当業者は、前述の明細書を読んだ後、本明細書に記載の組成物および方法に対するさまざまな変更、等価物の置換、および他の改変を行うことができる。
１０１ 基板
１０２ 接着層
１０３ 導電性金属層
１０４ レジスト層
１０５ 空隙
１０６ クロムナノ構造
１１０ 導電性金属フィーチャ
１１２ 絶縁層
１１３ 隆起した導電性金属フィーチャ間の領域の絶縁層
１１４ 絶縁層によって分離された隆起した導電性金属フィーチャ
２０５ 空隙の壁を形成する導電性金属層
２０７ 第２の導電性金属層
２０８ クロムナノ構造
２０９ 空隙内のクロムナノ構造
２１２ 絶縁層
２１３ 隆起した導電性金属フィーチャ間の領域における絶縁層
２１４ 絶縁層２１３によって分離された隆起した導電性金属フィーチャ

Claims (25)

  1. 電気泳動アセンブリおよびパターン化したナノ要素の転写用のダマシンテンプレートを製作する方法であって、前記方法は、以下のステップを含む：
    （ａ）実質的に平坦な基板を準備すること、
    （ｂ）前記基板上に接着層を堆積させること、
    （ｃ）前記接着層に導電性金属層を堆積させること、
    （ｄ）前記導電性金属層にリソグラフィレジストの層を堆積させること、
    （ｅ）リソグラフィを実行して、前記レジスト層に空隙の二次元パターンを作成し、それにより、前記導電性金属層の表面が空隙に露出されること、
    （ｆ）クロムマスク層を前記レジスト層上に堆積し、それにより前記空隙がクロムで満たされ、前記二次元パターンに従って導電性金属層を覆うクロムナノ構造を形成すること、
    （ｇ）前記レジスト層を除去し、クロムナノ構造を残存させること、
    （ｈ）クロムナノ構造によって覆われていない導電性金属層をエッチングし、前記二次元パターンに対応する導電性金属層に隆起した導電性金属のフィーチャを残存させること、
    （ｉ）ステップ（ｈ）から生ずる表面に絶縁層を堆積させ、それによって、隆起した導電性金属フィーチャ間の領域のクロムナノ構造と露出した導電性金属表面が絶縁層で覆われ、隆起した導電性金属フィーチャ間の領域の絶縁層の厚さが、隆起した導電性金属フィーチャの高さと本質的に同じであること、および
    （ｊ）エッチングして、クロムナノ構造およびクロムナノ構造を覆う絶縁層の部分を除去し、前記ダマシンテンプレートを残存させ、前記ダマシンテンプレートは、前記絶縁層によって分離された前記隆起した導電性金属フィーチャを含む本質的に平坦な表面を有し、前記隆起した導電性金属フィーチャと前記絶縁層の表面は本質的に同一平面上にあること。
  2. ステップ（ｈ）のエッチングがイオン粉砕によって実行される、請求項１に記載の方法。
  3. 電気泳動アセンブリおよびパターン化したナノ要素の転写用のダマシンテンプレートを製作する方法であって、前記方法は、以下のステップを含む：
    （ａ）実質的に平坦な基板を準備すること、
    （ｂ）前記基板上に接着層を堆積させること、
    （ｃ）前記接着層に第１の導電性金属層を堆積させること、
    （ｄ）前記第１の導電性金属層上にリソグラフィレジストの層を堆積させること、
    （ｅ）リソグラフィを実行して、前記レジスト層に空隙の二次元パターンを作成し、それにより、前記導電性金属層の表面が空隙中に露出されること、
    （ｆ）前記レジスト層に第２の導電性金属層を堆積させ、前記空隙と残存レジスト層の両方を覆うようにすること、
    （ｇ）前記第２の導電性金属層にクロムマスク層を堆積させ、それによって、前記第２の導電性金属層全体にわたってクロムナノ構造を形成させること、
    （ｈ）レジスト層を除去し、前記二次元パターンに対応する空隙内にのみクロムナノ構造でトッピングされた隆起した導電性金属フィーチャを残存させること、
    （ｉ）ステップ（ｈ）から生ずる表面に絶縁層を堆積させ、それによって、クロムナノ構造と隆起した導電性金属フィーチャ間の領域の露出した導電性金属表面が絶縁層で覆われ、隆起した導電性金属フィーチャ間の領域の絶縁層の厚さが、隆起した導電性金属フィーチャの高さと本質的に同じであること、および
    （ｊ）エッチングして、クロムナノ構造およびクロムナノ構造を覆う絶縁層の部分を除去し、前記ダマシンテンプレートを残存させ、前記ダマシンテンプレートは、前記絶縁層によって分離された前記隆起した導電性金属フィーチャを含む本質的に平坦な表面を有し、前記隆起した導電性金属フィーチャの表面と前記絶縁層は本質的に同一平面上にあること。
  4. 前記隆起した導電性金属フィーチャ間の領域における絶縁層の厚さが、前記隆起した導電性金属フィーチャの高さの約５％以内、好ましくは約２％以内である、請求項１に記載の方法。
  5. 得られたダマシンテンプレートが、ディッシングおよび侵食欠陥を本質的に含まない、請求項１に記載の方法。
  6. 前記方法が化学機械研磨の使用を含まない、請求項１に記載の方法。
  7. 前記絶縁層が二酸化ケイ素を含み、さらにステップ（ｊ）の後に、
    （ｋ）疎水性シラン化合物で前記絶縁層の露出した表面をシラン化すること、
    を含む、請求項１に記載の方法。
  8. ステップ（ｊ）のエッチングが超音波処理の使用を含む、請求項１に記載の方法。
  9. 電気泳動アセンブリおよびパターン化したナノ要素の転写用のダマシンテンプレートであって、前記テンプレートは、
    実質的に平坦な表面を有する基板と、
    前記基板上に配置された接着層と、
    前記基板とは反対側の前記接着層の表面に配置された導電性金属層と、ならびに
    前記接着層とは反対側の前記導電性金属層の表面上に配置された絶縁層とを含み、
    ここで、前記導電性金属層は、基板の少なくとも１つの領域にわたって連続しており、前記領域内で、前記導電性金属層は、マイクロスケールまたはナノスケールの隆起した導電性金属フィーチャを含む二次元パターンを有し、
    前記隆起した導電性金属フィーチャ間の領域は、実質的に絶縁層で満たされており、
    前記隆起した導電性金属フィーチャと前記絶縁層の露出面は本質的に同一平面であるように、前記隆起した導電性金属フィーチャ間の領域の絶縁層の厚さは、前記隆起した導電性金属フィーチャの高さと本質的に同じであり、および
    前記ダマシンテンプレートには、ディッシング欠陥、侵食欠陥、およびエッジ除外欠陥が本質的にない。
  10. 請求項１に記載の方法によって製作された請求項９に記載のダマシンテンプレート。
  11. 前記隆起した導電性金属フィーチャの厚さおよび前記隆起した導電性金属フィーチャ間の領域における絶縁層の高さが、５％未満、好ましくは２％未満だけ異なる、請求項９に記載のダマシンテンプレート。
  12. 前記隆起した導電性金属フィーチャと、前記隆起した導電性金属フィーチャ間の領域における前記絶縁層とを含む前記テンプレートの露出表面が、１００ｎｍ未満、好ましくは２０ｎｍ未満、より好ましくは５ｎｍ未満だけ平面性から逸脱する、請求項９に記載のダマシンテンプレート。
  13. 前記絶縁層の露出表面上に選択的に配置された疎水性コーティングをさらに含む、請求項９に記載のダマシンテンプレート。
  14. 前記基板が可撓性であり、好ましくは前記ダマシンテンプレートが可撓性である、請求項９に記載のダマシンテンプレート。
  15. 前記隆起フィーチャが、実質的に線状のフィーチャ、好ましくは直線、曲線、交差であるか、または円形、三角形、長方形、または他の幾何学的図形を形成する線状のフィーチャを含む、請求項９に記載のダマシンテンプレート。
  16. 前記隆起した導電性金属フィーチャが、長さ１０ｎｍ～１０ｃｍである、請求項９に記載のダマシンテンプレート。
  17. 前記隆起した導電性フィーチャの露出面に非共有結合的に付着された複数のナノ要素をさらに備え、前記絶縁層の露出表面には付着されたナノ要素が本質的にない、請求項９に記載のダマシンテンプレート。
  18. ナノインプリンティングによるパターン化されたナノ要素の転写のためのナノ要素転写システムであって、請求項９に記載のダマシンテンプレートと、前記複数のナノ要素を受け入れるための可撓性ポリマー基板とを含む前記システム。
  19. 前記可撓性ポリマー基板が、ポリエチレンナフタレート、ポリカーボネート、ポリスチレン、ポリエチレンテレフタレート、ポリイミド、またはそれらの組み合わせを含む、請求項１８に記載のナノ要素転写システム。
  20. 周囲温度より上の選択された温度で前記ダマシンテンプレートと前記可撓性ポリマー基板との間に圧力を加えるための熱的に調整されたインプリント装置をさらに備える、請求項１８に記載のナノ要素転写システム。
  21. ダマシンテンプレート上にナノ要素のパターン化されたアセンブリを形成する方法であって、前記方法は以下のステップを含む：
    （ａ）請求項９に記載のダマシンテンプレートを準備すること、
    （ｂ）ナノ要素の懸濁液中に前記ダマシンテンプレートを沈ませること、
    （ｃ）前記ダマシンテンプレートの導電性金属層と懸濁液中の対向電極の間に電圧を印加し、それにより、懸濁液からのナノ要素が、ダマシンテンプレートの導電性金属層の隆起した導電性金属フィーチャの露出面に選択的に組み立てられるが、前記ダマシンテンプレートの絶縁層の露出面には組み立てられず、
    （ｄ）ステップ（ｃ）のように電圧を印加し続けながら、懸濁液から前記ダマシンテンプレート、およびナノ要素のアセンブリを引き出すこと、ならびに
    （ｅ）前記ダマシンテンプレートを乾燥すること。
  22. ステップ（ｃ）および（ｄ）で印加される電圧が、ダマシンテンプレートの導電性金属層の隆起した導電性金属フィーチャの本質的に全部の露出面にわたってアセンブリを提供するのに十分高い、請求項２１に記載の方法。
  23. ステップ（ｄ）におけるダマシンテンプレートの引き出し速度が、引き出しプロセスを通して前記ダマシンテンプレートの導電性金属層の隆起フィーチャの表面上にナノ要素のパターン化アセンブリを保持するために十分に遅い、請求項２１に記載の方法。
  24. 可撓性ポリマー基板上にナノ要素の二次元のパターン化されたアセンブリを組み立ておよび転写する方法であって、前記方法は以下のステップを含む：
    （ａ）請求項１８に記載のナノ要素転写システムとナノ要素の懸濁液を準備すること、
    （ｂ）請求項２１に記載の方法に従って、前記懸濁液からナノ要素の電気泳動アセンブリを実行して、前記ダマシンテンプレート上にナノ要素のパターン化アセンブリを生成すること、
    （ｃ）ナノ要素のパターン化されたアセンブリを可撓性ポリマー基板と接触させて圧力を加えることにより、ナノ要素のパターン化されたアセンブリがパターン化された可撓性基板に転写され、
    ここで、ステップ（ｃ）は、可撓性ポリマー基板のガラス転移温度より高い温度で実行される。
  25. ステップ（ｂ）および（ｃ）を２サイクル以上実行することを含み、各サイクルがナノ要素の新鮮なパターン化アセンブリを新鮮な可撓性ポリマー基板上に堆積させることを含む、請求項２４に記載の方法。
JP2019543276A 2017-02-10 2018-02-12 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート Active JP7026120B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762457679P 2017-02-10 2017-02-10
US62/457,679 2017-02-10
PCT/US2018/017824 WO2018148659A1 (en) 2017-02-10 2018-02-12 Damascene template for nanoelement printing fabricated without chemomechanical planarizaton

Publications (2)

Publication Number Publication Date
JP2020510993A JP2020510993A (ja) 2020-04-09
JP7026120B2 true JP7026120B2 (ja) 2022-02-25

Family

ID=63107119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543276A Active JP7026120B2 (ja) 2017-02-10 2018-02-12 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート

Country Status (5)

Country Link
US (1) US11156914B2 (ja)
EP (1) EP3580375A4 (ja)
JP (1) JP7026120B2 (ja)
KR (1) KR20190117567A (ja)
WO (1) WO2018148659A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102415428B1 (ko) * 2020-09-28 2022-07-04 한국생산기술연구원 고해상도 oled 패턴 형성을 위한 도너기판의 제조방법, 도너기판 및 고해상도 oled 패턴 형성방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049934A1 (en) 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US20060134905A1 (en) 2004-11-23 2006-06-22 Tymon Barwicz Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
US20080092377A1 (en) 2006-10-20 2008-04-24 Heitzinger John M Patterned printing plates and processes for printing electrical elements
JP2010530623A (ja) 2007-06-20 2010-09-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合したソース／ドレイン領域を有するフィン型電界効果トランジスタ・デバイスおよびその形成方法
JP2011508459A (ja) 2007-12-31 2011-03-10 サンディスク スリーディー，エルエルシー デュアルダマシンプロセスおよびインプリントリソグラフィを用いた３次元メモリアレイ内のメモリ線およびビアの形成方法および装置
JP2015506088A (ja) 2011-11-08 2015-02-26 ノースイースタン ユニバーシティ 直接組立て用のダマシンテンプレートおよびナノ要素の転写

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004511828A (ja) * 2000-10-16 2004-04-15 オジン，ジョフリー，アラン 基板上の結晶コロイドパターンの自己集合方法および光学的用途
DE10122324A1 (de) 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrierte monolithische Schaltung
US7999353B1 (en) * 2005-04-26 2011-08-16 Northwestern University Mesoscale pyramids, hole arrays and methods of preparation
WO2006133265A2 (en) 2005-06-07 2006-12-14 Northeastern University Directed assembly of a conducting polymer
US20100215909A1 (en) 2005-09-15 2010-08-26 Macdonald Susan S Photomask for the Fabrication of a Dual Damascene Structure and Method for Forming the Same
US9388047B2 (en) 2005-12-01 2016-07-12 Northeastern University Directed assembly of carbon nanotubes and nanoparticles using nanotemplates
US8308886B2 (en) 2006-07-17 2012-11-13 E I Du Pont De Nemours And Company Donor elements and processes for thermal transfer of nanoparticle layers
JP4977508B2 (ja) 2007-03-26 2012-07-18 アイメック ダメージの入った多孔性誘電体の処理方法
US8841239B2 (en) 2007-11-21 2014-09-23 Northeastern University Patterned nanosubstrates made by directed self assembly of amphiphilic molecules
US7998864B2 (en) 2008-01-29 2011-08-16 International Business Machines Corporation Noble metal cap for interconnect structures
KR100984182B1 (ko) 2008-04-14 2010-09-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8784673B2 (en) 2008-11-14 2014-07-22 Northeastern University Highly organized single-walled carbon nanotube networks and method of making using template guided fluidic assembly
WO2011041682A1 (en) 2009-10-01 2011-04-07 Northeastern University Nanoscale interconnects fabricated by electrical field directed assembly of nanoelements
KR101168667B1 (ko) * 2009-10-23 2012-07-26 한국과학기술연구원 단일벽 탄소나노튜브의 선택적 조립 방법 및 이를 이용한 단일벽 탄소나노튜브 다중 채널을 갖는 전계 효과 트랜지스터의 제조 방법
CN102870193B (zh) 2010-04-02 2016-01-13 罗地亚管理公司 选择性纳米颗粒组装系统和方法
US9145618B2 (en) 2010-11-29 2015-09-29 Northeastern University High rate electric field driven nanoelement assembly on an insulated surface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049934A1 (en) 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US20060134905A1 (en) 2004-11-23 2006-06-22 Tymon Barwicz Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
US20080092377A1 (en) 2006-10-20 2008-04-24 Heitzinger John M Patterned printing plates and processes for printing electrical elements
JP2010530623A (ja) 2007-06-20 2010-09-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合したソース／ドレイン領域を有するフィン型電界効果トランジスタ・デバイスおよびその形成方法
JP2011508459A (ja) 2007-12-31 2011-03-10 サンディスク スリーディー，エルエルシー デュアルダマシンプロセスおよびインプリントリソグラフィを用いた３次元メモリアレイ内のメモリ線およびビアの形成方法および装置
JP2015506088A (ja) 2011-11-08 2015-02-26 ノースイースタン ユニバーシティ 直接組立て用のダマシンテンプレートおよびナノ要素の転写

Also Published As

Publication number Publication date
EP3580375A1 (en) 2019-12-18
EP3580375A4 (en) 2020-12-02
US20190384168A1 (en) 2019-12-19
KR20190117567A (ko) 2019-10-16
US11156914B2 (en) 2021-10-26
WO2018148659A1 (en) 2018-08-16
JP2020510993A (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
US10815582B2 (en) Damascene template for directed assembly and transfer of nanoelements
Son et al. Placement control of nanomaterial arrays on the surface-reconstructed block copolymer thin films
KR20100039978A (ko) 나노 소자의 형성방법
US11081335B2 (en) Methods for forming electronic devices from nanomaterials
Xue et al. Fabrication of ultra-fine nanostructures using edge transfer printing
JP7026120B2 (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
KR100563855B1 (ko) 나노패턴 구조물
KR100841457B1 (ko) 오산화이바나듐 나노선 패턴 및 금나노입자 패턴을 포함하는 나노회로의 제조방법
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
US20070212808A1 (en) Method of selective removal of organophosphonic acid molecules from their self-assembled monolayer on Si substrates
KR101094738B1 (ko) 나노 소자의 형성방법
Busnaina Introduction to nanomanufacturing
Cho Development of high-rate nano-scale offset printing technology for electric and bio applications
Rao Wafer-scale directed self-assembly of nanostructures using self-assembled monolayer based controlled-wetting
Jeong Development of Directed-Assembly Based Printing Process for Electronics, Sensing, and Material Application
WO2006035524A1 (ja) 微小電極製造方法及びその製造方法によって作製された微小電極
Yamamoto et al. Position control of metal nanoparticles by self-assembly
Jaber-Ansari Fluidic assembly of highly organized single-wall carbon nanotubes in nano and micro scales—Characterization and investigation of the assembly mechanism
Seo Development of high-rate SWNTs assembly for large-scale SWNTs-based functional device applications
JP2001085667A (ja) 微細構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220214

R150 Certificate of patent or registration of utility model

Ref document number: 7026120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150