KR20100037000A - Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device - Google Patents

Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device Download PDF

Info

Publication number
KR20100037000A
KR20100037000A KR1020090092538A KR20090092538A KR20100037000A KR 20100037000 A KR20100037000 A KR 20100037000A KR 1020090092538 A KR1020090092538 A KR 1020090092538A KR 20090092538 A KR20090092538 A KR 20090092538A KR 20100037000 A KR20100037000 A KR 20100037000A
Authority
KR
South Korea
Prior art keywords
layer
esd protection
electrodes
inorganic material
pair
Prior art date
Application number
KR1020090092538A
Other languages
Korean (ko)
Other versions
KR101174327B1 (en
Inventor
도모카즈 이토
야스히로 히로베
아츠시 히토미
유지 데라다
겐사쿠 아사쿠라
다케시 우라노
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009011176A external-priority patent/JP4723005B2/en
Priority claimed from JP2009011175A external-priority patent/JP4720911B2/en
Priority claimed from JP2009011174A external-priority patent/JP4734428B2/en
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20100037000A publication Critical patent/KR20100037000A/en
Application granted granted Critical
Publication of KR101174327B1 publication Critical patent/KR101174327B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

PURPOSE: A composite electronic device, a method for manufacturing the same and a connection structure of the same are provided to improve the heat resistance property of the device by combining an inductor device and an electrostatic discharge protective device. CONSTITUTION: An inductor device and an electrostatic discharge protective device are formed between two magnetic substrates(11a, 11b). The inductor device includes insulation layers and conductive patterns. The insulation layers are composed of resins. The conductive patterns are formed on the insulation layers. The electrostatic discharge protective device includes a base insulation layer, a pair of electrodes and an electrostatic discharge absorbent layer. The electrostatic discharge absorbent layer includes composite of an insulation inorganic material and a conductive inorganic material. The conductive inorganic material is discontinuously dispersed in the matrix of the insulation inorganic material.

Description

복합 전자 부품, 그 제조 방법, 및 복합 전자 부품의 접속 구조{COMPOSITE ELECTRONIC DEVICE, MANUFACTURING METHOD THEREOF, AND CONNECTION STRUCTURE OF COMPOSITE ELECTRONIC DEVICE}COMPONENT ELECTRONIC DEVICE, MANUFACTURING METHOD THEREOF, AND CONNECTION STRUCTURE OF COMPOSITE ELECTRONIC DEVICE}

본 발명은 복합 전자 부품 및 그 제조 방법에 관한 것이며, 특히 인덕터 소자들과 정전기 방전 (ESD: electrostatic discharge) 보호 소자들을 결합하여 구성된 복합 전자 부품의 구조에 관한 것이다. 또한, 본 발명은 이러한 복합 전자 부품과 신호 라인들 사이의 접속 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite electronic component and a method for manufacturing the same, and more particularly, to a structure of a composite electronic component configured by combining inductor elements and electrostatic discharge (ESD) protection elements. The invention also relates to a connection structure between such a composite electronic component and signal lines.

최근, 고속 신호 송신 인터페이스로서 USB 2.0 표준 및 고선명 멀티미디어 인터페이스 (HDMI: high-definition multimedia interface) 가 광범위하게 보급되었고, 개인용 컴퓨터 및 디지털 고화질 텔레비전과 같은 많은 디지털 디바이스들에서 사용되고 있다. 이들 인터페이스는 오랫동안 일반적으로 이용되었던 단일-종단 (single-end) 송신 시스템과 다르게 한 쌍의 신호 라인들을 사용하여 차동 신호 (차동 모드 신호) 를 송신하는 차동 신호 시스템을 채용한다.Recently, the USB 2.0 standard and high-definition multimedia interface (HDMI) as a high-speed signal transmission interface has been widely spread, and is used in many digital devices such as personal computers and digital high definition televisions. These interfaces employ a differential signal system that transmits a differential signal (differential mode signal) using a pair of signal lines, unlike a single-end transmission system that has been commonly used for a long time.

차동 송신 시스템은 단일-종단 송신 시스템에 비해 외인성 잡음 (exogenous noise) 에 쉽게 영향을 받지 않는 것뿐만 아니라 신호 라인들로부터 발생되는 방사 전자기장이 적다는 점에서 우수한 특성이 있다. 따라서, 신호는 작은 진폭을 가질 수 있어, 시스템은 작은 진폭에 기초하여 상승 시간과 하강 시간을 단축시킴으로써 단일-종단 송신 시스템보다 고속으로 신호 송신을 수행할 수 있다.Differential transmission systems are superior in that they are less susceptible to exogenous noise than single-ended transmission systems, as well as less radiated electromagnetic fields from signal lines. Thus, the signal can have a small amplitude, so that the system can perform signal transmission at higher speed than a single-ended transmission system by shortening the rise time and the fall time based on the small amplitude.

도 13 은 일반적인 차동 송신 회로의 회로도이다.13 is a circuit diagram of a general differential transmission circuit.

도 13 에 도시된 차동 송신 회로는 한 쌍의 신호 라인 (1 및 2), 그 신호 라인 (1 및 2) 에 차동 모드 신호를 공급하는 출력 버퍼 (3), 및 그 신호 라인 (1 및 2) 으로부터의 차동 모드 신호를 받는 입력 버퍼 (4) 를 포함한다. 이러한 구성에서는, 출력 버퍼 (3) 에 주어진 입력 신호 (IN) 가 한 쌍의 신호 라인 (1 및 2) 을 통해 입력 버퍼 (4) 에 송신되고, 출력 신호 (OUT) 로서 재생된다. 이 차동 송신 회로는 상술한 바와 같이 신호 라인 (1 및 2) 으로부터 발생되는 방사 전자기장이 작은 특성이 있다. 그러나, 이 회로는 공통 잡음 (공통 모드 잡음) 이 신호 라인 (1 및 2) 에 중첩되는 경우 상대적으로 큰 방사 전자기장을 발생시킨다. 공통 모드 잡음에 의해 발생되는 방사 전자기장을 감소시키기 위하여, 도 13 에 도시되는 바와 같이 신호 라인 (1 및 2) 에 공통 모드 초크 코일 (5) 을 삽입하는 것이 효과적이다.The differential transmission circuit shown in FIG. 13 includes a pair of signal lines 1 and 2, an output buffer 3 for supplying differential mode signals to the signal lines 1 and 2, and the signal lines 1 and 2 thereof. And an input buffer 4 that receives the differential mode signal from it. In this configuration, the input signal IN given to the output buffer 3 is transmitted to the input buffer 4 via the pair of signal lines 1 and 2 and reproduced as the output signal OUT. As described above, this differential transmission circuit is characterized in that the radiated electromagnetic field generated from the signal lines 1 and 2 is small. However, this circuit generates a relatively large radiated electromagnetic field when the common noise (common mode noise) is superimposed on the signal lines 1 and 2. In order to reduce the radiated electromagnetic field generated by the common mode noise, it is effective to insert the common mode choke coil 5 in the signal lines 1 and 2 as shown in FIG.

공통 모드 초크 코일 (5) 은 신호 라인 (1 및 2) 을 통해 송신되는 차동 성분 (차동 모드 신호) 에 대해 임피던스가 낮고, 동위상 (in-phase) 성분 (공통 모드 잡음) 에 대해 임피던스가 높다는 특성이 있다. 따라서, 신호 라인 (1 및 2) 에 공통 모드 초크 코일 (5) 을 삽입함으로써, 차동 모드 신호를 실질적으로 감쇠시킴 없이 한 쌍의 신호 라인 (1 및 2) 을 통해 송신되는 공통 모드 잡음을 차단 할 수 있다.The common mode choke coil 5 has low impedance for differential components (differential mode signals) transmitted over signal lines 1 and 2, and high impedance for in-phase components (common mode noise). There is a characteristic. Thus, by inserting the common mode choke coil 5 into the signal lines 1 and 2, it is possible to block the common mode noise transmitted through the pair of signal lines 1 and 2 without substantially attenuating the differential mode signal. Can be.

HDMI 와 같은 최근의 고속 디지털 인터페이스에서는, 그 인터페이스가 고속 송신 속도의 미세 신호를 다루기 때문에 정전기에 매우 민감한 IC 를 사용한다. 따라서, 정전기 방전 (ESD) 은 큰 문제가 된다. ESD 에 의한 IC 의 파손을 방지하기 위해서는, 신호 라인과 베이스 사이에 ESD 대책 부품으로서 배리스터 (varistor) 가 사용된다. 그러나, 배리스터가 사용되는 경우, 신호 파형은 비활성화 되고, 신호 품질은 열화된다. 그러므로, 보다 저용량 ESD 대책 디바이스가 요구된다. 예를 들어, 도 14 에 도시되는 바와 같이, 일본 특허출원 공개공보 제 2008-28214 호는 IC (6) 에 접속되는 신호 라인 (7) 들에 직렬로 코일 (8) 을 접속하고, 각 신호 라인 (7) 과 그라운드 사이에 ESD 보호 부품 (9) 을 접속함으로써 ESD 보호 부품 (9) 이 0.3pF 이하로 설정된 정전용량을 갖는 ESD 보호 회로를 제안한다 (일본 특허출원 공개공보 제 2008-28214 호의 도 8 참조).Modern high speed digital interfaces, such as HDMI, use ICs that are very sensitive to static electricity because they handle fine signals at high transmission rates. Therefore, electrostatic discharge (ESD) is a big problem. In order to prevent the IC from being damaged by ESD, a varistor is used as an ESD countermeasure between the signal line and the base. However, when a varistor is used, the signal waveform is inactivated and the signal quality is degraded. Therefore, a lower capacity ESD countermeasure device is required. For example, as shown in FIG. 14, Japanese Patent Application Laid-Open No. 2008-28214 connects a coil 8 in series with signal lines 7 connected to an IC 6, and each signal line is connected. By connecting the ESD protection component 9 between (7) and the ground, an ESD protection circuit having an electrostatic capacitance in which the ESD protection component 9 is set to 0.3 pF or less is proposed (Fig. Of Japanese Patent Application Laid-Open No. 2008-28214). 8).

일본 특허출원 공개공보 제 2007-214166 호는 하나의 패키지 내에 공통 모드 잡음 필터와 ESD 보호 기능을 갖춘 복합 전자 부품의 최상부 상에 제공되는, ESD 보호 기능을 갖는 전압-의존성 저항 재료를 구비한 구조를 개시한다. 이러한 구조에 따르면, 많은 절연층들을 포함한 적층체를 소결한 후에 전압-의존성 저항 재료가 제공될 수 있다. 이러한 배열에 따르면, 소결 시의 전압-의존성 저항 재료의 산화 및 크랙킹에 의한 ESD 보호 기능의 감소를 방지하는 것이 가능하다. 따라서, ESD 보호 기능을 개선할 수 있다.Japanese Patent Application Laid-Open No. 2007-214166 discloses a structure having a voltage-dependent resistance material with ESD protection provided on top of a composite electronic component having a common mode noise filter and ESD protection in one package. It starts. According to this structure, a voltage-dependent resistive material may be provided after sintering a laminate including many insulating layers. According to this arrangement, it is possible to prevent the reduction of the ESD protection function by oxidation and cracking of the voltage-dependent resistive material during sintering. Thus, the ESD protection function can be improved.

그러나, 일본 특허출원 공개공보 제 2007-214166 호에 개시된 공통 모드 필 터에 따르면, ESD 보호 소자들을 구성하는 전압-의존성 저항 재료는 수지를 함유한다. 그러므로, 설계 상 큰 제약이 되는 제조 단계의 제약 때문에 ESD 보호 소자들이 최상부 상에 제공될 필요가 있다. 전압-의존성 저항 재료는 약 10㎛ 의 매우 미세한 갭 내에 채워진다. 최상부에서는, 도체 패턴과 함께 형성된 많은 절연층들이 적층되는 구조물에 의해 평면 내에 불규칙 영역이 크다. 따라서, 매우 미세한 갭을 안정하게 형성하는 것이 상당히 어렵다. 더욱이, 최상층 상에 ESD 보호 소자들을 형성할 때, 제조 단계가 복잡하게 되고, 제조 비용이 증가한다.However, according to the common mode filter disclosed in Japanese Patent Application Laid-Open No. 2007-214166, the voltage-dependent resistance material constituting the ESD protection elements contains a resin. Therefore, ESD protection elements need to be provided on top because of manufacturing step constraints that are a major limitation in design. The voltage-dependent resistive material is filled in a very fine gap of about 10 μm. At the top, the irregular area is large in the plane by the structure in which many insulating layers formed with the conductor pattern are stacked. Therefore, it is quite difficult to stably form a very fine gap. Moreover, when forming the ESD protection elements on the top layer, the manufacturing step becomes complicated and the manufacturing cost increases.

그러므로, 본 발명의 목적은 공통 모드 필터와, 작은 정전용량과 우수한 방전 특성, 내열성 및 내후성 (weatherability) 을 갖는 ESD 보호 소자들을 조합하여 구성되는 콤팩트하고 고성능의 복합 전자 부품을 제공하는 데 있다. 본 발명의 또다른 목적은 이러한 고품질의 복합 전자 부품을 제조하는 제조 방법을 제공하는 데 있다. 본 발명의 또다른 목적은 이러한 복합 전자 부품과 신호 라인들의 접속 구조를 제공하는 데 있다.It is therefore an object of the present invention to provide a compact and high performance composite electronic component constructed by combining a common mode filter and ESD protection elements having small capacitance and excellent discharge characteristics, heat resistance and weatherability. It is another object of the present invention to provide a manufacturing method for producing such a high quality composite electronic component. Another object of the present invention is to provide a connection structure of such a composite electronic component and signal lines.

상술한 문제점들을 해결하기 위하여, 본 발명에 따른 복합 전자 부품은 2 개의 자성 기판들 사이에 형성되는 인덕터 소자 및 ESD 보호 소자를 포함하고, 상기 인덕터 소자는 수지로 이루어진 절연층들, 및 상기 절연층들 상에 형성된 도체 패턴들을 포함하고, 상기 ESD 보호 소자는 베이스 절연층, 한 쌍의 전극들로서 상기 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 포함하며, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함한다.In order to solve the above problems, the composite electronic component according to the present invention comprises an inductor element and an ESD protection element formed between two magnetic substrates, the inductor element is an insulating layer made of resin, and the insulating layer And conductive patterns formed on the substrate, wherein the ESD protection device includes a base insulating layer, the pair of electrodes arranged through a gap formed between the electrodes on the base insulating layer as a pair of electrodes, and at least the And an ESD absorbing layer arranged between the electrodes, the ESD absorbing layer comprising a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in the matrix of the insulating inorganic material.

본 발명에 따르면, 복합 전자 부품은 매우 작은 정전용량, 낮은 방전 개시 전압, 및 우수한 내방전성을 갖는 저-전압 방전형 ESD 보호 소자들을 포함한다. 그러므로, 복합 전자 부품은 ESD 대책을 갖지 않는 신호와 동등한 신호를 송신할 수 있어, 특성 임피던스의 감소를 억제할 수 있다. 또한, 도전성 무기 재료와 절연성 무기 재료의 복합체가 ESD 보호 재료로서 구성되기 때문에, 내압성이 현저하게 증가될 수 있고, 그리고 온도 및 습도와 같은 외부 환경의 내후성이 현저하게 증가될 수 있다. 인덕터 소자 및 ESD 보호 소자가 하나의 칩 내에 형성되기 때문에, 매우 콤팩트하고 고성능의 전자 부품을 제공할 수 있다.According to the present invention, a composite electronic component includes low-voltage discharge type ESD protection elements having very small capacitance, low discharge start voltage, and excellent discharge resistance. Therefore, the composite electronic component can transmit a signal equivalent to a signal having no ESD countermeasure, thereby suppressing a decrease in characteristic impedance. In addition, since the composite of the conductive inorganic material and the insulating inorganic material is configured as an ESD protection material, the pressure resistance can be significantly increased, and the weather resistance of the external environment such as temperature and humidity can be significantly increased. Since the inductor element and the ESD protection element are formed in one chip, it is possible to provide a very compact and high performance electronic component.

본 명세서에 있어서, "복합 (composite)" 은 절연성 무기 재료의 매트릭스 내에 도전성 무기 재료가 분산되는 상태를 의미한다. 이것은 절연성 무기 재료의 매트릭스 내에 균일하게 또는 랜덤하게 도전성 무기 재료가 분산되는 상태뿐만 아니라 절연성 무기 재료의 매트릭스 내에 도전성 무기 재료의 집합체가 분산되는 상태, 즉, 일반적으로 해도 (sea-island) 구조로 불리는 상태를 포함하는 개념이다. 본 명세서에 있어서, "절연성" 은 0.1Ω㎝ 이상인 저항을 의미하고, "도전성" 은 0.1Ω㎝ 미만인 저항을 의미한다. 소위 "반도전성 (semiconductivity)" 은 자신의 비저항이 0.1Ω㎝ 이상인 한 전자에 포함된다.In this specification, “composite” means a state in which a conductive inorganic material is dispersed in a matrix of an insulating inorganic material. This is not only a state in which the conductive inorganic material is uniformly or randomly dispersed in the matrix of the insulating inorganic material, but also a state in which the aggregate of the conductive inorganic material is dispersed in the matrix of the insulating inorganic material, that is, generally referred to as a sea-island structure. The concept involves state. In the present specification, "insulation" means a resistance of 0.1 Ωcm or more, and "conductive" means a resistance of less than 0.1 Ωcm. So-called "semiconductivity" is included in the electron as long as its specific resistance is 0.1? Cm or more.

본 발명에 있어서, 인덕터 소자는 적층 방향에 수직인 평면 상에 형성된 제 1 및 제 2 나선형 도체들을 포함하는 것이 바람직하고, 제 1 및 제 2 나선형 도체들은 공통 모드 필터를 구성하고, 서로 자기적으로 결합된다. 본 구성에 따르면, 공통 모드 잡음은 ESD 를 방지하면서 제거될 수 있다. 따라서, 인덕터 소자는 ESD 대책을 요구하는 고속 디지털 신호 라인의 잡음을 제거하는데 바람직하게 사용될 수 있다.In the present invention, the inductor element preferably comprises first and second spiral conductors formed on a plane perpendicular to the stacking direction, wherein the first and second spiral conductors constitute a common mode filter and magnetically Combined. According to this configuration, the common mode noise can be eliminated while preventing ESD. Thus, the inductor element can be preferably used to remove noise in high speed digital signal lines requiring ESD measures.

본 발명에 있어서, ESD 보호 소자의 정전용량은 0.35㎊ 이하인 값을 가지는 것이 바람직하다. ESD 보호 소자의 정전용량이 0.35㎊ 이하인 경우, 디지털 비주얼 인터페이스 (DVI: digital visual interface) 및 HDMI 의 고속 차동 송신 라인의 차동-송신 임피던스 표준 (100±15Ω) 을 만족할 수 있다. 따라서, ESD 에 의한 IC 의 파손이 신호 품질에 실제적인 영향을 제공함 없이 확실하게 방지될 수 있다.In the present invention, the capacitance of the ESD protection element preferably has a value of 0.35 kΩ or less. If the ESD protection device's capacitance is less than 0.35Ω, it can meet the digital visual interface (DVI) and the differential-transmit impedance standard (100 ± 15Ω) of HDMI's high-speed differential transmission line. Thus, breakage of the IC by ESD can be reliably prevented without providing a practical effect on the signal quality.

본 발명에 있어서, 수지 재료는 폴리이미드 수지 및 에폭시 수지 중 어느 하나이다. 절연성 무기 재료는 A12O3, TiO2, SiO2, ZnO, In2O3, NiO, CoO, SnO2, V2O5, CuO, MgO, ZrO2, AlN, BN 및 SiC 의 그룹으로부터 선택된 적어도 한 종류가 바람직하다. 이들 금속 산화물이 절연성, 내열성 및 내후성에서 우수하기 때문에, 이들 금속 산화물들은 복합체의 절연 매트릭스를 구성하는 재료로서 효과적으로 기능을 한다. 따라서, 우수한 방전 특성, 내열성 및 내후성을 갖는 고기능성 ESD 보호 소자를 실현하는 것이 가능하다. 이들 금속 산화물이 저비용으로 획득가능하고, 스퍼터링 방법이 이들 금속 산화물에 적용될 수 있기 때문에, 생산성 및 경제성이 증가될 수 있다.In the present invention, the resin material is either a polyimide resin or an epoxy resin. The insulating inorganic material is selected from the group of A1 2 O 3 , TiO 2 , SiO 2 , ZnO, In 2 O 3 , NiO, CoO, SnO 2 , V 2 O 5 , CuO, MgO, ZrO 2 , AlN, BN and SiC At least one kind is preferable. Since these metal oxides are excellent in insulation, heat resistance and weather resistance, these metal oxides function effectively as a material constituting the insulating matrix of the composite. Therefore, it is possible to realize a high functional ESD protection element having excellent discharge characteristics, heat resistance and weather resistance. Since these metal oxides are obtainable at low cost, and the sputtering method can be applied to these metal oxides, productivity and economy can be increased.

본 발명에서, 도전성 무기 재료는 C, Ni, Cu, Au, Ti, Cr, Ag, Pd, 및 Pt 의 그룹으로부터 선택된 적어도 한 종류의 금속 또는 이들 금속의 금속 화합물이 바람직하다. 이들 금속들 또는 금속 화합물을 절연성 무기 재료의 매트릭스 내에 불연속적인 분산의 상태로 화합시킴으로써, 우수한 방전 특성, 내열성 및 내후성을 가지는 고기능성 ESD 보호 소자들을 실현할 수 있다.In the present invention, the conductive inorganic material is preferably at least one metal selected from the group of C, Ni, Cu, Au, Ti, Cr, Ag, Pd, and Pt or a metal compound of these metals. By combining these metals or metal compounds in a state of discontinuous dispersion in a matrix of an insulating inorganic material, it is possible to realize high functional ESD protection devices having excellent discharge characteristics, heat resistance and weather resistance.

본 발명에 있어서, ESD 흡수층은 절연성 무기 재료 및 도전성 무기 재료를 순차적으로 스퍼터링하여 형성된 복합체, 또는 절연성 무기 재료 및 도전성 무기 재료를 동시에 스퍼터링하여 형성된 복합체가 바람직하다. 이러한 구성에 의해, 절연성 무기 재료의 매트릭스 내의 불연속 분산의 상태로 도전성 무기 재료를 함유한 복합체는 양호한 재현성으로 용이하게 획득될 수 있다.In the present invention, the ESD absorbing layer is preferably a composite formed by sequentially sputtering an insulating inorganic material and a conductive inorganic material, or a composite formed by simultaneously sputtering an insulating inorganic material and a conductive inorganic material. By this configuration, the composite containing the conductive inorganic material in a state of discontinuous dispersion in the matrix of the insulating inorganic material can be easily obtained with good reproducibility.

본 발명에 있어서, 한 쌍의 전극들은 베이스 절연층을 통해 자성 기판들 중 어느 하나의 표면 상에 형성되는 것이 바람직하다. 본 구성에 따르면, 상호 마주보게 배열되는 전극들이 만족스런 평탄도의 자성 기판 상에 형성되기 때문에, 전극들 사이의 갭이 안정하게 형성될 수 있다.In the present invention, the pair of electrodes is preferably formed on the surface of any one of the magnetic substrates through the base insulating layer. According to this configuration, since the electrodes arranged to face each other are formed on the magnetic substrate of satisfactory flatness, the gap between the electrodes can be formed stably.

본 발명에 있어서, 한 쌍의 전극들 사이에 제공된 갭은 적층 방향으로부터 본 인덕터 소자의 도체 패턴들과 중첩되지 않도록 배열된다. 본 구성에 따르면, ESD 보호 소자들의 중심부는 도체 패턴으로부터 벗어난 위치에 제공된다. 따라서, ESD 보호 소자들이 ESD 에 의해 부분적으로 파괴되는 경우 상부 및 하부층에 대한 영향이 억제될 수 있어, 높은 신뢰성을 갖는 복합 전자 부품을 실현할 수 있다.In the present invention, the gap provided between the pair of electrodes is arranged so as not to overlap the conductor patterns of the inductor element seen from the stacking direction. According to this configuration, the center portion of the ESD protection elements is provided at a position away from the conductor pattern. Therefore, when the ESD protection elements are partially destroyed by the ESD, the influence on the upper and lower layers can be suppressed, thereby realizing a composite electronic component having high reliability.

본 발명에 따른 복합 전자 부품은 2 개의 자성 기판들 사이에 제공되는 공통 모드 필터층과 ESD 보호층을 구비하고, 상기 공통 모드 필터층은 수지로 이루어지는 제 1 및 제 2 절연층, 상기 제 1 절연층 상에 형성된 제 1 나선형 도체, 및 상기 제 2 절연층 상에 형성된 제 2 나선형 도체를 포함하고, 상기 ESD 보호층은 상기 제 1 나선형 도체의 일단에 접속된 제 1 ESD 보호 소자, 및 상기 제 2 나선형 도체의 일단에 접속된 제 2 ESD 보호 소자를 포함하고, 상기 제 1 및 제 2 나선형 도체들은 적층 방향에 수직인 평면 방향에 형성되고, 서로 자기적으로 결합되도록 배열되고, 상기 제 1 및 제 2 ESD 보호 소자 각각은 한 쌍의 전극들로서 상기 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들, 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 포함하며, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함한다.The composite electronic component according to the present invention includes a common mode filter layer and an ESD protection layer provided between two magnetic substrates, and the common mode filter layer includes first and second insulating layers made of resin, and on the first insulating layer. A first spiral conductor formed on the first spiral conductor, and a second spiral conductor formed on the second insulating layer, wherein the ESD protection layer is connected to one end of the first spiral conductor, and the second spiral conductor A second ESD protection element connected to one end of the conductor, wherein the first and second spiral conductors are formed in a plane direction perpendicular to the stacking direction, are arranged to magnetically couple with each other, and the first and second Each of the ESD protection elements is a pair of electrodes, the pair of electrodes arranged through the gap formed between the electrodes on the base insulating layer, and at least the ES arranged between the electrodes. A D absorbing layer, wherein the ESD absorbing layer comprises a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in a matrix of the insulating inorganic material.

본 발명에 따른 복합 전자 부품은 상기 제 1 나선형 도체의 타단에 접속된 제 3 ESD 보호 소자, 및 상기 제 2 나선형 도체의 타단에 접속된 제 4 ESD 보호 소자를 더 포함한다. 상기 제 3 및 제 4 ESD 보호 소자들은 상기 제 1 및 제 2 ESD 보호 소자들의 구성과 동일한 구성을 가진다. 본 구성에 따르면, ESD 보호 소자들이 복합 전자 부품의 한 쌍의 입력단과 한 쌍의 출력단 양자 모두에 접속되기 때문에, 복합 전자 부품은 한 쌍의 신호 라인들에 대한 접속 방향의 자각을 요구함 없이 탑재될 수 있다. 따라서, 제조 시의 취급이 용이하게 될 수 있다.The composite electronic component according to the present invention further includes a third ESD protection element connected to the other end of the first spiral conductor, and a fourth ESD protection element connected to the other end of the second spiral conductor. The third and fourth ESD protection elements have the same configuration as that of the first and second ESD protection elements. According to this configuration, since the ESD protection elements are connected to both a pair of input terminals and a pair of output terminals of the composite electronic component, the composite electronic component can be mounted without requiring awareness of the connection direction to the pair of signal lines. Can be. Therefore, handling at the time of manufacture can be made easy.

또한, 본 발명의 목적은 한 쌍의 신호 라인들과, 제 1 나선형 도체의 일단에 접속된 제 1 ESD 보호 소자 및 제 2 나선형 도체의 일단에 접속된 제 2 ESD 보호 소자를 가지는 복합 전자 부품의 접속 구조와, 상기 한 쌍의 신호 라인들의 입력측에 접속되는 제 1 나선형 도체의 일단 및 제 2 나선형 도체의 일단을 가지는 복합 전자 부품의 접속 구조에 의해 달성될 수 있다. 제 1 및 제 2 나선형 도체들의 일단들이 상기 신호 라인들의 입력측에 접속되는 경우, 상기 제 1 및 제 2 ESD 보 호 소자는 상기 제 1 및 제 2 나선형 도체의 전단 (pre-stage) 에 제공된다. 상기 제 1 및 제 2 나선형 도체로부터 반사된 신호들은 입력 파형과 중첩되고, 보다 높은 전압에서 ESD 보호 소자들에 의해 흡수될 것으로 고려된다. 따라서, ESD 를 안전하게 흡수할 수 있다.It is also an object of the present invention to provide a composite electronic component having a pair of signal lines, a first ESD protection element connected to one end of the first spiral conductor and a second ESD protection element connected to one end of the second spiral conductor. A connection structure of a composite electronic component having a connection structure and one end of a first spiral conductor and one end of a second spiral conductor connected to an input side of the pair of signal lines can be achieved. When one ends of the first and second spiral conductors are connected to the input side of the signal lines, the first and second ESD protection elements are provided at the pre-stage of the first and second spiral conductors. The signals reflected from the first and second helical conductors are considered to overlap the input waveform and be absorbed by the ESD protection elements at higher voltages. Thus, ESD can be safely absorbed.

또한, 본 발명에 따른 복합 전자 부품을 제조하는 방법은 제 1 자성 기판의 표면 상에 ESD 보호층을 형성하는 단계, 상기 ESD 보호층의 표면 상에 공통 모드 필터층을 형성하는 단계, 및 상기 공통 모드 필터층의 표면 상에 제 2 자성 기판을 형성하는 단계를 포함한다. 상기 ESD 보호층을 형성하는 단계는 상기 제 1 자성 기판의 표면 상에 베이스 절연층을 형성하는 단계, 한 쌍의 전극들로서 상기 베이스 절연층의 표면 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들을 형성하는 단계, 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 형성하는 단계를 포함한다. 상기 ESD 흡수층은 절연성 무기 재료와, 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함한다.In addition, the method of manufacturing a composite electronic component according to the present invention includes forming an ESD protection layer on the surface of the first magnetic substrate, forming a common mode filter layer on the surface of the ESD protection layer, and the common mode. Forming a second magnetic substrate on the surface of the filter layer. The forming of the ESD protection layer may include forming a base insulating layer on the surface of the first magnetic substrate, the pair of electrodes being arranged through a gap formed between the electrodes on the surface of the base insulating layer. Forming the pair of electrodes, and forming an ESD absorbing layer arranged at least between the electrodes. The ESD absorbing layer includes a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in the matrix of the insulating inorganic material.

본 발명에 따르면, 매우 작은 정전용량을 갖는 ESD 보호 소자가 형성될 수 있다. 따라서, ESD 대책이 없는 신호에 대해 동등한 신호가 송신될 수 있어, 특성 임피던스의 감소를 억제할 수 있다. 하나의 칩 내에 형성되는 인덕터 소자와 ESD 보호 소자를 갖는, 매우 콤팩트하고 고기능성 전자 부품을 제조할 수 있다. 본 발명에 따르면, 상호 마주보게 배열된 전극들이 만족스런 평탄도의 자성 기판 상에 형성될 수 있어, 전극들 사이의 갭들을 안정하게 형성할 수 있다.According to the present invention, an ESD protection element having a very small capacitance can be formed. Therefore, an equivalent signal can be transmitted for the signal without the ESD countermeasure, so that the reduction of the characteristic impedance can be suppressed. It is possible to fabricate very compact and high functional electronic components with inductor elements and ESD protection elements formed in one chip. According to the present invention, electrodes arranged to face each other can be formed on a magnetic substrate of satisfactory flatness, so that gaps between the electrodes can be stably formed.

본 발명에 있어서, 공통 모드 필터층을 형성하는 단계는 수지로 이루어진 절연층과 도체 패턴을 번갈아 형성하는 단계를 포함한다. 절연층, 도체 패턴, 베이스 절연층 및 전극은 박막 형성 방법에 의해 형성되는 것이 바람직하다. 이러한 장치에 따르면, ESD 보호층과 공통 모드 필터층이 박막 형성 방법에 의해 일관되게 형성되기 때문에, 복합 전자 부품이 특정 제조 단계를 통함 없이 제조될 수 있다.In the present invention, the step of forming the common mode filter layer includes a step of alternately forming an insulating layer made of a resin and a conductor pattern. The insulating layer, the conductor pattern, the base insulating layer and the electrode are preferably formed by a thin film forming method. According to this apparatus, since the ESD protection layer and the common mode filter layer are formed consistently by the thin film forming method, the composite electronic component can be manufactured without going through a specific manufacturing step.

상술한 바와 같이, 본 발명에 따르면, 공통 모드 필터와, 작은 정전용량과 우수한 방전 특성, 내열성 및 내후성을 갖는 ESD 보호 소자들을 조합함으로써 구성되는, 콤팩트하고 고성능 복합 전자 부품을 제공하는 것이 가능하다. 특히, 본 발명에 따른 복합 전자 부품은 큰 신호-송신량과 매우 큰 송신 속도를 갖는 고속 HDMI 와 같은 고속 신호 인터페이스에 중대한 영향을 미친다. 또한, 본 발명에 따르면, 복합 전자 부품으로 하여금 효과적으로 기능을 하게 할 수 있는 신호 라인들과의 접속 구조를 제공하는 것이 가능하다.As described above, according to the present invention, it is possible to provide a compact and high performance composite electronic component which is constituted by combining a common mode filter and an ESD protection element having small capacitance and excellent discharge characteristics, heat resistance and weather resistance. In particular, the composite electronic component according to the present invention has a significant influence on a high speed signal interface such as high speed HDMI having a large signal-transmission amount and a very large transmission speed. In addition, according to the present invention, it is possible to provide a connection structure with signal lines that enable the composite electronic component to function effectively.

본 발명은 공통 모드 필터와, 작은 정전용량과 우수한 방전 특성, 내열성 및 내후성을 갖는 ESD 보호 소자들을 결합하여 구성되는, 콤팩트하고 고성능의 복합 전자 부품을 제공할 수 있다. 또한, 본 발명은 이러한 고품질의 복합 전자 부품을 제조하는 제조 방법을 제공할 수 있다. 그리고, 본 발명은 이러한 복합 전자 부품과 신호 라인들의 접속 구조를 제공할 수 있다.The present invention can provide a compact and high performance composite electronic component constructed by combining a common mode filter and an ESD protection element having small capacitance and excellent discharge characteristics, heat resistance and weather resistance. In addition, the present invention can provide a manufacturing method for producing such a high quality composite electronic component. In addition, the present invention can provide a connection structure of such a composite electronic component and signal lines.

본 발명의 상기 및 다른 목적, 특징 및 이점은 첨부된 도면에 관한 다음의 본 발명의 상세한 설명을 참조하여 더 명백하게 될 것이다.The above and other objects, features and advantages of the present invention will become more apparent with reference to the following detailed description of the invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시형태는 첨부된 도면을 참조하여 상세히 설명될 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 은 본 발명의 제 1 실시형태에 따른 복합 전자 부품의 외부 구조를 도시한 개략적 사시도이다.1 is a schematic perspective view showing an external structure of a composite electronic component according to a first embodiment of the present invention.

도 1 에 도시되는 바와 같이, 제 1 실시형태에 따른 복합 전자 부품 (100) 은 ESD 보호 기능을 갖는 박막 공통 모드 필터이고, 제 1 자성 및 제 2 자성 기판들 (11a 및 11b), 및 제 1 자성 기판 (11a) 과 제 2 자성 기판 (11b) 사이에 개재된 기능층 (12) 을 포함한다. 제 1 내지 제 6 단자 전극들 (13a 내지 13f) 은 제 1 자성 기판 (11a), 기능층 (12) 및 제 2 자성 기판 (11b) 에 의해 구성된 적층체의 외주 둘레 상에 형성되어 있다. 제 1 및 제 2 단자 전극들 (13a 및 13b) 은 제 1 측면 (10a) 상에 형성되어 있다. 제 3 및 제 4 단자 전극들 (13c 및 13d) 은 제 1 측면 (10a) 과 맞은편인 제 2 측면 (10b) 상에 형성되어 있다. 제 5 단자 전극 (13e) 은 제 1 및 제 2 측면 (10a 및 10b) 과 직각인 제 3 측면 (10c) 상에 형성되어 있다. 제 6 단자 전극 (13f) 은 제 3 측면과 맞은편인 제 4 측면 (10d) 상에 형성되어 있다.As shown in FIG. 1, the composite electronic component 100 according to the first embodiment is a thin film common mode filter having an ESD protection function, and includes first and second magnetic substrates 11a and 11b, and a first one. The functional layer 12 is interposed between the magnetic substrate 11a and the second magnetic substrate 11b. The first to sixth terminal electrodes 13a to 13f are formed on the outer circumference of the laminate composed of the first magnetic substrate 11a, the functional layer 12 and the second magnetic substrate 11b. The first and second terminal electrodes 13a and 13b are formed on the first side surface 10a. The third and fourth terminal electrodes 13c and 13d are formed on the second side face 10b opposite the first side face 10a. The fifth terminal electrode 13e is formed on the third side surface 10c perpendicular to the first and second side surfaces 10a and 10b. The sixth terminal electrode 13f is formed on the fourth side face 10d opposite to the third side face.

제 1 및 제 2 자성 기판들 (11a 및 11b) 은 물리적으로 기능층 (12) 을 보호하고, 공통 모드 필터의 폐자로 (closed magnetic path) 로서 사용한다. 제 1 및 제 2 자성 기판들 (11a 및 11b) 의 재료로서 소결 페라이트, 복합 페라이트 (분 말 페라이트를 함유한 수지) 등이 이용될 수 있다. 본 실시형태의 제 1 및 제 2 자성 기판들 (11a 및 11b) 은 단일층 구조 또는 다층 구조를 가질 수도 있다.The first and second magnetic substrates 11a and 11b physically protect the functional layer 12 and use as a closed magnetic path of the common mode filter. As the material of the first and second magnetic substrates 11a and 11b, sintered ferrite, composite ferrite (resin containing powder ferrite), and the like can be used. The first and second magnetic substrates 11a and 11b of this embodiment may have a single layer structure or a multilayer structure.

도 2 는 복합 전자 부품 (100) 의 구성을 도시한 회로도이다.2 is a circuit diagram showing the configuration of the composite electronic component 100.

도 2 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 공통 모드 초크 코일로서 기능하는 인덕터 소자들 (14a 및 14b), 및 ESD 보호 소자들 (15a 및 15b) 을 포함한다. 인덕터 소자들 (14a 및 14b) 의 일단들은 각각 제 1 및 제 2 단자 전극들 (13a 및 13b) 에 접속되고, 인덕터 소자들 (14a 및 14b) 의 타단들은 각각 제 3 및 제 4 단자 전극들 (13c 및 13d) 에 접속된다. ESD 보호 소자들 (15a 및 15b) 의 일단들은 각각 제 1 및 제 2 단자 전극들 (13a 및 13b) 에 접속되고, ESD 보호 소자들 (15a 및 15b) 의 타단들은 각각 제 5 및 제 6 단자 전극 (13e 및 13f) 에 접속된다. 도 13 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 한 쌍의 신호 라인들에 탑재된다. 이 경우, 제 1 및 제 2 단자 전극들 (13a 및 13b) 은 신호 라인들의 입력측에 접속되고, 제 3 및 제 4 단자 전극들 (13c 및 13d) 은 신호 라인들의 출력측에 접속된다. 제 5 및 제 6 단자 전극들 (13e 및 13f) 은 베이스 라인에 접속된다.As shown in FIG. 2, the composite electronic component 100 includes inductor elements 14a and 14b, and ESD protection elements 15a and 15b, which function as a common mode choke coil. One ends of the inductor elements 14a and 14b are connected to the first and second terminal electrodes 13a and 13b, respectively, and the other ends of the inductor elements 14a and 14b are respectively the third and fourth terminal electrodes ( 13c and 13d). One ends of the ESD protection elements 15a and 15b are connected to the first and second terminal electrodes 13a and 13b, respectively, and the other ends of the ESD protection elements 15a and 15b are respectively the fifth and sixth terminal electrodes. It is connected to 13e and 13f. As shown in FIG. 13, the composite electronic component 100 is mounted on a pair of signal lines. In this case, the first and second terminal electrodes 13a and 13b are connected to the input side of the signal lines, and the third and fourth terminal electrodes 13c and 13d are connected to the output side of the signal lines. The fifth and sixth terminal electrodes 13e and 13f are connected to the base line.

도 3 은 복합 전자 부품 (100) 의 층 구조의 일례를 도시하는 개략적 분해 사시도이다.3 is a schematic exploded perspective view showing an example of the layer structure of the composite electronic component 100.

도 3 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 제 1 및 제 2 자성 기판 (11a 및 11b), 및 제 1 자성 기판 (11a) 과 제 2 자성 기판 (11b) 사이에 개재된 기능층 (12) 을 포함한다. 기능층 (12) 은 공통 모드 필터층 (12a) 및 ESD 보호층 (12b) 에 의해 구성된다.As shown in FIG. 3, the composite electronic component 100 includes a first and second magnetic substrates 11a and 11b, and a functional layer interposed between the first magnetic substrate 11a and the second magnetic substrate 11b. And (12). The functional layer 12 is constituted by the common mode filter layer 12a and the ESD protection layer 12b.

공통 모드 필터층 (12a) 은 절연층들 (16a 내지 16e), 자성층 (16f), 접착층 (16g), 절연층 (16b) 상에 형성된 제 1 나선형 도체 (17), 절연층 (16c) 상에 형성된 제 2 나선형 도체 (18), 절연층 (16a) 상에 형성된 제 1 리드 도체 (19) 및 절연층 (16d) 상에 형성된 제 2 리드 도체 (20) 를 포함한다.The common mode filter layer 12a is formed on the insulating layers 16a to 16e, the magnetic layer 16f, the adhesive layer 16g, the first spiral conductor 17 formed on the insulating layer 16b, and the insulating layer 16c. A second spiral conductor 18, a first lead conductor 19 formed on the insulating layer 16a, and a second lead conductor 20 formed on the insulating layer 16d.

절연층들 (16a 내지 16e) 은 도체 패턴들 또는 도체 패턴들과 자성층 (16f) 사이를 절연시키고, 도체 패턴들이 형성되는 베이스 면의 평탄도를 확보하도록 기능한다. 절연층들 (16a 내지 16e) 의 재료에 대해서는, 전기적 그리고 자기적 절연에서 우수하고, 양호한 작업성을 갖는 수지를 이용하는 것이 바람직하다. 바람직하게는, 폴리이미드 수지 및 에폭시 수지가 이용된다. 바람직하게는, 도체 패턴을 위해 도전성 및 작업성이 우수한 Cu, Al 등이 이용된다. 포토리소그래피를 이용한 에칭 방법 및 애디티브 (additive) 방법 (도금) 에 의해 도체 패턴들을 형성할 수 있다.The insulating layers 16a to 16e function to insulate between the conductor patterns or the conductor patterns and the magnetic layer 16f, and to ensure the flatness of the base surface on which the conductor patterns are formed. As for the material of the insulating layers 16a to 16e, it is preferable to use a resin which is excellent in electrical and magnetic insulation and has good workability. Preferably, polyimide resins and epoxy resins are used. Preferably, Cu, Al, etc. which are excellent in electroconductivity and workability are used for a conductor pattern. Conductor patterns can be formed by an etching method using photolithography and an additive method (plating).

제 1 및 제 2 나선형 도체들 (17 및 18) 의 내부에 절연층 (16b 내지 16e) 을 관통하는 개구 (25) 가 절연층들 (16b 내지 16e) 의 중심 영역들로서 제공되어 있다. 폐경로를 형성하는 자성 물질 (26) 은 개구 (25) 내에서 제 1 자성 기판 (11a) 과 제 2 자성 기판 (11b) 사이로 채워진다. 자성 물질 (26) 을 위해 복합 페라이트 등이 이용되는 것이 바람직하다.Openings 25 penetrating the insulating layers 16b to 16e inside the first and second spiral conductors 17 and 18 are provided as central regions of the insulating layers 16b to 16e. The magnetic material 26 forming the closed path is filled in the opening 25 between the first magnetic substrate 11a and the second magnetic substrate 11b. It is preferable that a compound ferrite or the like be used for the magnetic material 26.

자성층 (16f) 은 절연층 (16e) 의 표면 상에 형성되어 있다. 복합 페라이트 (자성체 분말을 함유한 수지) 의 페이스트를 경화함으로써 개구 (25) 내에 자 성 물질 (26) 을 형성한다. 경화 시에, 수지는 수축되고, 개구부에서 불균일성이 발생한다. 이 불균일성을 감소시키기 위하여, 개구 (25) 의 내부뿐만 아니라 절연층 (16e) 의 전면에 페이스트를 코팅하는 것이 바람직하다. 이러한 평탄도를 확보하기 위하여 자성층 (16f) 이 형성되어 있다.The magnetic layer 16f is formed on the surface of the insulating layer 16e. The magnetic material 26 is formed in the opening 25 by curing the paste of the composite ferrite (resin containing magnetic body powder). In curing, the resin shrinks and nonuniformity occurs in the openings. In order to reduce this nonuniformity, it is preferable to coat the paste not only inside the opening 25 but also on the entire surface of the insulating layer 16e. In order to secure such flatness, the magnetic layer 16f is formed.

접착층 (16g) 은 자성 기판 (11b) 을 자성층 (16f) 에 본딩하는데 필요한 층이다. 또한, 접착층 (16g) 은 자성 기판 (11b) 과 자성층 (16f) 의 표면의 불균일성을 억제하는 기능을 하여 정밀한 접착성을 증가시킨다. 특별히 한정되지 않으나, 접착층 (16g) 의 재료로서 에폭시 수지, 폴리이미드 수지 및 폴리아미드 수지가 이용될 수 있다.The adhesive layer 16g is a layer necessary for bonding the magnetic substrate 11b to the magnetic layer 16f. In addition, the adhesive layer 16g functions to suppress the nonuniformity of the surfaces of the magnetic substrate 11b and the magnetic layer 16f to increase the precise adhesion. Although not specifically limited, an epoxy resin, a polyimide resin, and a polyamide resin can be used as the material of the adhesive layer 16g.

제 1 나선형 도체 (17) 는 도 2 에 도시된 인덕터 소자 (14a) 에 대응한다. 제 1 나선형 도체 (17) 의 내주단은 제 1 콘택-홀 도체 (21) 와 제 1 리드 도체 (19) 를 통해 절연층 (16b) 을 관통하여 제 1 단자 전극 (13a) 에 접속된다. 제 1 나선형 도체 (17) 의 외주단은 제 3 리드 도체 (23) 를 통해 제 3 단자 전극 (13c) 에 접속된다.The first spiral conductor 17 corresponds to the inductor element 14a shown in FIG. The inner circumferential end of the first spiral conductor 17 is connected to the first terminal electrode 13a through the insulating layer 16b via the first contact-hole conductor 21 and the first lead conductor 19. The outer circumferential end of the first spiral conductor 17 is connected to the third terminal electrode 13c via the third lead conductor 23.

제 2 나선형 도체 (18) 는 도 2 에 도시된 인덕터 소자 (14b) 에 대응한다. 제 2 나선형 도체 (18) 의 내주단은 제 2 콘택-홀 도체 (22) 및 제 2 리드 도체 (20) 를 통해 절연층 (16d) 을 관통하여 제 2 단자 전극 (13b) 에 접속된다. 제 2 나선형 도체 (18) 의 외주단은 제 4 리드 도체 (24) 를 통해 제 4 단자 전극 (13d) 에 접속된다.The second spiral conductor 18 corresponds to the inductor element 14b shown in FIG. The inner circumferential end of the second spiral conductor 18 is connected to the second terminal electrode 13b through the insulating layer 16d via the second contact-hole conductor 22 and the second lead conductor 20. The outer circumferential end of the second helical conductor 18 is connected to the fourth terminal electrode 13d via the fourth lead conductor 24.

제 1 및 제 2 나선형 도체들 (17 및 18) 은 동일 평면 형상을 갖고, 평면도 에서와 같이 동일 위치에 제공된다. 제 1 및 제 2 나선형 도체들 (17 및 18) 은 서로 완전히 중첩되고, 따라서 제 1 나선형 도체 (17) 와 제 2 나선형 도체 (18) 사이에 강한 자기 커플링이 발생한다. 상기 구성에 기초하여, 공통 모드 필터층 (12a) 내의 도체 패턴들이 공통 모드 필터를 구성한다.The first and second spiral conductors 17 and 18 have the same planar shape and are provided in the same position as in the plan view. The first and second helical conductors 17 and 18 completely overlap each other, so that a strong magnetic coupling occurs between the first helical conductor 17 and the second helical conductor 18. Based on the above configuration, the conductor patterns in the common mode filter layer 12a constitute a common mode filter.

ESD 보호층 (12b) 은 베이스 절연층 (27), 베이스 절연층 (27) 의 표면 상에 형성된 제 1 및 제 2 갭 전극들 (28 및 29), 및 제 1 및 제 2 갭 전극들 (28 및 29) 을 덮는 ESD 흡수층 (30) 을 포함한다. 제 1 갭 전극 (28) 부근의 층 구조는 도 2 에 도시된 제 1 ESD 보호 소자 (15a) 로서 기능하는 부분이고, 제 2 갭 전극 (29) 부근의 층 구조는 제 2 ESD 보호 소자 (15b) 로서 기능하는 부분이다. 제 1 갭 전극 (28) 의 일단은 제 1 단자 전극 (13a) 에 접속되고, 제 1 갭 전극 (28) 의 타단은 제 5 단자 전극 (13e) 에 접속된다. 제 2 갭 전극 (29) 의 일단은 제 2 단자 전극 (13b) 에 접속되고, 제 2 갭 전극 (29) 의 타단은 제 6 단자 전극 (13f) 에 접속된다.The ESD protection layer 12b includes a base insulating layer 27, first and second gap electrodes 28 and 29 formed on the surface of the base insulating layer 27, and first and second gap electrodes 28. And an ESD absorbing layer 30 covering 29). The layer structure near the first gap electrode 28 is a portion that functions as the first ESD protection element 15a shown in FIG. 2, and the layer structure near the second gap electrode 29 is the second ESD protection element 15b. ) To function as. One end of the first gap electrode 28 is connected to the first terminal electrode 13a, and the other end of the first gap electrode 28 is connected to the fifth terminal electrode 13e. One end of the second gap electrode 29 is connected to the second terminal electrode 13b, and the other end of the second gap electrode 29 is connected to the sixth terminal electrode 13f.

도 4 는 갭 전극들 (28 및 29) 과 다른 도체 패턴들 사이의 위치 관계를 도시한 개략적 평면도이다.4 is a schematic plan view showing the positional relationship between the gap electrodes 28 and 29 and other conductor patterns.

도 4 에 도시되는 바와 같이, 갭 전극들 (28 및 29) 에 의해 유지된 갭들 (28G 및 29G) 은 공통 모드 필터를 구성하는 제 1 및 제 2 나선형 도체들 (17 및 18) 과 제 1 및 제 2 리드 도체들 (19 및 20) 과 평면 상에서 중첩되지 않는 위치에 제공된다. 특히 한정되지 않으나, 제 1 실시형태에 있어서, 갭들 (28G 및 29G) 은 나선형 도체들 (17 및 18) 과 나선형 도체들 (17 및 18) 의 내부의 개구 (25) 사이의 오픈 영역에 제공된다. 그 상세함이 후술되지만, ESD 보호 소자들이 ESD 의 흡수로 인해 부분적으로 손상 또는 변형되기 때문에, 도체 패턴들이 ESD 보호 소자와 중첩된 위치에 배치되는 경우 도체 패턴들은 동시에 손상될 위험이 있다. 그러나, 도체 패턴들로부터 벗어난 위치에 ESD 보호 소자들의 갭들 (28G 및 29G) 이 제공되기 때문에, ESD 보호 소자들이 ESD 에 의해 부분적으로 파괴되는 경우 상부 및 하부층들에 영향을 억제할 수 있어, 보다 높은 신뢰성을 갖는 복합 전자 부품을 실현할 수 있다.As shown in FIG. 4, the gaps 28G and 29G held by the gap electrodes 28 and 29 are formed by the first and second spiral conductors 17 and 18 and the first and second spiral conductors constituting the common mode filter. The second lead conductors 19 and 20 are provided at positions not overlapping on the plane. Although not particularly limited, in the first embodiment, the gaps 28G and 29G are provided in the open area between the spiral conductors 17 and 18 and the opening 25 inside the spiral conductors 17 and 18. . Although the details are described below, since the ESD protection elements are partially damaged or deformed due to the absorption of the ESD, there is a risk that the conductor patterns are damaged at the same time when the conductor patterns are placed in a position overlapping the ESD protection element. However, since the gaps 28G and 29G of the ESD protection elements are provided at positions away from the conductor patterns, it is possible to suppress the influence on the upper and lower layers when the ESD protection elements are partially destroyed by ESD. A composite electronic component having high reliability can be realized.

도 5a 및 도 5b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 실시예이며, 여기서 도 5a 는 개략적 평면도이고, 도 5b 는 개략적 단면도이다. 제 2 갭 전극 (29) 의 구성은 제 1 갭 전극 (28) 의 구성과 동일하여, 중복된 설명을 생략할 것이다.5A and 5B are examples of the layer structure in the vicinity of the first gap electrode 28 in the ESD protection layer 12b, where FIG. 5A is a schematic plan view and FIG. 5B is a schematic sectional view. The configuration of the second gap electrode 29 is the same as the configuration of the first gap electrode 28, so that redundant description will be omitted.

ESD 보호층 (12b) 은 자성 기판 (11a) 의 표면 상에 형성된 베이스 절연층 (27), 제 1 갭 전극 (28) 을 구성하는 한 쌍의 전극들 (28a 및 28b), 및 그 전극들 (28a 및 28b) 사이에 배열된 ESD 흡수층 (30) 을 포함한다. 이러한 ESD 보호층 (12b) 에서는, ESD 흡수층 (30) 이 저-전압 방전형 ESD 보호 재료로서 기능을 한다. ESD 흡수층 (30) 은 과도 ESD 전압이 인가될 때 ESD 흡수층 (30) 을 통해 전극들 (28a 및 28b) 사이에 초기 방전을 확보하도록 설계된다.The ESD protection layer 12b includes a base insulating layer 27 formed on the surface of the magnetic substrate 11a, a pair of electrodes 28a and 28b constituting the first gap electrode 28, and the electrodes ( ESD absorbing layer 30 arranged between 28a and 28b). In this ESD protective layer 12b, the ESD absorbing layer 30 functions as a low-voltage discharge type ESD protective material. ESD absorbing layer 30 is designed to ensure initial discharge between electrodes 28a and 28b through ESD absorbing layer 30 when a transient ESD voltage is applied.

베이스 절연층 (27) 은 절연 재료로 이루어진다. 제 1 실시형태에서, 베이스 절연층 (27) 은 제조의 용이함으로부터 자성 기판 (11a) 의 전면을 덮는다. 그러나, 베이스 절연층 (27) 이 전극들 (28a 및 28b) 과 ESD 흡수층 (30) 의 적 어도 베이스인 경우 베이스 절연층 (27) 은 전면을 덮을 필요가 없다.The base insulating layer 27 is made of an insulating material. In the first embodiment, the base insulating layer 27 covers the entire surface of the magnetic substrate 11a from the ease of manufacture. However, if the base insulating layer 27 is at least a base of the electrodes 28a and 28b and the ESD absorbing layer 30, the base insulating layer 27 need not cover the entire surface.

베이스 절연층 (27) 의 상세한 예로서는, 제 1 자성 기판 (11a) 의 표면 상에 50 이하, 바람직하게 20 이하의 유전 상수를 갖는, NiZn 페라이트, 알루미늄, 실리카, 마그네시아 및 알루미늄 질화물의 저-유전-상수 재료로 이루어진 절연막을 형성함으로써 획득된 물질이 적절히 이용될 수 있다. 베이스 절연층 (27) 을 형성하는 방법은 특별히 한정되지 않고, 진공 증착 방법, 반응성 증착 방법, 스퍼터링 방법, 이온 도금 방법, 및 CVD 와 PVD 와 같은 기상 방법과 같은 공지된 방법을 적용할 수 있다. 베이스 절연층 (27) 의 막두께는 적절히 설정될 수 있다.As a detailed example of the base insulating layer 27, low-dielectric- of NiZn ferrite, aluminum, silica, magnesia and aluminum nitride, having a dielectric constant of 50 or less, preferably 20 or less, on the surface of the first magnetic substrate 11a. The material obtained by forming an insulating film made of a constant material can be appropriately used. The method for forming the base insulating layer 27 is not particularly limited, and known methods such as a vacuum deposition method, a reactive deposition method, a sputtering method, an ion plating method, and a gas phase method such as CVD and PVD can be applied. The film thickness of the base insulating layer 27 can be appropriately set.

한 쌍의 전극들 (28a 및 28b) 은 베이스 절연층 (27) 의 표면 상에 서로 소정 거리를 갖고 배열된다. 제 1 실시형태에서는, 한 쌍의 전극들 (28a 및 28b) 이 베이스 절연층 (27) 상의 미리 결정된 위치에 소정의 갭 거리 (ΔG) 를 갖고 서로 마주보도록 배열된다.The pair of electrodes 28a and 28b are arranged at a predetermined distance from each other on the surface of the base insulating layer 27. In the first embodiment, the pair of electrodes 28a and 28b are arranged to face each other with a predetermined gap distance ΔG at a predetermined position on the base insulating layer 27.

전극들 (28a 및 28b) 을 구성하는 재료로서는, 예를 들어, Ni, Cr, Al, Pd, Ti, Cu, Ag, Au 및 Pt 로부터 선택되는 적어도 한 종류의 금속 또는 금속들의 합금이 언급될 수 있다. 그러나, 금속들은 특별히 이에 한정되지 않는다. 제 1 실시형태에서는, 전극들 (28a 및 28b) 이 평면도에서와 같이 장방형 형상으로 형성되나, 그 형상은 특별히 이에 한정되지 않고, 빗살 (comb-teeth) 형상 또는 톱니 형상일 수 있다.As the material constituting the electrodes 28a and 28b, for example, at least one kind of metal or alloy of metals selected from Ni, Cr, Al, Pd, Ti, Cu, Ag, Au and Pt may be mentioned. have. However, the metals are not particularly limited thereto. In the first embodiment, the electrodes 28a and 28b are formed in a rectangular shape as in the plan view, but the shape thereof is not particularly limited, and may be a comb-teeth shape or a sawtooth shape.

전극들 (28a 및 28b) 사이의 갭 거리 (ΔG) 는 원하는 방전 특성을 고려하여 적절히 설정될 수 있다. 특별히 한정되지 않지만, 갭 거리 (ΔG) 는 일반적으 로 약 0.1㎛ 내지 50㎛ 이다. 저-전압 초기 방전을 확보하는 관점에서, 갭 거리 (ΔG) 가 약 0.1㎛ 내지 20㎛ 인 것이 보다 바람직하고, 약 0.1㎛ 내지 10㎛ 인 것이 더욱더 바람직하다. 전극들 (28a 및 28b) 의 두께는 적절히 설정될 수 있고, 일반적으로 약 0.05㎛ 내지 10㎛ 이나, 특별히 이에 한정되지 않는다.The gap distance ΔG between the electrodes 28a and 28b may be appropriately set in consideration of the desired discharge characteristic. Although not particularly limited, the gap distance ΔG is generally about 0.1 μm to 50 μm. From the standpoint of ensuring low-voltage initial discharge, the gap distance ΔG is more preferably about 0.1 μm to 20 μm, even more preferably about 0.1 μm to 10 μm. The thicknesses of the electrodes 28a and 28b may be appropriately set, and are generally about 0.05 μm to 10 μm, but are not particularly limited thereto.

ESD 흡수층 (30) 은 전극들 (28a 및 28b) 사이에 배열된다. 제 1 실시형태에서, ESD 흡수층 (30) 은 베이스 절연층 (27) 의 표면 상에 그리고 전극들 (28a 및 28b) 상에 적층되어 있다. ESD 흡수층 (30) 의 크기 및 형상 및 레이아웃 위치는 과도 전압이 인가될 때 ESD 흡수층 (30) 이 스스로를 통해 전극들 (28a 및 28b) 사이에 초기 방전을 확보하도록 설계되는 한 특별히 한정되지 않는다.ESD absorbing layer 30 is arranged between electrodes 28a and 28b. In the first embodiment, the ESD absorbing layer 30 is laminated on the surface of the base insulating layer 27 and on the electrodes 28a and 28b. The size, shape and layout position of the ESD absorbing layer 30 are not particularly limited as long as the ESD absorbing layer 30 is designed to ensure initial discharge between the electrodes 28a and 28b through itself when a transient voltage is applied.

ESD 흡수층 (30) 은 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료 (33) 의 집합체를 갖는 해도 구조의 복합체이다. 제 1 실시형태에서, ESD 흡수층 (30) 은 스퍼터링을 순차 수행함으로써 형성된다. 구체적으로, 도전성 무기 재료 (33) 는 베이스 절연층 (27) 의 절연 표면과 전극들 (28a 및 28b) 중 적어도 하나 상에 부분적으로 (불완전하게) 필름화된다. 그 후, 절연성 무기 재료 (32) 는 스퍼터링되어 소위 아일랜드 형상으로 분산된 도전성 무기 재료 (33) 의 층과, 도전성 무기 재료 (33) 의 층을 덮는 절연성 무기 재료 (32) 층의 적층 구조의 복합체를 형성한다.The ESD absorbing layer 30 is a composite of an island-in-water structure having an aggregate of conductive inorganic materials 33 discontinuously dispersed in a matrix of the insulating inorganic material 32. In the first embodiment, the ESD absorbing layer 30 is formed by sequentially performing sputtering. Specifically, the conductive inorganic material 33 is partially (incompletely) filmed on the insulating surface of the base insulating layer 27 and on at least one of the electrodes 28a and 28b. Thereafter, the insulating inorganic material 32 is a composite of a laminated structure of a layer of conductive inorganic material 33 sputtered and dispersed in a so-called island shape and a layer of insulating inorganic material 32 covering the layer of conductive inorganic material 33. To form.

매트릭스를 구성하는 절연성 무기 재료 (32) 의 일례로서는 금속 산화물 및 금속 질화물이 언급될 수 있으나, 그 재료는 이에 한정되지 않는다. 절연성 및 비용을 고려하면, A12O3, TiO2, SiO2, ZnO, In2O3, NiO, CoO, SnO2, V2O5, CuO, MgO, ZrO2, AlN, BN 및 SiC 가 바람직하다. 이들 재료들 중 한 종류 또는 둘 이상의 종류들 중 어느 하나가 이용될 수 있다. 이들 재료들 중에서는, 절연 매트릭스에 높은 절연성을 제공하는 점에서, Al2O3 또는 SiO2 가 이용되는 것이 더 바람직하다. 한편, 절연 매트릭스에 반도전성을 제공하는 점에서, TiO2 또는 ZnO 가 이용되는 것이 더 바람직하다. 절연 매트릭스에 반도성을 제공하는 경우, 우수한 방전 개시 전압 및 클램프 전압을 갖는 ESD 보호 소자들이 획득될 수 있다. 절연 매트릭스에 반도성을 제공하는 방법이 특별히 한정되지 않지만, 단일 재료로서는 TiO2 또는 ZnO 가 이용될 수 있거나, 다른 절연성 무기 재료 (32) 와 함께 이들 재료들이 이용될 수 있다. 특히, TiO2 는 아르곤 분위기에서의 스퍼터링 시에 산소를 쉽게 잃어, 도전성이 높아지게 되는 경향이 있다. 따라서, 절연 매트릭스에 반도성을 제공하기 위하여 TiO2 를 이용하는 것이 특히 바람직하다. 또한, 절연성 무기 재료 (32) 는 상부층 위에 위치된 부가층 (예를 들어, 절연층 (16a)) 으로부터 한 쌍의 전극들 (28a 및 28b) 및 도전성 무기 재료 (33) 를 보호하는 보호층으로서 기능을 한다.As examples of the insulating inorganic material 32 constituting the matrix, metal oxides and metal nitrides may be mentioned, but the material is not limited thereto. Taking into account insulation and cost, A1 2 O 3 , TiO 2 , SiO 2 , ZnO, In 2 O 3 , NiO, CoO, SnO 2 , V 2 O 5 , CuO, MgO, ZrO 2 , AlN, BN and SiC desirable. One kind of these materials or any one of two or more kinds may be used. Among these materials, Al 2 O 3 or SiO 2 is more preferably used in terms of providing high insulation to the insulating matrix. On the other hand, TiO 2 or ZnO is more preferably used in terms of providing semiconductivity to the insulating matrix. When providing semiconductivity to the insulating matrix, ESD protection elements with good discharge start voltage and clamp voltage can be obtained. Although the method of providing semiconductivity to the insulating matrix is not particularly limited, TiO 2 or ZnO may be used as a single material, or these materials may be used together with other insulating inorganic materials 32. In particular, TiO 2 tends to lose oxygen easily at the time of sputtering in an argon atmosphere and to have high conductivity. Therefore, it is particularly preferable to use TiO 2 to provide semiconductivity to the insulating matrix. In addition, the insulating inorganic material 32 serves as a protective layer that protects the pair of electrodes 28a and 28b and the conductive inorganic material 33 from an additional layer (e.g., insulating layer 16a) positioned over the upper layer. Function

도전성 무기 재료 (33) 의 일례로서는, 금속, 합금, 금속 산화물, 금속 질화물, 금속 카바이드 및 금속 붕소화물이 언급될 수 있다. 그러나, 도전성 무기 재료 (33) 는 이들 재료에 한정되지 않는다. 도전성을 고려하면, C, Ni, Cu, Au, Ti, Cr, Ag, Pd 및 Pt, 또는 이들 재료의 합금이 바람직하다.As an example of the conductive inorganic material 33, metals, alloys, metal oxides, metal nitrides, metal carbides and metal borides may be mentioned. However, the conductive inorganic material 33 is not limited to these materials. In consideration of conductivity, C, Ni, Cu, Au, Ti, Cr, Ag, Pd and Pt, or alloys of these materials are preferred.

ESD 흡수층 (30) 을 구성하는 전극 (28), 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 의 조합에 대해 Cu, SiO2 및 Au 의 조합이 특히 바람직하다. 이들 재료에 의해 구성된 ESD 보호 소자들은 전기적 특성에서 우수할 뿐만 아니라 작업성 및 비용에서 매우 유리하다. 특히, 불규칙하게 분산된 아일랜드 형상의 도전성 무기 재료 (33) 의 집합체를 갖는 해도 구조의 복합체는 높은 정밀도로 그리고 용이하게 형성될 수 있다.The combination of Cu, SiO 2, and Au is particularly preferable for the combination of the electrode 28, the insulating inorganic material 32, and the conductive inorganic material 33 constituting the ESD absorbing layer 30. ESD protection devices constructed from these materials are not only superior in electrical properties but also very advantageous in workability and cost. In particular, a composite of an island-in-the-sea structure having an aggregate of irregularly dispersed island-shaped conductive inorganic materials 33 can be formed with high precision and easily.

ESD 흡수층 (30) 의 총 두께는 특별히 한정되지 않고, 적절히 설정될 수 있다. 더욱 얇은 막을 이루는 관점에서, 총 두께는 10㎚ 내지 10㎛ 인 것이 바람직하다. 보다 바람직하게, 총 두께는 15㎚ 내지 1㎛ 이고, 더욱더 바람직하게는, 15㎚ 내지 500㎚ 이다. 제 1 실시형태에서와 같이 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 의 층 및 절연성 무기 재료 (32) 의 매트릭스 층을 형성하는 동안, 도전성 무기 재료 (33) 의 층두께는 1㎚ 내지 10㎚ 인 것이 바람직하고, 절연성 무기 재료 (32) 의 층두께는 10㎚ 내지 10㎛ 인 것이 바람직하고, 10㎚ 내지 1㎛ 인 것이 보다 바람직하고, 10㎚ 내지 500㎚ 인 것이 더욱더 바람직하다.The total thickness of the ESD absorbing layer 30 is not particularly limited and may be appropriately set. From the viewpoint of forming a thinner film, the total thickness is preferably 10 nm to 10 m. More preferably, the total thickness is from 15 nm to 1 μm, even more preferably from 15 nm to 500 nm. While forming the layer of the discretely dispersed island-shaped conductive inorganic material 33 and the matrix layer of the insulating inorganic material 32 as in the first embodiment, the layer thickness of the conductive inorganic material 33 is 1 nm. It is preferable that it is-10 nm, It is preferable that the layer thickness of the insulating inorganic material 32 is 10 nm-10 micrometers, It is more preferable that it is 10 nm-1 micrometer, It is still more preferable that it is 10 nm-500 nm.

ESD 흡수층 (30) 을 형성하는 방법은 상술한 스퍼터링 방법에 한정되지 않는다. ESD 흡수층 (30) 은 공지된 박막 형성 방법을 적용하여 베이스 절연층 (27) 의 절연 표면 및 전극들 (28a 및 28b) 중 적어도 하나 상에 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 를 제공함으로써 형성될 수 있다.The method of forming the ESD absorbing layer 30 is not limited to the sputtering method described above. The ESD absorbing layer 30 applies a known thin film forming method to insulate the insulating inorganic material 32 and the conductive inorganic material 33 onto the insulating surface of the base insulating layer 27 and at least one of the electrodes 28a and 28b. It can be formed by providing.

제 1 실시형태의 ESD 보호층 (12b) 에서, 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 를 포함한 ESD 흡수층 (30) 은 저-전압 방전형 ESD 보호 재료로서 기능을 한다. 본 구성을 사용함으로써, 작은 정전용량, 낮은 방전 개시 전압 및 우수한 내방전성을 갖는 고성능 ESD 보호 소자들을 실현하는 것이 가능하다. ESD 흡수층 (30) 이 저-전압 방전형 ESD 보호 재료로서 기능하기 위하여, 적어도 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 에 의해 구성된 복합체를 사용한다. 따라서, 상술한 통상의 유기-무기 복합막의 내열성과 비교하여 내열성이 증가되고, 온도 및 습도와 같은 외부 환경에 의해 특성이 쉽게 변화하지 않는다. 그 결과, 신뢰성이 증가된다. ESD 흡수층 (30) 은 스퍼터링 방법에 의해 형성될 수 있다. 따라서, 생산성 및 경제성이 보다 증가된다. 제 1 실시형태에서의 ESD 보호 소자들은 ESD 흡수층 (30) 이 전극들 (28a 및 28b) 사이에 전압을 인가함으로써 ESD 흡수층 (30) 내에서 전극들 (28a 및 28b) 을 부분적으로 분산하여 전극들 (28a 및 28b) 을 구성하는 요소를 포함하도록 구성될 수 있다.In the ESD protection layer 12b of the first embodiment, the ESD absorbing layer 30 including the island-shaped conductive inorganic material 33 discontinuously dispersed in the matrix of the insulating inorganic material 32 is a low-voltage discharge type ESD. It functions as a protective material. By using this configuration, it is possible to realize high performance ESD protection elements having small capacitance, low discharge start voltage and excellent discharge resistance. In order for the ESD absorbing layer 30 to function as a low-voltage discharge type ESD protection material, a composite composed of at least an insulating inorganic material 32 and a conductive inorganic material 33 is used. Therefore, the heat resistance is increased in comparison with the heat resistance of the conventional organic-inorganic composite film described above, and properties are not easily changed by external environments such as temperature and humidity. As a result, reliability is increased. ESD absorbing layer 30 can be formed by a sputtering method. Thus, productivity and economy are further increased. The ESD protection elements in the first embodiment partially disperse the electrodes 28a and 28b in the ESD absorption layer 30 by applying a voltage between the electrodes 28a and 28b. It can be configured to include elements that make up 28a and 28b.

도 6 은 ESD 보호 소자들의 원리를 설명하기 위한 개략도이다.6 is a schematic diagram illustrating the principle of ESD protection elements.

도 6 에 도시되는 바와 같이, ESD 에 기초한 방전 전압이 한 쌍의 전극들 (28a 및 28b) 사이에 인가되는 경우, 화살표에 의해 도시되는 바와 같이 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 에 의해 구성된 부가적인 루트를 통과하여 전극 (28a) 로부터 전극 (28b) (그라운드) 로 방전 전류가 흐른다. 이 경우, 전류 루트에서 큰 에너지 밀도를 갖는 그라운드 점에서의 도전성 무기 재료 (33) 는 절연성 무기 재료 (32) 와 함께 파괴되고, ESD 의 방전 에너지는 흡수된다. 파괴된 루트가 비도통이 되더라도, ESD 는 도 6 에 도시되는 바와 같이 많은 전류 루트들이 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 에 의해 형성되기 때문에 복수 회 흡수될 수 있다.As shown in FIG. 6, when a discharge voltage based on ESD is applied between a pair of electrodes 28a and 28b, it is discontinuously dispersed in the matrix of insulating inorganic material 32 as shown by the arrow. A discharge current flows from the electrode 28a to the electrode 28b (ground) through an additional route constituted by the island-shaped conductive inorganic material 33. In this case, the conductive inorganic material 33 at the ground point having a large energy density at the current route is destroyed together with the insulating inorganic material 32, and the discharge energy of the ESD is absorbed. Even if the broken route becomes non-conductive, the ESD can be absorbed a plurality of times because many current routes are formed by the island-shaped conductive inorganic material 33 discontinuously dispersed as shown in FIG.

상술한 바와 같이, 제 1 실시형태에 따른 복합 전자 부품 (100) 은 작은 정전용량, 낮은 방전 개시 전압, 및 우수한 내방전성, 내열성 및 내후성을 갖는 저-전압 형의 ESD 보호 소자들을 포함한다. 따라서, 고성능 ESD 보호 기능을 포함하는, 공통 모드 필터로서 기능하는 복합 전자 부품을 실현할 수 있다.As described above, the composite electronic component 100 according to the first embodiment includes low-voltage type ESD protection elements having small capacitance, low discharge start voltage, and excellent discharge resistance, heat resistance and weather resistance. Therefore, a composite electronic component functioning as a common mode filter including a high performance ESD protection function can be realized.

제 1 실시형태에 따르면, 절연성 유기 재료 (32) 와 도전성 무기 재료 (33) 는 ESD 보호층 (12b) 의 재료로서 이용된다. ESD 보호층 (12b) 을 구성하는 각종 재료에 수지가 포함되지 않기 때문에, ESD 보호층 (12b) 은 자성 기판 (11a) 상에 형성될 수 있고, 공통 모드 필터층 (12a) 은 ESD 보호층 (12b) 상에 형성될 수 있다. 소위 박막 형성 방법에 의해 공통 모드 필터층 (12a) 을 형성하기 위해서는, 350℃ 이상에서의 열처리 단계가 필요하다. 도체 패턴들과 함께 형성된 세라믹 시트들을 순차적으로 적층하는 소위 층 라미네이팅 (layer laminating) 방법에 의해 공통 모드 필터층 (12a) 을 형성하기 위해서는, 800℃ 에서의 열처리 단계가 필요하다. 그러나, ESD 보호층의 재료로서 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 가 사용되는 경우, 재료들은 열처리 단계를 견딜 수 있어, 정 상적으로 기능을 하는 ESD 보호 소자를 형성할 수 있다. ESD 보호 소자들은 자성 기판의 충분히 평탄한 표면 상에 형성될 수 있어, 갭 전극들의 미세한 갭을 안정적으로 형성할 수 있다.According to the first embodiment, the insulating organic material 32 and the conductive inorganic material 33 are used as the material of the ESD protection layer 12b. Since resin is not included in the various materials constituting the ESD protection layer 12b, the ESD protection layer 12b can be formed on the magnetic substrate 11a, and the common mode filter layer 12a is the ESD protection layer 12b. It can be formed on). In order to form the common mode filter layer 12a by the so-called thin film forming method, a heat treatment step at 350 ° C or higher is required. In order to form the common mode filter layer 12a by a so-called layer laminating method of sequentially stacking ceramic sheets formed with the conductor patterns, a heat treatment step at 800 ° C. is required. However, when the insulating inorganic material 32 and the conductive inorganic material 33 are used as the material of the ESD protective layer, the materials can withstand the heat treatment step to form an ESD protective element that functions normally. ESD protection elements can be formed on a sufficiently flat surface of the magnetic substrate, thereby stably forming the fine gaps of the gap electrodes.

제 1 실시형태에 따르면, 갭 전극들의 형성 위치는 공통 모드 필터를 구성하는 제 1 및 제 2 나선형 도체들과 평면 상에서 중첩되지 않고, 도체 패턴들으로부터 벗어난 위치에 갭 전극들이 제공되어 있다. 따라서, ESD 보호 소자가 ESD 에 의해 부분적으로 파괴되는 경우 상부 및 하부 방향들에 대한 영향은 억제될 수 있어, 보다 높은 신뢰성을 갖는 복합 전자 부품을 실현할 수 있다.According to the first embodiment, the positions where the gap electrodes are formed do not overlap in plane with the first and second spiral conductors constituting the common mode filter, and gap electrodes are provided at positions away from the conductor patterns. Therefore, when the ESD protection element is partially destroyed by the ESD, the influence on the upper and lower directions can be suppressed, thereby realizing a composite electronic component having higher reliability.

제 1 실시형태에 따르면, 도 2 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 한 쌍의 신호 라인들에 탑재되고, ESD 보호 소자들 (15a 및 15b) 은 공통 모드 필터 (14a) 보다 신호 라인의 입력측에 가깝게 제공된다. 따라서, ESD 보호 소자의 과도 전압의 흡수 효율은 증가될 수 있다. 일반적으로, 과도 ESD 전압은 임피던스 매칭 시에 밸런스를 갖지 않는 비정상적인 전압이어서, 공통 모드 필터의 입력단에서 일단 반사된다. 이러한 반사 신호는 원래 신호 파형과 중첩된다. 증가된 전압의 신호는 ESD 보호 소자들에 의해 당장 흡수된다. 즉, ESD 보호 소자들의 후단에서의 공통 모드 필터는 원래 파형의 크기보다 크게 파형의 크기를 증가시킨다. 따라서, 신호가 저 전압 레벨의 상태에서 흡수되는 경우보다 신호가 ESD 보호 소자들에 의해 보다 용이하게 흡수될 수 있는 상태를 생성하는 것이 가능하다. 이러한 방식으로 일단-흡수된 신호를 공통 모드 필터에 입력함으로써 미세 잡음을 제거할 수 있다.According to the first embodiment, as shown in FIG. 2, the composite electronic component 100 is mounted on a pair of signal lines, and the ESD protection elements 15a and 15b have a signal than the common mode filter 14a. It is provided close to the input side of the line. Therefore, the absorption efficiency of the transient voltage of the ESD protection element can be increased. In general, transient ESD voltages are abnormal voltages that are not balanced at impedance matching, so they are reflected once at the input of the common mode filter. This reflected signal overlaps the original signal waveform. The signal of increased voltage is immediately absorbed by the ESD protection elements. That is, the common mode filter at the rear of the ESD protection elements increases the magnitude of the waveform to be larger than the magnitude of the original waveform. Thus, it is possible to create a state in which the signal can be more easily absorbed by the ESD protection elements than when the signal is absorbed in the state of the low voltage level. In this way fine noise can be removed by inputting the once-absorbed signal into the common mode filter.

다음에서는, 제 1 실시형태에 따른 복합 전자 부품 (100) 을 제조하는 방법을 상세히 설명한다.Next, the method of manufacturing the composite electronic component 100 according to the first embodiment will be described in detail.

도 7 은 복합 전자 부품의 제조 단계를 도시한 흐름도이다.7 is a flowchart illustrating manufacturing steps of the composite electronic component.

복합 전자 부품 (100) 을 제조하는 방법에 있어서, 제 1 자성 기판 (11a) 은 우선 준비되고 (단계 S101), ESD 보호층 (12b) 은 제 1 자성 기판 (11a) 의 표면 상에 형성되며 (단계 S102 내지 단계 S104), 공통 모드 필터층 (12a) 은 ESD 보호층 (12b) 의 표면 상에 형성된다 (단계 S105 내지 단계 S111). 제 2 자성 기판 (11b) 은 적층된다 (단계 S112). 그 후, 단자 전극들 (13a 내지 13f) 은 외주면 상에 형성되어 (단계 S113), 제 1 및 제 2 자성 기판들 (11a 및 11b) 사이에 개재된 공통 모드 필터층 (12a) 및 ESD 보호층 (12b) 을 갖는 복합 전자 부품 (100) 을 완성한다.In the method of manufacturing the composite electronic component 100, the first magnetic substrate 11a is first prepared (step S101), and the ESD protection layer 12b is formed on the surface of the first magnetic substrate 11a ( Steps S102 to S104, the common mode filter layer 12a is formed on the surface of the ESD protection layer 12b (steps S105 to S111). The second magnetic substrate 11b is laminated (step S112). Thereafter, the terminal electrodes 13a to 13f are formed on the outer circumferential surface (step S113), so that the common mode filter layer 12a and the ESD protection layer (interposed between the first and second magnetic substrates 11a and 11b) are provided. The composite electronic component 100 having 12b) is completed.

제 1 실시형태에 따른 복합 전자 부품 (100) 을 제조하는 방법은 박막 형성 방법에 의해 공통 모드 필터층 (12a) 과 ESD 보호층 (12b) 을 일관되게 형성하는데 이용된다. 박막 형성 방법은 감광성 수지를 코팅하고, 이 층을 노광 및 현상하고, 그 후 절연층들의 표면 상에 도체 패턴들을 형성하는 단계를 반복하여 함으로써 절연층들과 도체 층들을 번갈아 형성되는 다층막을 형성하는 방법이다. 이하, ESD 보호층 (12b) 및 공통 모드 필터층 (12a) 을 형성하는 단계를 상세히 설명한다.The method of manufacturing the composite electronic component 100 according to the first embodiment is used to form the common mode filter layer 12a and the ESD protection layer 12b consistently by a thin film forming method. The thin film forming method is formed by coating a photosensitive resin, exposing and developing this layer, and then repeating the steps of forming the conductor patterns on the surfaces of the insulating layers to form a multilayer film alternately formed between the insulating layers and the conductor layers. It is a way. Hereinafter, the steps of forming the ESD protection layer 12b and the common mode filter layer 12a will be described in detail.

ESD 보호층 (12b) 의 형성에 있어서, 베이스 절연층 (27) 은 자성 기판 (11a) 의 표면 상에 우선 형성된다 (단계 S102). 베이스 절연층 (27) 을 형성 하는 방법은 특별히 한정되지 않고, 공지된 방법, 예를 들어,진공 증착 방법, 반응성 증착 방법, 스퍼터링 방법, 이온 도금 방법, 및 CVD 및 PVD 와 같은 기상 방법을 적용할 수 있다. 베이스 절연층 (27) 의 막두께는 적절히 설정될 수 있다.In the formation of the ESD protection layer 12b, the base insulating layer 27 is first formed on the surface of the magnetic substrate 11a (step S102). The method of forming the base insulating layer 27 is not particularly limited, and known methods such as vacuum deposition methods, reactive deposition methods, sputtering methods, ion plating methods, and vapor phase methods such as CVD and PVD can be applied. Can be. The film thickness of the base insulating layer 27 can be appropriately set.

갭 전극들 (28 및 29) 은 베이스 절연층 (27) 의 표면 상에 형성된다 (단계 S103). 갭 전극들 (28 및 29) 은 베이스 절연층 (27) 의 전체 표면 상에 전극 재료의 막을 형성하고, 그 후, 그 전극 재료를 패터닝함으로써 형성될 수 있다. 한 쌍의 전극들 사이의 갭 거리 (ΔG) 가 약 0.1㎛ 내지 50㎛ 과 같이 아주 미세하기 때문에, 고-정밀도 패터닝이 요구되고, 베이스 표면의 평탄성이 또한 요구된다. 베이스 절연층 (27) 은 평탄도가 높은 자성 기판 (11a) 상에 형성된다. 베이스 절연층 (27) 이 평탄도가 높기 때문에, 높은 정밀도로 미세한 갭 폭을 제어할 수 있다.Gap electrodes 28 and 29 are formed on the surface of the base insulating layer 27 (step S103). The gap electrodes 28 and 29 can be formed by forming a film of electrode material on the entire surface of the base insulating layer 27, and then patterning the electrode material. Since the gap distance ΔG between the pair of electrodes is very fine, such as about 0.1 μm to 50 μm, high-precision patterning is required, and flatness of the base surface is also required. The base insulating layer 27 is formed on the magnetic substrate 11a having high flatness. Since the base insulating layer 27 has high flatness, the fine gap width can be controlled with high precision.

ESD 흡수층 (30) 은 갭 전극들 (28 및 29) 이 형성되는 베이스 절연층 (27) 의 표면 상에 형성된다 (단계 S104). 구체적으로, 도전성 무기 재료 (33) 는 베이스 절연층 (27) 의 절연 표면과 전극들 (28a 및 28b) 중 적어도 하나 상에 부분적으로 (불완전하게) 필름화된다. 그 후, 절연성 무기 재료 (32) 가 스퍼터링되어, 아일랜드 형상으로 분산된 도전성 무기 재료 (33) 의 층과, 도전성 무기 재료 (33) 의 층을 덮는 절연성 무기 재료 (32) 의 층의 적층 구조의 복합체를 형성한다. 따라서, ESD 보호층 (12b) 을 완성한다.The ESD absorbing layer 30 is formed on the surface of the base insulating layer 27 on which the gap electrodes 28 and 29 are formed (step S104). Specifically, the conductive inorganic material 33 is partially (incompletely) filmed on the insulating surface of the base insulating layer 27 and on at least one of the electrodes 28a and 28b. Thereafter, the insulating inorganic material 32 is sputtered to form a layered structure of a layer of the conductive inorganic material 33 dispersed in an island shape and a layer of the insulating inorganic material 32 covering the layer of the conductive inorganic material 33. To form a complex. Thus, the ESD protection layer 12b is completed.

공통 모드 필터층 (12a) 의 형성에 있어서, 절연층들 및 도체 패턴들은 번갈아 형성되어 절연층들 (16a 내지 16e), 제 1 및 제 2 나선형 도체들 (17 및 18), 및 제 1 및 제 2 리드 도체들 (19 및 20) 을 형성한다 (단계 S105 내지 S109). 구체적으로, 절연층 (16a) 가 ESD 보호층 (12b) 상에 형성된 후, 절연층 (16a) 상에 제 1 리드 도체 (19) 를 형성한다 (단계 S105). 다음으로, 절연층 (16b) 이 절연층 (16a) 상에 형성된 후, 절연층 (16b) 상에 제 1 나선형 도체 (17) 를 형성하고, 절연층 (16b) 을 관통하는 콘택홀 (21) 을 형성한다 (단계 S106). 절연층 (16c) 이 절연층 (16b) 상에 형성된 후, 절연층 (16c) 상에 제 2 나선형 도체 (18) 를 형성한다 (단계 S107). 다음으로, 절연층 (16d) 가 절연층 (16c) 상에 형성된 후, 절연층 (16d) 상에 제 2 리드 도체 (20) 를 형성하고, 절연층 (16d) 을 관통하는 콘택홀 (22) 을 형성한다 (단계 S108). 또한, 절연층 (16d) 상에 절연층 (16e) 을 형성한다 (단계 S109).In the formation of the common mode filter layer 12a, the insulating layers and the conductor patterns are alternately formed so that the insulating layers 16a to 16e, the first and second spiral conductors 17 and 18, and the first and second Lead conductors 19 and 20 are formed (steps S105 to S109). Specifically, after the insulating layer 16a is formed on the ESD protection layer 12b, the first lead conductor 19 is formed on the insulating layer 16a (step S105). Next, after the insulating layer 16b is formed on the insulating layer 16a, the contact hole 21 which forms the 1st spiral conductor 17 on the insulating layer 16b, and penetrates the insulating layer 16b is carried out. (Step S106). After the insulating layer 16c is formed on the insulating layer 16b, a second spiral conductor 18 is formed on the insulating layer 16c (step S107). Next, after the insulating layer 16d is formed on the insulating layer 16c, the second lead conductor 20 is formed on the insulating layer 16d, and the contact hole 22 penetrates the insulating layer 16d. (Step S108). Furthermore, the insulating layer 16e is formed on the insulating layer 16d (step S109).

절연층들 (16a 내지 16e) 은 베이스 표면 상에 감광성 수지를 스핀 코팅하고, 그 감광성 수지를 노광 및 현상함으로써 형성될 수 있다. 구체적으로, 절연층들 (16b 내지 16e) 은 개구 (25) 를 갖는 절연층들로서 형성될 수 있다. 나선형 도체들과 같은 도체 패턴들은 증착법 또는 스퍼터링 방법으로 도체층을 형성하고, 그 후, 그 도체층을 패터닝함으로써 형성될 수 있다.The insulating layers 16a to 16e can be formed by spin coating a photosensitive resin on the base surface, and exposing and developing the photosensitive resin. Specifically, the insulating layers 16b to 16e can be formed as insulating layers having an opening 25. Conductor patterns, such as helical conductors, may be formed by forming a conductor layer by a vapor deposition method or a sputtering method, and then patterning the conductor layer.

자성 물질 (26) 은 개구 (25) 내에 채워지고, 또한 자성층 (16f) 은 절연층 (16e) 의 표면 상에 형성된다 (단계 S110). 그 후, 접착층 (16g) 을 형성하고 (단계 S111), 접착층 (16g) 을 통해 제 2 자성 기판 (11b) 을 본딩한다 (단계 S112). 단자 전극들 (13a 내지 13f) 이 적층체의 외주면 상에 형성되어 (단계 S113), 복합 전자 부품 (100) 을 완성한다.The magnetic material 26 is filled in the opening 25, and the magnetic layer 16f is formed on the surface of the insulating layer 16e (step S110). Thereafter, an adhesive layer 16g is formed (step S111), and the second magnetic substrate 11b is bonded through the adhesive layer 16g (step S112). Terminal electrodes 13a to 13f are formed on the outer circumferential surface of the laminate (step S113) to complete the composite electronic component 100.

위에서 설명한 바와 같이, 제 1 실시형태에 따라 복합 전자 부품을 제조하는 방법은 ESD 보호층 (12b) 과 공통 모드 필터층 (12a) 을 일관되게 형성하는 박막 형성 방법이다. 따라서, 복합 전자 부품은 특별한 제조 단계를 통함 없이 제조될 수 있다. 제 1 실시형태에 따른 복합 전자 부품을 제조하는 방법은 자성 기판 (11a) 상에 ESD 보호층 (12b) 을 형성하고, ESD 보호층 (12b) 상에 공통 모드 필터층 (12a) 을 형성하는기 위한 것이다. 따라서, ESD 보호 소자들은 상대적으로 평탄한 표면을 갖는 자성 기판 (11a) 의 표면 상에 형성될 수 있어, 조합된 고품질 ESD 보호 소자들과 공통 모드 필터를 갖는 복합 전자 부품을 제조할 수 있다.As described above, the method for manufacturing the composite electronic component according to the first embodiment is a thin film formation method for consistently forming the ESD protection layer 12b and the common mode filter layer 12a. Thus, the composite electronic component can be manufactured without special manufacturing steps. The method for manufacturing the composite electronic component according to the first embodiment is for forming the ESD protection layer 12b on the magnetic substrate 11a and the common mode filter layer 12a on the ESD protection layer 12b. will be. Thus, ESD protection elements can be formed on the surface of the magnetic substrate 11a having a relatively flat surface, thereby producing a composite electronic component having a combination of high quality ESD protection elements and a common mode filter.

다음으로, ESD 보호층 (12b) 의 또다른 예를 설명한다.Next, another example of the ESD protection layer 12b will be described.

도 8a 및 도 8b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 다른 예들이며, 여기서 도 8a 는 개략적 평면도이고, 도 8b 는 개략적 단면도이다.8A and 8B are other examples of the layer structure in the vicinity of the first gap electrode 28 in the ESD protection layer 12b, where FIG. 8A is a schematic plan view and FIG. 8B is a schematic sectional view.

도 8a 및 도 8b 에 도시되는 바와 같이, ESD 보호층 (12b) 은 ESD 보호층 (12b) 이 ESD 흡수층 (30) 대신에 ESD 흡수층 (34) 을 갖는 점을 제외하고 제 1 실시형태에 따른 ESD 보호층의 구성과 동일한 구성을 갖는다.As shown in FIGS. 8A and 8B, the ESD protection layer 12b includes an ESD protection layer 12b according to the first embodiment except that the ESD protection layer 12b has an ESD absorption layer 34 instead of the ESD absorption layer 30. It has the same structure as the structure of a protective layer.

ESD 흡수층 (34) 은 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료 (33) 를 갖는 복합체이다. 제 1 실시형태에서, ESD 흡수층 (34) 은 베이스 절연층 (27) 의 절연 표면 및 전극들 (28a 및 28b) 중 적어도 하나 상에 절연성 무기 재료 (32) 를 함유한 타깃 (또는 절연성 무기 재료 (32) 와 도전성 무기 재료 (33) 를 함유한 타깃) 을 이용하여 스퍼터링 (또는 동시 스퍼터링) 하고, 그 후, 전극들 (28a 및 28b) 사이에 전압을 인가해 절연성 무기 재료 (32) 내에 랜덤하게 전극들 (28a 및 28b) 을 부분적으로 분산함으로써 형성된다. 따라서, 제 1 실시형태에서의 ESD 흡수층 (34) 은 도전성 무기 재료 (33) 로서 적어도 전극들 (28a 및 28b) 을 구성하는 원소를 포함한다.ESD absorbing layer 34 is a composite having conductive inorganic material 33 discontinuously dispersed in a matrix of insulating inorganic material 32. In the first embodiment, the ESD absorbing layer 34 contains a target (or insulating inorganic material) containing an insulating inorganic material 32 on the insulating surface of the base insulating layer 27 and at least one of the electrodes 28a and 28b. 32) and a target containing the conductive inorganic material 33) and sputtered (or simultaneous sputtering), and then a voltage is applied between the electrodes 28a and 28b randomly in the insulating inorganic material 32. It is formed by partially dispersing the electrodes 28a and 28b. Therefore, the ESD absorbing layer 34 in the first embodiment contains, as the conductive inorganic material 33, at least the elements constituting the electrodes 28a and 28b.

ESD 흡수층 (34) 의 총 두께는 특별히 한정되지 않으나, 적절히 설정될 수 있다. 보다 얇은 막을 달성하기 위한 관점에서, 총 두께는 10㎚ 내지 10㎛ 인 것이 바람직하다. 더 바람직하게, 총 두께는 10㎚ 내지 1㎛ 이고, 더욱더 바람직하게, 10㎚ 내지 500㎚ 이다.The total thickness of the ESD absorbing layer 34 is not particularly limited, but may be appropriately set. In view of achieving a thinner film, the total thickness is preferably 10 nm to 10 m. More preferably, the total thickness is 10 nm to 1 μm, even more preferably 10 nm to 500 nm.

제 1 실시형태의 ESD 보호층 (12b) 에서, 저-전압 방전형 ESD 보호 재료로서 기능을 하는 ESD 흡수층 (34) 으로서는 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 입자 형상의 도전성 무기 재료 (33) 를 갖는 복합체가 사용된다. 제 1 실시형태의 동작 효과와 동일한 동작 효과는 본 구성으로부터 획득될 수 있다.In the ESD protection layer 12b of the first embodiment, as the ESD absorbing layer 34 functioning as the low-voltage discharge type ESD protection material, the conductive inorganic particles are dispersed in a matrix discontinuously in a matrix of the insulating inorganic material 32. A composite with material 33 is used. The same operation effects as those of the first embodiment can be obtained from this configuration.

도 9 는 본 발명의 제 2 실시형태에 따른 복합 전자 부품 (200) 의 층 구조를 도시한 개략적 사시도이다.9 is a schematic perspective view showing the layer structure of the composite electronic component 200 according to the second embodiment of the present invention.

도 9 에 도시되는 바와 같이, 복합 전자 부품 (200) 에서는, 공통 모드 필터층 (12a) 의 제 1 및 제 2 리드 도체들 (19 및 20) 은 공통 절연층 (16a) 상에 형성된다. 그러므로, 제 1 실시형태에서의 제 2 리드 도체 (20) 와 함께 형성된 절연층은 생략되고, 하나의 절연층이 불필요하게 된다. 따라서, 공통 모드 필 터층 (12a) 의 층 두께는 감소될 수 있어, 복합 전자 부품 (200) 은 높이가 작고, 그 제조 단계가 단순하게 될 수 있다.As shown in FIG. 9, in the composite electronic component 200, the first and second lead conductors 19 and 20 of the common mode filter layer 12a are formed on the common insulating layer 16a. Therefore, the insulating layer formed with the second lead conductor 20 in the first embodiment is omitted, and one insulating layer is unnecessary. Therefore, the layer thickness of the common mode filter layer 12a can be reduced, so that the composite electronic component 200 is small in height, and its manufacturing step can be simplified.

도 10 은 본 발명의 제 3 실시형태에 따른 복합 전자 부품 (300) 의 층 구조를 도시한 개략적 사시도이다.10 is a schematic perspective view showing the layer structure of the composite electronic component 300 according to the third embodiment of the present invention.

도 10 에 도시되는 바와 같이, 복합 전자 부품 (300) 에서, 공통 모드 필터층 (12a) 은 하부층에 제공되고, ESD 보호층 (12b) 은 상부층에 제공되어 있다. 공통 모드 필터층 (12a) 의 구성 및 ESD 보호층 (12b) 의 구성에서 변화가 없기 때문에, 동일한 구성 요소들은 동일한 참조 부호로서 지정되고 그 중복된 설명은 생략될 것이다. 제 3 실시형태에 따르면, 복합 전자 부품 (300) 은 제 1 실시형태의 저-전압형 ESD 보호 소자들과 유사한 방식으로 작은 정전용량, 낮은 방전 개시 전압, 및 우수한 내방전성, 내열성 및 내후성을 갖는 저-전압형 ESD 보호 소자들을 포함한다. 그러므로, 고성능 ESD 보호 기능을 포함한 공통 모드 필터로서 기능을 하는 복합 전자 부품을 실현할 수 있다. ESD 보호층 (12b) 이 공통 모드 필터층 (12a) 의 상부 표면 상에 제공되기 때문에, 베이스 표면이 될 공통 모드 필터층 (12a) 의 상부 표면은 충분한 평탄도를 가질 필요가 있다.As shown in FIG. 10, in the composite electronic component 300, the common mode filter layer 12a is provided in the lower layer, and the ESD protection layer 12b is provided in the upper layer. Since there is no change in the configuration of the common mode filter layer 12a and the configuration of the ESD protection layer 12b, the same components are designated with the same reference numerals and duplicated description thereof will be omitted. According to the third embodiment, the composite electronic component 300 has a small capacitance, a low discharge start voltage, and excellent discharge resistance, heat resistance and weather resistance in a manner similar to the low-voltage ESD protection elements of the first embodiment. Low-voltage ESD protection elements. Therefore, a composite electronic component that functions as a common mode filter including a high performance ESD protection function can be realized. Since the ESD protection layer 12b is provided on the top surface of the common mode filter layer 12a, the top surface of the common mode filter layer 12a to be the base surface needs to have sufficient flatness.

도 11 은 본 발명의 제 4 실시형태에 따른 복합 전자 부품 (400) 의 구성을 도시한 회로도이다.11 is a circuit diagram showing the configuration of a composite electronic component 400 according to a fourth embodiment of the present invention.

도 11 에 도시되는 바와 같이, 공통 모드 초크 코일로서 기능을 하는 인덕터 소자들 (14a 및 14b), 및 ESD 보호 소자들 (15a 내지 15d) 을 포함한다. 인덕터 소자들 (14a 및 14b) 의 일단들은 각각 제 1 및 제 2 단자 전극 (13a 및 13b) 에 접속되고, 인덕터 소자들 (14a 및 14b) 의 타단들은 각각 제 3 및 제 4 단자 전극 (13c 및 13d) 에 접속된다. ESD 보호 소자들 (15a 및 15b) 의 일단들은 각각 제 1 및 제 2 단자 전극 (13a 및 13b) 에 접속되고, ESD 보호 소자들 (15a 및 15b) 의 타단들은 각각 제 5 및 제 6 단자 전극 (13e 및 13f) 에 접속된다. 또한, ESD 보호 소자들 (15c 및 15d) 의 일단들은 각각 제 3 및 제 4 단자 전극 (13c 및 13d) 에 접속되고, ESD 보호 소자들 (15c 및 15d) 의 타단들은 각각 제 5 및 제 6 단자 전극 (13e 및 13f) 에 접속된다. 도 13 에 도시되는 바와 같이, 복합 전자 부품 (400) 은 한 쌍의 신호 라인들에 탑재된다. 제 4 실시형태에 있어서, 한 쌍의 ESD 보호 소자들은 제 1 실시형태와 다르게 대칭적 회로로서 입력측과 출력측 양측 모두에 제공된다. 따라서, 제 1 및 제 2 단자 전극들 (13a 및 13b) 이 신호 라인들의 입력측 또는 출력측에 접속되는 경우에도, 회로 구성은 동일하게 된다.As shown in FIG. 11, inductor elements 14a and 14b functioning as common mode choke coils, and ESD protection elements 15a to 15d. One ends of the inductor elements 14a and 14b are connected to the first and second terminal electrodes 13a and 13b, respectively, and the other ends of the inductor elements 14a and 14b are respectively the third and fourth terminal electrodes 13c and 13b. 13d). One ends of the ESD protection elements 15a and 15b are connected to the first and second terminal electrodes 13a and 13b, respectively, and the other ends of the ESD protection elements 15a and 15b are respectively the fifth and sixth terminal electrodes ( 13e and 13f). Further, one ends of the ESD protection elements 15c and 15d are connected to the third and fourth terminal electrodes 13c and 13d, respectively, and the other ends of the ESD protection elements 15c and 15d are respectively the fifth and sixth terminals. It is connected to the electrodes 13e and 13f. As shown in FIG. 13, the composite electronic component 400 is mounted on a pair of signal lines. In the fourth embodiment, the pair of ESD protection elements are provided on both the input side and the output side as symmetrical circuits unlike the first embodiment. Therefore, even when the first and second terminal electrodes 13a and 13b are connected to the input side or the output side of the signal lines, the circuit configuration becomes the same.

도 12 는 복합 전자 부품 (400) 의 층 구조의 일례를 도시한 개략적 분해 사시도이다.12 is a schematic exploded perspective view showing an example of the layer structure of the composite electronic component 400.

도 12 에 도시되는 바와 같이, 복합 전자 부품 (400) 에 있어서는, ESD 보호층 (12b) 내의 베이스 절연층 (27) 의 표면 상에 형성된 갭 전극들의 형상에 특성이 있다. 복합 전자 부품 (400) 은 제 1 및 제 2 갭 전극들 (28 및 29) 뿐만 아니라 제 3 및 제 4 갭 전극들 (36 및 37) 을 포함한다. 제 1 갭 전극 (28) 부근의 층 구조는 도 11 에 도시된 제 1 ESD 보호 소자 (15a) 로서 기능을 하는 부분이고, 제 2 갭 전극 (29) 부근의 층 구조는 제 2 ESD 보호 소자 (15b) 로서 기능 을 하는 부분이다. 제 3 갭 전극 (36) 부근의 층 구조는 제 3 ESD 보호 소자 (15c) 로서 기능을 하는 부분이고, 제 4 갭 전극 (37) 부근의 층 구조는 제 4 ESD 보호 소자 (15d) 로서 기능을 하는 부분이다. 제 1 갭 전극 (28) 의 일단은 제 1 단자 전극 (13a) 에 접속되고, 제 1 갭 전극 (28) 의 타단은 제 5 단자 전극 (13e) 에 접속된다. 제 2 갭 전극 (29) 의 일단은 제 2 단자 전극 (13b) 에 접속되고, 제 2 갭 전극 (29) 의 타단은 제 6 단자 전극 (13f) 에 접속된다. 제 3 갭 전극 (36) 의 일단은 제 3 단자 전극 (13c) 에 접속되고, 제 3 갭 전극 (36) 의 타단은 제 5 단자 전극 (13e) 에 접속된다. 제 4 갭 전극 (37) 의 일단은 제 4 단자 전극 (13d) 에 접속되고, 제 4 갭 전극 (37) 의 타단은 제 6 단자 전극 (13f) 에 접속된다.As shown in FIG. 12, in the composite electronic component 400, there is a characteristic in the shape of the gap electrodes formed on the surface of the base insulating layer 27 in the ESD protection layer 12b. Composite electronic component 400 includes first and second gap electrodes 28 and 29 as well as third and fourth gap electrodes 36 and 37. The layer structure near the first gap electrode 28 is a portion that functions as the first ESD protection element 15a shown in FIG. 11, and the layer structure near the second gap electrode 29 is the second ESD protection element ( 15b) to function as. The layer structure near the third gap electrode 36 is a portion that functions as the third ESD protection element 15c, and the layer structure near the fourth gap electrode 37 functions as the fourth ESD protection element 15d. That's the part. One end of the first gap electrode 28 is connected to the first terminal electrode 13a, and the other end of the first gap electrode 28 is connected to the fifth terminal electrode 13e. One end of the second gap electrode 29 is connected to the second terminal electrode 13b, and the other end of the second gap electrode 29 is connected to the sixth terminal electrode 13f. One end of the third gap electrode 36 is connected to the third terminal electrode 13c, and the other end of the third gap electrode 36 is connected to the fifth terminal electrode 13e. One end of the fourth gap electrode 37 is connected to the fourth terminal electrode 13d, and the other end of the fourth gap electrode 37 is connected to the sixth terminal electrode 13f.

위에서 설명되는 바와 같이, 제 4 실시형태에 따른 복합 전자 부품 (400) 은 입력측과 출력측 양자 모두에 제공되는 한 쌍의 ESD 보호 소자들을 갖는 대칭적인 회로이다. 따라서, 복합 전자 부품 (400) 은 탑재 방향에서 어떠한 제약도 없는 칩 디바이스로서 제공될 수 있다.As described above, the composite electronic component 400 according to the fourth embodiment is a symmetrical circuit having a pair of ESD protection elements provided on both the input side and the output side. Thus, the composite electronic component 400 can be provided as a chip device without any limitation in the mounting direction.

본 발명의 바람직한 실시형태들이 위에서 설명되었으나, 본 발명은 이에 한정되지 않는다. 본 발명의 범위로부터 벗어남 없이 실시형태들에 대한 다양한 변경들이 행해질 수 있고, 물론 이러한 변경들이 본 발명의 범위로도 포함된다.While preferred embodiments of the invention have been described above, the invention is not so limited. Various changes may be made to the embodiments without departing from the scope of the invention, and such changes are, of course, included within the scope of the invention.

예를 들어, 상기 실시형태들에서, ESD 보호층 (12b) 이 하부층에 제공되고 공통 모드 필터층 (12a) 이 상부층에 제공되나, ESD 보호층 (12b) 이 상부층에 제공되고 공통 모드 필터층 (12a) 이 하부층에 제공될 수 있다. 이 경우에, ESD 보호층 (12b) 은 공통 모드 필터층 (12a) 의 상부 표면 상에 형성된다. 따라서, 공통 모드 필터층의 상부 표면은 충분한 평탄도를 가질 필요가 있다.For example, in the above embodiments, the ESD protection layer 12b is provided on the lower layer and the common mode filter layer 12a is provided on the upper layer, but the ESD protection layer 12b is provided on the upper layer and the common mode filter layer 12a is provided. This may be provided in the lower layer. In this case, the ESD protection layer 12b is formed on the upper surface of the common mode filter layer 12a. Thus, the top surface of the common mode filter layer needs to have sufficient flatness.

상기 실시형태들에서, 대체로 장방형 나선형 도체 (직선에 의해 형성된 앵글 패턴) 가 이용되나, 대체로 원형 나선형 도체 (곡선에 의해 형성된 라운드 패턴) 가 이용될 수 있다. 라운드 패턴이 이용되는 경우, 갭 전극들은 임의의 패턴이 형성되지 않는 오픈 영역에 쉽게 형성될 수 있다.In the above embodiments, a generally rectangular spiral conductor (angle pattern formed by a straight line) is used, but a generally circular spiral conductor (round pattern formed by a curve) may be used. When a round pattern is used, the gap electrodes can be easily formed in an open area where no pattern is formed.

도 1 은 본 발명의 제 1 실시형태에 따른 복합 전자 부품의 외부 구성을 도시한 개략적 사시도이다.1 is a schematic perspective view showing an external configuration of a composite electronic component according to a first embodiment of the present invention.

도 2 는 복합 전자 부품 (100) 의 구성을 도시한 회로도이다.2 is a circuit diagram showing the configuration of the composite electronic component 100.

도 3 은 복합 전자 부품 (100) 의 층 구조의 일례를 도시한 개략적 분해 사시도이다.3 is a schematic exploded perspective view showing an example of the layer structure of the composite electronic component 100.

도 4 는 갭 전극들 (28 및 29) 과 다른 도체 패턴들 간의 위치 관계를 도시한 개략적 평면도이다.4 is a schematic plan view showing the positional relationship between the gap electrodes 28 and 29 and other conductor patterns.

도 5a 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 일례를 도시한 개략적 평면도이다.5A is a schematic plan view showing an example of the layer structure near the first gap electrode 28 in the ESD protection layer 12b.

도 5b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 일례를 도시한 개략적 단면도이다.5B is a schematic cross-sectional view showing an example of the layer structure in the vicinity of the first gap electrode 28 in the ESD protection layer 12b.

도 6 은 ESD 보호 소자의 원리를 설명하는 개략도이다.6 is a schematic diagram illustrating the principle of an ESD protection element.

도 7 은 복합 전자 부품의 제조 단계를 도시한 흐름도이다.7 is a flowchart illustrating manufacturing steps of the composite electronic component.

도 8a 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 다른 예를 도시한 개략적 평면도이다.8A is a schematic plan view showing another example of the layer structure in the vicinity of the first gap electrode 28 in the ESD protection layer 12b.

도 8b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 다른 예를 도시한 개략적 단면도이다.8B is a schematic cross-sectional view showing another example of the layer structure in the vicinity of the first gap electrode 28 in the ESD protection layer 12b.

도 9 는 본 발명의 제 2 실시형태에 따른 복합 전자 부품 (200) 의 층 구조를 도시한 개략적 사시도이다.9 is a schematic perspective view showing the layer structure of the composite electronic component 200 according to the second embodiment of the present invention.

도 10 은 본 발명의 제 3 실시형태에 따른 복합 전자 부품 (300) 의 층 구조를 도시한 개략적 사시도이다.10 is a schematic perspective view showing the layer structure of the composite electronic component 300 according to the third embodiment of the present invention.

도 11 은 본 발명의 제 4 실시형태에 따른 복합 전자 부품 (400) 의 구성을 도시한 회로도이다.11 is a circuit diagram showing the configuration of a composite electronic component 400 according to a fourth embodiment of the present invention.

도 12 는 복합 전자 부품 (400) 의 층 구조의 일례를 도시한 개략적 분해 사시도이다.12 is a schematic exploded perspective view showing an example of the layer structure of the composite electronic component 400.

도 13 은 일반적 차동 송신 회로의 회로도이다.13 is a circuit diagram of a general differential transmission circuit.

도 14 는 종래의 ESD 대책 회로를 도시한 회로도이다.14 is a circuit diagram showing a conventional ESD countermeasure circuit.

*부호의 설명** Description of the sign *

1, 2, 7: 신호 라인1, 2, 7: signal line

3: 출력 버퍼3: output buffer

4: 입력 버퍼4: input buffer

5: 공통 모드 초크 코일5: common mode choke coil

6: IC6: IC

8: 코일8: coil

9: ESD 보호 부품9: ESD protection parts

100, 200, 300, 400: 복합 전자 부품100, 200, 300, 400: composite electronic components

10a ~ 10d: 제 1 내지 제 4 측면10a to 10d: first to fourth side surfaces

11a, 11b: 제 1 및 제 2 자성 기판11a and 11b: first and second magnetic substrates

12: 기능층12: functional layer

12a: 공통 모드 필터층12a: common mode filter layer

12b: ESD 보호층12b: ESD protection layer

13a ~ 13f: 제 1 내지 제 6 단자 전극13a to 13f: first to sixth terminal electrodes

14a, 14b: 인덕터 소자14a, 14b: inductor elements

15a, 15b: 제 1 및 제 2 ESD 보호 소자15a, 15b: first and second ESD protection elements

16a ~ 16e: 절연층16a to 16e: insulation layer

16f: 자성층16f: magnetic layer

16g: 접착층 16g: adhesive layer

17, 18: 제 1 및 제 2 나선형 도체17, 18: first and second spiral conductor

19, 20, 23, 24: 제 1 내지 제 4 리드 도체19, 20, 23, 24: first to fourth lead conductors

21, 22: 제 1 및 제 2 콘택-홀 도체21, 22: first and second contact-hole conductors

25: 개구25: opening

26: 자성 물질26: magnetic material

27: 베이스 절연층27: base insulation layer

28, 29, 36, 37: 제 1 내지 제 4 갭 전극28, 29, 36, 37: first to fourth gap electrodes

28a, 28b: 전극28a, 28b: electrode

28G, 29G: 갭28G, 29G: Gap

30, 34: ESD 흡수층30, 34: ESD absorbing layer

32: 절연성 무기 재료32: insulating inorganic material

33: 도전성 무기 재료33: conductive inorganic material

Claims (19)

복합 전자 부품으로서,As a composite electronic component, 2 개의 자성 기판들 사이에 형성된 인덕터 소자 및 ESD 보호 소자를 구비하고,An inductor element and an ESD protection element formed between two magnetic substrates, 상기 인덕터 소자는 수지로 이루어진 절연층들, 및 상기 절연층들 상에 형성된 도체 패턴들을 포함하고,The inductor element includes insulating layers made of resin, and conductive patterns formed on the insulating layers, 상기 ESD 보호 소자는 베이스 절연층, 한 쌍의 전극들로서 상기 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들, 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 포함하며,The ESD protection element comprises a base insulating layer, the pair of electrodes arranged through a gap formed between the electrodes on the base insulating layer as a pair of electrodes, and at least an ESD absorbing layer arranged between the electrodes. Include, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함하는, 복합 전자 부품.And the ESD absorbing layer comprises a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in a matrix of the insulating inorganic material. 제 1 항에 있어서,The method of claim 1, 상기 인덕터 소자는 적층 방향에 수직인 평면 상에 형성된 제 1 및 제 2 나선형 도체들을 포함하고,The inductor element comprises first and second spiral conductors formed on a plane perpendicular to the stacking direction, 상기 제 1 나선형 도체 및 상기 제 2 나선형 도체는 공통 모드 필터를 구성하고, 서로 자기적으로 결합되는, 복합 전자 부품.Wherein the first helical conductor and the second helical conductor constitute a common mode filter and are magnetically coupled to each other. 제 1 항에 있어서,The method of claim 1, 상기 ESD 보호 소자의 정전용량은 0.35㎊ 이하인 값을 갖는, 복합 전자 부품.And the capacitance of the ESD protection device has a value of 0.35 kΩ or less. 제 1 항에 있어서,The method of claim 1, 상기 수지는 폴리이미드 수지 및 에폭시 수지 중 하나이고,The resin is one of a polyimide resin and an epoxy resin, 상기 절연성 무기 재료는 A12O3, TiO2, SiO2, ZnO, In2O3, NiO, CoO, SnO2, V2O5, CuO, MgO, ZrO2, AlN, BN 및 SiC 의 그룹으로부터 선택된 적어도 한 종류인, 복합 전자 부품.The insulating inorganic material is selected from the group of A1 2 O 3 , TiO 2 , SiO 2 , ZnO, In 2 O 3 , NiO, CoO, SnO 2 , V 2 O 5 , CuO, MgO, ZrO 2 , AlN, BN and SiC At least one kind selected. 제 1 항에 있어서,The method of claim 1, 상기 도전성 무기 재료는 C, Ni, Cu, Au, Ti, Cr, Ag, Pd 및 Pt 의 그룹으로부터 선택된 적어도 한 종류의 금속 또는 이들 금속들의 금속 화합물인, 복합 전자 부품.The conductive inorganic material is at least one kind of metal selected from the group of C, Ni, Cu, Au, Ti, Cr, Ag, Pd and Pt or metal compounds of these metals. 제 1 항에 있어서,The method of claim 1, 상기 한 쌍의 전극들은 상기 베이스 절연층을 통해 상기 자성 기판들 중 하나의 표면 상에 형성되는, 복합 전자 부품.And the pair of electrodes are formed on a surface of one of the magnetic substrates through the base insulating layer. 제 6 항에 있어서,The method of claim 6, 상기 인덕터 소자는 적층 방향에 수직인 평면 상에 형성된 제 1 및 제 2 나선형 도체들을 포함하고,The inductor element comprises first and second spiral conductors formed on a plane perpendicular to the stacking direction, 상기 제 1 나선형 도체 및 상기 제 2 나선형 도체는 공통 모드 필터를 구성하고, 서로 자기적으로 결합되며,The first spiral conductor and the second spiral conductor constitute a common mode filter and are magnetically coupled to each other, 상기 한 쌍의 전극들 사이에 제공된 상기 갭은 상기 적층 방향으로부터 볼 때 상기 인덕터 소자의 도체 패턴과 중첩되지 않도록 배열되는, 복합 전자 부품.And the gap provided between the pair of electrodes is arranged so as not to overlap the conductor pattern of the inductor element when viewed from the stacking direction. 제 1 항에 있어서,The method of claim 1, 상기 한 쌍의 전극들 사이에 제공된 상기 갭은 적층 방향으로부터 볼 때 상기 인덕터 소자의 도체 패턴들과 중첩되지 않도록 배열되는, 복합 전자 부품.Wherein the gap provided between the pair of electrodes is arranged so as not to overlap the conductor patterns of the inductor element when viewed from the stacking direction. 제 8 항에 있어서,The method of claim 8, 상기 인덕터 소자는 상기 적층 방향에 수직인 평면 상에 형성된 제 1 및 제 2 나선형 도체들을 포함하고, 상기 제 1 나선형 도체 및 상기 제 2 나선형 도체는 공통 모드 필터를 구성하고, 서로 자기적으로 결합되는, 복합 전자 부품.The inductor element comprises first and second spiral conductors formed on a plane perpendicular to the stacking direction, wherein the first spiral conductor and the second spiral conductor constitute a common mode filter and are magnetically coupled to each other. Composite electronic components. 제 8 항 또는 제 9 항에 있어서,The method according to claim 8 or 9, 상기 한 쌍의 전극들은 상기 베이스 절연층을 통해 상기 자성 기판들 중 하나의 표면 상에 형성되는, 복합 전자 부품.And the pair of electrodes are formed on a surface of one of the magnetic substrates through the base insulating layer. 복합 전자 부품으로서,As a composite electronic component, 2 개의 자성 기판들 사이에 제공된 공통 모드 필터층 및 ESD 보호층을 구비하고,Having a common mode filter layer and an ESD protection layer provided between the two magnetic substrates, 상기 공통 모드 필터층은 수지로 이루어지는 제 1 및 제 2 절연층, 상기 제 1 절연층 상에 형성된 제 1 나선형 도체, 및 상기 제 2 절연층 상에 형성된 제 2 나선형 도체를 포함하고,The common mode filter layer includes first and second insulating layers made of resin, a first spiral conductor formed on the first insulating layer, and a second spiral conductor formed on the second insulating layer, 상기 ESD 보호층은 상기 제 1 나선형 도체의 일단에 접속된 제 1 ESD 보호 소자, 및 상기 제 2 나선형 도체의 일단에 접속된 제 2 ESD 보호 소자를 포함하고,The ESD protection layer comprises a first ESD protection element connected to one end of the first spiral conductor, and a second ESD protection element connected to one end of the second spiral conductor, 상기 제 1 나선형 도체 및 상기 제 2 나선형 도체는 적층 방향에 수직인 평면 방향에 형성되고, 서로 자기적으로 결합되도록 배열되고,The first spiral conductor and the second spiral conductor are formed in a plane direction perpendicular to the stacking direction, and are arranged to magnetically couple with each other, 상기 제 1 ESD 보호 소자 및 상기 제 2 ESD 보호 소자 각각은 한 쌍의 전극들로서 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들, 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 포함하며,Each of the first ESD protection element and the second ESD protection element is a pair of electrodes arranged through a gap formed between the electrodes on a base insulating layer, and at least between the electrodes. An arrayed ESD absorbing layer, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함하는, 복합 전자 부품.And the ESD absorbing layer comprises a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in a matrix of the insulating inorganic material. 제 11 항에 있어서,The method of claim 11, 상기 제 1 나선형 도체의 타단에 접속된 제 3 ESD 보호 소자; 및A third ESD protection element connected to the other end of the first spiral conductor; And 상기 제 2 나선형 도체의 타단에 접속된 제 4 ESD 보호 소자를 더 구비하고,And a fourth ESD protection element connected to the other end of the second spiral conductor, 상기 제 3 ESD 보호 소자 및 상기 제 4 ESD 보호 소자는 상기 제 1 ESD 보호 소자 및 상기 제 2 ESD 보호 소자의 구성과 동일한 구성을 갖는, 복합 전자 부품.And the third ESD protection element and the fourth ESD protection element have the same configuration as that of the first ESD protection element and the second ESD protection element. 제 11 항에 있어서,The method of claim 11, 상기 한 쌍의 전극들은 상기 베이스 절연층을 통해 상기 자성 기판들 중 하나 상에 형성되는, 복합 전자 부품.And the pair of electrodes are formed on one of the magnetic substrates through the base insulating layer. 제 11 항에 있어서,The method of claim 11, 상기 한 쌍의 전극들 사이에 제공된 상기 갭은 적층 방향에서 볼 때 상기 공통 모드 필터층의 상기 제 1 나선형 도체 및 상기 제 2 나선형 도체와 중첩되지 않도록 배열되는, 복합 전자 부품.Wherein the gap provided between the pair of electrodes is arranged so as not to overlap the first helical conductor and the second helical conductor of the common mode filter layer when viewed in a stacking direction. 제 12 항에 있어서,The method of claim 12, 상기 한 쌍의 전극들은 상기 베이스 절연층을 통해 상기 자성 기판들 중 하나 상에 형성되는, 복합 전자 부품.And the pair of electrodes are formed on one of the magnetic substrates through the base insulating layer. 한 쌍의 신호 라인들과 복합 전자 부품의 접속 구조로서,As a connection structure of a pair of signal lines and a composite electronic component, 상기 복합 전자 부품은 2 개의 자성 기판들 사이에 형성된 인덕터 소자 및 ESD 보호 소자를 포함하고,The composite electronic component includes an inductor element and an ESD protection element formed between two magnetic substrates, 상기 인덕터 소자는 수지로 이루어진 절연층들, 및 상기 절연층들 상에 형성된 도체 패턴들을 포함하고,The inductor element includes insulating layers made of resin, and conductive patterns formed on the insulating layers, 상기 ESD 보호 소자는 베이스 절연층, 한 쌍의 전극들로서 상기 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들, 및 적어도 상기 한 쌍의 전극들 사이에 배열된 ESD 흡수층을 포함하고,The ESD protection element is arranged between a base insulating layer, the pair of electrodes arranged through a gap formed between the electrodes on the base insulating layer as a pair of electrodes, and at least between the pair of electrodes. An ESD absorbing layer, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내의 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함하고,The ESD absorbing layer comprises a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in the matrix of the insulating inorganic material, 상기 도체 패턴들은 적층 방향에 수직인 평면 상에 형성된 제 1 및 제 2 나선형 도체들을 포함하고,The conductor patterns include first and second spiral conductors formed on a plane perpendicular to the stacking direction, 상기 제 1 나선형 도체 및 상기 제 2 나선형 도체는 공통 모드 필터를 구성하고, 서로 자기적으로 결합되며,The first spiral conductor and the second spiral conductor constitute a common mode filter and are magnetically coupled to each other, 상기 제 1 나선형 도체의 일단과 상기 제 2 나선형 도체의 일단은 상기 한 쌍의 신호 라인들의 입력측에 접속되는, 접속 구조.One end of the first helical conductor and one end of the second helical conductor are connected to an input side of the pair of signal lines. 한 쌍의 신호 라인들과 복합 전자 부품의 접속 구조로서,As a connection structure of a pair of signal lines and a composite electronic component, 상기 복합 전자 부품은 2 개의 자성 기판들 사이에 제공된 공통 모드 필터층 및 ESD 보호층을 포함하고,The composite electronic component includes a common mode filter layer and an ESD protection layer provided between two magnetic substrates, 상기 공통 모드 필터층은 수지로 이루어진 제 1 및 제 2 절연층들, 상기 제 1 절연층 상에 형성된 제 1 나선형 도체, 및 상기 제 2 절연층 상에 형성된 제 2 나선형 도체를 포함하고,The common mode filter layer includes first and second insulating layers made of resin, a first spiral conductor formed on the first insulating layer, and a second spiral conductor formed on the second insulating layer, 상기 ESD 보호층은 상기 제 1 나선형 도체의 일단에 접속된 제 1 ESD 보호 소자, 및 상기 제 2 나선형 도체의 일단에 접속된 제 2 ESD 보호 소자를 포함하고,The ESD protection layer comprises a first ESD protection element connected to one end of the first spiral conductor, and a second ESD protection element connected to one end of the second spiral conductor, 상기 제 1 나선형 도체 및 상기 제 2 나선형 도체는 적층 방향에 수직인 평면 방향에 형성되고, 서로 자기적으로 결합되도록 배열되고,The first spiral conductor and the second spiral conductor are formed in a plane direction perpendicular to the stacking direction, and are arranged to magnetically couple with each other, 상기 제 1 ESD 보호 소자 및 상기 제 2 ESD 보호 소자 각각은 한 쌍의 전극들로서 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들, 및 적어도 상기 한 쌍의 전극들 사이에 배열된 ESD 흡수층을 포함하고,Each of the first ESD protection element and the second ESD protection element is a pair of electrodes, the pair of electrodes arranged through a gap formed between the electrodes on a base insulating layer, and at least the pair of electrodes And an ESD absorbing layer arranged between them, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함하며,The ESD absorbing layer comprises a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in a matrix of the insulating inorganic material, 상기 제 1 나선형 도체의 상기 일단과 상기 제 2 나선형 도체의 상기 일단은 상기 한 쌍의 신호 라인들의 입력측에 접속되는, 접속 구조.The one end of the first helical conductor and the one end of the second helical conductor are connected to an input side of the pair of signal lines. 복합 전자 부품을 제조하는 방법으로서,As a method of manufacturing a composite electronic component, 제 1 자성 기판의 표면 상에 ESD 보호층을 형성하는 단계;Forming an ESD protection layer on a surface of the first magnetic substrate; 상기 ESD 보호층의 표면 상에 공통 모드 필터층을 형성하는 단계; 및Forming a common mode filter layer on a surface of the ESD protection layer; And 상기 공통 모드 필터층의 표면 상에 제 2 자성 기판을 형성하는 단계를 포함하고,Forming a second magnetic substrate on a surface of the common mode filter layer, 상기 ESD 보호층을 형성하는 단계는 상기 제 1 자성 기판의 표면 상에 베이스 절연층을 형성하는 단계, 한 쌍의 전극들로서 상기 베이스 절연층의 표면 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들을 형성하는 단계, 및 적어도 상기 한 쌍의 전극들 사이에 배열된 ESD 흡수층을 형성하는 단계를 포함하고,The forming of the ESD protection layer may include forming a base insulating layer on the surface of the first magnetic substrate, the pair of electrodes being arranged through a gap formed between the electrodes on the surface of the base insulating layer. Forming the pair of electrodes, and forming an ESD absorbing layer arranged between at least the pair of electrodes, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함하는, 복합 전자 부품 제조 방법.And the ESD absorbing layer comprises a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in a matrix of the insulating inorganic material. 제 18 항에 있어서,The method of claim 18, 상기 공통 모드 필터층을 형성하는 단계는, 수지로 이루어진 절연층들 및 도체 패턴들을 교대로 형성하는 단계를 포함하고,The forming of the common mode filter layer may include alternately forming insulating layers and conductive patterns made of a resin, 상기 절연층들, 상기 도체 패턴들, 상기 베이스 절연층 및 상기 전극들은 박막 형성 방법에 의해 형성되는, 복합 전자 부품 제조 방법.The insulating layers, the conductor patterns, the base insulating layer and the electrodes are formed by a thin film forming method.
KR1020090092538A 2008-09-30 2009-09-29 Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device KR101174327B1 (en)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JPJP-P-2008-254542 2008-09-30
JPJP-P-2008-254541 2008-09-30
JP2008254542 2008-09-30
JPJP-P-2008-254540 2008-09-30
JP2008254540 2008-09-30
JP2008254541 2008-09-30
JPJP-P-2009-011175 2009-01-21
JPJP-P-2009-011174 2009-01-21
JP2009011176A JP4723005B2 (en) 2008-09-30 2009-01-21 Composite electronic components
JP2009011175A JP4720911B2 (en) 2008-09-30 2009-01-21 Composite electronic component and manufacturing method thereof
JPJP-P-2009-011176 2009-01-21
JP2009011174A JP4734428B2 (en) 2008-09-30 2009-01-21 Composite electronic component and its connection structure

Publications (2)

Publication Number Publication Date
KR20100037000A true KR20100037000A (en) 2010-04-08
KR101174327B1 KR101174327B1 (en) 2012-08-16

Family

ID=42214387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092538A KR101174327B1 (en) 2008-09-30 2009-09-29 Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device

Country Status (1)

Country Link
KR (1) KR101174327B1 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298524B1 (en) * 2011-12-29 2013-08-22 주식회사 아모텍 Dual mode filter
KR20130140431A (en) * 2012-06-14 2013-12-24 삼성전기주식회사 Method for manufacturing high frequency inductor
KR20140074638A (en) 2012-12-10 2014-06-18 삼성전기주식회사 Common mode filter
KR20140089950A (en) * 2013-01-08 2014-07-16 삼성전기주식회사 Electrostatic discharge protection device and chip component with the same
US8813356B2 (en) 2011-09-05 2014-08-26 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing magnetic substrate and common mode filter
KR101471829B1 (en) * 2010-06-24 2014-12-24 티디케이가부시기가이샤 Chip thermistor and method of manufacturing same
KR20150062012A (en) 2013-11-28 2015-06-05 삼성전기주식회사 Coil component and and method of manufacturing the same
KR20150118020A (en) * 2014-04-11 2015-10-21 알프스 그린 디바이스 가부시키가이샤 Electronic component, method of manufacturing the electronic component, and electronic apparatus
KR101588969B1 (en) * 2014-08-25 2016-01-26 삼성전기주식회사 Common mode filter and manufacturing method thereof
US9444250B2 (en) 2013-07-26 2016-09-13 Samsung Electro-Mechanics Co., Ltd. Common mode filter
KR20180022029A (en) * 2016-08-23 2018-03-06 삼성전기주식회사 Composite electronic component
CN107871586A (en) * 2016-09-26 2018-04-03 株式会社村田制作所 The manufacture method of laminated electronic component
KR20190067703A (en) * 2017-12-07 2019-06-17 주식회사 아모텍 Diode complex device and method for manufacturing the same
CN111696766A (en) * 2019-03-15 2020-09-22 Tdk株式会社 Coil component
WO2021071144A1 (en) * 2019-10-11 2021-04-15 주식회사 아모텍 Stacked common mode filter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220058714A (en) 2020-10-29 2022-05-10 삼성디스플레이 주식회사 Display apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977357A (en) * 1988-01-11 1990-12-11 Shrier Karen P Overvoltage protection device and material
JP2003123936A (en) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd Electronic part and method of manufacturing the same
JP2006294724A (en) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd Composite electronic component and its manufacturing method

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471829B1 (en) * 2010-06-24 2014-12-24 티디케이가부시기가이샤 Chip thermistor and method of manufacturing same
US8813356B2 (en) 2011-09-05 2014-08-26 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing magnetic substrate and common mode filter
US9881726B2 (en) 2011-09-05 2018-01-30 Samsung Electro-Mechanis Co., Ltd. Method for manufacturing magnetic substrate and common mode filter
KR101298524B1 (en) * 2011-12-29 2013-08-22 주식회사 아모텍 Dual mode filter
KR20130140431A (en) * 2012-06-14 2013-12-24 삼성전기주식회사 Method for manufacturing high frequency inductor
KR20140074638A (en) 2012-12-10 2014-06-18 삼성전기주식회사 Common mode filter
US9077173B2 (en) 2012-12-10 2015-07-07 Samsung Electro-Mechanics Co., Ltd. Common mode filter
KR20140089950A (en) * 2013-01-08 2014-07-16 삼성전기주식회사 Electrostatic discharge protection device and chip component with the same
US9444250B2 (en) 2013-07-26 2016-09-13 Samsung Electro-Mechanics Co., Ltd. Common mode filter
US9312068B2 (en) 2013-11-28 2016-04-12 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR20150062012A (en) 2013-11-28 2015-06-05 삼성전기주식회사 Coil component and and method of manufacturing the same
KR20150118020A (en) * 2014-04-11 2015-10-21 알프스 그린 디바이스 가부시키가이샤 Electronic component, method of manufacturing the electronic component, and electronic apparatus
KR101588969B1 (en) * 2014-08-25 2016-01-26 삼성전기주식회사 Common mode filter and manufacturing method thereof
KR20180022029A (en) * 2016-08-23 2018-03-06 삼성전기주식회사 Composite electronic component
CN107871586A (en) * 2016-09-26 2018-04-03 株式会社村田制作所 The manufacture method of laminated electronic component
CN107871586B (en) * 2016-09-26 2020-02-14 株式会社村田制作所 Method for manufacturing laminated electronic component
KR20190067703A (en) * 2017-12-07 2019-06-17 주식회사 아모텍 Diode complex device and method for manufacturing the same
CN111696766A (en) * 2019-03-15 2020-09-22 Tdk株式会社 Coil component
CN111696766B (en) * 2019-03-15 2023-08-22 Tdk株式会社 Coil component
WO2021071144A1 (en) * 2019-10-11 2021-04-15 주식회사 아모텍 Stacked common mode filter
KR20210043382A (en) * 2019-10-11 2021-04-21 주식회사 아모텍 Multilayer common mode filter

Also Published As

Publication number Publication date
KR101174327B1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101174327B1 (en) Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device
US8422190B2 (en) Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device
JP4749482B2 (en) Composite electronic components
JP4866952B2 (en) Composite electronic components
JP4734428B2 (en) Composite electronic component and its connection structure
JP4835699B2 (en) High-speed digital transmission circuit
JP5339051B2 (en) Electrostatic countermeasure element and its composite electronic parts
JP5196330B2 (en) Electrostatic countermeasure element and its composite electronic parts
KR101076250B1 (en) Esd protection device, composite electronic component of the same, manufacturing method of composite substrate, and manufacturing method of esd protection device
JP5459291B2 (en) Composite electronic components
JP5168382B2 (en) Composite electronic components
US9814167B2 (en) Coil component
KR20070015071A (en) Surge absorption element and surge absorption circuit
JP5382091B2 (en) Composite electronic components
KR20190116115A (en) Electronic component
JP5488567B2 (en) Composite electronic components
JP4720911B2 (en) Composite electronic component and manufacturing method thereof
KR20190116114A (en) Electronic component
JP2002203721A (en) Coil component, its manufacturing method, and electronic equipment using it
JP2010028538A (en) Noise suppression component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 7