KR20100037000A - Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device - Google Patents
Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device Download PDFInfo
- Publication number
- KR20100037000A KR20100037000A KR1020090092538A KR20090092538A KR20100037000A KR 20100037000 A KR20100037000 A KR 20100037000A KR 1020090092538 A KR1020090092538 A KR 1020090092538A KR 20090092538 A KR20090092538 A KR 20090092538A KR 20100037000 A KR20100037000 A KR 20100037000A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- esd protection
- electrodes
- inorganic material
- pair
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 96
- 239000011147 inorganic material Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000011159 matrix material Substances 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims description 119
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 9
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 13
- 230000001681 protective effect Effects 0.000 abstract description 6
- 230000002745 absorbent Effects 0.000 abstract 2
- 239000002250 absorbent Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 250
- 239000000463 material Substances 0.000 description 31
- 230000005540 biological transmission Effects 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 6
- 239000002346 layers by function Substances 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910000859 α-Fe Inorganic materials 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003962 NiZn Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Abstract
Description
본 발명은 복합 전자 부품 및 그 제조 방법에 관한 것이며, 특히 인덕터 소자들과 정전기 방전 (ESD: electrostatic discharge) 보호 소자들을 결합하여 구성된 복합 전자 부품의 구조에 관한 것이다. 또한, 본 발명은 이러한 복합 전자 부품과 신호 라인들 사이의 접속 구조에 관한 것이다.BACKGROUND OF THE
최근, 고속 신호 송신 인터페이스로서 USB 2.0 표준 및 고선명 멀티미디어 인터페이스 (HDMI: high-definition multimedia interface) 가 광범위하게 보급되었고, 개인용 컴퓨터 및 디지털 고화질 텔레비전과 같은 많은 디지털 디바이스들에서 사용되고 있다. 이들 인터페이스는 오랫동안 일반적으로 이용되었던 단일-종단 (single-end) 송신 시스템과 다르게 한 쌍의 신호 라인들을 사용하여 차동 신호 (차동 모드 신호) 를 송신하는 차동 신호 시스템을 채용한다.Recently, the USB 2.0 standard and high-definition multimedia interface (HDMI) as a high-speed signal transmission interface has been widely spread, and is used in many digital devices such as personal computers and digital high definition televisions. These interfaces employ a differential signal system that transmits a differential signal (differential mode signal) using a pair of signal lines, unlike a single-end transmission system that has been commonly used for a long time.
차동 송신 시스템은 단일-종단 송신 시스템에 비해 외인성 잡음 (exogenous noise) 에 쉽게 영향을 받지 않는 것뿐만 아니라 신호 라인들로부터 발생되는 방사 전자기장이 적다는 점에서 우수한 특성이 있다. 따라서, 신호는 작은 진폭을 가질 수 있어, 시스템은 작은 진폭에 기초하여 상승 시간과 하강 시간을 단축시킴으로써 단일-종단 송신 시스템보다 고속으로 신호 송신을 수행할 수 있다.Differential transmission systems are superior in that they are less susceptible to exogenous noise than single-ended transmission systems, as well as less radiated electromagnetic fields from signal lines. Thus, the signal can have a small amplitude, so that the system can perform signal transmission at higher speed than a single-ended transmission system by shortening the rise time and the fall time based on the small amplitude.
도 13 은 일반적인 차동 송신 회로의 회로도이다.13 is a circuit diagram of a general differential transmission circuit.
도 13 에 도시된 차동 송신 회로는 한 쌍의 신호 라인 (1 및 2), 그 신호 라인 (1 및 2) 에 차동 모드 신호를 공급하는 출력 버퍼 (3), 및 그 신호 라인 (1 및 2) 으로부터의 차동 모드 신호를 받는 입력 버퍼 (4) 를 포함한다. 이러한 구성에서는, 출력 버퍼 (3) 에 주어진 입력 신호 (IN) 가 한 쌍의 신호 라인 (1 및 2) 을 통해 입력 버퍼 (4) 에 송신되고, 출력 신호 (OUT) 로서 재생된다. 이 차동 송신 회로는 상술한 바와 같이 신호 라인 (1 및 2) 으로부터 발생되는 방사 전자기장이 작은 특성이 있다. 그러나, 이 회로는 공통 잡음 (공통 모드 잡음) 이 신호 라인 (1 및 2) 에 중첩되는 경우 상대적으로 큰 방사 전자기장을 발생시킨다. 공통 모드 잡음에 의해 발생되는 방사 전자기장을 감소시키기 위하여, 도 13 에 도시되는 바와 같이 신호 라인 (1 및 2) 에 공통 모드 초크 코일 (5) 을 삽입하는 것이 효과적이다.The differential transmission circuit shown in FIG. 13 includes a pair of
공통 모드 초크 코일 (5) 은 신호 라인 (1 및 2) 을 통해 송신되는 차동 성분 (차동 모드 신호) 에 대해 임피던스가 낮고, 동위상 (in-phase) 성분 (공통 모드 잡음) 에 대해 임피던스가 높다는 특성이 있다. 따라서, 신호 라인 (1 및 2) 에 공통 모드 초크 코일 (5) 을 삽입함으로써, 차동 모드 신호를 실질적으로 감쇠시킴 없이 한 쌍의 신호 라인 (1 및 2) 을 통해 송신되는 공통 모드 잡음을 차단 할 수 있다.The common
HDMI 와 같은 최근의 고속 디지털 인터페이스에서는, 그 인터페이스가 고속 송신 속도의 미세 신호를 다루기 때문에 정전기에 매우 민감한 IC 를 사용한다. 따라서, 정전기 방전 (ESD) 은 큰 문제가 된다. ESD 에 의한 IC 의 파손을 방지하기 위해서는, 신호 라인과 베이스 사이에 ESD 대책 부품으로서 배리스터 (varistor) 가 사용된다. 그러나, 배리스터가 사용되는 경우, 신호 파형은 비활성화 되고, 신호 품질은 열화된다. 그러므로, 보다 저용량 ESD 대책 디바이스가 요구된다. 예를 들어, 도 14 에 도시되는 바와 같이, 일본 특허출원 공개공보 제 2008-28214 호는 IC (6) 에 접속되는 신호 라인 (7) 들에 직렬로 코일 (8) 을 접속하고, 각 신호 라인 (7) 과 그라운드 사이에 ESD 보호 부품 (9) 을 접속함으로써 ESD 보호 부품 (9) 이 0.3pF 이하로 설정된 정전용량을 갖는 ESD 보호 회로를 제안한다 (일본 특허출원 공개공보 제 2008-28214 호의 도 8 참조).Modern high speed digital interfaces, such as HDMI, use ICs that are very sensitive to static electricity because they handle fine signals at high transmission rates. Therefore, electrostatic discharge (ESD) is a big problem. In order to prevent the IC from being damaged by ESD, a varistor is used as an ESD countermeasure between the signal line and the base. However, when a varistor is used, the signal waveform is inactivated and the signal quality is degraded. Therefore, a lower capacity ESD countermeasure device is required. For example, as shown in FIG. 14, Japanese Patent Application Laid-Open No. 2008-28214 connects a
일본 특허출원 공개공보 제 2007-214166 호는 하나의 패키지 내에 공통 모드 잡음 필터와 ESD 보호 기능을 갖춘 복합 전자 부품의 최상부 상에 제공되는, ESD 보호 기능을 갖는 전압-의존성 저항 재료를 구비한 구조를 개시한다. 이러한 구조에 따르면, 많은 절연층들을 포함한 적층체를 소결한 후에 전압-의존성 저항 재료가 제공될 수 있다. 이러한 배열에 따르면, 소결 시의 전압-의존성 저항 재료의 산화 및 크랙킹에 의한 ESD 보호 기능의 감소를 방지하는 것이 가능하다. 따라서, ESD 보호 기능을 개선할 수 있다.Japanese Patent Application Laid-Open No. 2007-214166 discloses a structure having a voltage-dependent resistance material with ESD protection provided on top of a composite electronic component having a common mode noise filter and ESD protection in one package. It starts. According to this structure, a voltage-dependent resistive material may be provided after sintering a laminate including many insulating layers. According to this arrangement, it is possible to prevent the reduction of the ESD protection function by oxidation and cracking of the voltage-dependent resistive material during sintering. Thus, the ESD protection function can be improved.
그러나, 일본 특허출원 공개공보 제 2007-214166 호에 개시된 공통 모드 필 터에 따르면, ESD 보호 소자들을 구성하는 전압-의존성 저항 재료는 수지를 함유한다. 그러므로, 설계 상 큰 제약이 되는 제조 단계의 제약 때문에 ESD 보호 소자들이 최상부 상에 제공될 필요가 있다. 전압-의존성 저항 재료는 약 10㎛ 의 매우 미세한 갭 내에 채워진다. 최상부에서는, 도체 패턴과 함께 형성된 많은 절연층들이 적층되는 구조물에 의해 평면 내에 불규칙 영역이 크다. 따라서, 매우 미세한 갭을 안정하게 형성하는 것이 상당히 어렵다. 더욱이, 최상층 상에 ESD 보호 소자들을 형성할 때, 제조 단계가 복잡하게 되고, 제조 비용이 증가한다.However, according to the common mode filter disclosed in Japanese Patent Application Laid-Open No. 2007-214166, the voltage-dependent resistance material constituting the ESD protection elements contains a resin. Therefore, ESD protection elements need to be provided on top because of manufacturing step constraints that are a major limitation in design. The voltage-dependent resistive material is filled in a very fine gap of about 10 μm. At the top, the irregular area is large in the plane by the structure in which many insulating layers formed with the conductor pattern are stacked. Therefore, it is quite difficult to stably form a very fine gap. Moreover, when forming the ESD protection elements on the top layer, the manufacturing step becomes complicated and the manufacturing cost increases.
그러므로, 본 발명의 목적은 공통 모드 필터와, 작은 정전용량과 우수한 방전 특성, 내열성 및 내후성 (weatherability) 을 갖는 ESD 보호 소자들을 조합하여 구성되는 콤팩트하고 고성능의 복합 전자 부품을 제공하는 데 있다. 본 발명의 또다른 목적은 이러한 고품질의 복합 전자 부품을 제조하는 제조 방법을 제공하는 데 있다. 본 발명의 또다른 목적은 이러한 복합 전자 부품과 신호 라인들의 접속 구조를 제공하는 데 있다.It is therefore an object of the present invention to provide a compact and high performance composite electronic component constructed by combining a common mode filter and ESD protection elements having small capacitance and excellent discharge characteristics, heat resistance and weatherability. It is another object of the present invention to provide a manufacturing method for producing such a high quality composite electronic component. Another object of the present invention is to provide a connection structure of such a composite electronic component and signal lines.
상술한 문제점들을 해결하기 위하여, 본 발명에 따른 복합 전자 부품은 2 개의 자성 기판들 사이에 형성되는 인덕터 소자 및 ESD 보호 소자를 포함하고, 상기 인덕터 소자는 수지로 이루어진 절연층들, 및 상기 절연층들 상에 형성된 도체 패턴들을 포함하고, 상기 ESD 보호 소자는 베이스 절연층, 한 쌍의 전극들로서 상기 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 포함하며, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함한다.In order to solve the above problems, the composite electronic component according to the present invention comprises an inductor element and an ESD protection element formed between two magnetic substrates, the inductor element is an insulating layer made of resin, and the insulating layer And conductive patterns formed on the substrate, wherein the ESD protection device includes a base insulating layer, the pair of electrodes arranged through a gap formed between the electrodes on the base insulating layer as a pair of electrodes, and at least the And an ESD absorbing layer arranged between the electrodes, the ESD absorbing layer comprising a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in the matrix of the insulating inorganic material.
본 발명에 따르면, 복합 전자 부품은 매우 작은 정전용량, 낮은 방전 개시 전압, 및 우수한 내방전성을 갖는 저-전압 방전형 ESD 보호 소자들을 포함한다. 그러므로, 복합 전자 부품은 ESD 대책을 갖지 않는 신호와 동등한 신호를 송신할 수 있어, 특성 임피던스의 감소를 억제할 수 있다. 또한, 도전성 무기 재료와 절연성 무기 재료의 복합체가 ESD 보호 재료로서 구성되기 때문에, 내압성이 현저하게 증가될 수 있고, 그리고 온도 및 습도와 같은 외부 환경의 내후성이 현저하게 증가될 수 있다. 인덕터 소자 및 ESD 보호 소자가 하나의 칩 내에 형성되기 때문에, 매우 콤팩트하고 고성능의 전자 부품을 제공할 수 있다.According to the present invention, a composite electronic component includes low-voltage discharge type ESD protection elements having very small capacitance, low discharge start voltage, and excellent discharge resistance. Therefore, the composite electronic component can transmit a signal equivalent to a signal having no ESD countermeasure, thereby suppressing a decrease in characteristic impedance. In addition, since the composite of the conductive inorganic material and the insulating inorganic material is configured as an ESD protection material, the pressure resistance can be significantly increased, and the weather resistance of the external environment such as temperature and humidity can be significantly increased. Since the inductor element and the ESD protection element are formed in one chip, it is possible to provide a very compact and high performance electronic component.
본 명세서에 있어서, "복합 (composite)" 은 절연성 무기 재료의 매트릭스 내에 도전성 무기 재료가 분산되는 상태를 의미한다. 이것은 절연성 무기 재료의 매트릭스 내에 균일하게 또는 랜덤하게 도전성 무기 재료가 분산되는 상태뿐만 아니라 절연성 무기 재료의 매트릭스 내에 도전성 무기 재료의 집합체가 분산되는 상태, 즉, 일반적으로 해도 (sea-island) 구조로 불리는 상태를 포함하는 개념이다. 본 명세서에 있어서, "절연성" 은 0.1Ω㎝ 이상인 저항을 의미하고, "도전성" 은 0.1Ω㎝ 미만인 저항을 의미한다. 소위 "반도전성 (semiconductivity)" 은 자신의 비저항이 0.1Ω㎝ 이상인 한 전자에 포함된다.In this specification, “composite” means a state in which a conductive inorganic material is dispersed in a matrix of an insulating inorganic material. This is not only a state in which the conductive inorganic material is uniformly or randomly dispersed in the matrix of the insulating inorganic material, but also a state in which the aggregate of the conductive inorganic material is dispersed in the matrix of the insulating inorganic material, that is, generally referred to as a sea-island structure. The concept involves state. In the present specification, "insulation" means a resistance of 0.1 Ωcm or more, and "conductive" means a resistance of less than 0.1 Ωcm. So-called "semiconductivity" is included in the electron as long as its specific resistance is 0.1? Cm or more.
본 발명에 있어서, 인덕터 소자는 적층 방향에 수직인 평면 상에 형성된 제 1 및 제 2 나선형 도체들을 포함하는 것이 바람직하고, 제 1 및 제 2 나선형 도체들은 공통 모드 필터를 구성하고, 서로 자기적으로 결합된다. 본 구성에 따르면, 공통 모드 잡음은 ESD 를 방지하면서 제거될 수 있다. 따라서, 인덕터 소자는 ESD 대책을 요구하는 고속 디지털 신호 라인의 잡음을 제거하는데 바람직하게 사용될 수 있다.In the present invention, the inductor element preferably comprises first and second spiral conductors formed on a plane perpendicular to the stacking direction, wherein the first and second spiral conductors constitute a common mode filter and magnetically Combined. According to this configuration, the common mode noise can be eliminated while preventing ESD. Thus, the inductor element can be preferably used to remove noise in high speed digital signal lines requiring ESD measures.
본 발명에 있어서, ESD 보호 소자의 정전용량은 0.35㎊ 이하인 값을 가지는 것이 바람직하다. ESD 보호 소자의 정전용량이 0.35㎊ 이하인 경우, 디지털 비주얼 인터페이스 (DVI: digital visual interface) 및 HDMI 의 고속 차동 송신 라인의 차동-송신 임피던스 표준 (100±15Ω) 을 만족할 수 있다. 따라서, ESD 에 의한 IC 의 파손이 신호 품질에 실제적인 영향을 제공함 없이 확실하게 방지될 수 있다.In the present invention, the capacitance of the ESD protection element preferably has a value of 0.35 kΩ or less. If the ESD protection device's capacitance is less than 0.35Ω, it can meet the digital visual interface (DVI) and the differential-transmit impedance standard (100 ± 15Ω) of HDMI's high-speed differential transmission line. Thus, breakage of the IC by ESD can be reliably prevented without providing a practical effect on the signal quality.
본 발명에 있어서, 수지 재료는 폴리이미드 수지 및 에폭시 수지 중 어느 하나이다. 절연성 무기 재료는 A12O3, TiO2, SiO2, ZnO, In2O3, NiO, CoO, SnO2, V2O5, CuO, MgO, ZrO2, AlN, BN 및 SiC 의 그룹으로부터 선택된 적어도 한 종류가 바람직하다. 이들 금속 산화물이 절연성, 내열성 및 내후성에서 우수하기 때문에, 이들 금속 산화물들은 복합체의 절연 매트릭스를 구성하는 재료로서 효과적으로 기능을 한다. 따라서, 우수한 방전 특성, 내열성 및 내후성을 갖는 고기능성 ESD 보호 소자를 실현하는 것이 가능하다. 이들 금속 산화물이 저비용으로 획득가능하고, 스퍼터링 방법이 이들 금속 산화물에 적용될 수 있기 때문에, 생산성 및 경제성이 증가될 수 있다.In the present invention, the resin material is either a polyimide resin or an epoxy resin. The insulating inorganic material is selected from the group of A1 2 O 3 , TiO 2 , SiO 2 , ZnO, In 2 O 3 , NiO, CoO, SnO 2 , V 2 O 5 , CuO, MgO, ZrO 2 , AlN, BN and SiC At least one kind is preferable. Since these metal oxides are excellent in insulation, heat resistance and weather resistance, these metal oxides function effectively as a material constituting the insulating matrix of the composite. Therefore, it is possible to realize a high functional ESD protection element having excellent discharge characteristics, heat resistance and weather resistance. Since these metal oxides are obtainable at low cost, and the sputtering method can be applied to these metal oxides, productivity and economy can be increased.
본 발명에서, 도전성 무기 재료는 C, Ni, Cu, Au, Ti, Cr, Ag, Pd, 및 Pt 의 그룹으로부터 선택된 적어도 한 종류의 금속 또는 이들 금속의 금속 화합물이 바람직하다. 이들 금속들 또는 금속 화합물을 절연성 무기 재료의 매트릭스 내에 불연속적인 분산의 상태로 화합시킴으로써, 우수한 방전 특성, 내열성 및 내후성을 가지는 고기능성 ESD 보호 소자들을 실현할 수 있다.In the present invention, the conductive inorganic material is preferably at least one metal selected from the group of C, Ni, Cu, Au, Ti, Cr, Ag, Pd, and Pt or a metal compound of these metals. By combining these metals or metal compounds in a state of discontinuous dispersion in a matrix of an insulating inorganic material, it is possible to realize high functional ESD protection devices having excellent discharge characteristics, heat resistance and weather resistance.
본 발명에 있어서, ESD 흡수층은 절연성 무기 재료 및 도전성 무기 재료를 순차적으로 스퍼터링하여 형성된 복합체, 또는 절연성 무기 재료 및 도전성 무기 재료를 동시에 스퍼터링하여 형성된 복합체가 바람직하다. 이러한 구성에 의해, 절연성 무기 재료의 매트릭스 내의 불연속 분산의 상태로 도전성 무기 재료를 함유한 복합체는 양호한 재현성으로 용이하게 획득될 수 있다.In the present invention, the ESD absorbing layer is preferably a composite formed by sequentially sputtering an insulating inorganic material and a conductive inorganic material, or a composite formed by simultaneously sputtering an insulating inorganic material and a conductive inorganic material. By this configuration, the composite containing the conductive inorganic material in a state of discontinuous dispersion in the matrix of the insulating inorganic material can be easily obtained with good reproducibility.
본 발명에 있어서, 한 쌍의 전극들은 베이스 절연층을 통해 자성 기판들 중 어느 하나의 표면 상에 형성되는 것이 바람직하다. 본 구성에 따르면, 상호 마주보게 배열되는 전극들이 만족스런 평탄도의 자성 기판 상에 형성되기 때문에, 전극들 사이의 갭이 안정하게 형성될 수 있다.In the present invention, the pair of electrodes is preferably formed on the surface of any one of the magnetic substrates through the base insulating layer. According to this configuration, since the electrodes arranged to face each other are formed on the magnetic substrate of satisfactory flatness, the gap between the electrodes can be formed stably.
본 발명에 있어서, 한 쌍의 전극들 사이에 제공된 갭은 적층 방향으로부터 본 인덕터 소자의 도체 패턴들과 중첩되지 않도록 배열된다. 본 구성에 따르면, ESD 보호 소자들의 중심부는 도체 패턴으로부터 벗어난 위치에 제공된다. 따라서, ESD 보호 소자들이 ESD 에 의해 부분적으로 파괴되는 경우 상부 및 하부층에 대한 영향이 억제될 수 있어, 높은 신뢰성을 갖는 복합 전자 부품을 실현할 수 있다.In the present invention, the gap provided between the pair of electrodes is arranged so as not to overlap the conductor patterns of the inductor element seen from the stacking direction. According to this configuration, the center portion of the ESD protection elements is provided at a position away from the conductor pattern. Therefore, when the ESD protection elements are partially destroyed by the ESD, the influence on the upper and lower layers can be suppressed, thereby realizing a composite electronic component having high reliability.
본 발명에 따른 복합 전자 부품은 2 개의 자성 기판들 사이에 제공되는 공통 모드 필터층과 ESD 보호층을 구비하고, 상기 공통 모드 필터층은 수지로 이루어지는 제 1 및 제 2 절연층, 상기 제 1 절연층 상에 형성된 제 1 나선형 도체, 및 상기 제 2 절연층 상에 형성된 제 2 나선형 도체를 포함하고, 상기 ESD 보호층은 상기 제 1 나선형 도체의 일단에 접속된 제 1 ESD 보호 소자, 및 상기 제 2 나선형 도체의 일단에 접속된 제 2 ESD 보호 소자를 포함하고, 상기 제 1 및 제 2 나선형 도체들은 적층 방향에 수직인 평면 방향에 형성되고, 서로 자기적으로 결합되도록 배열되고, 상기 제 1 및 제 2 ESD 보호 소자 각각은 한 쌍의 전극들로서 상기 베이스 절연층 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들, 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 포함하며, 상기 ESD 흡수층은 절연성 무기 재료 및 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함한다.The composite electronic component according to the present invention includes a common mode filter layer and an ESD protection layer provided between two magnetic substrates, and the common mode filter layer includes first and second insulating layers made of resin, and on the first insulating layer. A first spiral conductor formed on the first spiral conductor, and a second spiral conductor formed on the second insulating layer, wherein the ESD protection layer is connected to one end of the first spiral conductor, and the second spiral conductor A second ESD protection element connected to one end of the conductor, wherein the first and second spiral conductors are formed in a plane direction perpendicular to the stacking direction, are arranged to magnetically couple with each other, and the first and second Each of the ESD protection elements is a pair of electrodes, the pair of electrodes arranged through the gap formed between the electrodes on the base insulating layer, and at least the ES arranged between the electrodes. A D absorbing layer, wherein the ESD absorbing layer comprises a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in a matrix of the insulating inorganic material.
본 발명에 따른 복합 전자 부품은 상기 제 1 나선형 도체의 타단에 접속된 제 3 ESD 보호 소자, 및 상기 제 2 나선형 도체의 타단에 접속된 제 4 ESD 보호 소자를 더 포함한다. 상기 제 3 및 제 4 ESD 보호 소자들은 상기 제 1 및 제 2 ESD 보호 소자들의 구성과 동일한 구성을 가진다. 본 구성에 따르면, ESD 보호 소자들이 복합 전자 부품의 한 쌍의 입력단과 한 쌍의 출력단 양자 모두에 접속되기 때문에, 복합 전자 부품은 한 쌍의 신호 라인들에 대한 접속 방향의 자각을 요구함 없이 탑재될 수 있다. 따라서, 제조 시의 취급이 용이하게 될 수 있다.The composite electronic component according to the present invention further includes a third ESD protection element connected to the other end of the first spiral conductor, and a fourth ESD protection element connected to the other end of the second spiral conductor. The third and fourth ESD protection elements have the same configuration as that of the first and second ESD protection elements. According to this configuration, since the ESD protection elements are connected to both a pair of input terminals and a pair of output terminals of the composite electronic component, the composite electronic component can be mounted without requiring awareness of the connection direction to the pair of signal lines. Can be. Therefore, handling at the time of manufacture can be made easy.
또한, 본 발명의 목적은 한 쌍의 신호 라인들과, 제 1 나선형 도체의 일단에 접속된 제 1 ESD 보호 소자 및 제 2 나선형 도체의 일단에 접속된 제 2 ESD 보호 소자를 가지는 복합 전자 부품의 접속 구조와, 상기 한 쌍의 신호 라인들의 입력측에 접속되는 제 1 나선형 도체의 일단 및 제 2 나선형 도체의 일단을 가지는 복합 전자 부품의 접속 구조에 의해 달성될 수 있다. 제 1 및 제 2 나선형 도체들의 일단들이 상기 신호 라인들의 입력측에 접속되는 경우, 상기 제 1 및 제 2 ESD 보 호 소자는 상기 제 1 및 제 2 나선형 도체의 전단 (pre-stage) 에 제공된다. 상기 제 1 및 제 2 나선형 도체로부터 반사된 신호들은 입력 파형과 중첩되고, 보다 높은 전압에서 ESD 보호 소자들에 의해 흡수될 것으로 고려된다. 따라서, ESD 를 안전하게 흡수할 수 있다.It is also an object of the present invention to provide a composite electronic component having a pair of signal lines, a first ESD protection element connected to one end of the first spiral conductor and a second ESD protection element connected to one end of the second spiral conductor. A connection structure of a composite electronic component having a connection structure and one end of a first spiral conductor and one end of a second spiral conductor connected to an input side of the pair of signal lines can be achieved. When one ends of the first and second spiral conductors are connected to the input side of the signal lines, the first and second ESD protection elements are provided at the pre-stage of the first and second spiral conductors. The signals reflected from the first and second helical conductors are considered to overlap the input waveform and be absorbed by the ESD protection elements at higher voltages. Thus, ESD can be safely absorbed.
또한, 본 발명에 따른 복합 전자 부품을 제조하는 방법은 제 1 자성 기판의 표면 상에 ESD 보호층을 형성하는 단계, 상기 ESD 보호층의 표면 상에 공통 모드 필터층을 형성하는 단계, 및 상기 공통 모드 필터층의 표면 상에 제 2 자성 기판을 형성하는 단계를 포함한다. 상기 ESD 보호층을 형성하는 단계는 상기 제 1 자성 기판의 표면 상에 베이스 절연층을 형성하는 단계, 한 쌍의 전극들로서 상기 베이스 절연층의 표면 상에 상기 전극들 사이에 형성된 갭을 통해 배열된 상기 한 쌍의 전극들을 형성하는 단계, 및 적어도 상기 전극들 사이에 배열된 ESD 흡수층을 형성하는 단계를 포함한다. 상기 ESD 흡수층은 절연성 무기 재료와, 상기 절연성 무기 재료의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료를 갖는 복합 재료를 포함한다.In addition, the method of manufacturing a composite electronic component according to the present invention includes forming an ESD protection layer on the surface of the first magnetic substrate, forming a common mode filter layer on the surface of the ESD protection layer, and the common mode. Forming a second magnetic substrate on the surface of the filter layer. The forming of the ESD protection layer may include forming a base insulating layer on the surface of the first magnetic substrate, the pair of electrodes being arranged through a gap formed between the electrodes on the surface of the base insulating layer. Forming the pair of electrodes, and forming an ESD absorbing layer arranged at least between the electrodes. The ESD absorbing layer includes a composite material having an insulating inorganic material and a conductive inorganic material discontinuously dispersed in the matrix of the insulating inorganic material.
본 발명에 따르면, 매우 작은 정전용량을 갖는 ESD 보호 소자가 형성될 수 있다. 따라서, ESD 대책이 없는 신호에 대해 동등한 신호가 송신될 수 있어, 특성 임피던스의 감소를 억제할 수 있다. 하나의 칩 내에 형성되는 인덕터 소자와 ESD 보호 소자를 갖는, 매우 콤팩트하고 고기능성 전자 부품을 제조할 수 있다. 본 발명에 따르면, 상호 마주보게 배열된 전극들이 만족스런 평탄도의 자성 기판 상에 형성될 수 있어, 전극들 사이의 갭들을 안정하게 형성할 수 있다.According to the present invention, an ESD protection element having a very small capacitance can be formed. Therefore, an equivalent signal can be transmitted for the signal without the ESD countermeasure, so that the reduction of the characteristic impedance can be suppressed. It is possible to fabricate very compact and high functional electronic components with inductor elements and ESD protection elements formed in one chip. According to the present invention, electrodes arranged to face each other can be formed on a magnetic substrate of satisfactory flatness, so that gaps between the electrodes can be stably formed.
본 발명에 있어서, 공통 모드 필터층을 형성하는 단계는 수지로 이루어진 절연층과 도체 패턴을 번갈아 형성하는 단계를 포함한다. 절연층, 도체 패턴, 베이스 절연층 및 전극은 박막 형성 방법에 의해 형성되는 것이 바람직하다. 이러한 장치에 따르면, ESD 보호층과 공통 모드 필터층이 박막 형성 방법에 의해 일관되게 형성되기 때문에, 복합 전자 부품이 특정 제조 단계를 통함 없이 제조될 수 있다.In the present invention, the step of forming the common mode filter layer includes a step of alternately forming an insulating layer made of a resin and a conductor pattern. The insulating layer, the conductor pattern, the base insulating layer and the electrode are preferably formed by a thin film forming method. According to this apparatus, since the ESD protection layer and the common mode filter layer are formed consistently by the thin film forming method, the composite electronic component can be manufactured without going through a specific manufacturing step.
상술한 바와 같이, 본 발명에 따르면, 공통 모드 필터와, 작은 정전용량과 우수한 방전 특성, 내열성 및 내후성을 갖는 ESD 보호 소자들을 조합함으로써 구성되는, 콤팩트하고 고성능 복합 전자 부품을 제공하는 것이 가능하다. 특히, 본 발명에 따른 복합 전자 부품은 큰 신호-송신량과 매우 큰 송신 속도를 갖는 고속 HDMI 와 같은 고속 신호 인터페이스에 중대한 영향을 미친다. 또한, 본 발명에 따르면, 복합 전자 부품으로 하여금 효과적으로 기능을 하게 할 수 있는 신호 라인들과의 접속 구조를 제공하는 것이 가능하다.As described above, according to the present invention, it is possible to provide a compact and high performance composite electronic component which is constituted by combining a common mode filter and an ESD protection element having small capacitance and excellent discharge characteristics, heat resistance and weather resistance. In particular, the composite electronic component according to the present invention has a significant influence on a high speed signal interface such as high speed HDMI having a large signal-transmission amount and a very large transmission speed. In addition, according to the present invention, it is possible to provide a connection structure with signal lines that enable the composite electronic component to function effectively.
본 발명은 공통 모드 필터와, 작은 정전용량과 우수한 방전 특성, 내열성 및 내후성을 갖는 ESD 보호 소자들을 결합하여 구성되는, 콤팩트하고 고성능의 복합 전자 부품을 제공할 수 있다. 또한, 본 발명은 이러한 고품질의 복합 전자 부품을 제조하는 제조 방법을 제공할 수 있다. 그리고, 본 발명은 이러한 복합 전자 부품과 신호 라인들의 접속 구조를 제공할 수 있다.The present invention can provide a compact and high performance composite electronic component constructed by combining a common mode filter and an ESD protection element having small capacitance and excellent discharge characteristics, heat resistance and weather resistance. In addition, the present invention can provide a manufacturing method for producing such a high quality composite electronic component. In addition, the present invention can provide a connection structure of such a composite electronic component and signal lines.
본 발명의 상기 및 다른 목적, 특징 및 이점은 첨부된 도면에 관한 다음의 본 발명의 상세한 설명을 참조하여 더 명백하게 될 것이다.The above and other objects, features and advantages of the present invention will become more apparent with reference to the following detailed description of the invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시형태는 첨부된 도면을 참조하여 상세히 설명될 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 본 발명의 제 1 실시형태에 따른 복합 전자 부품의 외부 구조를 도시한 개략적 사시도이다.1 is a schematic perspective view showing an external structure of a composite electronic component according to a first embodiment of the present invention.
도 1 에 도시되는 바와 같이, 제 1 실시형태에 따른 복합 전자 부품 (100) 은 ESD 보호 기능을 갖는 박막 공통 모드 필터이고, 제 1 자성 및 제 2 자성 기판들 (11a 및 11b), 및 제 1 자성 기판 (11a) 과 제 2 자성 기판 (11b) 사이에 개재된 기능층 (12) 을 포함한다. 제 1 내지 제 6 단자 전극들 (13a 내지 13f) 은 제 1 자성 기판 (11a), 기능층 (12) 및 제 2 자성 기판 (11b) 에 의해 구성된 적층체의 외주 둘레 상에 형성되어 있다. 제 1 및 제 2 단자 전극들 (13a 및 13b) 은 제 1 측면 (10a) 상에 형성되어 있다. 제 3 및 제 4 단자 전극들 (13c 및 13d) 은 제 1 측면 (10a) 과 맞은편인 제 2 측면 (10b) 상에 형성되어 있다. 제 5 단자 전극 (13e) 은 제 1 및 제 2 측면 (10a 및 10b) 과 직각인 제 3 측면 (10c) 상에 형성되어 있다. 제 6 단자 전극 (13f) 은 제 3 측면과 맞은편인 제 4 측면 (10d) 상에 형성되어 있다.As shown in FIG. 1, the composite
제 1 및 제 2 자성 기판들 (11a 및 11b) 은 물리적으로 기능층 (12) 을 보호하고, 공통 모드 필터의 폐자로 (closed magnetic path) 로서 사용한다. 제 1 및 제 2 자성 기판들 (11a 및 11b) 의 재료로서 소결 페라이트, 복합 페라이트 (분 말 페라이트를 함유한 수지) 등이 이용될 수 있다. 본 실시형태의 제 1 및 제 2 자성 기판들 (11a 및 11b) 은 단일층 구조 또는 다층 구조를 가질 수도 있다.The first and second
도 2 는 복합 전자 부품 (100) 의 구성을 도시한 회로도이다.2 is a circuit diagram showing the configuration of the composite
도 2 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 공통 모드 초크 코일로서 기능하는 인덕터 소자들 (14a 및 14b), 및 ESD 보호 소자들 (15a 및 15b) 을 포함한다. 인덕터 소자들 (14a 및 14b) 의 일단들은 각각 제 1 및 제 2 단자 전극들 (13a 및 13b) 에 접속되고, 인덕터 소자들 (14a 및 14b) 의 타단들은 각각 제 3 및 제 4 단자 전극들 (13c 및 13d) 에 접속된다. ESD 보호 소자들 (15a 및 15b) 의 일단들은 각각 제 1 및 제 2 단자 전극들 (13a 및 13b) 에 접속되고, ESD 보호 소자들 (15a 및 15b) 의 타단들은 각각 제 5 및 제 6 단자 전극 (13e 및 13f) 에 접속된다. 도 13 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 한 쌍의 신호 라인들에 탑재된다. 이 경우, 제 1 및 제 2 단자 전극들 (13a 및 13b) 은 신호 라인들의 입력측에 접속되고, 제 3 및 제 4 단자 전극들 (13c 및 13d) 은 신호 라인들의 출력측에 접속된다. 제 5 및 제 6 단자 전극들 (13e 및 13f) 은 베이스 라인에 접속된다.As shown in FIG. 2, the composite
도 3 은 복합 전자 부품 (100) 의 층 구조의 일례를 도시하는 개략적 분해 사시도이다.3 is a schematic exploded perspective view showing an example of the layer structure of the composite
도 3 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 제 1 및 제 2 자성 기판 (11a 및 11b), 및 제 1 자성 기판 (11a) 과 제 2 자성 기판 (11b) 사이에 개재된 기능층 (12) 을 포함한다. 기능층 (12) 은 공통 모드 필터층 (12a) 및 ESD 보호층 (12b) 에 의해 구성된다.As shown in FIG. 3, the composite
공통 모드 필터층 (12a) 은 절연층들 (16a 내지 16e), 자성층 (16f), 접착층 (16g), 절연층 (16b) 상에 형성된 제 1 나선형 도체 (17), 절연층 (16c) 상에 형성된 제 2 나선형 도체 (18), 절연층 (16a) 상에 형성된 제 1 리드 도체 (19) 및 절연층 (16d) 상에 형성된 제 2 리드 도체 (20) 를 포함한다.The common
절연층들 (16a 내지 16e) 은 도체 패턴들 또는 도체 패턴들과 자성층 (16f) 사이를 절연시키고, 도체 패턴들이 형성되는 베이스 면의 평탄도를 확보하도록 기능한다. 절연층들 (16a 내지 16e) 의 재료에 대해서는, 전기적 그리고 자기적 절연에서 우수하고, 양호한 작업성을 갖는 수지를 이용하는 것이 바람직하다. 바람직하게는, 폴리이미드 수지 및 에폭시 수지가 이용된다. 바람직하게는, 도체 패턴을 위해 도전성 및 작업성이 우수한 Cu, Al 등이 이용된다. 포토리소그래피를 이용한 에칭 방법 및 애디티브 (additive) 방법 (도금) 에 의해 도체 패턴들을 형성할 수 있다.The insulating
제 1 및 제 2 나선형 도체들 (17 및 18) 의 내부에 절연층 (16b 내지 16e) 을 관통하는 개구 (25) 가 절연층들 (16b 내지 16e) 의 중심 영역들로서 제공되어 있다. 폐경로를 형성하는 자성 물질 (26) 은 개구 (25) 내에서 제 1 자성 기판 (11a) 과 제 2 자성 기판 (11b) 사이로 채워진다. 자성 물질 (26) 을 위해 복합 페라이트 등이 이용되는 것이 바람직하다.
자성층 (16f) 은 절연층 (16e) 의 표면 상에 형성되어 있다. 복합 페라이트 (자성체 분말을 함유한 수지) 의 페이스트를 경화함으로써 개구 (25) 내에 자 성 물질 (26) 을 형성한다. 경화 시에, 수지는 수축되고, 개구부에서 불균일성이 발생한다. 이 불균일성을 감소시키기 위하여, 개구 (25) 의 내부뿐만 아니라 절연층 (16e) 의 전면에 페이스트를 코팅하는 것이 바람직하다. 이러한 평탄도를 확보하기 위하여 자성층 (16f) 이 형성되어 있다.The
접착층 (16g) 은 자성 기판 (11b) 을 자성층 (16f) 에 본딩하는데 필요한 층이다. 또한, 접착층 (16g) 은 자성 기판 (11b) 과 자성층 (16f) 의 표면의 불균일성을 억제하는 기능을 하여 정밀한 접착성을 증가시킨다. 특별히 한정되지 않으나, 접착층 (16g) 의 재료로서 에폭시 수지, 폴리이미드 수지 및 폴리아미드 수지가 이용될 수 있다.The
제 1 나선형 도체 (17) 는 도 2 에 도시된 인덕터 소자 (14a) 에 대응한다. 제 1 나선형 도체 (17) 의 내주단은 제 1 콘택-홀 도체 (21) 와 제 1 리드 도체 (19) 를 통해 절연층 (16b) 을 관통하여 제 1 단자 전극 (13a) 에 접속된다. 제 1 나선형 도체 (17) 의 외주단은 제 3 리드 도체 (23) 를 통해 제 3 단자 전극 (13c) 에 접속된다.The
제 2 나선형 도체 (18) 는 도 2 에 도시된 인덕터 소자 (14b) 에 대응한다. 제 2 나선형 도체 (18) 의 내주단은 제 2 콘택-홀 도체 (22) 및 제 2 리드 도체 (20) 를 통해 절연층 (16d) 을 관통하여 제 2 단자 전극 (13b) 에 접속된다. 제 2 나선형 도체 (18) 의 외주단은 제 4 리드 도체 (24) 를 통해 제 4 단자 전극 (13d) 에 접속된다.The
제 1 및 제 2 나선형 도체들 (17 및 18) 은 동일 평면 형상을 갖고, 평면도 에서와 같이 동일 위치에 제공된다. 제 1 및 제 2 나선형 도체들 (17 및 18) 은 서로 완전히 중첩되고, 따라서 제 1 나선형 도체 (17) 와 제 2 나선형 도체 (18) 사이에 강한 자기 커플링이 발생한다. 상기 구성에 기초하여, 공통 모드 필터층 (12a) 내의 도체 패턴들이 공통 모드 필터를 구성한다.The first and
ESD 보호층 (12b) 은 베이스 절연층 (27), 베이스 절연층 (27) 의 표면 상에 형성된 제 1 및 제 2 갭 전극들 (28 및 29), 및 제 1 및 제 2 갭 전극들 (28 및 29) 을 덮는 ESD 흡수층 (30) 을 포함한다. 제 1 갭 전극 (28) 부근의 층 구조는 도 2 에 도시된 제 1 ESD 보호 소자 (15a) 로서 기능하는 부분이고, 제 2 갭 전극 (29) 부근의 층 구조는 제 2 ESD 보호 소자 (15b) 로서 기능하는 부분이다. 제 1 갭 전극 (28) 의 일단은 제 1 단자 전극 (13a) 에 접속되고, 제 1 갭 전극 (28) 의 타단은 제 5 단자 전극 (13e) 에 접속된다. 제 2 갭 전극 (29) 의 일단은 제 2 단자 전극 (13b) 에 접속되고, 제 2 갭 전극 (29) 의 타단은 제 6 단자 전극 (13f) 에 접속된다.The
도 4 는 갭 전극들 (28 및 29) 과 다른 도체 패턴들 사이의 위치 관계를 도시한 개략적 평면도이다.4 is a schematic plan view showing the positional relationship between the
도 4 에 도시되는 바와 같이, 갭 전극들 (28 및 29) 에 의해 유지된 갭들 (28G 및 29G) 은 공통 모드 필터를 구성하는 제 1 및 제 2 나선형 도체들 (17 및 18) 과 제 1 및 제 2 리드 도체들 (19 및 20) 과 평면 상에서 중첩되지 않는 위치에 제공된다. 특히 한정되지 않으나, 제 1 실시형태에 있어서, 갭들 (28G 및 29G) 은 나선형 도체들 (17 및 18) 과 나선형 도체들 (17 및 18) 의 내부의 개구 (25) 사이의 오픈 영역에 제공된다. 그 상세함이 후술되지만, ESD 보호 소자들이 ESD 의 흡수로 인해 부분적으로 손상 또는 변형되기 때문에, 도체 패턴들이 ESD 보호 소자와 중첩된 위치에 배치되는 경우 도체 패턴들은 동시에 손상될 위험이 있다. 그러나, 도체 패턴들로부터 벗어난 위치에 ESD 보호 소자들의 갭들 (28G 및 29G) 이 제공되기 때문에, ESD 보호 소자들이 ESD 에 의해 부분적으로 파괴되는 경우 상부 및 하부층들에 영향을 억제할 수 있어, 보다 높은 신뢰성을 갖는 복합 전자 부품을 실현할 수 있다.As shown in FIG. 4, the
도 5a 및 도 5b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 실시예이며, 여기서 도 5a 는 개략적 평면도이고, 도 5b 는 개략적 단면도이다. 제 2 갭 전극 (29) 의 구성은 제 1 갭 전극 (28) 의 구성과 동일하여, 중복된 설명을 생략할 것이다.5A and 5B are examples of the layer structure in the vicinity of the
ESD 보호층 (12b) 은 자성 기판 (11a) 의 표면 상에 형성된 베이스 절연층 (27), 제 1 갭 전극 (28) 을 구성하는 한 쌍의 전극들 (28a 및 28b), 및 그 전극들 (28a 및 28b) 사이에 배열된 ESD 흡수층 (30) 을 포함한다. 이러한 ESD 보호층 (12b) 에서는, ESD 흡수층 (30) 이 저-전압 방전형 ESD 보호 재료로서 기능을 한다. ESD 흡수층 (30) 은 과도 ESD 전압이 인가될 때 ESD 흡수층 (30) 을 통해 전극들 (28a 및 28b) 사이에 초기 방전을 확보하도록 설계된다.The
베이스 절연층 (27) 은 절연 재료로 이루어진다. 제 1 실시형태에서, 베이스 절연층 (27) 은 제조의 용이함으로부터 자성 기판 (11a) 의 전면을 덮는다. 그러나, 베이스 절연층 (27) 이 전극들 (28a 및 28b) 과 ESD 흡수층 (30) 의 적 어도 베이스인 경우 베이스 절연층 (27) 은 전면을 덮을 필요가 없다.The
베이스 절연층 (27) 의 상세한 예로서는, 제 1 자성 기판 (11a) 의 표면 상에 50 이하, 바람직하게 20 이하의 유전 상수를 갖는, NiZn 페라이트, 알루미늄, 실리카, 마그네시아 및 알루미늄 질화물의 저-유전-상수 재료로 이루어진 절연막을 형성함으로써 획득된 물질이 적절히 이용될 수 있다. 베이스 절연층 (27) 을 형성하는 방법은 특별히 한정되지 않고, 진공 증착 방법, 반응성 증착 방법, 스퍼터링 방법, 이온 도금 방법, 및 CVD 와 PVD 와 같은 기상 방법과 같은 공지된 방법을 적용할 수 있다. 베이스 절연층 (27) 의 막두께는 적절히 설정될 수 있다.As a detailed example of the
한 쌍의 전극들 (28a 및 28b) 은 베이스 절연층 (27) 의 표면 상에 서로 소정 거리를 갖고 배열된다. 제 1 실시형태에서는, 한 쌍의 전극들 (28a 및 28b) 이 베이스 절연층 (27) 상의 미리 결정된 위치에 소정의 갭 거리 (ΔG) 를 갖고 서로 마주보도록 배열된다.The pair of
전극들 (28a 및 28b) 을 구성하는 재료로서는, 예를 들어, Ni, Cr, Al, Pd, Ti, Cu, Ag, Au 및 Pt 로부터 선택되는 적어도 한 종류의 금속 또는 금속들의 합금이 언급될 수 있다. 그러나, 금속들은 특별히 이에 한정되지 않는다. 제 1 실시형태에서는, 전극들 (28a 및 28b) 이 평면도에서와 같이 장방형 형상으로 형성되나, 그 형상은 특별히 이에 한정되지 않고, 빗살 (comb-teeth) 형상 또는 톱니 형상일 수 있다.As the material constituting the
전극들 (28a 및 28b) 사이의 갭 거리 (ΔG) 는 원하는 방전 특성을 고려하여 적절히 설정될 수 있다. 특별히 한정되지 않지만, 갭 거리 (ΔG) 는 일반적으 로 약 0.1㎛ 내지 50㎛ 이다. 저-전압 초기 방전을 확보하는 관점에서, 갭 거리 (ΔG) 가 약 0.1㎛ 내지 20㎛ 인 것이 보다 바람직하고, 약 0.1㎛ 내지 10㎛ 인 것이 더욱더 바람직하다. 전극들 (28a 및 28b) 의 두께는 적절히 설정될 수 있고, 일반적으로 약 0.05㎛ 내지 10㎛ 이나, 특별히 이에 한정되지 않는다.The gap distance ΔG between the
ESD 흡수층 (30) 은 전극들 (28a 및 28b) 사이에 배열된다. 제 1 실시형태에서, ESD 흡수층 (30) 은 베이스 절연층 (27) 의 표면 상에 그리고 전극들 (28a 및 28b) 상에 적층되어 있다. ESD 흡수층 (30) 의 크기 및 형상 및 레이아웃 위치는 과도 전압이 인가될 때 ESD 흡수층 (30) 이 스스로를 통해 전극들 (28a 및 28b) 사이에 초기 방전을 확보하도록 설계되는 한 특별히 한정되지 않는다.
ESD 흡수층 (30) 은 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료 (33) 의 집합체를 갖는 해도 구조의 복합체이다. 제 1 실시형태에서, ESD 흡수층 (30) 은 스퍼터링을 순차 수행함으로써 형성된다. 구체적으로, 도전성 무기 재료 (33) 는 베이스 절연층 (27) 의 절연 표면과 전극들 (28a 및 28b) 중 적어도 하나 상에 부분적으로 (불완전하게) 필름화된다. 그 후, 절연성 무기 재료 (32) 는 스퍼터링되어 소위 아일랜드 형상으로 분산된 도전성 무기 재료 (33) 의 층과, 도전성 무기 재료 (33) 의 층을 덮는 절연성 무기 재료 (32) 층의 적층 구조의 복합체를 형성한다.The
매트릭스를 구성하는 절연성 무기 재료 (32) 의 일례로서는 금속 산화물 및 금속 질화물이 언급될 수 있으나, 그 재료는 이에 한정되지 않는다. 절연성 및 비용을 고려하면, A12O3, TiO2, SiO2, ZnO, In2O3, NiO, CoO, SnO2, V2O5, CuO, MgO, ZrO2, AlN, BN 및 SiC 가 바람직하다. 이들 재료들 중 한 종류 또는 둘 이상의 종류들 중 어느 하나가 이용될 수 있다. 이들 재료들 중에서는, 절연 매트릭스에 높은 절연성을 제공하는 점에서, Al2O3 또는 SiO2 가 이용되는 것이 더 바람직하다. 한편, 절연 매트릭스에 반도전성을 제공하는 점에서, TiO2 또는 ZnO 가 이용되는 것이 더 바람직하다. 절연 매트릭스에 반도성을 제공하는 경우, 우수한 방전 개시 전압 및 클램프 전압을 갖는 ESD 보호 소자들이 획득될 수 있다. 절연 매트릭스에 반도성을 제공하는 방법이 특별히 한정되지 않지만, 단일 재료로서는 TiO2 또는 ZnO 가 이용될 수 있거나, 다른 절연성 무기 재료 (32) 와 함께 이들 재료들이 이용될 수 있다. 특히, TiO2 는 아르곤 분위기에서의 스퍼터링 시에 산소를 쉽게 잃어, 도전성이 높아지게 되는 경향이 있다. 따라서, 절연 매트릭스에 반도성을 제공하기 위하여 TiO2 를 이용하는 것이 특히 바람직하다. 또한, 절연성 무기 재료 (32) 는 상부층 위에 위치된 부가층 (예를 들어, 절연층 (16a)) 으로부터 한 쌍의 전극들 (28a 및 28b) 및 도전성 무기 재료 (33) 를 보호하는 보호층으로서 기능을 한다.As examples of the insulating
도전성 무기 재료 (33) 의 일례로서는, 금속, 합금, 금속 산화물, 금속 질화물, 금속 카바이드 및 금속 붕소화물이 언급될 수 있다. 그러나, 도전성 무기 재료 (33) 는 이들 재료에 한정되지 않는다. 도전성을 고려하면, C, Ni, Cu, Au, Ti, Cr, Ag, Pd 및 Pt, 또는 이들 재료의 합금이 바람직하다.As an example of the conductive
ESD 흡수층 (30) 을 구성하는 전극 (28), 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 의 조합에 대해 Cu, SiO2 및 Au 의 조합이 특히 바람직하다. 이들 재료에 의해 구성된 ESD 보호 소자들은 전기적 특성에서 우수할 뿐만 아니라 작업성 및 비용에서 매우 유리하다. 특히, 불규칙하게 분산된 아일랜드 형상의 도전성 무기 재료 (33) 의 집합체를 갖는 해도 구조의 복합체는 높은 정밀도로 그리고 용이하게 형성될 수 있다.The combination of Cu, SiO 2, and Au is particularly preferable for the combination of the
ESD 흡수층 (30) 의 총 두께는 특별히 한정되지 않고, 적절히 설정될 수 있다. 더욱 얇은 막을 이루는 관점에서, 총 두께는 10㎚ 내지 10㎛ 인 것이 바람직하다. 보다 바람직하게, 총 두께는 15㎚ 내지 1㎛ 이고, 더욱더 바람직하게는, 15㎚ 내지 500㎚ 이다. 제 1 실시형태에서와 같이 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 의 층 및 절연성 무기 재료 (32) 의 매트릭스 층을 형성하는 동안, 도전성 무기 재료 (33) 의 층두께는 1㎚ 내지 10㎚ 인 것이 바람직하고, 절연성 무기 재료 (32) 의 층두께는 10㎚ 내지 10㎛ 인 것이 바람직하고, 10㎚ 내지 1㎛ 인 것이 보다 바람직하고, 10㎚ 내지 500㎚ 인 것이 더욱더 바람직하다.The total thickness of the
ESD 흡수층 (30) 을 형성하는 방법은 상술한 스퍼터링 방법에 한정되지 않는다. ESD 흡수층 (30) 은 공지된 박막 형성 방법을 적용하여 베이스 절연층 (27) 의 절연 표면 및 전극들 (28a 및 28b) 중 적어도 하나 상에 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 를 제공함으로써 형성될 수 있다.The method of forming the
제 1 실시형태의 ESD 보호층 (12b) 에서, 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 를 포함한 ESD 흡수층 (30) 은 저-전압 방전형 ESD 보호 재료로서 기능을 한다. 본 구성을 사용함으로써, 작은 정전용량, 낮은 방전 개시 전압 및 우수한 내방전성을 갖는 고성능 ESD 보호 소자들을 실현하는 것이 가능하다. ESD 흡수층 (30) 이 저-전압 방전형 ESD 보호 재료로서 기능하기 위하여, 적어도 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 에 의해 구성된 복합체를 사용한다. 따라서, 상술한 통상의 유기-무기 복합막의 내열성과 비교하여 내열성이 증가되고, 온도 및 습도와 같은 외부 환경에 의해 특성이 쉽게 변화하지 않는다. 그 결과, 신뢰성이 증가된다. ESD 흡수층 (30) 은 스퍼터링 방법에 의해 형성될 수 있다. 따라서, 생산성 및 경제성이 보다 증가된다. 제 1 실시형태에서의 ESD 보호 소자들은 ESD 흡수층 (30) 이 전극들 (28a 및 28b) 사이에 전압을 인가함으로써 ESD 흡수층 (30) 내에서 전극들 (28a 및 28b) 을 부분적으로 분산하여 전극들 (28a 및 28b) 을 구성하는 요소를 포함하도록 구성될 수 있다.In the
도 6 은 ESD 보호 소자들의 원리를 설명하기 위한 개략도이다.6 is a schematic diagram illustrating the principle of ESD protection elements.
도 6 에 도시되는 바와 같이, ESD 에 기초한 방전 전압이 한 쌍의 전극들 (28a 및 28b) 사이에 인가되는 경우, 화살표에 의해 도시되는 바와 같이 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 에 의해 구성된 부가적인 루트를 통과하여 전극 (28a) 로부터 전극 (28b) (그라운드) 로 방전 전류가 흐른다. 이 경우, 전류 루트에서 큰 에너지 밀도를 갖는 그라운드 점에서의 도전성 무기 재료 (33) 는 절연성 무기 재료 (32) 와 함께 파괴되고, ESD 의 방전 에너지는 흡수된다. 파괴된 루트가 비도통이 되더라도, ESD 는 도 6 에 도시되는 바와 같이 많은 전류 루트들이 불연속적으로 분산된 아일랜드 형상의 도전성 무기 재료 (33) 에 의해 형성되기 때문에 복수 회 흡수될 수 있다.As shown in FIG. 6, when a discharge voltage based on ESD is applied between a pair of
상술한 바와 같이, 제 1 실시형태에 따른 복합 전자 부품 (100) 은 작은 정전용량, 낮은 방전 개시 전압, 및 우수한 내방전성, 내열성 및 내후성을 갖는 저-전압 형의 ESD 보호 소자들을 포함한다. 따라서, 고성능 ESD 보호 기능을 포함하는, 공통 모드 필터로서 기능하는 복합 전자 부품을 실현할 수 있다.As described above, the composite
제 1 실시형태에 따르면, 절연성 유기 재료 (32) 와 도전성 무기 재료 (33) 는 ESD 보호층 (12b) 의 재료로서 이용된다. ESD 보호층 (12b) 을 구성하는 각종 재료에 수지가 포함되지 않기 때문에, ESD 보호층 (12b) 은 자성 기판 (11a) 상에 형성될 수 있고, 공통 모드 필터층 (12a) 은 ESD 보호층 (12b) 상에 형성될 수 있다. 소위 박막 형성 방법에 의해 공통 모드 필터층 (12a) 을 형성하기 위해서는, 350℃ 이상에서의 열처리 단계가 필요하다. 도체 패턴들과 함께 형성된 세라믹 시트들을 순차적으로 적층하는 소위 층 라미네이팅 (layer laminating) 방법에 의해 공통 모드 필터층 (12a) 을 형성하기 위해서는, 800℃ 에서의 열처리 단계가 필요하다. 그러나, ESD 보호층의 재료로서 절연성 무기 재료 (32) 및 도전성 무기 재료 (33) 가 사용되는 경우, 재료들은 열처리 단계를 견딜 수 있어, 정 상적으로 기능을 하는 ESD 보호 소자를 형성할 수 있다. ESD 보호 소자들은 자성 기판의 충분히 평탄한 표면 상에 형성될 수 있어, 갭 전극들의 미세한 갭을 안정적으로 형성할 수 있다.According to the first embodiment, the insulating
제 1 실시형태에 따르면, 갭 전극들의 형성 위치는 공통 모드 필터를 구성하는 제 1 및 제 2 나선형 도체들과 평면 상에서 중첩되지 않고, 도체 패턴들으로부터 벗어난 위치에 갭 전극들이 제공되어 있다. 따라서, ESD 보호 소자가 ESD 에 의해 부분적으로 파괴되는 경우 상부 및 하부 방향들에 대한 영향은 억제될 수 있어, 보다 높은 신뢰성을 갖는 복합 전자 부품을 실현할 수 있다.According to the first embodiment, the positions where the gap electrodes are formed do not overlap in plane with the first and second spiral conductors constituting the common mode filter, and gap electrodes are provided at positions away from the conductor patterns. Therefore, when the ESD protection element is partially destroyed by the ESD, the influence on the upper and lower directions can be suppressed, thereby realizing a composite electronic component having higher reliability.
제 1 실시형태에 따르면, 도 2 에 도시되는 바와 같이, 복합 전자 부품 (100) 은 한 쌍의 신호 라인들에 탑재되고, ESD 보호 소자들 (15a 및 15b) 은 공통 모드 필터 (14a) 보다 신호 라인의 입력측에 가깝게 제공된다. 따라서, ESD 보호 소자의 과도 전압의 흡수 효율은 증가될 수 있다. 일반적으로, 과도 ESD 전압은 임피던스 매칭 시에 밸런스를 갖지 않는 비정상적인 전압이어서, 공통 모드 필터의 입력단에서 일단 반사된다. 이러한 반사 신호는 원래 신호 파형과 중첩된다. 증가된 전압의 신호는 ESD 보호 소자들에 의해 당장 흡수된다. 즉, ESD 보호 소자들의 후단에서의 공통 모드 필터는 원래 파형의 크기보다 크게 파형의 크기를 증가시킨다. 따라서, 신호가 저 전압 레벨의 상태에서 흡수되는 경우보다 신호가 ESD 보호 소자들에 의해 보다 용이하게 흡수될 수 있는 상태를 생성하는 것이 가능하다. 이러한 방식으로 일단-흡수된 신호를 공통 모드 필터에 입력함으로써 미세 잡음을 제거할 수 있다.According to the first embodiment, as shown in FIG. 2, the composite
다음에서는, 제 1 실시형태에 따른 복합 전자 부품 (100) 을 제조하는 방법을 상세히 설명한다.Next, the method of manufacturing the composite
도 7 은 복합 전자 부품의 제조 단계를 도시한 흐름도이다.7 is a flowchart illustrating manufacturing steps of the composite electronic component.
복합 전자 부품 (100) 을 제조하는 방법에 있어서, 제 1 자성 기판 (11a) 은 우선 준비되고 (단계 S101), ESD 보호층 (12b) 은 제 1 자성 기판 (11a) 의 표면 상에 형성되며 (단계 S102 내지 단계 S104), 공통 모드 필터층 (12a) 은 ESD 보호층 (12b) 의 표면 상에 형성된다 (단계 S105 내지 단계 S111). 제 2 자성 기판 (11b) 은 적층된다 (단계 S112). 그 후, 단자 전극들 (13a 내지 13f) 은 외주면 상에 형성되어 (단계 S113), 제 1 및 제 2 자성 기판들 (11a 및 11b) 사이에 개재된 공통 모드 필터층 (12a) 및 ESD 보호층 (12b) 을 갖는 복합 전자 부품 (100) 을 완성한다.In the method of manufacturing the composite
제 1 실시형태에 따른 복합 전자 부품 (100) 을 제조하는 방법은 박막 형성 방법에 의해 공통 모드 필터층 (12a) 과 ESD 보호층 (12b) 을 일관되게 형성하는데 이용된다. 박막 형성 방법은 감광성 수지를 코팅하고, 이 층을 노광 및 현상하고, 그 후 절연층들의 표면 상에 도체 패턴들을 형성하는 단계를 반복하여 함으로써 절연층들과 도체 층들을 번갈아 형성되는 다층막을 형성하는 방법이다. 이하, ESD 보호층 (12b) 및 공통 모드 필터층 (12a) 을 형성하는 단계를 상세히 설명한다.The method of manufacturing the composite
ESD 보호층 (12b) 의 형성에 있어서, 베이스 절연층 (27) 은 자성 기판 (11a) 의 표면 상에 우선 형성된다 (단계 S102). 베이스 절연층 (27) 을 형성 하는 방법은 특별히 한정되지 않고, 공지된 방법, 예를 들어,진공 증착 방법, 반응성 증착 방법, 스퍼터링 방법, 이온 도금 방법, 및 CVD 및 PVD 와 같은 기상 방법을 적용할 수 있다. 베이스 절연층 (27) 의 막두께는 적절히 설정될 수 있다.In the formation of the
갭 전극들 (28 및 29) 은 베이스 절연층 (27) 의 표면 상에 형성된다 (단계 S103). 갭 전극들 (28 및 29) 은 베이스 절연층 (27) 의 전체 표면 상에 전극 재료의 막을 형성하고, 그 후, 그 전극 재료를 패터닝함으로써 형성될 수 있다. 한 쌍의 전극들 사이의 갭 거리 (ΔG) 가 약 0.1㎛ 내지 50㎛ 과 같이 아주 미세하기 때문에, 고-정밀도 패터닝이 요구되고, 베이스 표면의 평탄성이 또한 요구된다. 베이스 절연층 (27) 은 평탄도가 높은 자성 기판 (11a) 상에 형성된다. 베이스 절연층 (27) 이 평탄도가 높기 때문에, 높은 정밀도로 미세한 갭 폭을 제어할 수 있다.
ESD 흡수층 (30) 은 갭 전극들 (28 및 29) 이 형성되는 베이스 절연층 (27) 의 표면 상에 형성된다 (단계 S104). 구체적으로, 도전성 무기 재료 (33) 는 베이스 절연층 (27) 의 절연 표면과 전극들 (28a 및 28b) 중 적어도 하나 상에 부분적으로 (불완전하게) 필름화된다. 그 후, 절연성 무기 재료 (32) 가 스퍼터링되어, 아일랜드 형상으로 분산된 도전성 무기 재료 (33) 의 층과, 도전성 무기 재료 (33) 의 층을 덮는 절연성 무기 재료 (32) 의 층의 적층 구조의 복합체를 형성한다. 따라서, ESD 보호층 (12b) 을 완성한다.The
공통 모드 필터층 (12a) 의 형성에 있어서, 절연층들 및 도체 패턴들은 번갈아 형성되어 절연층들 (16a 내지 16e), 제 1 및 제 2 나선형 도체들 (17 및 18), 및 제 1 및 제 2 리드 도체들 (19 및 20) 을 형성한다 (단계 S105 내지 S109). 구체적으로, 절연층 (16a) 가 ESD 보호층 (12b) 상에 형성된 후, 절연층 (16a) 상에 제 1 리드 도체 (19) 를 형성한다 (단계 S105). 다음으로, 절연층 (16b) 이 절연층 (16a) 상에 형성된 후, 절연층 (16b) 상에 제 1 나선형 도체 (17) 를 형성하고, 절연층 (16b) 을 관통하는 콘택홀 (21) 을 형성한다 (단계 S106). 절연층 (16c) 이 절연층 (16b) 상에 형성된 후, 절연층 (16c) 상에 제 2 나선형 도체 (18) 를 형성한다 (단계 S107). 다음으로, 절연층 (16d) 가 절연층 (16c) 상에 형성된 후, 절연층 (16d) 상에 제 2 리드 도체 (20) 를 형성하고, 절연층 (16d) 을 관통하는 콘택홀 (22) 을 형성한다 (단계 S108). 또한, 절연층 (16d) 상에 절연층 (16e) 을 형성한다 (단계 S109).In the formation of the common
절연층들 (16a 내지 16e) 은 베이스 표면 상에 감광성 수지를 스핀 코팅하고, 그 감광성 수지를 노광 및 현상함으로써 형성될 수 있다. 구체적으로, 절연층들 (16b 내지 16e) 은 개구 (25) 를 갖는 절연층들로서 형성될 수 있다. 나선형 도체들과 같은 도체 패턴들은 증착법 또는 스퍼터링 방법으로 도체층을 형성하고, 그 후, 그 도체층을 패터닝함으로써 형성될 수 있다.The insulating
자성 물질 (26) 은 개구 (25) 내에 채워지고, 또한 자성층 (16f) 은 절연층 (16e) 의 표면 상에 형성된다 (단계 S110). 그 후, 접착층 (16g) 을 형성하고 (단계 S111), 접착층 (16g) 을 통해 제 2 자성 기판 (11b) 을 본딩한다 (단계 S112). 단자 전극들 (13a 내지 13f) 이 적층체의 외주면 상에 형성되어 (단계 S113), 복합 전자 부품 (100) 을 완성한다.The
위에서 설명한 바와 같이, 제 1 실시형태에 따라 복합 전자 부품을 제조하는 방법은 ESD 보호층 (12b) 과 공통 모드 필터층 (12a) 을 일관되게 형성하는 박막 형성 방법이다. 따라서, 복합 전자 부품은 특별한 제조 단계를 통함 없이 제조될 수 있다. 제 1 실시형태에 따른 복합 전자 부품을 제조하는 방법은 자성 기판 (11a) 상에 ESD 보호층 (12b) 을 형성하고, ESD 보호층 (12b) 상에 공통 모드 필터층 (12a) 을 형성하는기 위한 것이다. 따라서, ESD 보호 소자들은 상대적으로 평탄한 표면을 갖는 자성 기판 (11a) 의 표면 상에 형성될 수 있어, 조합된 고품질 ESD 보호 소자들과 공통 모드 필터를 갖는 복합 전자 부품을 제조할 수 있다.As described above, the method for manufacturing the composite electronic component according to the first embodiment is a thin film formation method for consistently forming the
다음으로, ESD 보호층 (12b) 의 또다른 예를 설명한다.Next, another example of the
도 8a 및 도 8b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 다른 예들이며, 여기서 도 8a 는 개략적 평면도이고, 도 8b 는 개략적 단면도이다.8A and 8B are other examples of the layer structure in the vicinity of the
도 8a 및 도 8b 에 도시되는 바와 같이, ESD 보호층 (12b) 은 ESD 보호층 (12b) 이 ESD 흡수층 (30) 대신에 ESD 흡수층 (34) 을 갖는 점을 제외하고 제 1 실시형태에 따른 ESD 보호층의 구성과 동일한 구성을 갖는다.As shown in FIGS. 8A and 8B, the
ESD 흡수층 (34) 은 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 도전성 무기 재료 (33) 를 갖는 복합체이다. 제 1 실시형태에서, ESD 흡수층 (34) 은 베이스 절연층 (27) 의 절연 표면 및 전극들 (28a 및 28b) 중 적어도 하나 상에 절연성 무기 재료 (32) 를 함유한 타깃 (또는 절연성 무기 재료 (32) 와 도전성 무기 재료 (33) 를 함유한 타깃) 을 이용하여 스퍼터링 (또는 동시 스퍼터링) 하고, 그 후, 전극들 (28a 및 28b) 사이에 전압을 인가해 절연성 무기 재료 (32) 내에 랜덤하게 전극들 (28a 및 28b) 을 부분적으로 분산함으로써 형성된다. 따라서, 제 1 실시형태에서의 ESD 흡수층 (34) 은 도전성 무기 재료 (33) 로서 적어도 전극들 (28a 및 28b) 을 구성하는 원소를 포함한다.
ESD 흡수층 (34) 의 총 두께는 특별히 한정되지 않으나, 적절히 설정될 수 있다. 보다 얇은 막을 달성하기 위한 관점에서, 총 두께는 10㎚ 내지 10㎛ 인 것이 바람직하다. 더 바람직하게, 총 두께는 10㎚ 내지 1㎛ 이고, 더욱더 바람직하게, 10㎚ 내지 500㎚ 이다.The total thickness of the
제 1 실시형태의 ESD 보호층 (12b) 에서, 저-전압 방전형 ESD 보호 재료로서 기능을 하는 ESD 흡수층 (34) 으로서는 절연성 무기 재료 (32) 의 매트릭스 내에 불연속적으로 분산된 입자 형상의 도전성 무기 재료 (33) 를 갖는 복합체가 사용된다. 제 1 실시형태의 동작 효과와 동일한 동작 효과는 본 구성으로부터 획득될 수 있다.In the
도 9 는 본 발명의 제 2 실시형태에 따른 복합 전자 부품 (200) 의 층 구조를 도시한 개략적 사시도이다.9 is a schematic perspective view showing the layer structure of the composite
도 9 에 도시되는 바와 같이, 복합 전자 부품 (200) 에서는, 공통 모드 필터층 (12a) 의 제 1 및 제 2 리드 도체들 (19 및 20) 은 공통 절연층 (16a) 상에 형성된다. 그러므로, 제 1 실시형태에서의 제 2 리드 도체 (20) 와 함께 형성된 절연층은 생략되고, 하나의 절연층이 불필요하게 된다. 따라서, 공통 모드 필 터층 (12a) 의 층 두께는 감소될 수 있어, 복합 전자 부품 (200) 은 높이가 작고, 그 제조 단계가 단순하게 될 수 있다.As shown in FIG. 9, in the composite
도 10 은 본 발명의 제 3 실시형태에 따른 복합 전자 부품 (300) 의 층 구조를 도시한 개략적 사시도이다.10 is a schematic perspective view showing the layer structure of the composite
도 10 에 도시되는 바와 같이, 복합 전자 부품 (300) 에서, 공통 모드 필터층 (12a) 은 하부층에 제공되고, ESD 보호층 (12b) 은 상부층에 제공되어 있다. 공통 모드 필터층 (12a) 의 구성 및 ESD 보호층 (12b) 의 구성에서 변화가 없기 때문에, 동일한 구성 요소들은 동일한 참조 부호로서 지정되고 그 중복된 설명은 생략될 것이다. 제 3 실시형태에 따르면, 복합 전자 부품 (300) 은 제 1 실시형태의 저-전압형 ESD 보호 소자들과 유사한 방식으로 작은 정전용량, 낮은 방전 개시 전압, 및 우수한 내방전성, 내열성 및 내후성을 갖는 저-전압형 ESD 보호 소자들을 포함한다. 그러므로, 고성능 ESD 보호 기능을 포함한 공통 모드 필터로서 기능을 하는 복합 전자 부품을 실현할 수 있다. ESD 보호층 (12b) 이 공통 모드 필터층 (12a) 의 상부 표면 상에 제공되기 때문에, 베이스 표면이 될 공통 모드 필터층 (12a) 의 상부 표면은 충분한 평탄도를 가질 필요가 있다.As shown in FIG. 10, in the composite
도 11 은 본 발명의 제 4 실시형태에 따른 복합 전자 부품 (400) 의 구성을 도시한 회로도이다.11 is a circuit diagram showing the configuration of a composite
도 11 에 도시되는 바와 같이, 공통 모드 초크 코일로서 기능을 하는 인덕터 소자들 (14a 및 14b), 및 ESD 보호 소자들 (15a 내지 15d) 을 포함한다. 인덕터 소자들 (14a 및 14b) 의 일단들은 각각 제 1 및 제 2 단자 전극 (13a 및 13b) 에 접속되고, 인덕터 소자들 (14a 및 14b) 의 타단들은 각각 제 3 및 제 4 단자 전극 (13c 및 13d) 에 접속된다. ESD 보호 소자들 (15a 및 15b) 의 일단들은 각각 제 1 및 제 2 단자 전극 (13a 및 13b) 에 접속되고, ESD 보호 소자들 (15a 및 15b) 의 타단들은 각각 제 5 및 제 6 단자 전극 (13e 및 13f) 에 접속된다. 또한, ESD 보호 소자들 (15c 및 15d) 의 일단들은 각각 제 3 및 제 4 단자 전극 (13c 및 13d) 에 접속되고, ESD 보호 소자들 (15c 및 15d) 의 타단들은 각각 제 5 및 제 6 단자 전극 (13e 및 13f) 에 접속된다. 도 13 에 도시되는 바와 같이, 복합 전자 부품 (400) 은 한 쌍의 신호 라인들에 탑재된다. 제 4 실시형태에 있어서, 한 쌍의 ESD 보호 소자들은 제 1 실시형태와 다르게 대칭적 회로로서 입력측과 출력측 양측 모두에 제공된다. 따라서, 제 1 및 제 2 단자 전극들 (13a 및 13b) 이 신호 라인들의 입력측 또는 출력측에 접속되는 경우에도, 회로 구성은 동일하게 된다.As shown in FIG. 11,
도 12 는 복합 전자 부품 (400) 의 층 구조의 일례를 도시한 개략적 분해 사시도이다.12 is a schematic exploded perspective view showing an example of the layer structure of the composite
도 12 에 도시되는 바와 같이, 복합 전자 부품 (400) 에 있어서는, ESD 보호층 (12b) 내의 베이스 절연층 (27) 의 표면 상에 형성된 갭 전극들의 형상에 특성이 있다. 복합 전자 부품 (400) 은 제 1 및 제 2 갭 전극들 (28 및 29) 뿐만 아니라 제 3 및 제 4 갭 전극들 (36 및 37) 을 포함한다. 제 1 갭 전극 (28) 부근의 층 구조는 도 11 에 도시된 제 1 ESD 보호 소자 (15a) 로서 기능을 하는 부분이고, 제 2 갭 전극 (29) 부근의 층 구조는 제 2 ESD 보호 소자 (15b) 로서 기능 을 하는 부분이다. 제 3 갭 전극 (36) 부근의 층 구조는 제 3 ESD 보호 소자 (15c) 로서 기능을 하는 부분이고, 제 4 갭 전극 (37) 부근의 층 구조는 제 4 ESD 보호 소자 (15d) 로서 기능을 하는 부분이다. 제 1 갭 전극 (28) 의 일단은 제 1 단자 전극 (13a) 에 접속되고, 제 1 갭 전극 (28) 의 타단은 제 5 단자 전극 (13e) 에 접속된다. 제 2 갭 전극 (29) 의 일단은 제 2 단자 전극 (13b) 에 접속되고, 제 2 갭 전극 (29) 의 타단은 제 6 단자 전극 (13f) 에 접속된다. 제 3 갭 전극 (36) 의 일단은 제 3 단자 전극 (13c) 에 접속되고, 제 3 갭 전극 (36) 의 타단은 제 5 단자 전극 (13e) 에 접속된다. 제 4 갭 전극 (37) 의 일단은 제 4 단자 전극 (13d) 에 접속되고, 제 4 갭 전극 (37) 의 타단은 제 6 단자 전극 (13f) 에 접속된다.As shown in FIG. 12, in the composite
위에서 설명되는 바와 같이, 제 4 실시형태에 따른 복합 전자 부품 (400) 은 입력측과 출력측 양자 모두에 제공되는 한 쌍의 ESD 보호 소자들을 갖는 대칭적인 회로이다. 따라서, 복합 전자 부품 (400) 은 탑재 방향에서 어떠한 제약도 없는 칩 디바이스로서 제공될 수 있다.As described above, the composite
본 발명의 바람직한 실시형태들이 위에서 설명되었으나, 본 발명은 이에 한정되지 않는다. 본 발명의 범위로부터 벗어남 없이 실시형태들에 대한 다양한 변경들이 행해질 수 있고, 물론 이러한 변경들이 본 발명의 범위로도 포함된다.While preferred embodiments of the invention have been described above, the invention is not so limited. Various changes may be made to the embodiments without departing from the scope of the invention, and such changes are, of course, included within the scope of the invention.
예를 들어, 상기 실시형태들에서, ESD 보호층 (12b) 이 하부층에 제공되고 공통 모드 필터층 (12a) 이 상부층에 제공되나, ESD 보호층 (12b) 이 상부층에 제공되고 공통 모드 필터층 (12a) 이 하부층에 제공될 수 있다. 이 경우에, ESD 보호층 (12b) 은 공통 모드 필터층 (12a) 의 상부 표면 상에 형성된다. 따라서, 공통 모드 필터층의 상부 표면은 충분한 평탄도를 가질 필요가 있다.For example, in the above embodiments, the
상기 실시형태들에서, 대체로 장방형 나선형 도체 (직선에 의해 형성된 앵글 패턴) 가 이용되나, 대체로 원형 나선형 도체 (곡선에 의해 형성된 라운드 패턴) 가 이용될 수 있다. 라운드 패턴이 이용되는 경우, 갭 전극들은 임의의 패턴이 형성되지 않는 오픈 영역에 쉽게 형성될 수 있다.In the above embodiments, a generally rectangular spiral conductor (angle pattern formed by a straight line) is used, but a generally circular spiral conductor (round pattern formed by a curve) may be used. When a round pattern is used, the gap electrodes can be easily formed in an open area where no pattern is formed.
도 1 은 본 발명의 제 1 실시형태에 따른 복합 전자 부품의 외부 구성을 도시한 개략적 사시도이다.1 is a schematic perspective view showing an external configuration of a composite electronic component according to a first embodiment of the present invention.
도 2 는 복합 전자 부품 (100) 의 구성을 도시한 회로도이다.2 is a circuit diagram showing the configuration of the composite
도 3 은 복합 전자 부품 (100) 의 층 구조의 일례를 도시한 개략적 분해 사시도이다.3 is a schematic exploded perspective view showing an example of the layer structure of the composite
도 4 는 갭 전극들 (28 및 29) 과 다른 도체 패턴들 간의 위치 관계를 도시한 개략적 평면도이다.4 is a schematic plan view showing the positional relationship between the
도 5a 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 일례를 도시한 개략적 평면도이다.5A is a schematic plan view showing an example of the layer structure near the
도 5b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 일례를 도시한 개략적 단면도이다.5B is a schematic cross-sectional view showing an example of the layer structure in the vicinity of the
도 6 은 ESD 보호 소자의 원리를 설명하는 개략도이다.6 is a schematic diagram illustrating the principle of an ESD protection element.
도 7 은 복합 전자 부품의 제조 단계를 도시한 흐름도이다.7 is a flowchart illustrating manufacturing steps of the composite electronic component.
도 8a 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 다른 예를 도시한 개략적 평면도이다.8A is a schematic plan view showing another example of the layer structure in the vicinity of the
도 8b 는 ESD 보호층 (12b) 내의 제 1 갭 전극 (28) 부근의 층 구조의 다른 예를 도시한 개략적 단면도이다.8B is a schematic cross-sectional view showing another example of the layer structure in the vicinity of the
도 9 는 본 발명의 제 2 실시형태에 따른 복합 전자 부품 (200) 의 층 구조를 도시한 개략적 사시도이다.9 is a schematic perspective view showing the layer structure of the composite
도 10 은 본 발명의 제 3 실시형태에 따른 복합 전자 부품 (300) 의 층 구조를 도시한 개략적 사시도이다.10 is a schematic perspective view showing the layer structure of the composite
도 11 은 본 발명의 제 4 실시형태에 따른 복합 전자 부품 (400) 의 구성을 도시한 회로도이다.11 is a circuit diagram showing the configuration of a composite
도 12 는 복합 전자 부품 (400) 의 층 구조의 일례를 도시한 개략적 분해 사시도이다.12 is a schematic exploded perspective view showing an example of the layer structure of the composite
도 13 은 일반적 차동 송신 회로의 회로도이다.13 is a circuit diagram of a general differential transmission circuit.
도 14 는 종래의 ESD 대책 회로를 도시한 회로도이다.14 is a circuit diagram showing a conventional ESD countermeasure circuit.
*부호의 설명** Description of the sign *
1, 2, 7: 신호 라인1, 2, 7: signal line
3: 출력 버퍼3: output buffer
4: 입력 버퍼4: input buffer
5: 공통 모드 초크 코일5: common mode choke coil
6: IC6: IC
8: 코일8: coil
9: ESD 보호 부품9: ESD protection parts
100, 200, 300, 400: 복합 전자 부품100, 200, 300, 400: composite electronic components
10a ~ 10d: 제 1 내지 제 4 측면10a to 10d: first to fourth side surfaces
11a, 11b: 제 1 및 제 2 자성 기판11a and 11b: first and second magnetic substrates
12: 기능층12: functional layer
12a: 공통 모드 필터층12a: common mode filter layer
12b: ESD 보호층12b: ESD protection layer
13a ~ 13f: 제 1 내지 제 6 단자 전극13a to 13f: first to sixth terminal electrodes
14a, 14b: 인덕터 소자14a, 14b: inductor elements
15a, 15b: 제 1 및 제 2 ESD 보호 소자15a, 15b: first and second ESD protection elements
16a ~ 16e: 절연층16a to 16e: insulation layer
16f: 자성층16f: magnetic layer
16g: 접착층 16g: adhesive layer
17, 18: 제 1 및 제 2 나선형 도체17, 18: first and second spiral conductor
19, 20, 23, 24: 제 1 내지 제 4 리드 도체19, 20, 23, 24: first to fourth lead conductors
21, 22: 제 1 및 제 2 콘택-홀 도체21, 22: first and second contact-hole conductors
25: 개구25: opening
26: 자성 물질26: magnetic material
27: 베이스 절연층27: base insulation layer
28, 29, 36, 37: 제 1 내지 제 4 갭 전극28, 29, 36, 37: first to fourth gap electrodes
28a, 28b: 전극28a, 28b: electrode
28G, 29G: 갭28G, 29G: Gap
30, 34: ESD 흡수층30, 34: ESD absorbing layer
32: 절연성 무기 재료32: insulating inorganic material
33: 도전성 무기 재료33: conductive inorganic material
Claims (19)
Applications Claiming Priority (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2008-254542 | 2008-09-30 | ||
JPJP-P-2008-254541 | 2008-09-30 | ||
JP2008254542 | 2008-09-30 | ||
JPJP-P-2008-254540 | 2008-09-30 | ||
JP2008254540 | 2008-09-30 | ||
JP2008254541 | 2008-09-30 | ||
JPJP-P-2009-011175 | 2009-01-21 | ||
JPJP-P-2009-011174 | 2009-01-21 | ||
JP2009011176A JP4723005B2 (en) | 2008-09-30 | 2009-01-21 | Composite electronic components |
JP2009011175A JP4720911B2 (en) | 2008-09-30 | 2009-01-21 | Composite electronic component and manufacturing method thereof |
JPJP-P-2009-011176 | 2009-01-21 | ||
JP2009011174A JP4734428B2 (en) | 2008-09-30 | 2009-01-21 | Composite electronic component and its connection structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100037000A true KR20100037000A (en) | 2010-04-08 |
KR101174327B1 KR101174327B1 (en) | 2012-08-16 |
Family
ID=42214387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090092538A KR101174327B1 (en) | 2008-09-30 | 2009-09-29 | Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101174327B1 (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101298524B1 (en) * | 2011-12-29 | 2013-08-22 | 주식회사 아모텍 | Dual mode filter |
KR20130140431A (en) * | 2012-06-14 | 2013-12-24 | 삼성전기주식회사 | Method for manufacturing high frequency inductor |
KR20140074638A (en) | 2012-12-10 | 2014-06-18 | 삼성전기주식회사 | Common mode filter |
KR20140089950A (en) * | 2013-01-08 | 2014-07-16 | 삼성전기주식회사 | Electrostatic discharge protection device and chip component with the same |
US8813356B2 (en) | 2011-09-05 | 2014-08-26 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing magnetic substrate and common mode filter |
KR101471829B1 (en) * | 2010-06-24 | 2014-12-24 | 티디케이가부시기가이샤 | Chip thermistor and method of manufacturing same |
KR20150062012A (en) | 2013-11-28 | 2015-06-05 | 삼성전기주식회사 | Coil component and and method of manufacturing the same |
KR20150118020A (en) * | 2014-04-11 | 2015-10-21 | 알프스 그린 디바이스 가부시키가이샤 | Electronic component, method of manufacturing the electronic component, and electronic apparatus |
KR101588969B1 (en) * | 2014-08-25 | 2016-01-26 | 삼성전기주식회사 | Common mode filter and manufacturing method thereof |
US9444250B2 (en) | 2013-07-26 | 2016-09-13 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
KR20180022029A (en) * | 2016-08-23 | 2018-03-06 | 삼성전기주식회사 | Composite electronic component |
CN107871586A (en) * | 2016-09-26 | 2018-04-03 | 株式会社村田制作所 | The manufacture method of laminated electronic component |
KR20190067703A (en) * | 2017-12-07 | 2019-06-17 | 주식회사 아모텍 | Diode complex device and method for manufacturing the same |
CN111696766A (en) * | 2019-03-15 | 2020-09-22 | Tdk株式会社 | Coil component |
WO2021071144A1 (en) * | 2019-10-11 | 2021-04-15 | 주식회사 아모텍 | Stacked common mode filter |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220058714A (en) | 2020-10-29 | 2022-05-10 | 삼성디스플레이 주식회사 | Display apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4977357A (en) * | 1988-01-11 | 1990-12-11 | Shrier Karen P | Overvoltage protection device and material |
JP2003123936A (en) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | Electronic part and method of manufacturing the same |
JP2006294724A (en) * | 2005-04-07 | 2006-10-26 | Matsushita Electric Ind Co Ltd | Composite electronic component and its manufacturing method |
-
2009
- 2009-09-29 KR KR1020090092538A patent/KR101174327B1/en active IP Right Grant
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101471829B1 (en) * | 2010-06-24 | 2014-12-24 | 티디케이가부시기가이샤 | Chip thermistor and method of manufacturing same |
US8813356B2 (en) | 2011-09-05 | 2014-08-26 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing magnetic substrate and common mode filter |
US9881726B2 (en) | 2011-09-05 | 2018-01-30 | Samsung Electro-Mechanis Co., Ltd. | Method for manufacturing magnetic substrate and common mode filter |
KR101298524B1 (en) * | 2011-12-29 | 2013-08-22 | 주식회사 아모텍 | Dual mode filter |
KR20130140431A (en) * | 2012-06-14 | 2013-12-24 | 삼성전기주식회사 | Method for manufacturing high frequency inductor |
KR20140074638A (en) | 2012-12-10 | 2014-06-18 | 삼성전기주식회사 | Common mode filter |
US9077173B2 (en) | 2012-12-10 | 2015-07-07 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
KR20140089950A (en) * | 2013-01-08 | 2014-07-16 | 삼성전기주식회사 | Electrostatic discharge protection device and chip component with the same |
US9444250B2 (en) | 2013-07-26 | 2016-09-13 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
US9312068B2 (en) | 2013-11-28 | 2016-04-12 | Samsung Electro-Mechanics Co., Ltd. | Coil component and method of manufacturing the same |
KR20150062012A (en) | 2013-11-28 | 2015-06-05 | 삼성전기주식회사 | Coil component and and method of manufacturing the same |
KR20150118020A (en) * | 2014-04-11 | 2015-10-21 | 알프스 그린 디바이스 가부시키가이샤 | Electronic component, method of manufacturing the electronic component, and electronic apparatus |
KR101588969B1 (en) * | 2014-08-25 | 2016-01-26 | 삼성전기주식회사 | Common mode filter and manufacturing method thereof |
KR20180022029A (en) * | 2016-08-23 | 2018-03-06 | 삼성전기주식회사 | Composite electronic component |
CN107871586A (en) * | 2016-09-26 | 2018-04-03 | 株式会社村田制作所 | The manufacture method of laminated electronic component |
CN107871586B (en) * | 2016-09-26 | 2020-02-14 | 株式会社村田制作所 | Method for manufacturing laminated electronic component |
KR20190067703A (en) * | 2017-12-07 | 2019-06-17 | 주식회사 아모텍 | Diode complex device and method for manufacturing the same |
CN111696766A (en) * | 2019-03-15 | 2020-09-22 | Tdk株式会社 | Coil component |
CN111696766B (en) * | 2019-03-15 | 2023-08-22 | Tdk株式会社 | Coil component |
WO2021071144A1 (en) * | 2019-10-11 | 2021-04-15 | 주식회사 아모텍 | Stacked common mode filter |
KR20210043382A (en) * | 2019-10-11 | 2021-04-21 | 주식회사 아모텍 | Multilayer common mode filter |
Also Published As
Publication number | Publication date |
---|---|
KR101174327B1 (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101174327B1 (en) | Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device | |
US8422190B2 (en) | Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device | |
JP4749482B2 (en) | Composite electronic components | |
JP4866952B2 (en) | Composite electronic components | |
JP4734428B2 (en) | Composite electronic component and its connection structure | |
JP4835699B2 (en) | High-speed digital transmission circuit | |
JP5339051B2 (en) | Electrostatic countermeasure element and its composite electronic parts | |
JP5196330B2 (en) | Electrostatic countermeasure element and its composite electronic parts | |
KR101076250B1 (en) | Esd protection device, composite electronic component of the same, manufacturing method of composite substrate, and manufacturing method of esd protection device | |
JP5459291B2 (en) | Composite electronic components | |
JP5168382B2 (en) | Composite electronic components | |
US9814167B2 (en) | Coil component | |
KR20070015071A (en) | Surge absorption element and surge absorption circuit | |
JP5382091B2 (en) | Composite electronic components | |
KR20190116115A (en) | Electronic component | |
JP5488567B2 (en) | Composite electronic components | |
JP4720911B2 (en) | Composite electronic component and manufacturing method thereof | |
KR20190116114A (en) | Electronic component | |
JP2002203721A (en) | Coil component, its manufacturing method, and electronic equipment using it | |
JP2010028538A (en) | Noise suppression component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 7 |