KR20100027624A - 유기전계 발광소자용 기판의 제조방법 - Google Patents
유기전계 발광소자용 기판의 제조방법 Download PDFInfo
- Publication number
- KR20100027624A KR20100027624A KR1020080086616A KR20080086616A KR20100027624A KR 20100027624 A KR20100027624 A KR 20100027624A KR 1020080086616 A KR1020080086616 A KR 1020080086616A KR 20080086616 A KR20080086616 A KR 20080086616A KR 20100027624 A KR20100027624 A KR 20100027624A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- substrate
- organic light
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 161
- 239000010409 thin film Substances 0.000 claims abstract description 66
- 239000010408 film Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 13
- 238000001771 vacuum deposition Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000007789 gas Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004148 unit process Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002745 absorbent Effects 0.000 description 2
- 239000002250 absorbent Substances 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은, 기판 상에 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 각 화소영역 내에 상기 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 일전극과 연결된 구동 박막트랜지스터를 형성하는 단계와; 상기 스위칭 및 구동 박막트랜지스터 위로 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 드레인 전극과 접촉하는 제 1 전극을 각 화소영역에 형성하는 단계와; 상기 각 화소영역의 경계에 상기 제 1 전극의 테두리와 중첩하는 뱅크를 형성하는 단계와; 상기 뱅크가 형성된 기판을 진공의 챔버 내부에서 NF3 분위기의 플라즈마에 노출시켜 상기 뱅크 외부로 노출된 제 1 전극 표면에 공기층과의 접촉에 의해 생성된 제 1 자연 산화막을 제거하는 단계와; 상기 제 1 자연 산화막이 제거된 상기 제 1 전극이 공기층과 접촉이 없는 상태를 유지한 채 상기 제 1 전극 위로 진공 증착을 통한 유기 발광층을 형성하는 단계와; 상기 유기 발광층 위로 전면에 투명 도전성 물질로써 제 2 전극을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법을 제공한다.
Description
본 발명은 유기전계 발광소자(Organic Electroluminescent Device)용 기판에 관한 것이며, 특히 전자 주입 능력을 향상시키며, 나아가 박막트랜지스터의 특성을 향상시킬 수 있는 유기전계 발광소자용 기판의 제조방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 타입에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하고, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 타입에서는, 화소영역(pixel)을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 각 화소영역(pixel)별로 위치하고, 이러한 스위칭 박막트랜지스터의 일전극과 연결되며 구동 박막트랜지스터가 형성되고 있으며, 상기 구동 박막트랜지스터의 일전극과 연결되어 있는 애노드 전극은 각 화소영역 단위로 온(on)/오프(off)되고, 이러한 애노드 전극과 대향하여 캐소드 전극이 기판 전면에 형성되고 있다.
그리고, 상기 액티브 매트릭스 타입에서는 각 화소영역에 인가된 전압이 스토리지 캐패시터(storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면을 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스 타입 유기전계 발광소자의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 설명한다.
도 1은 일반적인 액티브 매트릭스 타입 유기전계 발광소자의 하나의 화소영역에 대한 간략한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계발광 소자의 하나의 화소영역은 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 형성되어 상기 게이트 배선(GL)과 교차함으로써 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)의 일전극과 전기적으로 연결되며 구동 박막트랜지스터(DTr)가 형성되어 있다.
이때, 상기 구동 박막트랜지스터(DTr)는 유기전계 발광 다이오드(E)와 전기적으로 연결되고 있다. 즉, 상기 유기전계발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계 발광 다이오드(E)로 전달하게 된다.
또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 드레인 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 스위칭 박막트랜지스터(STr)를 통해 상기 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구 동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
도 2는 종래의 유기전계 발광소자에 대한 개략적인 단면도이다.
도시한 바와 같이, 유기전계 발광 소자용 기판(10)과 커버 기판(30)이 서로 대향되게 배치되어 있고, 이들 두 기판(10, 30)의 가장자리는 씰패턴(40)에 의해 봉지되어 있다. 상기 유기전계 발광 소자용 기판(10)에는 각 화소영역에 구동 박막트랜지스터(DTr)가 형성되어 있다. 또한, 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(12)이 형성되어 있고, 상기 제 1 전극(12) 상부에는 적(14a), 녹(14b), 청(14c)색을 발광하는 유기 발광층(14)이 뱅크(15)에 의해 분리되며 형성되어 있으며, 유기 발광층(14) 상부에는 전면에 제 2 전극(16)이 형성되어 있다. 이때, 상기 제 1 및 제 2 전극(12, 16)은 상기 유기 발광층(14)에 전계를 인가해주는 역할을 하고 있으며, 상기 제 1, 2 전극(12, 16)은 각각 캐소드 전극과 애노드 전극의 역할을 하고 있다.
한편, 전술한 씰패턴(40)에 의해서 상기 유기전계 발광 소자용 기판(10) 상의 전면에 형성된 상기 제 2 전극(16)과 상기 커버기판(30)은 일정간격 이격되며 위치하고 있다. 이때 상기 유기전계 발광 소자용 기판(10)과 커버 기판(30)의 이격영역에는 불활성 기체가 주입되거나 또는 진공의 분위기를 이루는 것이 특징이다. 또한, 산소 또는 습기에 매우 취약한 상기 유기 발광층(14)의 열화 방지를 위해 상기 씰패턴(40)의 내측으로 외부로부터의 수분등을 차단하는 흡습제(미도시)가 더욱 구비되고 있다.
이때, 전술한 구조를 갖는 유기전계 발광소자(1)는 상부발광을 통한 개구율을 향상시키기 위해 상기 제 1 전극(12)을 캐소드(cathode) 전극으로, 제 2 전극(16)을 애노드(anode) 전극의 역할을 하도록 구성하고 있다. 이 경우, 상기 제 1 전극(12)은 비교적 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al) 또는 알루미늄 합금(AlNd) 중에서 선택되며, 상기 제 2 전극(16)은 투명 도전성 물질 중 일함수가 높은 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 형성하고 있다.
이러한 구성을 갖는 종래의 유기전계 발광소자(1)에 있어 상기 유기전계 발광 소자용 기판(10)의 제조 방법을 살펴보면, 투명한 기판(10)에 서로 교차하여 화소영역을 정이하는 게이트 및 데이터 배선(미도시)과, 전원배선(미도시)을 형성하고, 상기 화소영역 내에 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 형성한다. 그리고, 상기 구동 박막트랜지스터(DTr)의 소스 또는 드레인 전극(미도시)과 접촉하도록 일함수 값이 비교적 낮은 금속물질인 알루미늄(Al) 또는 알루미늄 합 금(AlNd)을 증착하고 패터닝함으로써 각 화소영역 별로 캐소드 전극의 역할을 하는 제 1 전극(12)을 형성한다. 이후, 상기 제 1 전극(12) 위로 각 화소영역 별로 적, 녹, 청색을 발광하는 유기 발광층(14)을 형성하고, 상기 유기 발광층(14) 상부로 투명 도전성 물질로 전면에 애노드 전극의 역할을 하는 제 2 전극(16)을 형성하고 있다.
하지만, 전술한 종래의 유기전계 발광 소자용 기판(10)의 제조 방법에 따라 제조하게 되면, 캐소드 전극의 역할을 하는 제 1 전극(12) 형성 후, 상기 유기 발광층(14)의 형성까지 공기 중에서 산화가 빠르게 진행되는 알루미늄(Al) 또는 알루미늄 합금(AlNd)으로 이루어진 제 1 전극(12)의 표면에 자연 산화막(13)이 생성되며, 따라서 이러한 제 1 전극(12) 표면에 형성된 자연 산화막(13)에 의해 유기 발광층(14)으로의 전자 주입이 원활하게 이루어지지 않아 유기전계 발광 소자(1)의 발광 특성을 저감시키는 문제가 발생하고 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 캐소드 전극 역할을 하는 제 1 전극의 표면에 자연 산화막을 효과적으로 제거할 수 있는 제조 방법을 제공함으로서 전자 주입력을 향상시켜 소자의 발광 특성을 향상시키는 것이다.
나아가, 상기 제 1 전극 표면의 자연 산화막 제거를 위한 공정을 박막트랜지 스의 반도체층 형성에 적용함으로서 반도체층 계면 특성을 향상시켜 최종적으로 박막트랜지스터의 특성을 향상시키는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 유기전계 발광소자의 제조 방법은, 기판 상에 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 각 화소영역 내에 상기 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 일전극과 연결된 구동 박막트랜지스터를 형성하는 단계와; 상기 스위칭 및 구동 박막트랜지스터 위로 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 드레인 전극과 접촉하는 제 1 전극을 각 화소영역에 형성하는 단계와; 상기 각 화소영역의 경계에 상기 제 1 전극의 테두리와 중첩하는 뱅크를 형성하는 단계와; 상기 뱅크가 형성된 기판을 진공의 챔버 내부에서 NF3 분위기의 플라즈마에 노출시켜 상기 뱅크 외부로 노출된 제 1 전극 표면에 공기층과의 접촉에 의해 생성된 제 1 자연 산화막을 제거하는 단계와; 상기 제 1 자연 산화막이 제거된 상기 제 1 전극이 공기층과 접촉이 없는 상태를 유지한 채 상기 제 1 전극 위로 진공 증착을 통한 유기 발광층을 형성하는 단계와; 상기 유기 발광층 위로 전면에 투명 도전성 물질로써 제 2 전극을 형성하는 단계를 포함한다.
상기 게이트 배선 및 데이터 배선과, 스위칭 및 구동 박막트랜지스터를 형성하는 단계는, 상기 기판상에 폴리실리콘층을 형성하는 단계와; 상기 폴리실리콘층이 형성된 기판을 화학기상증착 장치의 챔버로 이동시킨 후, 상기 폴리실리콘층 표면에 공기층과 접촉에 의해 자연적으로 형성된 제 2 자연 산화막을 NF3 분위기의 플라즈마에 노출시킴으로써 제거하는 단계와; 상기 화학기상증착 장비의 챔버 내에서 진공을 유지한 채 챔버 가스 분위기만을 바꾸어 자연 산화막이 제거된 폴리실리콘층 위로 불순물 비정질 실리콘층을 형성하는 단계와; 상기 불순물 비정질 실리콘층과 상기 폴리실리콘층을 패터닝하여 각 화소영역에 폴리실리콘의 액티브층과 그 상부로 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 불순물 비정질 실리콘 패턴과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되는 상기 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 상기 폴리실리콘의 액티브층을 노출시키는 오믹콘택층을 형성하는 단계와; 상기 오믹콘택층이 형성된 기판을 상기 화학기상증착 장치의 챔버로 이동시킨 후, 상기 소스 및 드레인 전극 사이로 노출된 폴리실리콘의 액티브층 표면에 공기층과 접촉에 의해 자연적으로 형성된 제 3 자연 산화막을 NF3 분위기의 플라즈마에 노출시킴으로써 제거하는 단계와; 상기 화학기상증착 장비의 챔버 내에서 진공을 유지한 채 챔버 가스 분위기만을 바꾸어 자연 산화막이 제거된 상기 폴리실리콘의 액티브층을 포함하여 상기 소스 및 드레인 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상 기 폴리실리콘의 액티브층에 대응하여 게이트 전극과, 상기 게이트 전극과 연결되며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 제 1, 2 및 제 3 자연 산화막 제거를 위한 NF3 분위기의 플라즈마는 0.1Torr 내지 10Torr의 진공 상태에서 1초 내지 60초 동안 진행되는 것이 특징이다.
또한, 상기 제 1 자연 산화막이 제거된 상기 제 1 전극이 공기층과 접촉이 없는 상태를 유지한 채 상기 제 1 전극 위로 진공 증착을 통한 유기 발광층을 형성하는 단계는, 하나의 진공 챔버에서 진공의 분위기를 유지한 채 연속적으로 진행되거나 또는 플라즈마 형성이 가능한 제 1 진공 챔버에서 상기 제 1 자연 산화막을 제거한 후, 상기 제 1 진공 챔버와 진공의 상태를 가지며 상기 기판을 이동시키는 기판 이동 통로를 통해 제 2 진공 챔버로 이동하며, 상기 제 2 진공 챔버에서 상기 유기 발광층을 형성하는 것이 특징이다.
또한, 상기 제 1 전극은 알루미늄(Al) 또는 알루미늄 합금(AlNd)로 이루어지며, 상기 투명 도전성 물질은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)인 것이 특징이다.
본 발명에 따른 유기전계 발광소자용의 제조 방법은 캐소드 역할을 하는 제 1 전극 표면에 자연 산화막이 제거됨으로써 유기 발광층으로의 전자 주입 능력이 향상되고 발광 효율을 극대화하는 효과가 있다.
제 1 전극 표면의 자연 산화막 제거 공정을 스위칭 및 구동 박막트랜지스터의 형성 공정에 적용함으로써 반도체층의 계면 특성을 향상시켜 최종적으로는 박막트랜지스터의 특성을 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 3a 내지 3o는 본 발명에 따른 유기전계 발광소자용 기판의 구동 박막트랜지스터 및 유기전계 발광 다이오드를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 도면에 있어서는 구동 박막트랜지스터가 형성된 부분과 유기전계 발광 다이오드가 형성된 부분에 대한 단면을 나타내었으며, 설명의 편의를 위해 상기 구동 박막트랜지스터가 형성되는 부분은 구동 영역(DTrA)이라 정의하였다.
우선, 도 3a에 도시한 바와 같이, 절연 기판(101) 상에 순수 비정질 실리콘층(105)을 형성한다. 이때, 상기 기판(101) 상에 상기 순수 비정질 실리콘층(105)을 형성하기 전에, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지는 버퍼층(미도시)을 전면에 형성할 수도 있다. 상기 기판(101)이 특히 유리재질인 경우, 추후 공정에서 열처리 공정 등을 진행 시 그 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있으며, 이러한 알카리 이온은 반도체층의 반도체적 특성을 저하시킬 수 있다. 따라서, 이러한 무기절연물질 로 이루어진 버퍼층(미도시)을 상기 기판(101) 상에 우선적으로 형성함으로써 기판(101)이 열을 받을 시 발생할 수 있는 알카리 이온이 상기 순수 비정질 실리콘층(105)으로 확산되는 것을 방지하기 위해 상기 버퍼층을 형성한다. 하지만 이러한 버퍼층(미도시)은 상기 기판(101)의 재질에 따라 생략할 수도 있다.
다음, 도 3b에 도시한 바와 같이, 상기 순수 비정질 실리콘층(도 3a의 105)이 형성된 기판(101)에 대해 고상 결정화 공정 예를들면 600℃ 내지 750℃정도의 분위기에서의 열처리를 통한 결정화, 400℃ 내지 750℃정도의 분위기에서의 교류 자기 결정화(Alternating Magnetic Field Crystallization : AMFC), 300℃ 내지 450℃ 정도의 분위기에서의 금속유도결정화(Metal Induced Crystallization : MIC), 300℃ 내지 450℃ 정도의 분위기에서의 금속유도측면결정화(Metal Induced Lateral Crystallization : MILC) 중 하나의 결정화 공정을 진행함으로써 상기 순수 비정질 실리콘층(도 3a의 105)을 폴리실리콘층(110)으로 변형시킨다. 이때 상기 폴리실리콘층(110)이 형성된 기판(101)은 이후 단위 공정 진행을 위해 이동하거나 또는 대기 중인 상태가 되며, 이 경우 상기 폴리실리콘층(110) 표면에는 공기중의 산소와 반응하여 필연적으로 비록 그 두께가 1Å미만이지만 자연 산화막(112)이 형성되게 된다. 또는 습식 세정 공정 진행에 의해 순수(Deionized Water)와 접촉함으로써 더욱더 자연 산화막(112)이 형성되게 된다.
다음, 도 3c에 도시한 바와 같이, 상기 폴리실리콘층(110)과 그 표면에 자연 산화막(도 3b의 112)이 형성된 기판(101)을 화학기상증착 장비의 챔버(191) 내부로 이동시킨다. 이후 상기 챔버(191) 내부를 진공상태 예를들어 0.1Torr 내지 10Torr 정도의 진공 상태가 되도록 형성한 후, 상기 화학기상증착 장치 챔버(191) 내벽 세정을 위해 사용되는 NF3 가스를 주입한 상태에서 전압을 인가함으로써 상기 챔버(191) 내부가 소정 시간동안 NF3 분위기의 플라즈마 상태가 되도록 한다. 이때, 상기 NF3 분위기의 플라즈마에 의해 상기 폴리실리콘층(110) 표면에 외부 공기층에 노출 또는 습식 세정 시 순수에 노출됨에 의해 형성된 자연 산화막(도 3b의 112)이 제거된다. 이 경우 상기 폴리실리콘층(110) 표면에 형성된 자연 산화막이 제거됨으로써 이후 공정 진행에 의해 상기 폴리실리콘층(110) 상부에 형성되는 불순물 비정질 실리콘층(미도시)과의 계면 특성을 향상시키는 것이 특징이다.
다음, 도 3d에 도시한 바와 같이, 상기 NF3 분위기의 플라즈마 처리를 실시하여 자연 산화막(도 3b의 112)을 제거한 기판(101)에 대해 상기 화학기상증착 장비의 챔버(191) 내 분위기를 불순물 비정질 실리콘층 형성을 위한 가스 분위기 즉, 인(P) 또는 붕소(B)와 같은 불순물을 포함하는 SiH4/H2 가스 분위기를 조성한 후 플라즈마 상태를 갖도록 함으로써 상기 자연 산화막(도 3b의 112)이 제거되어 노출된 폴리실리콘층(110) 위에 불순물 비정질 실리콘층(115) 형성한다.
이때 상기 NF3 플라즈마 세정과 불순물 비정질 실리콘층(115) 증착 공정은 모두 화학기상증착 장비의 챔버(191)내에서 연속적으로 이루어지므로 상기 자연 산화막(도 3b의 112)이 제거된 후 다시 자연 산화막이 생성되는 일은 발생하지 않는 것이 특징이다.
다음, 도 3e에 도시한 바와 같이, 상기 불순물 비정질 실리콘층(도 3d의 112)이 형성된 기판(101)에 대해 포토레지스트의 도포, 노광, 현상 및 식각 등 일련의 단위공정을 포함하는 마스크 공정을 진행하여 상기 불순물 비정질 실리콘층(도 3d의 115) 및 상기 폴리실리콘층(도 3d의 110)을 패터닝함으로써 각 화소영역(P) 별로 스위칭 및 구동 박막트랜지스터가 형성될 스위칭 및 구동 영역(미도시, DTrA)에 대응하여 각각 폴리실리콘의 액티브층(118)과 그 상부로 불순물 비정질 실리콘 패턴(120)을 형성한다.
다음, 도 3f에 도시한 바와 같이, 상기 불순물 비정질 실리콘 패턴(120) 위로 제 1 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 크롬(Cr) 중 선택된 하나의 물질을 스퍼터 장치를 통해 증착함으로써 금속층(미도시)을 형성한다. 연속하여 상기 금속층(미도시)을 마스크 공정에 의해 패터닝함으로써 상기 기판(101)상에 일방향으로 연장하는 데이터 배선(125)을 형성하고, 각 화소영역(P)에 상기 불순물 비정질 실리콘 패턴(120) 상부에 서로 이격하는 소스 및 드레인 전극(130, 133)을 형성한다. 이때 상기 소스 전극(130)은 상기 데이터 배선(125)과 연결되도록 형성한다.
다음, 도 3g에 도시한 바와 같이, 상기 소스 및 드레인 전극(130, 133) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(도 3f의 120)을 건식식각에 의해 제거함으로써 상기 폴리실리콘의 액티브층(118)을 노출시키며, 서로 이격하는 오믹콘택층(121)을 형성한다. 이때 상기 폴리실리콘의 액티브층(118)과 상기 오믹콘택층(121)은 반도체층(122)을 이루게 된다.
다음, 도 3h에 도시한 바와 같이, 상기 데이터 배선(125)과 소스 및 드레인 전극(130, 133)이 형성된 기판(101)을 화학기상증착 장치의 챔버(191) 내부로 이동시킨다. 이때 상기 소스 및 드레인 전극(130, 133) 사이로 노출된 폴리실리콘의 액티브층(118) 상부에는 이동 중에 공기층과 접촉에 의해 자연 산화막(미도시)이 형성되게 된다.
한편, 상기 소스 및 드레인 전극(130, 133)이 형성된 기판(101)을 위치시킨 상기 챔버(191) 내부를 0.1Torr 내지 10Torr정도의 진공 상태를 갖도록 한 후, 상기 화학기상증착 장치 챔버(191) 내벽 세정을 위해 사용되는 NF3 가스를 주입한 상태에서 전압을 인가함으로써 상기 챔버(191) 내부가 소정 시간 바람직하게는 1초 내지 60초 이하의 시간 동안 NF3 분위기의 플라즈마 상태가 되도록 한다. 이때, 상기 NF3 분위기의 플라즈마에 의해 상기 소스 및 드레인 전극(130, 133) 사이로 노출된 폴리실리콘의 액티브층(118) 표면에 외부 공기층에 노출에 의해 형성된 상기 자연 산화막(미도시)은 제거된다. 이 경우 상기 폴리실리콘의 액티브층(118) 표면에 형성된 자연 산화막(미도시)이 제거됨으로써 이후 공정 진행에 의해 상기 폴리실리콘의 액티브층(118) 상부에 형성되는 게이트 절연막(미도시)과의 계면 특성을 향상시키게 된다.
다음, 도 3i에 도시한 바와 같이, 상기 폴리실리콘의 액티브층(118) 상부의 자연 산화막(미도시)을 제거한 상태에서 상기 화학기상증착 장비의 챔버(191) 내부의 분위기를 NF3 분위기에서 변경하여 SiH4/N2의 혼합가스 분위기, SiH4/NH3의 혼합 가스 분위기 또는 SiH4/N2O의 혼합가스 분위기를 조성한 후, 플라즈마를 발현시킴으로써 상기 소스 및 드레인 전극(130, 133) 위로 상기 기판(101) 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)의 게이트 절연막(140)을 형성한다. 이 경우도 상기 소스 및 드레인 전극(130, 133) 사이의 폴리실리콘의 액티브층(118) 상부의 자연 산화막(미도시)을 제거한 후 진공의 상태를 유지한 상태에서 가스 분위기만을 바꾸어 무기절연물질의 증착이 바로 진행되므로 상기 폴리실리콘의 액티브층(118) 표면에 다시 자연 산화막이 형성되지 않고 바로 게이트 절연막(140)이 형성되는 것이 특징이다.
다음, 도 3j에 도시한 바와 같이, 상기 게이트 절연막(140) 위로 제 2 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 크롬(Cr) 중 선택된 하나를 스퍼터 장치를 통해 증착함으로써 제 2 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 데이터 배선(125)과 교차하여 화소영역(P)을 정의하는 게이트 배선(미도시)을 형성하고, 동시에 상기 폴리실리콘의 액티브층(118)에 대응하여 이와 중첩하며 상기 게이트 배선(미도시)과 연결된 게이트 전극(145)을 형성한다. 이때 순차 적층된 상기 폴리실리콘의 액티브층(118)과 그 상부에서 서로 이격하는 오믹콘택층(121)으로 구성된 반도체층(122)과, 서로 이격하는 소스 및 드레인 전극(130, 133)과, 게이트 절연막(140)과, 게이트 전극(145)은 탑 게이트 구조의 박막트랜지스터(DTr)를 이룬다. 이때 도면에 도시된 상기 박막트랜지스터(DTr)는 구동 박막트랜지스터(DTr)가 되고 있으며, 도면에 나타나지 않았지만 스위칭 박막트랜지스터 또한 이와 동일한 구조를 갖는다.
다음, 도 3k에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(145) 위로 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 잉크제팅, 슬릿코팅 또는 스핀 코팅 등을 통해 도포함으로써 그 표면이 평탄한 상태를 갖는 보호층(150)을 형성한다.
이후, 마스크 공정을 진행함으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(133) 일부에 대응하여 상기 보호층(150) 및 그 하부의 게이트 절연막(140)을 제거함으로써 상기 드레인 전극(133)을 노출시키는 드레인 콘택홀(152)을 형성한다.
다음, 도 3l에 도시한 바와 같이, 상기 드레인 콘택홀(152)을 가지며 그 표면 평탄한 상태인 상기 보호층(150) 위로 일함수 값이 비교적 낮은 금속물질인 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 스퍼터 장치를 이용하여 전면에 증착함으로써 제 3 금속층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 콘택홀(152)을 통해 상기 드레인 전극(133)과 접촉하는 캐소드 전극의 역할을 하는 제 1 전극(160)을 각 화소영역(P)별로 형성한다.
다음, 도 3m에 도시한 바와 같이, 상기 제 1 전극(160)이 형성된 기판(101)에 대해 상기 제 1 전극(160) 위로 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하고 이를 패터닝함으로써 각 화소영역(P)의 경계 및 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)에 대응하여 뱅크(163) 를 형성한다. 이때 상기 뱅크(163)를 이루는 물질은 상기 보호층(150)을 이루는 물질과는 다른 물질인 것이 바람직하다. 이는 뱅크(163)의 패터닝 시 상기 보호층(150)이 동일한 물질인 경우 영향을 받을 수 있기 때문에 이를 방지하기 위함이다. 도면에 있어서는 뱅크(163) 외부로 보호층(150)이 노출되지 않고 있지만 화소영역(P)들로 이루어진 표시영역 외측의 비표시영역에 있어서는 뱅크(163)가 형성될 필요가 없으므로 제거되어야 하며 이 경우 보호층(150)이 노출되기 때문에 이때 보호층(150)까지 함께 제거될 수 있기 때문에 이를 방지하기 위함이다. 이때 각 화소영역(P)의 경계에 형성된 상기 뱅크(163)는 상기 제 1 전극(160)의 테두리부와 중첩되도록 형성하는 것이 특징이다.
한편, 상기 제 1 전극(160)은 상기 뱅크(163) 형성 시 유기절연물질의 도포를 위한 코팅 장치 또는 잉크제팅 장치로 이동 시 공기 중에 노출됨으로써 그 표면에는 자연 산화막(164(164a, 164b))이 형성되고 있음을 알 수 있다. 따라서 상기 뱅크(163)는 실질적으로 상기 제 1 전극(160) 표면에 형성된 자연 산화막(164a)과 접촉하며 형성되게 된다.
또한, 상기 뱅크(163) 형성 후에도 상기 뱅크(163) 외부로 노출된 상기 제 1 전극(160)은 이를 이루는 금속물질 특성상 계속적으로 다음 단위 공정으로 이동하는 상태 또는 대기 상태가 되므로 상기 뱅크(163)에 의해 덮혀진 부분의 자연 산화막(164a)보다 상기 뱅크(163) 외부로 노출된 부분에 더욱 두꺼운 두께를 갖는 자연 산화막(164b)이 형성되게 된다.
다음, 도 3n에 도시한 바와 같이, 상기 뱅크(163)와 상기 제 1 전극(160) 표 면에 자연 산화막(164)이 형성된 기판(101)을 진공 증착을 통한 유기 발광층(미도시) 형성을 위해 진공 증착 장치의 챔버(193) 내부로 이동시킨다.
한편, 상기 유기 발광층(미도시)의 진공 증착을 위한 장치는 다수의 진공 챔버(193)와 이들 진공 챔버(193) 사이를 연결하는 터널 형태의 기판 이동 통로(미도시)로 구성되고 있으며, 이때 상기 터널 형태의 기판 이동 통로(미도시) 또한 진공 상태를 유지하도록 구성되고 있다.
이때 상기 진공 증착 장비의 진공 챔버(193)가 플라즈마 형성이 가능한 타입 인 경우, 상기 진공 챔버(193) 내에서 유기 발광 물질을 진공 증착시키기 전에 상기 진공 챔버(193) 내벽 세정 시 진행되는 0.1Torr 내지 10Torr 정도의 진공에서 NF3 분위기의 플라즈마가 발현된 상태를 적정시간 진행함으로써 상기 뱅크(163) 외부로 노출된 제 1 전극(160) 표면에 형성된 자연 산화막(도 3m의 164b)을 제거한다. 이때 상기 뱅크(163) 외부로 노출된 제 1 전극(160) 표면에 형성된 자연 산화막(도 3m의 164b)은 그 두께가 1Å 또는 아무리 두꺼워도 수Å 정도이므로 상기 NF3 분위기에서의 플라즈마 상태에 1초 내지 60초 정도 노출됨으로써 충분히 제거되며, 이 정도 시간의 NF3 분위기에서의 플라즈마 공정 진행에 의해서는 다른 구성요소는 거의 영향을 받지 않게 된다.
이후, 도 3o에 도시한 바와같이, 상기 뱅크(163) 외부로 노출된 제 1 전극 표면(160)의 자연 산화막(도 3m의 164b)이 제거된 상태에서 챔버(193)의 이동없이 유기 발광물질을 쉐도우 마스크(미도시)를 통한 진공 증착을 실시함으로써 상기 뱅 크(163)로 둘러싸인 화소영역(P) 내의 상기 제 1 전극(160) 위로 유기 발광층(170)을 형성한다.
한편, 도면에 나타내지 않았지만, 상기 다수의 진공 챔버가 플라즈마 형성이 가능한 타입이 아닌 경우, 기판 이동 통로에 플라즈마 형성이 가능한 드라이 에칭 장치를 구성하거나 또는 다수의 진공 챔버 중 최소한 하나의 진공 챔버에 대해선 플라즈마 형성이 가능하도록 구성함으로써 상기 플라즈마 형성이 가능한 챔버에서 1초 내지 60초 동안 NF3 분위기에서의 플라즈마 공정을 진행하여 상기 뱅크 외부로 노출된 제 1 전극 표면에 생성된 자연 산화막을 제거한다. 이후 진공의 상태를 갖는 상기 터널 형태의 기판 이동 통로를 통해 유기 발광층 증착을 위한 하나의 진공 챔버로 이동한 후 진공 증착을 실시하여 유기 발광층을 형성한다. 이때 상기 터널 형태의 이동 통로 통과 시에는 상기 이동 통로 또한 진공의 분위기가 되므로 이 경우 상기 제 1 전극 표면에 자연 산화막은 형성되지 않는 것이 특징이다.
한편, 상기 유기 발광층(170)은 도시한 바와 같이 단일층으로 구성될 수도 있으며, 또는 상기 유기 발광층(170)을 확대한 형태로 도시된 바와같이 발광 능력을 향상시키기 위해 5중층 구조로 형성될 수도 있다. 즉, 상기 제 1 전극(160) 상부로 순차적으로 전자주입층(electron injection layer)(170a), 전자수송층(electron transporting layer)(170b), 발광층(emitting material layer)(170c), 정공수송층(hole transporting layer)(170d), 정공주입층(hole injection layer)(170e)의 5개층으로 구성된 유기 발광층(170)이 형성될 수 있다.
다음, 도 3p에 도시한 바와 같이, 상기 유기 발광층(170)이 형성된 기판(101)에 대해 상기 유기 발광층(170) 위로 전면에 투명한 도전성 물질 중 일함수 값이 비교적 높은 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 애노드 전극의 역할을 하는 제 2 전극(173)을 형성함으로써 본 발명에 따른 유기전계 발광 소자용 기판(101)을 완성한다.
이렇게 완성된 유기전계 발광 소자용 기판(101)에 대해 커버기판(미도시)을 마주시킨 후, 상기 두 기판(101, 미도시) 중 어느 하나의 기판에 대해 그 테두리를 따라 씰패턴(미도시)을 형성한 후, 진공의 분위기 또는 불활성 기체의 분위기에서 합착함으로써 유기전계 발광 소자(미도시)를 완성할 수 있다. 이때 상기 커버기판의 내측면 또는 상기 씰패턴의 내측면에는 흡습제가 더욱 구비된다.
한편, 전술한 유기전계 발광 소자용 기판에 있어서는 구동 및 스위칭 박막트랜지스터에 있어, 게이트 전극이 최상부에 위치하는 탑 게이트 타입의 박막트랜지스터가 구성됨을 일례로 보이고 있지만, 상기 박막트랜지스터는 상기 게이트 전극이 최하부에 위치하고 그 상부에 순차적으로 게이트 절연막, 폴리실리콘의 액티브층과 그 상부의 이격하는 오믹콘택층으로 구성된 반도체층과, 상기 오믹콘택층과 접촉하며 서로 이격하는 소스 및 드레인 전극의 구성을 갖는 보텀 게이트 타입으로도 형성될 수 있다. 이 경우 게이트 전극과 게이트 전극 및 게이트 절연막을 형성한 후, 그 이후에 진행되는 반도체층, 소스 및 드레인 전극 형성 공정과 보호층과 제 1 전극과 뱅크 형성 공정 및 유기 발광층과 제 2 전극 형성 공정은 전술한 실시예와 동일하게 진행되므로 이러한 보텀 게이트 구조의 박막트랜지스터를 구비한 유 기전계 발광 소자용 기판의 제조 방법에 대해서는 그 설명을 생략한다.
전술한 방법에 의해 제조 되는 유기전계 발광 소자용 기판은 캐소드 전극의 역할을 하는 제 1 전극의 표면에 자연 산화막이 제거됨으로써 그 상부에 형성되는 유기 발광층으로의 전자 주입 능력이 향상되어 발광 능력이 향상되며, 나아가 반도체층에 있어 폴리실리콘의 액티브층과 오믹콘택층과의 계면 특성 및 상기 폴리실리콘의 액티브층과 게이트 절연막과의 계면 특성이 향상됨으로써 스위칭 및 구동 박막트랜지스터의 특성 향상이 이루어지게 된다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 하나의 화소영역에 대한 간략한 회로도.
도 2는 종래의 유기전계 발광소자에 대한 개략적인 단면도.
도 3a 내지 3p는 본 발명의 실시예에 따른 유기전계 발광소자용 기판의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명〉
101 : (유기전계 발광 소자용)기판 118 : 폴리실리콘의 액티브층
121 : 오믹콘택층 122 : 반도체층
125 : 데이터 배선 130 : 소스 전극
133 : 드레인 전극 140 : 게이트 절연막
145 : 게이트 전극 150 : 보호층
152 : 드레인 콘택홀 160 : 제 1 전극
163 : 뱅크
164a : (뱅크가 형성된 부분의)자연 산화막
193 : 진공 챔버 DTr : 구동 박막트랜지스터
DTrA : 구동 박막트랜지스터 형성 영역 P : 화소영역
Claims (6)
- 기판 상에 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 각 화소영역 내에 상기 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 일전극과 연결된 구동 박막트랜지스터를 형성하는 단계와;상기 스위칭 및 구동 박막트랜지스터 위로 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 드레인 전극과 접촉하는 제 1 전극을 각 화소영역에 형성하는 단계와;상기 각 화소영역의 경계에 상기 제 1 전극의 테두리와 중첩하는 뱅크를 형성하는 단계와;상기 뱅크가 형성된 기판을 진공의 챔버 내부에서 NF3 분위기의 플라즈마에 노출시켜 상기 뱅크 외부로 노출된 제 1 전극 표면에 공기층과의 접촉에 의해 생성된 제 1 자연 산화막을 제거하는 단계와;상기 제 1 자연 산화막이 제거된 상기 제 1 전극이 공기층과 접촉이 없는 상태를 유지한 채 상기 제 1 전극 위로 진공 증착을 통한 유기 발광층을 형성하는 단계와;상기 유기 발광층 위로 전면에 투명 도전성 물질로써 제 2 전극을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
- 제 1 항에 있어서,상기 게이트 배선 및 데이터 배선과, 스위칭 및 구동 박막트랜지스터를 형성하는 단계는,상기 기판상에 폴리실리콘층을 형성하는 단계와;상기 폴리실리콘층이 형성된 기판을 화학기상증착 장치의 챔버로 이동시킨 후, 상기 폴리실리콘층 표면에 공기층과 접촉에 의해 자연적으로 형성된 제 2 자연 산화막을 NF3 분위기의 플라즈마에 노출시킴으로써 제거하는 단계와;상기 화학기상증착 장비의 챔버 내에서 진공을 유지한 채 챔버 가스 분위기만을 바꾸어 자연 산화막이 제거된 폴리실리콘층 위로 불순물 비정질 실리콘층을 형성하는 단계와;상기 불순물 비정질 실리콘층과 상기 폴리실리콘층을 패터닝하여 각 화소영역에 폴리실리콘의 액티브층과 그 상부로 불순물 비정질 실리콘 패턴을 형성하는 단계와;상기 불순물 비정질 실리콘 패턴과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되는 상기 데이터 배선을 형성하는 단계와;상기 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 상기 폴리실리콘의 액티브층을 노출시키는 오믹콘택층을 형성하는 단계와;상기 오믹콘택층이 형성된 기판을 상기 화학기상증착 장치의 챔버로 이동시킨 후, 상기 소스 및 드레인 전극 사이로 노출된 폴리실리콘의 액티브층 표면에 공기층과 접촉에 의해 자연적으로 형성된 제 3 자연 산화막을 NF3 분위기의 플라즈마에 노출시킴으로써 제거하는 단계와;상기 화학기상증착 장비의 챔버 내에서 진공을 유지한 채 챔버 가스 분위기만을 바꾸어 자연 산화막이 제거된 상기 폴리실리콘의 액티브층을 포함하여 상기 소스 및 드레인 전극 위로 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 상기 폴리실리콘의 액티브층에 대응하여 게이트 전극과, 상기 게이트 전극과 연결되며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
- 제 2 항에 있어서,상기 제 1, 2 및 제 3 자연 산화막 제거를 위한 NF3 분위기의 플라즈마는 0.1Torr 내지 10Torr의 진공 상태에서 1초 내지 60초 동안 진행되는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 자연 산화막이 제거된 상기 제 1 전극이 공기층과 접촉이 없는 상태를 유지한 채 상기 제 1 전극 위로 진공 증착을 통한 유기 발광층을 형성하는 단계는, 하나의 진공 챔버에서 진공의 분위기를 유지한 채 연속적으로 진행되는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 자연 산화막이 제거된 상기 제 1 전극이 공기층과 접촉이 없는 상태를 유지한 채 상기 제 1 전극 위로 진공 증착을 통한 유기 발광층을 형성하는 단계는,플라즈마 형성이 가능한 제 1 진공 챔버에서 상기 제 1 자연 산화막을 제거한 후, 상기 제 1 진공 챔버와 진공의 상태를 가지며 상기 기판을 이동시키는 기판 이동 통로를 통해 제 2 진공 챔버로 이동하며, 상기 제 2 진공 챔버에서 상기 유기 발광층을 형성하는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 전극은 알루미늄(Al) 또는 알루미늄 합금(AlNd)로 이루어지며, 상기 투명 도전성 물질은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)인 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080086616A KR20100027624A (ko) | 2008-09-03 | 2008-09-03 | 유기전계 발광소자용 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080086616A KR20100027624A (ko) | 2008-09-03 | 2008-09-03 | 유기전계 발광소자용 기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100027624A true KR20100027624A (ko) | 2010-03-11 |
Family
ID=42178565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080086616A KR20100027624A (ko) | 2008-09-03 | 2008-09-03 | 유기전계 발광소자용 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100027624A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106941134A (zh) * | 2017-02-20 | 2017-07-11 | 信利（惠州）智能显示有限公司 | 有机发光显示设备及其制备方法 |
-
2008
- 2008-09-03 KR KR1020080086616A patent/KR20100027624A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106941134A (zh) * | 2017-02-20 | 2017-07-11 | 信利（惠州）智能显示有限公司 | 有机发光显示设备及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101961190B1 (ko) | 유기전압 발광소자 및 이의 제조방법 | |
| TWI591816B (zh) | 有機發光二極體顯示器及其製造方法 | |
| KR101309863B1 (ko) | 발광 표시 장치 및 그 제조 방법 | |
| KR20200019308A (ko) | 유기 발광 표시 장치 | |
| CN103681740B (zh) | 有机发光二极管装置以及制造该装置的方法 | |
| US9312279B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same | |
| CN104810382A (zh) | Amoled背板的制作方法及其结构 | |
| KR20110138787A (ko) | 유기전계발광소자 및 이의 제조방법 | |
| KR101576834B1 (ko) | 유기전계발광소자 및 이의 제조방법 | |
| TW201320329A (zh) | 有機發光顯示面板及其製造方法 | |
| KR20090003590A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20100076603A (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR20100068644A (ko) | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 | |
| WO2018049744A1 (zh) | Amoled像素驱动电路的制作方法 | |
| KR20050119891A (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR102078022B1 (ko) | 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법 | |
| KR101560233B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR20110015757A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| CN104393026A (zh) | Oled显示基板及其制作方法、显示装置 | |
| KR20100133725A (ko) | 유기발광다이오드 표시장치와 그의 제조방법 | |
| KR102355605B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR102294170B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR100899428B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| US8927970B2 (en) | Organic electroluminescence device and method for manufacturing the same | |
| KR20080102665A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |