KR20100026382A - Structure and manufacture method for multi-row lead frame semiconductor package - Google Patents

Structure and manufacture method for multi-row lead frame semiconductor package Download PDF

Info

Publication number
KR20100026382A
KR20100026382A KR1020080085365A KR20080085365A KR20100026382A KR 20100026382 A KR20100026382 A KR 20100026382A KR 1020080085365 A KR1020080085365 A KR 1020080085365A KR 20080085365 A KR20080085365 A KR 20080085365A KR 20100026382 A KR20100026382 A KR 20100026382A
Authority
KR
South Korea
Prior art keywords
gap filling
lead frame
semiconductor package
pattern
manufacturing
Prior art date
Application number
KR1020080085365A
Other languages
Korean (ko)
Other versions
KR101041001B1 (en
Inventor
류성욱
이성원
김지윤
이혁수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080085365A priority Critical patent/KR101041001B1/en
Publication of KR20100026382A publication Critical patent/KR20100026382A/en
Application granted granted Critical
Publication of KR101041001B1 publication Critical patent/KR101041001B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE: A multi-row lead-frame semiconductor package and a method for manufacturing the same are provided to prevent delamination by enlarging the surface area on which gap filling is performed with a various shape of gap filling materials. CONSTITUTION: A pattern is formed on the upper side of a lead frame(ST1). Gap filling is performed on the pattern of the lead frame(ST2). A patterning process is performed on the gap filled area(ST3). Other pattern is formed on the lower side of the lead frame. A surface treatment process is performed(ST4).

Description

다열형 리드프레임 반도체 패키지 및 그 제조방법{Structure and manufacture method for multi-row lead frame semiconductor package}Multi-row lead frame semiconductor package and a method of manufacturing the same {Structure and manufacture method for multi-row lead frame semiconductor package}

본 발명은 다열형 리드프레임 반도체 패키지에 관한 것으로, 특히 갭 필링(Gap Filling)의 형태를 다양화하여 표면적(surface area)을 크게 함으로써 패키지 제작시 EMC(epoxy molding compound) 재료와 갭 필링 재료의 접착력을 향상시켜 신뢰성을 향상시키고 디래미네이션(delamination)을 방지하기에 적당하도록 한 다열형 리드프레임 반도체 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-layered leadframe semiconductor package, and in particular, by varying the shape of gap filling to increase the surface area, the adhesion between the epoxy molding compound (EMC) material and the gap filling material during package fabrication. The present invention relates to a multi-stage lead frame semiconductor package and a method of manufacturing the same, which are suitable for improving reliability and improving reliability and preventing delamination.

일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩의 각종 전기적인 신호를 외부로 용이하게 인출시키기 위하여 칩을 패키징 하는데, 이러한 패키징 기술은 최근에는 칩의 크기 축소, 열 방출 능력 및 전기적 수행능력 향상, 제조비용 등을 고려하면서, 리드프레임, 인쇄회로 기판, 회로 필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다. In general, since a semiconductor package cannot receive or transmit an electric signal by receiving electricity from the outside by the semiconductor chip itself, the chip is packaged to easily draw various electrical signals of the semiconductor chip to the outside. In recent years, various sizes, such as lead frames, printed circuit boards, and circuit films, have been manufactured in consideration of chip size reduction, heat dissipation capability, electrical performance improvement, and manufacturing cost.

최근에는 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(lead)인 입, 출력 단자 수를 증가시킬 필요가 있다. 이를 위하여 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열 리드형 반도체 패키지가 각광받고 있다.Recently, according to the trend of higher integration of semiconductor chips, it is necessary to increase the number of input and output terminals, which are electrical leads between semiconductor chips and external circuit boards. For this purpose, a multi-row lead type semiconductor package having leads having two or more arrays for connecting a chip and an external circuit to each other has been in the spotlight.

종래의 리드 프레임 패키지의 경우 와이어 본딩 후 EMC(epoxy molding compound) 공정에서의 패키지 제작 시 디래미네이션(delamination)에 대한 신뢰성이 지속적으로 문제 시 되고 있다. 여기서 디래미네이션(delamination)이란 접착력이 저하되어 반도체 칩 패키지가 떨어져 반도체 칩의 신뢰성이 낮아지게 되는 것을 말한다.In the case of a conventional lead frame package, reliability of delamination is continuously being a problem when manufacturing a package in an epoxy molding compound (EMC) process after wire bonding. Here, the delamination means that the adhesive force is lowered so that the semiconductor chip package is dropped and the reliability of the semiconductor chip is lowered.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 갭 필링의 형태를 다양화하여 표면적을 크게 함으로써 패키지 제작시 EMC 재료와 갭 필링 재료의 접착력을 향상시켜 신뢰성을 향상시키고 디래미네이션을 방지할 수 있는 다열형 리드프레임 반도체 패키지 및 그 제조방법을 제공하는데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to increase the surface area by varying the shape of the gap filling to improve the adhesion between the EMC material and the gap filling material during package fabrication. The present invention provides a multi-layered leadframe semiconductor package capable of improving reliability and preventing delamination, and a method of manufacturing the same.

도 1은 본 발명의 일 실시예에 의한 다열형 리드프레임 반도체 패키지의 제 조방법을 보인 흐름도이다.1 is a flowchart illustrating a manufacturing method of a multi-row leadframe semiconductor package according to an embodiment of the present invention.

이에 도시된 바와 같이, 리드프레임(11) 패턴을 형성하는 단계(ST1)와; 상기 리드프레임(11)의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(Gap filling)(15)을 수행하는 단계(ST2)와; 상기 갭 필링(15) 부분을 패터닝하는 단계(ST3)와; 상기 패터닝 후 표면 처리를 수행하는 단계(ST4);를 포함하여 수행하는 것을 특징으로 한다.As shown therein, the step of forming the lead frame 11 pattern (ST1); Stacking and drying a gap filling (15) material on the pattern of the leadframe (11) to perform a gap filling (ST2) (ST2); Patterning the gap filling portion (ST3); And performing a surface treatment after the patterning (ST4).

도 2는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.2 is a flowchart illustrating a method of manufacturing a multi-line type lead frame semiconductor package according to another embodiment of the present invention.

이에 도시된 바와 같이, 리드프레임(11) 상부에 패턴을 형성하는 단계(ST11)와; 상기 리드프레임(11) 상부의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(Gap filling)(15)을 수행하는 단계(ST12)와; 상기 갭 필링(15) 부분을 패터닝하는 단계(ST13)와; 상기 리드프레임(11) 하부에 패턴을 형성하는 단계(ST14)와; 상기 리드프레임(11) 하부에 패턴 형성 후 표면 처리를 수행하는 단계(ST15);를 포함하여 수행하는 것을 특징으로 한다.As shown therein, a step of forming a pattern on the lead frame 11 (ST11); Stacking and drying a gap filling (15) material in a pattern on the lead frame (11) to perform a gap filling (ST12); Patterning the gap filling (15) portion (ST13); Forming a pattern under the lead frame (11) (ST14); And performing surface treatment after forming a pattern on the lower part of the lead frame 11 (ST15).

도 3은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.3 is a flowchart illustrating a manufacturing method of a multi-row leadframe semiconductor package according to another exemplary embodiment of the present invention.

이에 도시된 바와 같이, 리드프레임(11) 상부에 패턴을 형성하는 단계(ST21)와; 상기 리드프레임(11) 상부의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(Gap filling)(15)을 수행하는 단계(ST22)와; 상기 갭 필링(15) 부분을 패터닝하는 단계(ST23)와; 상기 리드프레임(11) 하부에 패턴을 형성하는 단계(ST24)와; 상 기 리드프레임(11) 하부에 패턴 형성 후 표면 처리를 수행하는 단계(ST25)와; 상기 표면 처리 후 반도체 칩(18)을 실장하고 와이어 본딩(19)을 수행하며, EMC 공정으로 몰딩을 수행하는 반도체 패키지(20)를 형성하는 단계(ST26 ~ ST28);를 포함하여 수행하는 것을 특징으로 한다.As shown therein, forming a pattern on the lead frame 11 (ST21); Stacking and drying a gap filling (15) material in a pattern on the lead frame (11) to perform a gap filling (ST22); Patterning the gap filling (15) portion (ST23); Forming a pattern under the lead frame (11) (ST24); Performing surface treatment after the pattern is formed on the lead frame 11 (ST25); After the surface treatment, mounting the semiconductor chip 18, performing wire bonding 19, and forming a semiconductor package 20 for molding in an EMC process (ST26 to ST28). It is done.

도 4는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.4 is a flowchart illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

이에 도시된 바와 같이, 리드프레임(11) 원자재 위에 감광성 물질(12)을 도포하는 단계(ST31)와; 상기 리드프레임(11)의 상부에 대해 마스크(13)를 이용하여 노광 및 현상(14)을 실시하는 단계(ST32)와; 상기 리드프레임(11) 상부를 에칭하고 상기 감광성 물질(12)을 박리시키는 단계(ST33)와; 상기 감광성 물질(12)의 박리 후 상기 리드프레임(11) 상부의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(Gap filling)(15)을 수행하는 단계(ST34)와; 상기 갭 필링(15) 후 노광 및 현상 후 에칭된 부분만 남도록 하여 상기 갭 필링(15) 부분을 패터닝하는 단계(ST35)와; 상기 리드프레임(11)의 하부에 감광성 물질(PR(Photo Regist), DFR(Dry Film Resist), PSR(Photo solder rasist) 등)을 래미네이션(Lamination)하고, 노광 및 현상 후 미세 패턴(16)의 회로를 형성하는 단계(ST36, ST37)와; 상기 리드프레임(11)의 상부와 하부에 도금층(17)을 형성하고 하부의 감광성 물질을 박리시키고 표면 처리를 수행하는 단계(ST38, ST39)와; 상기 표면 처리 후 반도체 칩(18)을 실장하고 와이어 본딩(19)을 수행하며, EMC 공정으로 몰딩을 수행하는 반도체 패키지(20)를 형성하는 단계(ST40 ~ ST42);를 포함하여 수행하는 것을 특징으로 한다.As shown therein, the step of applying the photosensitive material 12 on the raw material of the lead frame 11 (ST31); Performing exposure and development (14) on the upper part of the lead frame (11) using a mask (13); Etching an upper portion of the lead frame (11) and peeling the photosensitive material (12); Stacking and drying a gap filling material in a pattern on the lead frame 11 after peeling the photosensitive material 12 to perform a gap filling process (ST34); Patterning the portion of the gap filling (15) so that only the etched portion remains after exposure and development after the gap filling (15); Photoresist (PR), dry film resist (DFR), PSR (photo solder rasist, etc.) is laminated on the lower part of the lead frame 11, and fine patterns 16 after exposure and development Forming circuits (ST36, ST37); Forming plating layers 17 on upper and lower portions of the lead frame 11, peeling the lower photosensitive material and performing surface treatment (ST38 and ST39); After the surface treatment, mounting the semiconductor chip 18, performing wire bonding 19, and forming a semiconductor package 20 for molding in an EMC process (ST40 to ST42). It is done.

도 7은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.7 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

이에 도시된 바와 같이, 리드프레임(11) 원자재 위에 감광성 물질(12)을 도포(이때 감광성 물질의 상부와 하부 모두에 도포할 수도 있고 한 측면에만 도포할 수도 있다)하는 단계(ST51)와; 상기 리드프레임(11)의 상부에 대해 노광, 현상, 에칭을 실시하는 단계(ST52)와; 상기 리드프레임(11) 상부의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(15)을 수행하는 단계(ST53)와; 상기 갭 필링(15) 후 상기 리드프레임(11)을 박리시켜 갭 필링 부분을 패터닝하는 단계(ST54)와; 상기 리드프레임(11)의 하부에 감광성물질(12)을 도포하는 단계(ST55)와; 상기 리드프레임(11)의 하부를 노광 및 현상시키는 단계(ST56)와; 상기 리드프레임(11)의 상부와 하부에 도금층(17)을 형성하고 하부를 박리시키고 표면 처리를 수행하는 단계(ST57, ST58);를 포함하여 수행하는 것을 특징으로 한다.As shown here, the step of applying the photosensitive material 12 on the lead frame 11 raw material (in this case, may be applied to both the upper and lower portions of the photosensitive material or to only one side) (ST51); Performing exposure, development, and etching on the upper part of the lead frame (11) (ST52); Stacking and drying a gap filling material in a pattern on the lead frame (11) to perform a gap filling (ST53); Stripping the lead frame (11) after the gap filling (15) to pattern the gap filling portion (ST54); Applying a photosensitive material (12) to the lower part of the lead frame (11); Exposing and developing a lower portion of the lead frame (11) (ST56); Forming a plating layer 17 on the upper and lower portions of the lead frame 11, peeling the lower portion and performing a surface treatment (ST57, ST58); characterized in that it comprises.

도 8은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.8 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

이에 도시된 바와 같이, 리드프레임(11) 원자재 위에 감광성 물질(12)을 도포하는 단계(ST61)와; 상기 리드프레임(11)의 상부에 대해 노광, 현상, 에칭을 실시하는 단계(ST62)와; 상기 리드프레임(11) 상부의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(15)을 수행하는 단계(ST63)와; 상기 갭 필링(15) 후 상기 리드프레임(11)의 상부를 박리시켜 갭 필링 부분을 패터닝하는 단계(ST64)와; 상기 리드프레임(11)의 하부를 노광 및 현상시키는 단계(ST65)와; 상기 리드프레임(11) 의 상부와 하부에 도금층(17)을 형성하고 하부를 박리시키고 표면 처리를 수행하는 단계(ST66, ST67);를 포함하여 수행하는 것을 특징으로 한다.As shown therein, the step of applying the photosensitive material 12 on the raw material of the lead frame 11 (ST61); Performing exposure, development, and etching on the upper part of the lead frame (11) (ST62); Stacking and drying a gap filling (15) material in a pattern on the lead frame (11) to perform a gap filling (15); Patterning a gap filling portion by peeling an upper portion of the lead frame (11) after the gap filling (15); Exposing and developing a lower portion of the lead frame (11) (ST65); And forming a plating layer 17 on the upper and lower portions of the lead frame 11, peeling the lower portion, and performing a surface treatment (ST66, ST67).

상기 갭 필링을 수행하는 단계(ST2, ST12, ST22, ST34)는, EMC(epoxy molding compound) 재료와 동일한 재료로 갭 필링(15)을 수행하는 것을 특징으로 한다.The step of performing gap filling (ST2, ST12, ST22, ST34) is characterized in that the gap filling 15 is performed with the same material as an epoxy molding compound (EMC) material.

상기 갭 필링을 수행하는 단계(ST2, ST12, ST22, ST34, ST53, ST63)는, 고분자 유기계열(Solder Resist, epoxy acrylate, polymer)을 선택적으로 이용하여 상기 갭 필링(15)을 수행하는 것을 특징으로 한다.In performing the gap filling (ST2, ST12, ST22, ST34, ST53, ST63), the gap filling 15 is selectively performed using a polymer organic series (Solder Resist, epoxy acrylate, polymer). It is done.

상기 갭 필링을 수행하는 단계(ST2, ST12, ST22, ST34, ST53, ST63)는, 연속 코팅 공법을 이용하여 갭 필링율(Gap filling rate)을 조절하는 것을 특징으로 한다.Performing the gap filling (ST2, ST12, ST22, ST34, ST53, ST63) is characterized by adjusting the gap filling rate (Gap filling rate) using a continuous coating method.

상기 갭 필링을 수행하는 단계(ST2, ST12, ST22, ST34, ST53, ST63)는, 도 11의 (d)에 도시된 바와 같이, 잉크젯 코팅 공법을 이용하여 수행하는 것을 특징으로 한다.Steps to perform the gap filling (ST2, ST12, ST22, ST34, ST53, ST63), as shown in Figure 11 (d), characterized in that it is performed using the inkjet coating method.

상기 갭 필링을 수행하는 단계(ST2, ST12, ST22, ST34, ST53, ST63)는, 도 12의 (b) 및 (c)에 도시된 바와 같이, 건조 후 코팅 공법을 이용하여 갭 필링율(Gap filling rate)을 조절하는 것을 특징으로 한다.Performing the gap filling (ST2, ST12, ST22, ST34, ST53, ST63), as shown in (b) and (c) of Figure 12, using a coating method after drying the gap filling rate (Gap) filling rate).

상기 갭 필링을 수행하는 단계(ST2, ST12, ST22, ST34, ST53, ST63)는, 도 13의 (b)에 도시된 바와 같이, 상기 갭 필링(15) 부분이 주변 부분 보다 높게 돌출되도록 갭 필링을 수행하는 것을 특징으로 한다.In performing the gap filling (ST2, ST12, ST22, ST34, ST53, ST63), as shown in FIG. 13B, the gap filling 15 protrudes higher than the peripheral portion. It characterized in that to perform.

상기 갭 필링 부분을 패터닝하는 단계(ST3, ST13, ST23, ST35, ST54, ST64)는, 화학적 에칭 처리, 산화(Oxidation) 및 SiO2, Al2O3 과 같은 복합체를 이용한 기계적인 제팅(jetting) 처리, 플라즈마 처리, 또는 이온 빔 표면처리 중에서 하나 이상의 처리를 수행하여 표면조도(surface roughness) 형성을 하여 패터닝하는 것을 특징으로 한다.Patterning the gap filling portion (ST3, ST13, ST23, ST35, ST54, ST64) may be performed by chemical etching, oxidation and mechanical jetting using a composite such as SiO 2 , Al 2 O 3 . It is characterized in that the surface roughness (pattern roughness) is formed by performing one or more of the treatment, plasma treatment, or ion beam surface treatment.

상기 표면 처리를 수행하는 단계(ST4, ST15, ST25, ST38, ST56, ST66)는, 도금을 통해 수행하는 것을 특징으로 한다.Steps to perform the surface treatment (ST4, ST15, ST25, ST38, ST56, ST66) is characterized in that performed through plating.

또한 다열형 리드프레임 반도체 패키지는, 갭 필링(15)을 구비한 다열형 리드프레임 반도체 패키지에 있어서, 상기 갭 필링(15)의 높이가 도금층(17) 보다 높게 형성되고, 상기 갭 필링(15)에 조도가 부여된 것을 특징으로 한다.In addition, in the multi-line type lead frame semiconductor package having a gap filling 15, the gap filling 15 has a height higher than that of the plating layer 17, and the gap filling 15 is provided. The illuminance is given to.

상기 갭 필링(15)의 재료는, 고분자 유기계열인 것을 특징으로 한다.The material of the gap filling 15 is characterized in that the polymer organic series.

본 발명에 의한 다열형 리드프레임 반도체 패키지 및 그 제조방법은 갭 필링의 형태를 다양화하여 표면적을 크게 함으로써 패키지 제작시 EMC 재료와 갭 필링 재료의 접착력을 향상시켜 신뢰성을 향상시키고 디래미네이션을 방지할 수 있는 효과가 있게 된다.Multi-layered leadframe semiconductor package and a method of manufacturing the same according to the present invention by varying the shape of the gap filling to increase the surface area to improve the adhesion between the EMC material and the gap filling material during package manufacturing to improve the reliability and prevent the de-lamination It will work.

이러한 본 발명의 효과를 다시 정리하면 다음과 같다.The effects of the present invention are summarized as follows.

첫째, EMC 공정에서의 패키지 제작 시 디래미네이션(delamination) 방지에 있어 향상된 신뢰성을 얻을 수 있다.First, improved reliability is achieved in the prevention of delamination during package manufacturing in EMC processes.

둘째, 다열 리드리스 프레임의 형태로서 다양한 미세패턴 구현으로 인한 선택적 도금 및 에칭을 수행함으로서 제조사의 원가 절감 및 생산성 향상에 큰 기대가 된다.Second, as a form of a multi-layered leadless frame, selective plating and etching due to various micropatterns are implemented, which is a great expectation for a manufacturer's cost reduction and productivity improvement.

셋째, 신뢰성이 크게 향상된 것에 비하여 제조 공정 시 추가되는 공정이 없다.Third, there is no process added during the manufacturing process compared to the greatly improved reliability.

넷째, 타사와의 차별화된 기술력을 바탕으로 프리미엄(premium) 제품에 적용 가능하다.Fourth, it can be applied to premium products based on its differentiated technology.

다섯째, 다른 저가재료의 사용이 가능하여 제조 시 원가 절감에 이점이 있다.Fifth, it is possible to use other low-cost materials, there is an advantage in cost reduction during manufacturing.

여섯째, 선택적 도금(selective plating) 공정 진행 시 오버 플레이팅(Over Plating)을 방지할 수 있다.Sixth, over plating can be prevented during the selective plating process.

이와 같이 구성된 본 발명에 의한 다열형 리드프레임 반도체 패키지 및 그 제조방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.Referring to the accompanying drawings, a preferred embodiment of the multi-row type lead frame semiconductor package and a manufacturing method according to the present invention configured as described above are as follows. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or precedent of a user or an operator, and thus, the meaning of each term should be interpreted based on the contents throughout the present specification. will be.

먼저 본 발명은 갭 필링의 형태를 다양화하여 표면적을 크게 함으로써 패키지 제작시 EMC 재료와 갭 필링 재료의 접착력을 향상시켜 신뢰성을 향상시키고 디래미네이션을 방지하고자 한 것이다. 이를 위해 본 발명은 고분자 유기계열(Solder Resist, epoxy acrylate, polymer)을 선택적으로 갭 필링(Gap filling)하여 이를 해결하고, 또한 갭 필링 형태를 다양화하여 표면적(surface area)을 크게 하여 이를 해결한다.First of all, the present invention is intended to increase the surface area by varying the shape of the gap filling to improve the adhesion between the EMC material and the gap filling material, thereby improving reliability and preventing delamination. To this end, the present invention selectively solves this problem by gap filling the polymer organic series (Solder Resist, epoxy acrylate, polymer), and also increases the surface area by diversifying the gap filling form. .

이러한 본 발명은 갭 필링(15) 재료를 도금층(17) 보다 높게 쌓아 다열형 리드프레임 반도체 패키지를 제조하는 것이다. 종래 기술에 의해 갭 필링 재료를 쌓을 경우에는 도금층 보다 높게 올라오지 못한다. 따라서 본 발명에서는 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(15)의 재료의 높이가 높아지도록 한 것이다. 그 후 노광 현상으로 패턴을 형성하여 도금층(17)을 올리면 EMC와 접촉할 수 있을 정도의 높이를 갖게 된다.The present invention stacks the gap filling material 15 higher than the plating layer 17 to produce a multi-row leadframe semiconductor package. In the case of stacking the gap filling material according to the prior art, it cannot rise higher than the plating layer. Therefore, in the present invention, the material of the gap filling 15 is stacked and dried to increase the height of the material of the gap filling 15. Subsequently, when the pattern is formed by the exposure phenomenon and the plating layer 17 is raised, it has a height enough to be in contact with the EMC.

도 1은 본 발명의 일 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.1 is a flowchart illustrating a method of manufacturing a multi-row leadframe semiconductor package according to an embodiment of the present invention.

먼저 리드프레임(11) 패턴을 형성한다(ST1).First, the lead frame 11 pattern is formed (ST1).

그리고 리드프레임(11)의 패턴에 갭 필링(Gap filling)(15)을 수행한다(ST2). 즉, 리드프레임(11) 원자재의 패턴에 갭 필링 재료를 쌓고 건조하여 갭 필링(15)을 수행하게 된다. 이때 갭 필링을 재료를 쌓고 건조하는 것을 한 번만 수 행하여 감광성 물질(12)의 높이 만큼 한 번에 쌓아지도록 함으로써 갭 필링을 수행할 수도 있고, 갭 필링 재료를 쌓고 건조하는 것을 여러 번 반복하여 갭 필링을 수행할 수도 있다.In addition, a gap filling 15 is performed on the pattern of the lead frame 11 (ST2). That is, the gap filling material is stacked and dried on the pattern of the raw material of the lead frame 11 to perform the gap filling 15. At this time, the gap filling may be performed by stacking and drying the material only once so that the material is stacked by the height of the photosensitive material 12 at a time, or gap filling by repeatedly stacking and drying the gap filling material. You can also do

이 때 갭 필링을 수행할 때 고분자 유기계열(Solder Resist, epoxy acrylate, polymer)을 선택적으로 이용하여 갭 필링(15)을 수행할 수 있다. 또한 연속 코팅 공법을 이용하여 갭 필링율(Gap filling rate)을 조절하거나 또는 건조 후 코팅 공법을 이용하여 갭 필링율을 조절할 수 있다. 또한 갭 필링은 잉크젯 코팅 공법을 이용할 수 있다. 또한 갭 필링(15) 부분이 주변 부분 보다 높게 돌출되도록 갭 필링을 수행할 수 있다.At this time, when performing gap filling, gap filling 15 may be performed using a polymer organic series (Solder Resist, epoxy acrylate, or polymer). In addition, the gap filling rate may be adjusted using a continuous coating method, or the gap filling rate may be adjusted using a coating method after drying. In addition, gap filling may use an inkjet coating method. In addition, gap filling may be performed such that the portion of the gap filling 15 protrudes higher than the peripheral portion.

그리고 갭 필링(15) 부분을 패터닝한다(ST3). 이러한 패터닝 수행시, 화학적 에칭 처리, 산화(Oxidation) 및 SiO2, Al2O3 과 같은 복합체를 이용한 기계적인 제팅(jetting) 처리, 플라즈마 처리, 또는 이온 빔 표면처리 중에서 하나 이상의 처리를 수행하여 표면조도(surface roughness) 형성을 하여 패터닝할 수 있다.The gap filling 15 is patterned (ST3). In performing such patterning, the surface may be subjected to one or more of chemical etching treatment, oxidation and mechanical jetting treatment using a composite such as SiO 2 , Al 2 O 3 , plasma treatment, or ion beam surface treatment. Patterning may be performed by forming surface roughness.

또한 패터닝 후 표면 처리를 수행한다(ST4). 이러한 표면 처리 공정은 도금을 통해 수행할 수 있다.In addition, the surface treatment is performed after the patterning (ST4). This surface treatment process may be performed through plating.

도 2는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.2 is a flowchart illustrating a method of manufacturing a multi-line type lead frame semiconductor package according to another embodiment of the present invention.

먼저 리드프레임(11) 상부에 패턴을 형성한다(ST11).First, a pattern is formed on the lead frame 11 (ST11).

그리고 리드프레임(11) 상부의 패턴에 갭 필링(Gap filling)(15)을 수행한 다(ST12).In addition, a gap filling 15 is performed on the pattern of the upper part of the lead frame 11 (ST12).

그런 다음 갭 필링(15) 부분을 패터닝한다(ST13).Then, the gap filling 15 is patterned (ST13).

또한 리드프레임(11) 하부에 패턴을 형성한다(ST14).In addition, a pattern is formed below the lead frame 11 (ST14).

또한 리드프레임(11) 하부에 패턴 형성 후 표면 처리를 수행한다(ST15).In addition, after the pattern is formed on the lower part of the lead frame 11, surface treatment is performed (ST15).

이러한 도 2에서 도 1과 중복되는 부분에서의 동작 설명은 생략하였다.In FIG. 2, descriptions of operations at portions overlapping with those of FIG. 1 are omitted.

도 3은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.3 is a flowchart illustrating a manufacturing method of a multi-row leadframe semiconductor package according to another exemplary embodiment of the present invention.

먼저 리드프레임(11) 상부에 패턴을 형성한다(ST21).First, a pattern is formed on the lead frame 11 (ST21).

그리고 리드프레임(11) 상부의 패턴에 갭 필링(Gap filling)(15)을 수행한다(ST22).In addition, a gap filling 15 is performed on the pattern on the lead frame 11 (ST22).

그런 다음 갭 필링(15) 부분을 패터닝한다(ST23).Then, the gap filling 15 is patterned (ST23).

또한 리드프레임(11) 하부에 패턴을 형성한다(ST24).In addition, a pattern is formed under the lead frame 11 (ST24).

또한 리드프레임(11) 하부에 패턴 형성 후 표면 처리를 수행한다(ST25).In addition, after the pattern is formed on the lead frame 11, the surface treatment is performed (ST25).

또한 표면 처리 후 반도체 칩(18)을 실장하고(ST26), 와이어 본딩(19)을 수행하며(ST27), EMC 공정으로 몰딩을 수행하는 반도체 패키지(20)를 형성한다(ST28).In addition, after the surface treatment, the semiconductor chip 18 is mounted (ST26), the wire bonding 19 is performed (ST27), and the semiconductor package 20 is formed in the EMC process (ST28).

또한 백에칭을 추가적으로 수행할 수 있다(ST29). 이러한 백에칭에 대해 도 3에서는 ST28 이후에 수행하는 것으로 표현되어 있으나, ST25의 표면 처리 이후에 수행할 수도 있다.In addition, back etching may be additionally performed (ST29). Although the back etching is shown in FIG. 3 to be performed after ST28, it may be performed after surface treatment of ST25.

그리고 도 3에 대한 동작 설명에서 도 1과 중복되는 부분에서의 동작 설명은 생략하였다.In the description of the operation of FIG. 3, the description of the operation of the overlapping part of FIG. 1 is omitted.

도 4는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.4 is a flowchart illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

먼저 리드프레임(11) 원자재 위에 감광성 물질(12)을 도포한다(ST31). 여기서 감광성 물질(12)은 PR(Photo Regist) DFR(Dry Film Resist), PSR(Photo solder rasist) 등을 사용할 수 있다.First, the photosensitive material 12 is coated on the raw material of the lead frame 11 (ST31). The photosensitive material 12 may use a photo regist (PR) dry film resist (DSR), a photo solder rasist (PSR), or the like.

그리고 리드프레임(11)의 상부에 대해 마스크(13)를 이용하여 노광 및 현상(14)을 실시한다(ST32).Then, the exposure and development 14 are performed on the upper part of the lead frame 11 using the mask 13 (ST32).

또한 리드프레임(11) 상부를 에칭하고 감광성 물질(12)을 박리시킨다(ST33).In addition, the upper part of the lead frame 11 is etched and the photosensitive material 12 is peeled off (ST33).

그리고 감광성 물질(12)의 박리 후 리드프레임(11) 상부의 패턴에 갭 필링(Gap filling)(15)을 수행한다(ST34).After peeling the photosensitive material 12, a gap filling 15 is performed on the pattern on the upper part of the lead frame 11 (ST34).

갭 필링(15) 후 노광 및 현상 후 에칭된 부분만 남도록 하여 갭 필링(15) 부분을 패터닝한다(ST35).The portion of the gap filling 15 is patterned so that only the etched portion remains after exposure and development after the gap filling 15 (ST35).

리드프레임(11)의 하부에 감광성 물질(PR, DFR, PSR 등)을 래미네이션(Lamination)하고(ST36), 노광 및 현상 후 미세 패턴(16)의 회로를 형성하여 리드프레임(11) 하부에 패턴을 형성한다(ST37).The photosensitive material (PR, DFR, PSR, etc.) is laminated on the lower part of the lead frame 11 (ST36), and a circuit of the fine pattern 16 is formed under the lead frame 11 after exposure and development. A pattern is formed (ST37).

리드프레임(11)의 상부와 하부에 도금층(17)을 형성하고(ST38), 하부의 감광성 물질을 박리시키고 표면 처리를 수행한다(ST39).The plating layer 17 is formed on the upper and lower portions of the lead frame 11 (ST38), the lower photosensitive material is peeled off and surface treatment is performed (ST39).

표면 처리 후 반도체 칩(18)을 실장하고(ST40), 와이어 본딩(19)을 수행하며(ST41), EMC 공정으로 몰딩을 수행하는 반도체 패키지(20)를 형성한다(ST42).After the surface treatment, the semiconductor chip 18 is mounted (ST40), the wire bonding 19 is performed (ST41), and the semiconductor package 20 is formed in the EMC process (ST42).

또한 백에칭을 추가적으로 수행할 수 있다(ST43). 이러한 백에칭에 대해 도 3에서는 ST42 이후에 수행하는 것으로 표현되어 있으나, ST38의 도금층 형성 이후에 수행할 수도 있다.In addition, back etching may be additionally performed (ST43). 3, the back etching is performed after ST42, but may be performed after the plating layer of ST38 is formed.

도 5는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.5 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

먼저 도 5의 (a)에서 리드프레임(11) 원자재 위에 감광성 물질(12)을 도포한다. 이때 감광성 물질(12)은 리드프레임(11) 원자재의 상부에만 도포할 수도 있고 상부와 하부 모두에 도포할 수도 있다.First, in FIG. 5A, the photosensitive material 12 is coated on the raw material of the lead frame 11. In this case, the photosensitive material 12 may be applied only to the upper part of the raw material of the lead frame 11 or may be applied to both the upper part and the lower part.

그리고 도 5의 (b)에서 리드프레임(11)의 상부에 대해 마스크(13)를 이용하여 노광 및 현상(14)을 실시한다.In FIG. 5B, the exposure and development 14 are performed on the upper portion of the lead frame 11 using the mask 13.

또한 도 5의 (c)에서 리드프레임(11) 상부를 에칭하고 감광성 물질(12)을 박리시킨다(ST33).In addition, in FIG. 5C, the upper part of the lead frame 11 is etched and the photosensitive material 12 is peeled off (ST33).

그리고 도 5의 (d)에서 감광성 물질(12)의 박리 후 리드프레임(11) 상부의 패턴에 갭 필링(Gap filling)(15)을 수행한다.In FIG. 5D, after peeling the photosensitive material 12, a gap filling 15 is performed on the pattern of the upper part of the lead frame 11.

또한 도 5의 (e)에서 갭 필링(15) 후 노광 및 현상 후 갭 필링(15) 부분을 패터닝한다. 이때 에칭된 부분만 남도록 노광 및 현상을 수행할 수도 있고, 에칭된 부분 더 넓게 남도록 노광 및 현상을 수행할 수도 있다. 이에 따라 갭 필링(15)의 표면적을 조절할 수 있게 된다.In addition, the portion of the gap filling 15 after exposure and development after the gap filling 15 is patterned in FIG. 5E. At this time, the exposure and development may be performed so that only the etched portion remains, or the exposure and development may be performed so that the etched portion remains wider. Accordingly, the surface area of the gap filling 15 can be adjusted.

또한 도 5의 (f)에서 리드프레임(11)의 하부에 감광성 물질(PR, DFR, PSR 등)을 래미네이션(Lamination)하고, 또한 도 5의 (g)에서 노광 및 현상 후 미세 패 턴(16)의 회로를 형성하여 리드프레임(11) 하부에 패턴을 형성한다.In addition, in FIG. 5F, a photosensitive material (PR, DFR, PSR, etc.) is laminated on the lower part of the lead frame 11, and in FIG. 5G, after the exposure and development, the fine pattern ( The circuit of FIG. 16 is formed to form a pattern under the lead frame 11.

또한 도 5의 (h)에서 리드프레임(11)의 상부와 하부에 도금층(17)을 형성하고, 또한 도 5의 (i)에서 하부의 감광성 물질을 박리시키고 표면 처리를 수행한다.In addition, the plating layer 17 is formed on the upper and lower portions of the lead frame 11 in FIG. 5 (h). In addition, the lower photosensitive material is peeled off and the surface treatment is performed in FIG.

또한 도 5의 (j)에서 표면 처리 후 반도체 칩(18)을 실장하고, 또한 도 5의 (k)에서 와이어 본딩(19)을 수행하며, 또한 도 5의 (l)에서 EMC 공정으로 몰딩을 수행하는 반도체 패키지(20)를 형성한다.In addition, the semiconductor chip 18 is mounted after surface treatment in FIG. 5 (j), wire bonding 19 is performed in FIG. 5 (k), and molding is performed by EMC process in FIG. 5 (l). The semiconductor package 20 is formed.

또한 백에칭을 추가적으로 수행할 수 있다. 이러한 백에칭은 도 5의 (l)의 몰딩 후에 수행할 수도 있고, 도 5의 (i)의 표면 처리 후에 수행할 수도 있다.In addition, back etching may be additionally performed. Such back etching may be performed after the molding of FIG. 5 (l) or may be performed after the surface treatment of FIG. 5 (i).

도 6은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.6 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

도 6은 도 5와 비교하여 (d)에서 차이를 보인다. 즉, 도 6의 (d)는 도 5의 (d)와 비교하여 갭 필링(15) 수행시 갭 필링(15)의 높이를 높이거나 너비를 넓혀서 표면적이 더 넓게 형성되도록 하여 효과적으로 래미네이션이 이루어지게 한 것이다.FIG. 6 shows a difference in (d) compared with FIG. That is, in FIG. 6 (d), the lamination is effectively performed by increasing the height or width of the gap filling 15 when the gap filling 15 is performed as compared with FIG. It is lost.

도 7은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.7 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

그래서 도 7의 (a)에서 리드프레임(11) 원자재 위에 감광성 물질(12)을 도포한다(ST51). 이때 감광성 물질(12)은 리드프레임(11) 원자재의 상부에만 도포할 수도 있고 상부와 하부 모두에 도포할 수도 있다.Thus, in FIG. 7A, the photosensitive material 12 is coated on the raw material of the lead frame 11 (ST51). In this case, the photosensitive material 12 may be applied only to the upper part of the raw material of the lead frame 11 or may be applied to both the upper part and the lower part.

그리고 리드프레임(11)의 상부에 대해 마스크(13)를 이용하여 노광, 현상, 에칭을 실시한다(ST52).Exposure, development, and etching are performed on the upper part of the lead frame 11 using the mask 13 (ST52).

또한 리드프레임(11) 상부의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(15)을 수행한다(ST53). 이때 갭 필링을 재료를 쌓고 건조하는 것을 한 번만 수행하여 감광성 물질(12)의 높이 만큼 한 번에 쌓아지도록 함으로써 갭 필링을 수행할 수도 있고, 갭 필링 재료를 쌓고 건조하는 것을 여러 번 반복하여 갭 필링을 수행할 수도 있다.In addition, the gap filling 15 is stacked and dried on the pattern on the lead frame 11 to perform the gap filling 15 (ST53). In this case, the gap filling may be performed by stacking and drying the material only once to stack the material by the height of the photosensitive material 12, or gap filling by repeatedly stacking and drying the gap filling material. You can also do

또한 갭 필링(15) 후 리드프레임(11)을 박리시켜 갭 필링 부분을 패터닝한다(ST54).In addition, after the gap filling 15, the lead frame 11 is peeled off to pattern the gap filling portion (ST54).

그리고 리드프레임(11)의 하부에 감광성물질(12)을 도포한다(ST55).Then, the photosensitive material 12 is applied to the lower part of the lead frame 11 (ST55).

그런 다음 리드프레임(11)의 하부를 노광 및 현상시킨다(ST56).Then, the lower part of the lead frame 11 is exposed and developed (ST56).

그리고 리드프레임(11)의 상부와 하부에 도금층(17)을 형성하고(ST57), 하부를 박리시키고 표면 처리를 수행하게 된다(ST58).Then, the plating layer 17 is formed on the upper and lower portions of the lead frame 11 (ST57), the lower portion is peeled off and surface treatment is performed (ST58).

도 8은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.8 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

그래서 리드프레임(11) 원자재 위에 감광성 물질(12)을 도포한다(ST61).Thus, the photosensitive material 12 is coated on the raw material of the lead frame 11 (ST61).

그리고 리드프레임(11)의 상부에 대해 마스크(13)를 이용하여 노광, 현상, 에칭을 실시한다(ST62).Then, the upper part of the lead frame 11 is exposed, developed, and etched using the mask 13 (ST62).

그런 다음 리드프레임(11) 상부의 패턴에 갭 필링(15) 재료를 쌓고 건조하여 갭 필링(15)을 수행한다(ST63).Then, the gap filling 15 is stacked and dried on the pattern on the lead frame 11 to perform the gap filling 15 (ST63).

이러한 갭 필링(15)을 수행한 후 리드프레임(11)의 상부를 박리시켜 갭 필링 부분을 패터닝한다(ST64).After performing the gap filling 15, the gap filling part is patterned by peeling the upper part of the lead frame 11 (ST64).

또한 리드프레임(11)의 하부를 노광 및 현상시킨다(ST65).In addition, the lower part of the lead frame 11 is exposed and developed (ST65).

그리고 리드프레임(11)의 상부와 하부에 도금층(17)을 형성하고(ST66), 하부를 박리시키고 표면 처리를 수행한다.The plating layer 17 is formed on the upper and lower portions of the lead frame 11 (ST66), the lower portion is peeled off, and the surface treatment is performed.

여기서 갭 필링을 수행할 때 EMC(epoxy molding compound) 재료와 동일한 재료로 갭 필링(15)을 수행할 수 있다.When the gap filling is performed, the gap filling 15 may be performed using the same material as the epoxy molding compound (EMC) material.

도 9에서 (a)와 (b)는 각각 도 5의 (d), 도 6의 (d), 도 7의 (c), 도 8의 (c)의 구성예를 보인 도면이다.9 (a) and 9 (b) are diagrams showing examples of the configuration of FIGS. 5 (d), 6 (d), 7 (c) and 8 (c), respectively.

결과적으로 도 5의 경우는 갭 필링(15) 부분이 EMC와의 접착 표면적이 적어 접착이 잘 안 되게 되는데 반해, 도 6의 경우는 갭 필링(15) 부분이 EMC와의 접착 표면적이 넓어 접착이 잘 되게 된다.As a result, in the case of FIG. 5, the gap peeling 15 has a low adhesion surface area with EMC, and thus adhesion is poor. In FIG. 6, the gap peeling 15 has a wide adhesion surface area with the EMC so that the adhesion is well performed. do.

도 10은 도 5의 (e), 도 6의 (e), 도 7의 (d), 도 8의 (d)의 구성예를 보인 도면이다.FIG. 10 is a diagram showing an example of the configuration of FIGS. 5E, 6E, 7D, and 8D.

그래서 도 10에서와 같이 EMC와의 몰딩시 접착 표면적인 높게 되고, 또한 갭 필링(15) 부분에 표면 조도를 부여함으로써 EMC와의 접착력이 추가적으로 향상될 수 있다. 이때 표면 조도(surface roughness)를 향상시키기 위해서, 본 발명에서는 화학적 에칭 처리, 산화(Oxidation) 및 SiO2, Al2O3 과 같은 복합체를 이용한 기계적인 제팅(jetting) 처리, 플라즈마 처리, 또는 이온 빔 표면처리 중에서 하나 이상의 처리를 수행한다.Thus, as shown in FIG. 10, the adhesion surface area becomes high during molding with the EMC, and the adhesion with the EMC may be further improved by providing surface roughness to the gap filling 15. At this time, in order to improve the surface roughness, in the present invention, the chemical etching treatment, oxidation and mechanical jetting treatment using a composite such as SiO 2 , Al 2 O 3 , plasma treatment, or ion beam At least one of the surface treatments is carried out.

도 11은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.11 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

이러한 도 11은 도 6과 비교하여, (D)에서 잉크젯 코팅 공법을 이용하여 갭 필링(15)을 수행한 예를 보인 것이다.FIG. 11 illustrates an example in which gap filling 15 is performed using the inkjet coating method in (D).

도 12는 본 발명에서 노광/현상 후 갭 필링 형상의 예를 보인 개념도이다. 도 12에서 (a)는 갭 필링 수행시 아무런 처리를 하지 않은 경우이고, (b)와 (c)는 건조 후 공정을 이용한 노광/현상 후 갭 필링(15)을 수행한 경우이며, (d)는 잉크젯 코팅 공법을 이용하여 갭 필링(15)을 수행한 경우이다.12 is a conceptual diagram illustrating an example of a gap peeling shape after exposure / development in the present invention. In FIG. 12, (a) is a case where no treatment is performed when performing gap filling, (b) and (c) are cases where gap filling 15 is performed after exposure / development using a post-drying process, and (d) Is a case where the gap filling 15 is performed using the inkjet coating method.

도 13은 본 발명에서 EMC 재료와 갭 필링 형상에 따른 접착력 향상의 예를 보인 개념도이다. 도 13에서 (a)는 갭 필링 수행시 아무런 처리를 하지 않은 경우이고, (b)는 갭 필링(15) 부분이 주변 부분 보다 높게 돌출되도록 갭 필링을 수행하는 경우이며, (c)는 갭 필링(15) 부분이 주변 부분 보다 높게 돌출되면서 더 많은 표면적으로 갖도록 한 경우이다.FIG. 13 is a conceptual view illustrating an example of improvement in adhesion strength according to an EMC material and a gap peeling shape in the present invention. FIG. In FIG. 13, (a) is a case where no processing is performed during gap filling, (b) is a case where gap filling is performed so that the gap filling portion 15 protrudes higher than the peripheral portion, and (c) is gap filling. This is the case where part 15 protrudes higher than the peripheral part and has more surface area.

이러한 도 12 및 도 13에서와 같이, 패키지용 EMC 재료와 갭 필링 재료의 성질과 성분을 동일하게 구성할 수도 있기 때문에 표면적이 클수록 접착력이 우수하게 형성할 수 있다. 이에 따라 신뢰성이 향상되어 디래미네이션 방지에 효과가 있으며, 선택적 도금공정 진행시 오버 플레이팅(Over Plating) 방지에 효과적으로 대응하는 것이 가능하게 된다.As shown in FIGS. 12 and 13, the properties and components of the EMC material for package and the gap peeling material may be configured in the same manner, so that the larger the surface area, the better the adhesive force. As a result, reliability is improved, which is effective in preventing lamination, and it is possible to effectively cope with prevention of over plating during the selective plating process.

이처럼 본 발명은 갭 필링의 형태를 다양화하여 표면적을 크게 함으로써 패키지 제작시 EMC 재료와 갭 필링 재료의 접착력을 향상시켜 신뢰성을 향상시키고 디래미네이션을 방지하게 되는 것이다.As such, the present invention is to increase the surface area by varying the shape of the gap filling to improve the adhesion between the EMC material and the gap filling material during package fabrication, thereby improving reliability and preventing de-lamination.

이상에서 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술적 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described in more detail with reference to the examples, the present invention is not necessarily limited to these embodiments, and various modifications can be made without departing from the spirit of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

도 1은 본 발명의 일 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.1 is a flowchart illustrating a method of manufacturing a multi-row leadframe semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.2 is a flowchart illustrating a method of manufacturing a multi-line type lead frame semiconductor package according to another embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.3 is a flowchart illustrating a manufacturing method of a multi-row leadframe semiconductor package according to another exemplary embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 흐름도이다.4 is a flowchart illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.5 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.6 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

도 7은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.7 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.8 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

도 9에서 (a)와 (b)는 각각 도 5의 (d), 도 6의 (d), 도 7의 (c), 도 8의 (c)의 구성예를 보인 도면이다.9 (a) and 9 (b) are diagrams showing examples of the configuration of FIGS. 5 (d), 6 (d), 7 (c) and 8 (c), respectively.

도 10은 도 5의 (e), 도 6의 (e), 도 7의 (d), 도 8의 (d)의 구성예를 보인 도면이다.FIG. 10 is a diagram showing an example of the configuration of FIGS. 5E, 6E, 7D, and 8D.

도 11은 본 발명의 다른 실시예에 의한 다열형 리드프레임 반도체 패키지의 제조방법을 보인 개념도이다.11 is a conceptual diagram illustrating a method of manufacturing a multi-row leadframe semiconductor package according to another embodiment of the present invention.

도 12는 본 발명에서 노광/현상 후 갭 필링 형상의 예를 보인 개념도이다.12 is a conceptual diagram illustrating an example of a gap peeling shape after exposure / development in the present invention.

도 13은 본 발명에서 EMC 재료와 갭 필링 형상에 따른 접착력 향상의 예를 보인 개념도이다.FIG. 13 is a conceptual view illustrating an example of improvement in adhesion strength according to an EMC material and a gap peeling shape in the present invention. FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11 : 리드프레임11: leadframe

12 : 감광성 물질12 photosensitive material

13 : 마스크13: mask

14 : 현상14 phenomenon

15 : 갭 필링15: gap filling

16 : 미세 패턴16: fine pattern

17 : 도금층17: plating layer

18 : 반도체 칩18: semiconductor chip

19 : 와이어 본딩19: wire bonding

20 : 패키지20: Package

Claims (16)

리드프레임 패턴을 형성하는 단계와;Forming a leadframe pattern; 상기 리드프레임의 패턴에 갭 필링 재료를 쌓고 건조하여 갭 필링을 수행하는 단계와;Stacking and drying a gap filling material on the pattern of the leadframe to perform gap filling; 상기 갭 필링 부분을 패터닝하는 단계와;Patterning the gap filling portion; 상기 패터닝 후 표면 처리를 수행하는 단계;Performing a surface treatment after the patterning; 를 포함하여 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed. 리드프레임 상부에 패턴을 형성하는 단계와;Forming a pattern on the lead frame; 상기 리드프레임 상부의 패턴에 갭 필링 재료를 쌓고 건조하여 갭 필링을 수행하는 단계와;Stacking and drying a gap filling material on the pattern on the lead frame to perform gap filling; 상기 갭 필링 부분을 패터닝하는 단계와;Patterning the gap filling portion; 상기 리드프레임 하부에 패턴을 형성하는 단계와;Forming a pattern under the lead frame; 상기 리드프레임 하부에 패턴 형성 후 표면 처리를 수행하는 단계;Performing surface treatment after pattern formation on the lead frame; 를 포함하여 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed. 리드프레임 상부에 패턴을 형성하는 단계와;Forming a pattern on the lead frame; 상기 리드프레임 상부의 패턴에 갭 필링 재료를 쌓고 건조하여 갭 필링을 수행하는 단계와;Stacking and drying a gap filling material on the pattern on the lead frame to perform gap filling; 상기 갭 필링 부분을 패터닝하는 단계와;Patterning the gap filling portion; 상기 리드프레임 하부에 패턴을 형성하는 단계와;Forming a pattern under the lead frame; 상기 리드프레임 하부에 패턴 형성 후 표면 처리를 수행하는 단계와;Performing surface treatment after pattern formation on the lead frame; 상기 표면 처리 후 반도체 칩을 실장하고 와이어 본딩을 수행하며, EMC 공정으로 몰딩을 수행하는 반도체 패키지를 형성하는 단계;Mounting a semiconductor chip after the surface treatment, performing wire bonding, and forming a semiconductor package for molding in an EMC process; 를 포함하여 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed. 리드프레임 원자재 위에 감광성 물질을 도포하는 단계와;Applying a photosensitive material on the leadframe raw material; 상기 리드프레임의 상부에 대해 마스크를 이용하여 노광 및 현상을 실시하는 단계와;Exposing and developing the mask to an upper portion of the lead frame; 상기 리드프레임 상부를 에칭하고 상기 감광성 물질을 박리시키는 단계와;Etching an upper portion of the leadframe and exfoliating the photosensitive material; 상기 감광성 물질의 박리 후 상기 리드프레임 상부의 패턴에 갭 필링 재료를 쌓고 건조하여 갭 필링을 수행하는 단계와;Performing gap filling by stacking and drying a gap filling material on a pattern on the lead frame after peeling the photosensitive material; 상기 갭 필링 후 노광 및 현상 후 에칭된 부분만 남도록 하여 상기 갭 필링 부분을 패터닝하는 단계와;Patterning the gap filling portion so that only the etched portion remains after exposure and development after the gap filling; 상기 리드프레임의 하부에 감광성 물질을 래미네이션하고, 노광 및 현상 후 미세 패턴의 회로를 형성하여 상기 리드프레임 하부에 패턴을 형성하는 단계와;Laminating a photosensitive material under the lead frame, and forming a pattern under the lead frame by forming a circuit of a fine pattern after exposure and development; 상기 리드프레임의 상부와 하부에 도금층을 형성하고 하부의 감광성 물질을 박리시키고 표면 처리를 수행하는 단계와;Forming a plating layer on the upper and lower portions of the lead frame, peeling off the lower photosensitive material and performing surface treatment; 상기 표면 처리 후 반도체 칩을 실장하고 와이어 본딩을 수행하며, EMC 공정으로 몰딩을 수행하는 반도체 패키지를 형성하는 단계;Mounting a semiconductor chip after the surface treatment, performing wire bonding, and forming a semiconductor package for molding in an EMC process; 를 포함하여 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed. 리드프레임 원자재 위에 감광성 물질을 도포하는 단계와;Applying a photosensitive material on the leadframe raw material; 상기 리드프레임의 상부에 대해 노광, 현상, 에칭을 실시하는 단계와;Exposing, developing, and etching the upper portion of the lead frame; 상기 리드프레임 상부의 패턴에 갭 필링 재료를 쌓고 건조하여 갭 필링을 수행하는 단계와;Stacking and drying a gap filling material on the pattern on the lead frame to perform gap filling; 상기 갭 필링 후 상기 리드프레임을 박리시켜 갭 필링 부분을 패터닝하는 단계와;Patterning a gap filling portion by peeling the lead frame after the gap filling; 상기 리드프레임의 하부에 감광성물질을 도포하는 단계와;Applying a photosensitive material to the lower part of the lead frame; 상기 리드프레임의 하부를 노광 및 현상시키는 단계와;Exposing and developing a lower portion of the lead frame; 상기 리드프레임의 상부와 하부에 도금층을 형성하고 하부를 박리시키고 표 면 처리를 수행하는 단계;Forming a plating layer on the upper and lower portions of the lead frame, peeling the lower portion and performing a surface treatment; 를 포함하여 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed. 리드프레임 원자재 위에 감광성 물질을 도포하는 단계와;Applying a photosensitive material on the leadframe raw material; 상기 리드프레임의 상부에 대해 노광, 현상, 에칭을 실시하는 단계와;Exposing, developing, and etching the upper portion of the lead frame; 상기 리드프레임 상부의 패턴에 갭 필링 재료를 쌓고 건조하여 갭 필링을 수행하는 단계와;Stacking and drying a gap filling material on the pattern on the lead frame to perform gap filling; 상기 갭 필링 후 상기 리드프레임의 상부를 박리시켜 갭 필링 부분을 패터닝하는 단계와;Patterning a gap filling portion by peeling an upper portion of the lead frame after the gap filling; 상기 리드프레임의 하부를 노광 및 현상시키는 단계와;Exposing and developing a lower portion of the lead frame; 상기 리드프레임의 상부와 하부에 도금층을 형성하고 하부를 박리시키고 표면 처리를 수행하는 단계;Forming a plating layer on the upper and lower portions of the lead frame, peeling the lower portion and performing surface treatment; 를 포함하여 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 갭 필링을 수행하는 단계는,Performing the gap filling, EMC 재료와 동일한 재료로 갭 필링을 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.A method of manufacturing a multi-row leadframe semiconductor package, characterized in that gap filling is performed with the same material as the EMC material. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 갭 필링을 수행하는 단계는,Performing the gap filling, 고분자 유기계열을 선택적으로 이용하여 상기 갭 필링을 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.A method of manufacturing a multi-row type lead frame semiconductor package, characterized in that the gap filling is performed using a polymer organic series. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 갭 필링을 수행하는 단계는,Performing the gap filling, 연속 코팅 공법을 이용하여 갭 필링율을 조절하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.A method of manufacturing a multi-row leadframe semiconductor package, characterized in that the gap filling rate is controlled using a continuous coating method. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 갭 필링을 수행하는 단계는,Performing the gap filling, 잉크젯 코팅 공법을 이용하여 수행하는 것을 특징으로 하는 다열형 리드프레 임 반도체 패키지의 제조방법.A method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed using an inkjet coating method. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 갭 필링을 수행하는 단계는,Performing the gap filling, 건조 후 코팅 공법을 이용하여 갭 필링율을 조절하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.A method for manufacturing a multi-row leadframe semiconductor package, characterized in that the gap filling rate is controlled by using a coating method after drying. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 갭 필링을 수행하는 단계는,Performing the gap filling, 상기 갭 필링 부분이 주변 부분 보다 높게 돌출되도록 갭 필링을 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.And gap filling so that the gap filling portion protrudes higher than the peripheral portion. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 갭 필링 부분을 패터닝하는 단계는,Patterning the gap filling portion, 화학적 에칭 처리, 산화 및 SiO2, Al2O3 과 같은 복합체를 이용한 기계적인 제팅 처리, 플라즈마 처리, 또는 이온 빔 표면처리 중에서 하나 이상의 처리를 수 행하여 표면조도 형성을 하여 패터닝하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Chemical etching treatment, oxidation and mechanical jetting treatment using a composite such as SiO 2 , Al 2 O 3 , plasma treatment, or ion beam surface treatment to perform one or more of the treatment to form a surface roughness characterized in that the patterning Method of manufacturing a thermal leadframe semiconductor package. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 6, 상기 표면 처리를 수행하는 단계는,Performing the surface treatment, 도금을 통해 수행하는 것을 특징으로 하는 다열형 리드프레임 반도체 패키지의 제조방법.Method of manufacturing a multi-row leadframe semiconductor package, characterized in that performed through plating. 갭 필링을 구비한 다열형 리드프레임 반도체 패키지에 있어서,A multi-row leadframe semiconductor package with gap filling, 상기 갭 필링의 높이가 도금층 보다 높게 형성되고, 상기 갭 필링에 조도가 부여된 것을 특징으로 하는 다열형 리드프레임 반도체 패키지.The gap filling has a height higher than that of the plating layer, and the roughness is imparted to the gap filling. 청구항 15에 있어서,The method according to claim 15, 상기 갭 필링의 재료는,The material of the gap filling is 고분자 유기계열인 것을 특징으로 하는 다열형 리드프레임 반도체 패키지.A multi-row type lead frame semiconductor package, characterized in that the polymer organic series.
KR1020080085365A 2008-08-29 2008-08-29 Structure and manufacture method for multi-row lead frame semiconductor package KR101041001B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085365A KR101041001B1 (en) 2008-08-29 2008-08-29 Structure and manufacture method for multi-row lead frame semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085365A KR101041001B1 (en) 2008-08-29 2008-08-29 Structure and manufacture method for multi-row lead frame semiconductor package

Publications (2)

Publication Number Publication Date
KR20100026382A true KR20100026382A (en) 2010-03-10
KR101041001B1 KR101041001B1 (en) 2011-06-16

Family

ID=42177731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085365A KR101041001B1 (en) 2008-08-29 2008-08-29 Structure and manufacture method for multi-row lead frame semiconductor package

Country Status (1)

Country Link
KR (1) KR101041001B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964064A (en) * 2021-10-25 2022-01-21 天水华洋电子科技股份有限公司 Etching equipment for producing integrated circuit lead frame

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959874B2 (en) * 1991-07-02 1999-10-06 大日本印刷株式会社 Lead frame manufacturing method
JPH06179088A (en) * 1992-12-10 1994-06-28 Shinko Electric Ind Co Ltd Method for working metal sheet and manufacture of lead frame
JP2002246534A (en) * 2001-02-20 2002-08-30 Hitachi Cable Ltd Compound lead frame and its manufacturing method
JP4679000B2 (en) * 2001-07-31 2011-04-27 三洋電機株式会社 Plate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964064A (en) * 2021-10-25 2022-01-21 天水华洋电子科技股份有限公司 Etching equipment for producing integrated circuit lead frame
CN113964064B (en) * 2021-10-25 2022-05-03 天水华洋电子科技股份有限公司 Etching equipment for producing integrated circuit lead frame

Also Published As

Publication number Publication date
KR101041001B1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
US20220130789A1 (en) High density substrate routing in package
TWI283553B (en) Thermal enhanced low profile package structure and method for fabricating the same
US8132320B2 (en) Circuit board process
JP5461323B2 (en) Manufacturing method of semiconductor package substrate
CN106409688B (en) A kind of processing method and structure of ultra-thin centreless package substrate
US20170243841A1 (en) Method of manufacturing printed circuit board
JP2011109066A (en) Printed circuit board containing electronic element and method of manufacturing the same
WO2010052942A1 (en) Wiring board with built-in electronic component and method for manufacturing the wiring board
CN106340461B (en) A kind of processing method and structure of ultra-thin centreless package substrate
CN108780791A (en) Semiconductor device, electronic module, electronic equipment and the method for producing semiconductor device
TWI389613B (en) Method of fabricating multi-layered substrate
TWI384602B (en) Package substrate having embedded photosensitive semiconductor chip and fabrication method thereof
KR101041001B1 (en) Structure and manufacture method for multi-row lead frame semiconductor package
JP2015228480A (en) Package substrate, package, lamination package, and method of manufacturing package substrate
KR101040136B1 (en) Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof
JP2000332145A (en) Circuit material for resin-sealed semiconductor device, the resin sealed semiconductor device using the same and manufacturing method for the circuit material
KR102646248B1 (en) Chip rewiring structure and manufacturing method thereof
US11445617B2 (en) Package structure and manufacturing method thereof
TWI447823B (en) Package method for quad flat no-lead package
JP2007324569A (en) Electronic element package and manufacturing method thereof
KR101840305B1 (en) Interposer for semiconductor package and method of manufacturing the same
US11227775B2 (en) Method of fabricating carrier for wafer level package by using lead frame
KR101357588B1 (en) Leadless lead frame, semiconductor chip package using thereof and manufacturing method thereof
JP7342445B2 (en) Electronic component built-in board and manufacturing method thereof
KR101441466B1 (en) Ultra-thin package board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 9