KR20100025838A

KR20100025838A - 나노구조의 제조 방법

Info

Publication number: KR20100025838A
Application number: KR1020080084556A
Authority: KR
Inventors: 권성훈
Original assignee: 재단법인서울대학교산학협력재단
Priority date: 2008-08-28
Filing date: 2008-08-28
Publication date: 2010-03-10
Also published as: KR100986781B1; US20100055620A1

Abstract

나노구조를 제조하는 방법이 제공된다. 본 개시에 따르면, 적어도 한 쌍의 구조층과 희생층을 갖는 다층 스택(multilayer stack)이 기판 상에 형성되고, 나노구조를 형성하기 위하여 다층 스택이 패터닝되며, 패터닝된 다층 스택으로부터 나노구조를 릴리즈(release) 한다.

Description

나노구조의 제조 방법{FABRICATING METHOD OF NANOSTRUCTURES}

본 개시(disclosure)는 나노구조(nanostructure)의 제조 방법에 관한 것이다.

최근 반도체 기술의 발달로 인하여 전자 부품 소자들은 그 크기가 매우 집적화되어 가고 있다. 특히 전자 부품 소자들의 집적화가 진행됨에 따라 소자들의 선폭은 미세하게 줄어들고 있는 추세이며, 이로 인해 소자들을 전기적으로 연결해주는 나노구조의 중요성은 날로 증대되고 있다. 이러한 나노구조는 물질에 따라 발수광 소자 등의 광학적 용도, 복합재에 첨가되는 기계적 용도 등 그 응용 분야가 매우 넓다. 이처럼 나노구조가 여러 분야에 이용될 잠재성은 높지만, 현재의 나노구조의 제조 방법으로는 베이스 기판의 하나의 표면 상에서만 나노구조들이 형성될 수 있다.

본 개시의 일 실시예에 따르면 나노구조 제조 방법이 제공된다. 이 방법에 따르면, 적어도 한 쌍의 구조층과 희생층을 갖는 다층 스택(multilayer stack)이 기판 상에 형성되고, 나노구조를 형성하기 위하여 다층 스택이 패터닝되고, 패터닝된 다층 스택으로부터 나노구조를 릴리즈(release)한다.

상술한 내용은 본 개시의 사상으로부터 선택된 사항을 간략화된 형태로 제시하기 위해 기재된 것이며, 아래의 실시를 위한 구체적인 내용에서 이러한 구성을 더욱 상세히 기술한다. 또한, 이들 기재 내용은 본 개시의 특허청구범위에 기재된 주요 구성 또는 필수적 구성을 식별하기 위한 목적으로 기재된 것이 아니며, 특허청구범위의 청구 대상의 범위를 제한하는 데 사용하도록 의도된 것이 아니다.

다음의 상세한 설명에서, 이 문서의 일부를 형성하는 수반된 도면들이 참조된다. 문맥에서 달리 지시되지 않는 한, 이 도면들에서 유사한 기호는 전형적으로 유사한 구성요소를 식별한다. 상세한 설명, 도면, 및 청구항에서 설명되는 예시적인 실시예들은 제한적인 것으로 의도되지 않는다. 여기에 나타난 대상의 사상이나 범위로부터 벗어남 없이, 다른 실시예들이 이용될 수 있고, 기타 변경이 행해질 수 있다. 여기에서 개괄적으로 설명되고 본 개시의 도면들에 도시된 본 개시사항의 구성요소들이, 모두가 명시적으로 고려되고 본 개시사항의 일부를 구성하는, 넓은 범위의 상이한 구성들로 배열되고, 대체되고, 결합되며, 설계될 수 있음은 바로 이해될 것이다.

다음의 설명에서, 층, 막, 영역, 기판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로, 어떤 부분이 다른 부분의 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

아래에서 설명하는 나노 구조는 나노 스케일의 구조를 의미하며, 구체적인 구조로서는 나노리본, 나노선, 나노튜브 등과 이들을 조합한 구조를 포함한다. 또한, 아래에서 설명하는 나노 구조는 다양한 모양을 포함한다.

본 개시의 일 실시예에 따르면 나노구조 제조 방법이 제공된다. 이러한 나노구조 제조 방법에 의하면, 적어도 한 쌍의 구조층과 희생층을 갖는 다층 스택(multilayer stack)이 기판 상에 형성되고, 나노구조를 형성하기 위하여 다층 스택이 패터닝되며, 패터닝된 다층 스택으로부터 나노구조를 릴리즈(release)한다.

다층 스택의 형성에 있어서, 상기 구조층과 상기 희생층은 상기 기판 상에 번갈아 증착(deposit)될 수 있다.

다층 스택의 형성에 있어서, 다층 스택은 열산화법, 에피택셜 성장법, 화학 기상 증착법, 또는 스퍼터링법으로 이루어진 그룹으로부터 선택된 하나에 의해 형성될 수 있다.

다층 스택의 패터닝에 있어서, 광리소그래피, 나노임프린트, 또는 전자빔 리소그래피로 이루어진 그룹으로부터 선택된 하나에 의해 다층 스택에 패턴이 전사되고, 전사된 패턴에 따라 다층 스택이 비선택적으로 에칭될 수 있다.

나노구조의 릴리즈에 있어서, 희생층은 에칭에 의해 제거될 수 있다.

희생층은 습식 에칭에 의해 에칭될 수도 있다.

다층 스택은 복수의 쌍의 구조층과 희생층을 가질 수 있다.

다층 스택의 형성에 있어서, 구조층과 희생층이 번갈아 증착되고, 구조층들은 서로 상이한 조성을 가질 수 있다.

구조층은 실리콘(Si)을 포함할 수 있다.

희생층은 이산화실리콘(SiO₂)을 포함할 수 있다.

본 개시의 다른 실시예에 따른 나노구조 제조 방법이 제공된다. 이 방법에 의하면, 구조층과 희생층으로 이루어진 쌍이 복수개 형성되고, 구조층과 희생층이 번갈아 위치되도록 상기 구조층과 희생층의 복수의 쌍이 페이스트(paste)되고, 페이스트된 복수의 쌍의 구조층과 희생층이 기판 상에 적층되고, 복수의 나노구조를 형성하기 위해 적층된 쌍들이 패터닝되며, 패터닝된 적층 쌍들로부터 복수의 나노구조가 릴리즈(release)될 수 있다.

복수의 쌍의 구조층과 희생층을 형성하는 단계는 열산화법, 에피택셜 성장법, 화학 기상 증착법, 또는 스퍼터링법으로 이루어진 그룹으로부터 선택된 하나에 의해 복수의 쌍의 구조층과 희생층을 형성하는 단계를 포함할 수 있다.

적층된 쌍들의 패터닝에 있어서, 광리소그래피, 나노임프린트, 또는 전자빔 리소그래피로 이루어진 그룹으로부터 선택된 하나에 의해 적층된 쌍들에 패턴이 전사되고; 전사된 패턴에 따라 적층된 쌍들이 비선택적으로 에칭될 수 있다.

나노구조의 릴리즈에 있어서, 에칭에 의하여 각각의 패터닝된 적층 쌍들로부 터 희생층이 제거될 수 있다.

희생층의 제거에 있어서, 희생층은 습식 에칭에 의해 에칭될 수도 있다.

구조층들은 서로 상이한 조성을 가질 수 있다.

구조층들은 실리콘(Si)을 포함하고, 희생층들은 이산화실리콘(SiO₂)을 포함할 수 있다.

본 개시의 나노구조 제조 방법에 의하면, 원하는 모양과 크기를 지니는 나노구조를 여러 개의 표면상에서 한 번의 패터닝으로 형성할 수 있다.

이하에서는, 본 개시의 일 실시예에 따른 나노구조(nanostructure)의 제조방법을 도 1 내지 도 5를 참조하여 설명한다. 도 1은 본 개시의 일 실시예에 따라 나노구조가 제조될 기판의 측단면도이고, 도 2a 및 2b는 본 개시의 일 실시예에 따라 그 상부에 희생층과 구조층이 형성된 기판의 측단면도이고, 도 3a 내지 도 3c는 본 개시의 일 실시예에 따라 다층 스택을 패터닝하는 과정을 도시하는 개략도이고, 도 4는 본 개시의 일 실시예에 따라 그 상부에 위치한 다층 스택이 패터닝된 기판의 측단면도이며, 도 5는 본 개시의 일 실시예에 따라 패터닝된 다층 스택 중에서 희생층을 제거하여 나노구조가 릴리즈된 상태를 나타낸 도면이다.

먼저, 도 1에 도시된 바와 같이, 그 상부에서 나노구조가 제조될 기판을 마련한다. 도 1에 도시된 기판(100)은 반도체 웨이퍼일 수 있으며, 예를 들어 실리콘(Si) 웨이퍼일 수 있다. 이 기판(100)은 납작하고 평평한 형태의 웨이퍼를 제조할 수 있는 것이라면 어떠한 방법에 의해서도 제조될 수 있다. 예를 들어, 초고순 도의 다결정 실리콘을 잘게 부수어 이를 가열로에서 융해시키고, 융해된 실리콘을 결정인상법(crystal pulling method)에 의해 단결정으로 성장시킨 후, 이 성장된 원통형 실리콘을 얇게 절단함으로써, 단결정 실리콘으로 구성된 기판(100)이 제조될 수 있다.

다음으로, 도 2a 및 도 2b에 도시한 바와 같이, 기판(100)의 상부에 희생층(120)과 구조층(130)을 차례로 형성한다. 도 2a에서는 기판(100) 상에는 하나의 희생층(120)과 하나의 구조층(130)으로 이루어진 쌍(pair)이 형성되어 다층 스택(multilayer stack; 140)을 이루고 있다. 희생층(120)은 이후의 공정에서 구조층(130)을 릴리즈하기 위하여 선택적으로 에칭되는 층이고, 구조층(130)은 이후의 공정에서 나노구조로서 형성될 층이다.

도 2b는 다층 스택 구성의 다른 예를 도시한 것으로서, 기판(100) 상에 하나의 희생층(120)과 하나의 구조층(130)으로 이루어진 쌍이 2개 이상 형성되어 다층 스택(140)이 이루어지는 것을 나타낸 것이다. 이러한 다층 스택(140) 내에서, 희생층(120)과 구조층(130)은 번갈아(alternatively) 형성될 수 있으며, 이후의 공정에서 희생층(120)이 선택적으로 에칭됨으로써 구조층(130)으로부터 형성된 나노구조가 릴리즈될 수 있다.

희생층(120) 및 구조층(130)은 각각 이산화 실리콘(SiO₂) 및 실리콘(Si)으로 구성될 수 있다. 또 다른 예로서, 구조층(130)은 다른 반도체 물질인 게르마늄(Ge)으로 구성될 수도 있고, 이 경우 희생층(120)은 게르마늄 산화물로 구 성될 수 있으나, 구조층과 희생층이 각각 반도체 물질과 그 산화물로 한정되는 것은 아니며, 후속하는 공정에 의해 나노구조를 형성할 수 있는 어떤 물질로도 구성될 수 있다. 희생층(120)은 구조층(130)을 남기면서 선택적으로 에칭될 수 있는 것이라면 어떠한 재료도 포함할 수 있고, 구조층(130)은 나노구조로서 형성될 수 있는 것이라면 어떠한 재료도 포함할 수 있다. 도 2b에 도시된 바와 같이, 다층 스택(140)이 희생층(120) 및 구조층(130)으로 이루어진 쌍을 복수개 포함하는 경우, 복수의 구조층(130)들은 서로 상이한 조성을 가질 수 있으며, 구조층(130)들 중 일부가 동일한 조성을 가질 수도 있다.

희생층(120) 및 구조층(130)은 박막을 형성하기 위한 어떠한 방법으로도 형성될 수 있으며, 열산화법(thermal oxidation), 에피택셜 성장법(epitaxial growth), 화학 기상 증착법(chemical vapor deposition), 또는 스퍼터링법(sputtering) 등이 이용될 수 있다. 예를 들어, 희생층(120)이 이산화실리콘(SiO₂)으로 구성되는 경우, 열산화법이나 에피택셜 성장법에 의해 희생층(120)이 형성될 수 있고, 구조층(130)이 실리콘(Si)으로 구성되는 경우, 화학 기상 증착법이나 스퍼터링법에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.

이와 달리 희생층(120)들 및 구조층(130)들을 하나씩 차례대로 증착하는 대신, 하나의 희생층(120)과 하나의 구조층(130)의 쌍을 복수 개 페이스트함으로써, 도 2b에 도시된 바와 같은 복수의 쌍을 가진 다층 스택(140)을 형성할 수도 있다. 예를 들어, 실리콘 웨이퍼의 일면을, 열산화법, 에피택셜 성장법, 화학 기상 증착법, 또는 스퍼터링법에 의해 산화 처리함으로써 일면이 이산화실리콘(희생층)으로 이루어지고, 나머지 한 면이 실리콘(구조층)으로 이루어진 하나의 쌍을 얻을 수 있다. 이러한 쌍을 복수 개 제작한 후, 한 쌍의 실리콘(Si) 면과 다른 쌍의 이산화실리콘(SiO₂) 면이 서로 접하도록 페이스트한 후, 이 페이스트 면을 약 900℃ 이상의 온도에서 열처리한다. 열처리 시간은 이후의 공정들에서 페이스트된 층들이 분리되지 않는 접합 강도를 얻을 수 있는 정도면 충분하다. 이러한 접합 강도를 얻기 위하여, 예를 들어, 900℃ 근방의 온도에서는 수시간, 1200℃ 근방의 온도에서 수 분 내지 수십 분의 열처리가 이루어질 수 있다. 이렇게 페이스트된 복수의 쌍의 희생층(120) 및 구조층(130)은 최종적으로 기판(100) 상에 다시 페이스트될 수 있다.

도 2a 또는 2b에 도시된 바와 같이 다층 스택(140)이 형성된 기판(100)이 준비되면, 다음으로 다층 스택(140)이 패터닝된다. 도 3a 내지 도 3c는 본 개시의 일 실시예에 따라 다층 스택(140)을 패터닝하는 단계들을 도시한다.

여기서, 다층 스택(140)에 대한 패터닝은 리소그래피 또는 나노임프린트에 의한 전사를 포함할 수 있으나, 이에 한정되는 것은 아니다.

먼저, 리소그래피를 이용하는 일 예에 대해서 설명한다. 리소그래피로는 광리소그래피와 전자빔 리소그래피가 이용될 수 있으나, 본 개시는 이에 한정되지는 않는다. 도 3a 및 도 3b에 도시된 바와 같이, 도포기(coater)를 이용하여 다층 스 택(140) 상에 포토레지스트(141)를 도포한 후, 가시광선, 자외선, X-선(광 리소그래피를 적용하는 경우) 또는 전자 빔(전자빔 리소그래피를 적용하는 경우)(142)을 이용하여 포토레지스트에 패턴을 전사한다. 이러한 패턴의 전사는, 일례로서, 원하는 나노구조의 형상, 크기 등을 얻을 수 있도록 준비된 마스크를 이용하여 포토레지스트를 노광함으로써 수행될 수 있다. 그 후, 기판(100)에 대해 노광후 베이크(PEB; Post Exposure Baking) 공정 및 현상 공정을 수행한다.

그리고, 패터닝을 위하여 나노임프린트를 이용하는 다른 예에서는, 도 3c에 도시된 바와 같이, 다층 스택(140) 상에 포토레지스트(141)를 도포한 후, 나노 크기의 돌기가 형성된 몰드(143)를 이용하여 포토레지스트(141) 상에 패턴을 전사한다. 그 후, PEB 공정 및 현상 공정을 수행한다.

패턴 전사, PEB 공정, 및 현상 공정을 거친 뒤, 포토레지스트 상에 형성된 전사 패턴에 따라 다층 스택(140)에 대해 에칭을 수행하여 도 4에 도시된 바와 같은 구조를 얻는다. 패터닝 과정에서 사용되는 에칭은 희생층(120)과 구조층(130) 모두를 전사 패턴에 따라 에칭하는 비선택적(non-selective) 에칭으로서, 다층 스택(140)의 최상부로부터 기판(100)의 상부 표면까지 에칭이 수행된다. 다층 스택(140)에 대한 비선택적 에칭의 결과, 도 4에 도시된 바와 같이 원하는 모양을 갖는 나노 구조가 포함된 다층 스택이 기판(100) 상에 남는다.

이러한 에칭의 예로서는 건식 에칭법(dry etching) 또는 습식 에칭법(wet etching)이 있으며, 다층 스택(140) 내의 희생층(120)과 구조층(130)을 모두 에칭할 수 있는 비선택적 에칭 방법이라면 어느 것이나 이용 가능하다. 예를 들어, 이 산화 실리콘의 에칭에 쓰이는 불산(HF)과, 실리콘의 에칭에 쓰이는 불산(HF), 질산(HNO₃), 요드를 포함한 빙초산(CH₃COOH+I₂) 혼합액을 함께 사용하여 습식 에칭을 수행함으로써, 상술한 비선택적 에칭이 수행될 수 있다.

구조층(130) 중 상술한 비선택적 에칭에 의해 에칭되지 않고 남은 부분이 나노구조(200)가 된다. 희생층(120) 중 비선택적 에칭에 의해 에칭되지 않고 남은 부분(210)은 후술하는 선택적 에칭에 의해 제거될 것이다. 나노구조(200)의 탑뷰(top view)는 상술한 전사 패턴에 의해 결정되며, 나노구조(200)의 폭은 전사 패턴의 해상도(resolution)에 의해 결정되며, 나노구조(200)의 높이는 구조층(130)의 높이에 의해 결정된다. 따라서, 전사 패턴의 모양, 전사 패턴의 해상도, 그리고 구조층(130)의 높이를 조절함으로써 나노구조의 모양, 폭, 높이를 조절할 수 있다.

선택적으로, 비선택적 에칭 후에 포토레지스트로부터의 잔류 폴리머를 제거하는 공정이 추가될 수도 있다. 그러나, 이러한 잔류 폴리머의 제거는 후술되는 선택적 에칭 시에 함께 수행될 수도 있다.

마지막으로, 도 5에 도시된 바와 같이, 다층 스택(140)에 포함된 희생층(120)을 제거하여 기판(100)으로부터 나노구조(200)를 릴리즈(release)한다. 즉, 패터닝된 다층 스택(140) 중에서 희생층(120)을 선택적으로 에칭하여, 완성된 나노구조(200)가 릴리즈(release)된다. 에칭은 예를 들어 습식 에칭일 수 있으며, 이 경우 릴리즈된 나노구조(200)는 에칭 용액 속에서 부유하게 된다. 희생층(120) 이 이산화규소(SiO₂)인 경우 에칭 용액은 불산(HF)으로 이루어지거나, 불산 및 불화암모늄(NH₄F)으로 이루어질 수 있으나, 에칭 용액의 조성은 이에 한정되는 것은 아니다.

이상에서 설명된 나노구조 제조 방법들에 의해 제조된 나노구조는 태양광 전지(solar cell), 직물(textile), 바이오 센서(bio sensor)와 같은 작은 크기의 구조를 갖는 응용들에 이용될 수 있다. 태양광 전지는 나노구조를 이용하여 플라스틱 덮개의 형태나 페인트의 형태로 제작될 수 있다. 이러한 태양광 전지는 코팅제의 형태로 제작되어, 태양광이 있는 곳이면 어디든 코팅될 수도 있다. 또한, 나노구조는 직물(textile)을 제작하는데 사용될 수 있다. 예를 들어, 나노구조를 거미줄과 같은 형태로 제작함으로써, 얇으면서도 강도 높은 직물이 제작될 수 있다. 아울러, 센싱 대상 내에 직접 삽입되어 센싱을 수행하는 나노 바이오 센서에도 나노구조가 사용될 수 있다. 이상에서는 이와 같은 응용들만이 소개되었으나, 본 개시의 기술적 사상은 이에 한정되지 않는다.

상기 사항들로부터, 본 개시사항의 특정 실시예들이 여기에서 예시의 목적으로 설명되었고, 본 개시사항의 사상 및 범위로부터 벗어남 없이 다양한 변경들이 행해질 수 있음이 이해될 것이다. 따라서, 설명된 실시예들은 모든 점에서 예시적인 것으로서, 그리고 제한적이지 않은 것으로서 고려된다. 그러므로, 본 개시사항의 범위는, 상기 설명에 의해서가 아니라, 첨부된 청구항들에 의해서만 지정된다. 첨부된 청구항들의 균등의 의미와 범위 내의 모든 변형들이 첨부된 청구항들의 범 위 내에 포함될 수 있다.

도 1은 본 개시의 일 실시예에 따라 나노구조가 제조될 기판의 측단면도이다.

도 2a 및 2b는 본 개시의 일 실시예에 따라 그 상부에 희생층과 구조층이 형성된 기판의 측단면도이다.

도 3a 내지 도 3c는 본 개시의 일 실시예에 따라 다층 스택(140)을 패터닝하는 과정을 도시하는 개략도이다.

도 4는 본 개시의 일 실시예에 따라 그 상부에 위치한 다층 스택(140)이 패터닝된 기판(100)의 측단면도이다.

도 5는 본 개시의 일 실시예에 따라 패터닝된 다층 스택으로부터 희생층(120)을 제거하여 나노구조가 릴리즈된 상태를 나타낸 도면이다.

Claims

나노구조(nanostructure)를 제조하는 방법으로서,

적어도 한 쌍의 구조층과 희생층을 갖는 다층 스택(multilayer stack)을 기판 상에 형성하는 단계;

나노구조를 형성하기 위하여 상기 다층 스택을 패터닝하는 단계; 및

상기 패터닝된 다층 스택으로부터 상기 나노구조를 릴리즈(release)하는 단계

를 포함하는, 나노구조 제조 방법.
제1항에 있어서,

상기 다층 스택을 기판 상에 형성하는 단계는, 상기 구조층과 상기 희생층을 상기 기판 상에 번갈아 증착(deposit)하는 단계를 포함하는 나노구조 제조 방법.
제1항에 있어서,

상기 다층 스택을 기판 상에 형성하는 단계는, 열산화법, 에피택셜 성장법, 화학 기상 증착법, 및 스퍼터링법으로 이루어진 그룹으로부터 선택된 하나에 의해 수행되는 나노구조 제조 방법.
제1항에 있어서,

상기 다층 스택을 패터닝하는 단계는,

광리소그래피, 나노임프린트, 및 전자빔 리소그래피 중에서 선택된 하나에 의해 상기 다층 스택에 패턴을 전사하는 단계; 및

상기 전사된 패턴에 따라 상기 다층 스택의 구조층과 희생층 모두를 에칭하는 단계

를 포함하는 나노구조 제조 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 나노 구조를 릴리즈하는 단계는, 에칭에 의하여 상기 희생층을 제거하는 단계를 포함하는 나노구조 제조 방법.
제5항에 있어서,

상기 희생층을 제거하는 단계는, 습식 에칭에 의해 상기 희생층을 에칭하는 단계를 포함하는 나노구조 제조 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 다층 스택은 복수의 쌍의 상기 구조층과 상기 희생층을 갖는 나노구조 제조 방법.
제7항에 있어서,

상기 다층 스택을 형성하는 단계는 상기 구조층과 상기 희생층을 번갈아 증착하는 단계를 포함하고,

복수의 상기 구조층들은 서로 상이한 조성을 갖는 나노구조 제조 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 구조층은 실리콘(Si)을 포함하는 나노구조 제조 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 희생층은 이산화실리콘(SiO₂)을 포함하는 나노구조 제조 방법.
나노구조(nanostructure)를 제조하는 방법으로서,

구조층과 희생층으로 이루어진 쌍을 복수개 형성하는 단계;

상기 구조층과 상기 희생층이 번갈아 위치되도록, 상기 구조층과 희생층의 복수의 쌍을 페이스트(paste)하는 단계;

상기 페이스트된 복수의 쌍의 구조층과 희생층을 기판 상에 적층하는 단계;

복수의 나노구조를 형성하기 위해 상기 적층된 복수의 쌍들을 패터닝하는 단계; 및

상기 패터닝된 복수의 쌍들로부터 상기 복수의 나노구조를 릴리즈(release)하는 단계

를 포함하는, 나노구조 제조 방법.
제11항에 있어서,

상기 구조층과 희생층으로 이루어진 쌍을 복수개 형성하는 단계는 열산화법, 에피택셜 성장법, 화학 기상 증착법, 또는 스퍼터링법으로 이루어진 그룹으로부터 선택된 하나에 의해 수행되는 나노구조 제조 방법.
제11항에 있어서,

상기 적층된 쌍들을 패터닝하는 단계는

광리소그래피, 나노임프린트, 및 전자빔 리소그래피 중에서 선택된 하나에 의해 상기 적층된 쌍들에 패턴을 전사하는 단계; 및

상기 전사된 패턴에 따라 상기 적층된 쌍들을 에칭하는 단계

를 포함하는 나노구조 제조 방법.
제11항에 있어서,

상기 복수의 나노구조를 릴리즈하는 단계는 에칭에 의하여 각각의 패터닝된 쌍들로부터 상기 희생층을 제거하는 단계를 포함하는, 나노구조 제조 방법.
제14항에 있어서,

상기 희생층을 제거하는 단계는, 습식 에칭에 의해 상기 희생층을 에칭하는 단계를 포함하는 나노구조 제조 방법.
제11 내지 제15항 중 어느 한 항에 있어서,

상기 복수의 쌍에 포함된 상기 구조층들은 서로 상이한 조성을 갖는 나노구조 제조 방법.
제11 내지 제15항 중 어느 한 항에 있어서,

상기 구조층들은 실리콘(Si)을 포함하고, 상기 희생층들은 이산화실리콘(SiO₂)을 포함하는 나노구조 제조 방법.