KR20100023504A - 발광 표시 패널 및 그의 제조 방법 - Google Patents

발광 표시 패널 및 그의 제조 방법 Download PDF

Info

Publication number
KR20100023504A
KR20100023504A KR1020080082311A KR20080082311A KR20100023504A KR 20100023504 A KR20100023504 A KR 20100023504A KR 1020080082311 A KR1020080082311 A KR 1020080082311A KR 20080082311 A KR20080082311 A KR 20080082311A KR 20100023504 A KR20100023504 A KR 20100023504A
Authority
KR
South Korea
Prior art keywords
electrode
organic layer
separator
barrier rib
upper substrate
Prior art date
Application number
KR1020080082311A
Other languages
English (en)
Inventor
양미연
김관수
최혜영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080082311A priority Critical patent/KR20100023504A/ko
Publication of KR20100023504A publication Critical patent/KR20100023504A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기층에 수분 침투를 방지하여 소자의 수명 향상 및 신뢰성을 향상시킬 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것이다.
본 발명에 따른 발광 표시 패널은 상부 기판 상에 형성된 제1 전극과, 상기 제1 전극과 유기층을 사이에 두고 형성된 제2 전극과, 상기 유기층 및 제2 전극을 각 화소 영역별로 구분하며, 제1 및 제2 격벽으로 적층된 이단 격벽 형태로 형성된 세퍼레이터와, 상기 제2 전극이 하부 기판 상에 형성된 구동 박막 트랜지스터와 접속되도록 기둥 형태로 형성된 컨택 스페이서를 포함하는 것을 특징으로 한다.
세퍼레이터, 역테이터, 정상테이퍼

Description

발광 표시 패널 및 그의 제조 방법{LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD OF THE SAME}
본 발명은 유기층에 수분 침투를 방지하여 소자의 수명 향상 및 신뢰성을 향상시킬 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.
액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. OEL 셀은 셀 구동부와 접속된 화소 전극 및 그라운드와 접속된 공통 음극과, 화소 전극과 공통 음극 사이에 형성된 발광층으로 구성된다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀의 화소 전극을 구동한다.
이와 같이 이전의 유기 발광 표시 패널은 하나의 기판 상에 셀 구동부와 이와 접속된 유기 전계 발광 셀을 형성하였지만, 셀 구동부와 유기 전계 발광 셀을 서로 다른 기판에 형성되어 합착된 듀얼 플레이트 타입(Dual Plate Type)의 발광 표시 패널이 제안되고 있다. 듀얼 플레이트 타입의 발광 표시 패널은 하부 기판에 형성된 구동 박막 트랜지스터와 도 1 에 도시된 바와 같이 상부 기판(131)의 컨택 스페이서(140)를 통해 유기 전계 발광 셀과 접속된다.
이때, 상부 기판(131) 상에는 유기층(142) 및 양극(144)을 각 서브 화소 영역별로 분리하기 위해 역테이퍼 형태의 세퍼레이터(138)를 형성한다. 하지만, 세퍼레이터(138)를 역테이퍼 형태로 형성할 경우에 도 1에 도시된 바와 같이 노출 영역이 많게 됨으로써 양극(144)이 유기층(122)을 완전히 덮지 못하여 수분(H2O)이 유기층(142)으로 침투된다. 이에 따라, 유기층(142)은 수분(H2O) 침투가 쉽게 되어 쉬링키즈(Shrinkage) 등의 불량이 발생되며, 소자의 수명이 줄어들게 된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 유기층에 수분 침투를 방지하여 소자의 수명 향상 및 신뢰성을 향상시킬 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널은 상부 기판 상에 형성된 제1 전극과, 상기 제1 전극과 유기층을 사이에 두고 형성된 제2 전극과, 상기 유기층 및 제2 전극을 각 화소 영역별로 구분하며, 제1 및 제2 격벽으로 적층된 이단 격벽 형태로 형성된 세퍼레이터와, 상기 제2 전극이 하부 기판 상에 형성된 구동 박막 트랜지스터와 접속되도록 기둥 형태로 형성된 컨택 스페이서를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널의 제조 방법은 상부 기판 상에 제1 전극을 형성하는 단계와, 상기 제1 전극 상에 제1 및 제2 격벽을 순차적으로 적층하여 이단 격벽 형태로 세퍼레이터를 형성하는 단계와, 상기 세퍼레이터가 형성된 상기 상부 기판 상에 유기층 및 제2 전극을 순차적으로 적층하는 단계와, 상기 제2 전극과 접속되는 상기 상부 기판과 마주보는 하부 기판 상에 구동 박막 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 발광 표시 패널 및 그의 제조 방법은 정상테이퍼 형태의 제1 격벽과 역 테이퍼 형태의 제2 격벽을 순차적으로 형성된 세퍼레이터를 형성한다. 이와 같이 세퍼레이터는 제1 및 제2 격벽의 이단 격벽 형태로 형성되어 수분 침투 경로가 길게 된다.
또한, 정상테이퍼 형태의 제1 격벽으로 인해 제2 전극이 유기층을 완전히 덮을 수 있게 되어 유기층으로 수분 침투하지 못하여 쉬링키즈를 방지할 수 있어 유기 발광 셀의 수명을 연장 시킬 수 있으며, 신뢰성 향상에 기여할 수 있다.
이하, 본 발명의 바람직한 실시 예를 도 2 내지 도 5g를 참조하여 상세하게 설명하기로 한다.
도 2은 본 발명에 따른 발광 표시 패널의 한 화소에 대한 등가 회로도이고, 도 3는 도 2에 도시된 발광 표시 패널의 한 화소에 대한 수직 단면도이다.
발광 표시 패널의 한 화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀과 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)와, 구동 박막 트랜지스터(T2)와 접속된 OEL 셀을 포함한다.
스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 제2 전극과 접 속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.
스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.
구동 박막 트랜지스터(T2)는 도 3에 도시된 바와 같이 하부 기판(101) 위에 형성된 게이트 전극(102)과, 게이트 전극(102)을 덮는 게이트 절연막(106), 게이트 절연막(106)을 사이에 두고 게이트 전극(102)과 중첩되어 소스 전극(108) 및 드레인 전극(110) 사이에 채널을 형성하는 활성층(116)과, 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)으로 구성된다.
OEL 셀은 상부 기판(201) 상에 형성되며, 하부 기판(101)에 형성된 구동 박막 트랜지스터(T2)의 드레인 전극(110)과 접속된 제2 전극(214)과, 제2 전극(214)과 유기층(212)을 사이에 두고 형성된 제1 전극(202)으로 구성된다. 또한, 상부 기판(201)에는 도 2에 도시된 바와 같이 유기층(212)과 제2 전극(214)을 서브 화소 단위로 분리시키는 세퍼레이터(208)와, 제2 전극(214)과 구동 박막 트랜지스터(T2)의 드레인 전극(110)과 접속시키기 위한 적어도 하나의 컨택 스페이서(210)가 형성된다.
제1 전극(202)은 상부 기판(201) 상에 형성되며, 유기층(212)으로부터의 빛을 투과시키기 위하여 투명 도전층으로 형성된다. 제2 전극(214)은 컨택 스페이서(210)에 의해 상/하부 기판(101,201) 합착시 하부 기판(101)의 드레인 전극(110)과 접촉된다. 제1 전극(202)이 형성된 상부 기판(201) 상에는 투명 도전층의 저항 성분을 보상하기 위해 보조 전극(204)이 금속층으로 형성된다. 보조 전극(204)은 발광층의 비발광 영역에 형성된다.
유기층(212)은 전자 주입층, 전자 수송층, 발광층, 정공 주입층, 정공 주입층을 포함한다. 이러한, 유기층(212)에 포함된 발광층은 제1 전극(202) 및 제2 전극(214)을 통해 정공 및 전자가 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 상부 기판(201) 방향으로 전면 발광하게 된다. 또한, 유기층(212)은 서브 화소 단위로 적색(R), 녹색(G), 청색(B) 광을 방출한다.
세퍼레이터(208)는 각 서브 화소를 감싸는 이단 격벽 형태로 형성된다. 이러한, 세퍼레이터(208)는 그 위에 적층되는 유기층(212)과 제2 전극(214)을 각 서브 화소 영역별로 분리하며, 제2 전극(214)이 유기층(214)을 완전히 덮을 수 있도록 제1 및 제2 격벽(216,218)으로 형성된다. 다시 말하여, 제1 격벽(216)은 제2 전극(214)이 유기층(212)을 완전히 덮을 수 있도록 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 가지는 정상테이퍼로 형성되며, 제2 격 벽(218)은 유기층(212)과 제2 전극(214)을 각 서브 화소 영역별로 분리할 수 있도록 밑면으로부터 위로 갈수록 폭이 점진적으로 증가하여 역방향의 경사면을 가지는 역테이퍼로 형성된다. 이때, 제2 격벽(218)은 제1 격벽(216) 위에 형성된다. 또한, 세퍼레이터(208)는 이단 격벽 형태로 형성하여 수분 침투 경로를 길게 할 수 있다.
역테이퍼 형태의 세퍼레이터(209)는 도 4a 및 도 4b에 도시된 바와 같이 높이(H)가 높을수록 측면 경사도가 높아지며, 높이(H)가 낮을수록 측면 경사도가 낮아진다. 다시 말하여, 도 4b에 도시된 바와 같이 역테이퍼 형태의 세퍼레이터(209)는 경사도가 높게 되면 유기층(212)의 노출 영역(B)이 많아지며, 도 4a에 도시된 바와 같이 경사도가 낮게 되면 유기층(212)의 노출 영역(A)이 작게 된다. 이에 따라, 세퍼레이터(209)를 전체적으로 역테이퍼 형태로 높게 형성하는 것보다 제2 격벽(218)과 같이 높이(H')를 낮게 형성하여 노출 영역(A)을 적게 함으로써 유기층(212)의 수분 침투 방지할 수 있다.
이와 같이, 정상테이퍼 형태의 제1 격벽(216)으로 인해 제2 전극(214)이 유기층(212)을 완전히 덮을 수 있으며, 높이(H')가 낮은 역테이퍼 형태의 제2 격벽(218)으로 인해 유기층(212)의 노출 영역(A)이 작게 되어 유기층으로 수분(H2O)이 침투하지 못하여 쉬링키즈(Shrinkage)를 방지할 수 있어 소자의 수명 향상 및 이에 따른 신뢰성을 향상시킬 수 있다.
컨택 스페이서(210)는 상/하부 기판(101,201)에서 전기적인 접속이 필요한 부분에 정렬되어 기둥 형태로 형성된다.
도 5a 내지 도 5g는 본 발명에 따른 발광 표시 패널의 상부 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 상부 기판(201) 상에 제1 전극(202) 및 보조 전극(204)을 형성된다.
구체적으로, 상부 기판(201) 상에 스퍼터링 등의 증착 방법을 통해 제1 전극(202), 보조 전극층이 증착된다. 제1 전극(202)은 ITO, IZO 등의 투명 도전 물질로 형성되며, 보조 전극층으로는 알루미늄(Al), 알루미늄 합금, 알루미늄-네오디뮴(AlAd), 구리(Cu), 티탄(Ti), 크롬(Cr) 등으로 이용된다. 보조 전극층은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 보조 전극(204)이 형성된다.
도 5b를 참조하면, 제1 전극(202) 및 보조 전극(204)이 형성된 상부 기판(201) 상에 보조 전극(204)을 덮도록 뱅크 절연막(206)이 형성된다.
구체적으로, 제1 전극(202) 및 보조 전극(204)이 형성된 상부 기판(201) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법 통해 무기 절연 물질이 전면 증착된다. 무기 절연 물질은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 뱅크 절연막(206)이 형성된다.
도 5c를 참조하면, 뱅크 절연막(206)이 형성된 상부 기판(201) 상에 컨택 스페이서(210)가 형성된다.
구체적으로, 뱅크 절연막(206)이 형성된 상부 기판(201) 상에 스핀 코팅(Spin Coating) 또는 스핀리스 코팅(Spinless Coating) 등의 코팅 방법으로 유기 절연 물질이 증착된다. 유기 절연 물질은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 기둥 형태의 컨택 스페이서(210)가 형성된다.
도 5d를 참조하면, 뱅크 절연막(206)이 형성된 상부 기판(201) 상에 정상 테이퍼 형태의 제1 격벽(216)이 형성된다.
구체적으로, 뱅크 절연막(206)이 형성된 상부 기판(201) 상에 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 유기 절연 물질이 증착된다. 유기 절연 물질은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 가지는 정상테이퍼의 제1 격벽(216)이 형성된다.
도 5e를 참조하면, 상부 기판(201) 상에 형성된 제1 격벽(216) 위에 역테이퍼 형태의 제2 격벽(218)이 형성되어 제1 및 제2 격벽(216,218)으로 이루어진 세퍼레이터(208)가 형성된다.
구체적으로, 상부 기판(201)에 형성된 제1 격벽(216) 위에 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 유기 절연 물질이 증착된다. 유기 절연 물질은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 밑면으로 갈수록 폭이 좁아지는 역테이퍼 형태의 제2 격벽(218)이 형성된다. 이때, 제2 격벽(218)의 높이(H')는 제1 격벽(216)의 높이(H")보다 낮게 형성된다. 이와 같이, 상부 기판(201) 상에 제1 및 제2 격벽(216,218)으로 이루어진 이단 격벽 형태의 세퍼레이터(208)가 형성된다.
도 5f를 참조하면, 세퍼레이터(208) 및 컨택 스페이서(210)가 형성된 상부 기판(201) 상에 발광층을 포함하는 유기층(212) 및 제2 전극(214)이 형성된다.
구체적으로, 세퍼레이터(208) 및 컨택 스페이서(210)가 형성된 상부 기판(201) 상에 열증착 방법으로 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층 등이 포함된 유기층(212)이 형성된다.
이후, 유기층(212)이 형성된 상부 기판(201) 상에 알루미늄(Al), 몰리브덴(Mo) 등과 같은 반사율이 높은 금속층으로 제2 전극(214)이 형성된다. 제2 전극(214)은 제1 격벽(216)에 의해 유기층(212)을 완전히 덮도록 형성되며, 유기층(212) 및 제2 전극(214)은 제2 격벽(218)에 의해 각 서브 화소 영역 단위로 구분할 수 있도록 형성된다.
도 5g를 참조하면, 박막 트랜지스터가 형성된 하부 기판(101)에 실 패턴을 형성한 다음 상부 기판(201)을 하부 기판(101)과 마주하게 정렬한 다음 상/하부 기판(101,201)을 진공 합착하여 발광 표시 패널이 형성된다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면 후술 될 특허 청구 범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음이 자명하다.
도 1은 종래 듀얼 플레이트 패널의 상부 기판을 나타내고 있는 단면도이다.
도 2은 본 발명에 따른 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 3는 도 2에 도시된 발광 표시 패널의 한 화소에 대한 수직 단면도이다.
도 4a 및 도 4b는 경사도 및 높이에 따른 세퍼레이터를 설명하기 위한 단면도이다.
도 5a 내지 도 5g는 본 발명에 따른 발광 표시 패널의 상부 기판의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 하부 기판 102 : 게이트 전극
106 : 게이트 절연막 112 : 반도체층
108 : 소스 전극 110 : 드레인 전극
201 : 상부 기판 202 : 제1 전극
204 : 보조 전극 206 : 뱅크 절연막
208 : 세퍼레이터 210 : 컨택 스페이서
212 : 유기층 216,218 : 제1 격벽, 제2 격벽

Claims (8)

  1. 상부 기판 상에 형성된 제1 전극과;
    상기 제1 전극과 유기층을 사이에 두고 형성된 제2 전극과;
    상기 유기층 및 제2 전극을 각 화소 영역별로 구분하며, 제1 및 제2 격벽으로 적층되어 이단 격벽 형태로 형성된 세퍼레이터와;
    상기 제2 전극이 하부 기판 상에 형성된 구동 박막 트랜지스터와 접속되도록 기둥 형태로 형성된 컨택 스페이서를 포함하는 것을 특징으로 하는 발광 표시 패널.
  2. 제1항에 있어서,
    상기 제1 격벽은 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 가지는 정상테이퍼로 형성되는 것을 특징으로 하는 발광 표시 패널.
  3. 제1항에 있어서,
    상기 제2 격벽은 밑면으로부터 위로 갈수록 폭이 점진적으로 증가하여 역방향의 경사면을 가지는 역테이퍼로 형성되는 것을 특징으로 하는 발광 표시 패널.
  4. 제1항에 있어서,
    상기 제2 격벽은 상기 제1 격벽 상에 형성되며, 상기 제2 격벽은 상기 제1 격벽보다 높이를 낮게 형성하는 것을 특징으로 발광 표시 패널.
  5. 상부 기판 상에 제1 전극을 형성하는 단계와;
    상기 제1 전극 상에 제1 및 제2 격벽을 순차적으로 적층하여 이단 격벽 형태로 세퍼레이터를 형성하는 단계와;
    상기 세퍼레이터가 형성된 상기 상부 기판 상에 유기층 및 제2 전극을 순차적으로 적층하는 단계와;
    상기 상부 기판과 마주보며 상기 제2 전극과 접속되는 박막 트랜지스터가 형성된 하부 기판과 합착하는 단계를 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 격벽은 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 가지는 정상테이퍼로 형성되는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  7. 제5항에 있어서,
    상기 제2 격벽은 밑면으로부터 위로 갈수록 폭이 점진적으로 증가하여 역방향의 경사면을 가지는 역테이퍼로 형성되는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  8. 제5항에 있어서,
    상기 제2 격벽은 상기 제1 격벽 상에 형성되며, 상기 제2 격벽은 상기 제1 격벽보다 높이를 낮게 형성하는 것을 특징으로 발광 표시 패널의 제조 방법.
KR1020080082311A 2008-08-22 2008-08-22 발광 표시 패널 및 그의 제조 방법 KR20100023504A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080082311A KR20100023504A (ko) 2008-08-22 2008-08-22 발광 표시 패널 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080082311A KR20100023504A (ko) 2008-08-22 2008-08-22 발광 표시 패널 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100023504A true KR20100023504A (ko) 2010-03-04

Family

ID=42175739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080082311A KR20100023504A (ko) 2008-08-22 2008-08-22 발광 표시 패널 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100023504A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387430B2 (en) 2018-11-02 2022-07-12 Samsung Display Co., Ltd. Organic light emitting display device including wall structure surrounding opening region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387430B2 (en) 2018-11-02 2022-07-12 Samsung Display Co., Ltd. Organic light emitting display device including wall structure surrounding opening region

Similar Documents

Publication Publication Date Title
US9871085B2 (en) Organic light-emitting diode display panel
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
KR100652352B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101649225B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR101699911B1 (ko) 유기 발광 표시 장치
US20120112172A1 (en) Display device, method of manufacturing display device, and electronic apparatus
KR20090108931A (ko) 유기 발광 표시 장치 및 그 제조 방법
US11653522B2 (en) Electroluminescent device with improved resolution and reliability
KR100929167B1 (ko) 유기전계발광 표시소자 및 그 제조방법
KR100623844B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
CN109860416B (zh) 像素结构及具有该像素结构的oled显示面板
KR101352121B1 (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
KR20200029885A (ko) 유기발광표시장치와 그의 제조방법
KR100705819B1 (ko) 전계발광소자의 제조방법 및 전계발광소자
KR102420487B1 (ko) 발광 표시 패널
KR20100025806A (ko) 발광 표시 패널 및 그의 제조 방법
KR20100000207A (ko) 유기발광 표시장치
KR101441388B1 (ko) 유기 발광 표시 소자
KR20100023504A (ko) 발광 표시 패널 및 그의 제조 방법
KR20100024033A (ko) 유기발광 표시장치 및 그 제조방법
KR101578703B1 (ko) 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법
KR101696460B1 (ko) 유기전계발광표시장치
KR20100067218A (ko) 유기전계발광 표시장치와 그 제조방법
KR101096719B1 (ko) 유기 전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid