KR102420487B1 - 발광 표시 패널 - Google Patents

Abstract

본 발명은 유기층의 박리를 방지함과 아울러 제조 공정 중 유기층 손상없이 제조할 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것으로서, 본 발명에 의한 유기 발광 표시 패널은, 수직으로 자른 단면이 상부에 홈 또는 돌출부를 포함하는 역 사다리꼴 형태인 역 스페이서를 각 뱅크 절연막의 상부에 구비하고, 역 스페이서를 통해 유기층의 박리를 억제함과 아울러 유기층 형성시 역 스페이서와 FMM(Fine Metal Mask)와의 접촉을 최소화한다.

Description

발광 표시 패널{LUMINESCENCE DISPALY PANEL}

본 발명은 발광 표시 패널에 관한 것으로, 특히 역 스페이서를 구비하여 유기층 박리를 방지함과 동시에 유기층 증착 공정 중 유기층이 손상되지 않도록 제조할 수 있는 발광 표시 패널에 관한 것이다.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.

액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다.

OEL 셀은 셀 구동부와 접속된 제 1 전극과, 제 1 전극을 노출시키는 유기홀이 형성된 뱅크 절연막과, 제 1 전극의 상부에 위치하는 발광층을 포함하는 유기층과, 유기층 위에 형성된 제 2 전극으로 구성된다. 이 때 뱅크 절연막의 상부에는 스페이서가 구비된다.

셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀을 구동한다.

근래에는 OLED를 이용한 다양한 형태의 폴더블 디스플레이가 제안되고 있다. 그런데, 종래의 OLED의 경우 발광층을 포함하는 유기층의 점착력이 약하여, 폴딩되는 영역 부근에서의 유기층의 박리가 일어나는 문제가 발생하였다.

상기 문제점을 해결하기 위해 출원인은 스페이서의 형태를 역 사다리꼴 형태로 개선한 역 스페이서를 구비한 OLED 장치를 출원한 바 있다.

그러나, 역 스페이서를 구비한 OLED 장치는, 상부 접촉 면적이 증가하여 OLED를 형성할 때 사용하는 FMM(Fine Metal Mask)과 역 스페이서와의 접촉 면적이 넓어지고, FMM과 역 스페이서와의 접촉면에서 발생한 이물로 인해 OLED 장치의 불량을 초래하였다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 역 스페이서의 구조를 변경하여 FMM과 역 스페이서와의 접촉면을 최소화시킴으로써, FMM 과 역 스페이서와의 접촉면에서 발생한 이물을 최소화시킨 OLED 장치를 제공하는 것을 해결하고자 하는 과제로 한다.

상기 과제를 해결하기 위하여 본 발명에 의한 유기 발광 표시 패널은, 수직으로 자른 단면이 상부에 홈 또는 돌출부를 포함하는 역 사다리꼴 형태인 역 스페이서를 뱅크 절연막의 상부에 포함한다.

이 때 역 스페이서에 구비된 돌출부는 적어도 하나 이상일 수 있으며, 역 스페이서에 홈이 형성된 경우 홈을 중심으로 중앙부가 오목한 기둥 형태일 수 있다.

역 스페이서의 상면은 원형 또는 타원형일 수 있으며, 삼각형, 사각형 등 다양한 형태로 형성될 수 있다.

본 발명에 의한 유기 발광 표시 패널은 중앙부에 홈을 구비하거나 적어도 하나의 돌출부를 구비한 역 스페이서를 형성하고, 유기층 형성시 FMM과 역 스페이서와의 접촉 면적을 최소화함으로써, 폴더블 디스플레이에서 발생하는 유기층의 박리 현상을 개선함과 동시에 역 스페이서와 FMM의 접촉에 의해 발생하는 이물을 최소화할 수 있다.

도 1은 본 발명에 따른 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 2는 본 발명에 의한 발광 표시 패널의 구조를 설명하기 위한 단면도이다.
도 3 내지 도 7은 본 발명에 의한 발광 표시 패널에 구비될 수 있는 역 스페이서(126)의 다양한 형태를 설명하기 위한 예시도이다.
도 8a 내지 도 8i는 본 발명에 의한 발광 표시 패널을 형성하는 방법을 설명하기 위한 예시도이다.

이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.

도 1은 본 발명에 따른 발광 표시 패널의 한 화소에 대한 등가 회로도이다.

도 1에 도시된 발광 표시 패널의 한 화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀과 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 커패시터(C)와, 구동 박막 트랜지스터(T2)와 접속된 OEL 셀을 포함한다.

스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 전극 중 어느 하나와 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.

스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.

도 2는 본 발명에 의한 발광 표시 패널의 구조를 설명하기 위한 단면도이다.

구동 박막 트랜지스터(T2)는 도 2에 도시된 바와 같이 기판(100) 및 버퍼층(101)상에 형성되고, 양 측면에 소스 영역(109a) 및 드레인 영역(109b)을 포함하는 반도체층(104)과, 반도체층(104)을 덮는 게이트 절연막(106)과, 반도체층(104)에 대응되는 게이트 절연막(106)의 상부에 위치하는 게이트 전극(102)과, 게이트 전극(102)을 포함하는 기판(100)을 덮으며, 상기 반도체층(104)의 양측면에 위치하는 소스/드레인 영역(109a, 109b)을 노출하는 콘택홀(113)들을 포함하는 제 1 보호층(112)과, 콘택홀(113)을 통해 소스/드레인 영역(109a, 109b)과 접속하는 소스 전극(110) 및 드레인 전극(108)을 포함한다.

OEL 셀은 구동 박막 트랜지스터를 덮는 제 1 보호막(112) 및 제 2 보호막(114) 상에 제 1 전극(116)과, 제 1 전극(116)을 노출시키는 유기홀이 형성된 뱅크 절연막(124)과, 뱅크 절연막(124)상에 위치하는 역스페이서(126)와, 유기홀을 통해 노출된 제 1 전극(116) 위에 형성된 발광층을 포함하는 유기층(118)과, 유기층(118) 위에 형성된 제 2 전극(120)으로 구성된다.

이 때 제 1 보호막(112)은 드레인 전극(108)을 노출하는 콘택홀(122)을 포함하고, 제 1 전극(116)은 콘택홀(122)을 통해 박막 트랜지스터의 드레인 전극(108)과 접속된다.

이 때 기판(100)은 플렉서블한 유리 또는 폴리머 기판으로서, 본 발명에 의한 발광 표시 패널은 플렉서블 디스플레이 또는 폴더블 디스플레이로서 제조될 수 있다.

유기층(118)은 전자 주입층(Electron Injection layer;EIL), 전자 수송층(Electron Transport Layer; ETL), 발광층(206), 정공 수송층(Hole Transport Layer;HTL), 정공 주입층(Hole Injection Layer;HIL)으로 구분된다. 발광층은 음극으로부터의 전자와 양극으로부터의 정공이 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 발광하게 된다.

이 때 제 1 전극(116)이 음극인 경우 제 2 전극(120)은 양극이며, 제 1 전극(116)이 양극인 경우 제 2 전극(120)은 음극이 된다.

역 스페이서(126)를 수직 방향으로 자른 단면은 중앙부에 홈을 가지거나, 상부에 돌출부를 구비하는 역 사다리꼴 형태를 가진다. 또한 역 스페이서(126)의 상부에도 유기층(118) 및 제 2 전극(120)이 위치한다.

제 2 전극(120)상에는 배리어층(130)이 위치한다. 배리어층(130)은 적어도 하나의 무기막(127)과 유기막(129)이 교차되어 적층되는 구조를 가진다.

뱅크 절연막(124)상에 형성된 유기층(118)은, 역 스페이서(126)와 뱅크 절연막(124)이 접하는 지점에는 형성되지 않으며, 역 스페이서(126)의 측면에도 형성되지 않는다. 그에 따라 역 스페이서(126)의 상부에 형성된 유기층(118)과 유기홀 및 뱅크 절연막(124)에 형성된 유기층(118)은 역 스페이서(126)와 뱅크 절연막(124)이 접하는 지점에서 분리되어 있다.

이와 같이 역 스페이서(126)를 뱅크 절연막(124) 상에 형성할 경우, 역 스페이서(126)과 뱅크 절연막(124)이 접하는 지점과 역 스페이서(126)의 측면에는 유기층(118)이 증착이 되지 않으므로, 부분적으로 유기층(118)의 연속성이 끊어진다. 그에 더하여, 유기층(118)의 연속성이 끊어지는 영역에도 배리어층(130)이 형성되며, 배리어층(130)은 역 스페이서(126)와 뱅크 절연막(124)이 접하는 지점과 역 스페이서(126)의 측면에 접착되는 접착력이 우수하여 유기층(118)을 고정시키는 효과를 가진다.

따라서, 본 발명에 의한 발광 표시 패널은 유기층(118)의 접착력이 향상되며, 특히 폴더블 패널을 구현할 때 폴딩 영역에서의 유기층(118)의 박리를 방지할 수 있다.

도 3 내지 7은 본 발명에 의한 발광 표시 패널에 구비될 수 있는 역 스페이서(126)의 다양한 형태를 설명하기 위한 예시도이다.

도 3 내지 도 6 에 도시된 것과 같이, 역 스페이서(126)는 상면이 원형 또는 타원형이고, 적어도 하나의 돌출부(127)를 구비하는 형태로 형성될 수 있다.

도 3은 역 스페이서(126)가 2개의 돌출부(127)를 구비한 경우를 설명하기 위한 예시도이다. 도 3의 (a) 및 도 3의 (b)에 도시된 것과 같이, 두 개의 돌출부(127)는 역 스페이서(126)의 상면 양 측면에 형성될 수 있다. 즉, 두 개의 돌출부는(127) 역 스페이서(126)의 상면 내에서 서로가 가장 원거리인 두 지점 상에 위치한다. 도 3의 (a)에 도시된 바와 같이 상면에서 바라본 역 스페이서(126)는 원형 또는 타원형일 수 있다.

도 4는 역 스페이서(126)가 3개의 돌출부(127)를 구비한 경우를 설명하고 있는 예시도이다. 도 4의 (a)에 도시된 바와 같이 상면에서 바라본 역 스페이서(126)는 원형 또는 타원형이며, 도 4의 (b)에 도시된 바와 같이 3개의 돌출부는 원형의 역 스페이서(127)의 상면의 둘레를 3등분하여 세 측면에 위치할 수 있다.

즉 3 개의 돌출부(127)는 역 스페이서(126)의 상면 내에서 서로가 가장 원거리인 세 지점 상에 위치할 수 있다.

도 5는 역 스페이서(126)가 4개의 돌출부(127)를 구비한 경우를 설명하고 있는 예시도이다. 도 5의 (a)에 도시된 바와 같이 상면에서 바라본 역 스페이서(126)는 원형 또는 타원형이며, 도 5의 (b)에 도시된 바와 같이, 4개의 돌출부(127)는 역 스페이서(127)의 상면의 둘레를 4등분하여 네 측면에 위치할 수 있다. 즉 4개의 돌출부(127)는 역 스페이서(127)의 상면 내에서 서로가 가장 원거리인 네 지점 상에 위치할 수 있다.

도 6은 역 스페이서(126)가 홈(128)을 구비한 경우를 설명하는 예시도이다. 도 6의 (a)에 도시된 바와 같이 상면에서 바라본 역 스페이서(126)는 원형 또는 타원형이며, 도 6의 (b)에 도시된 바와 같이 역 스페이서(126)의 중앙에는 홈(128)이 구비된다.

도 7은 다양한 역 스페이서의 형태를 설명하기 위한 예시도이다.

도 7a 내지 도 7c에 도시된 바와 같이 상면에서 바라본 역 스페이서(126)는 직사각형, 삼각형 또는 마름모 형태일 수 있다. 이 때에도 앞선 도 3 내지 6과 마찬가지로 역 스페이서(126)는 적어도 하나의 돌출부를 구비하거나 중앙에 홈을 구비할 수 있다.

이와 같이 역 스페이서(126)의 형태는 그 설계에 따라 다양한 변형이 가능하다.

이하로는, 본 발명에 의한 발광 표시 패널을 형성하는 방법을 도면을 참조하여 설명한다.

도 8a 내지 도 8i는 본 발명에 의한 발광 표시 패널을 형성하는 방법을 설명하기 위한 예시도이다.

도 8a를 참조하면, 기판(100) 상에 버퍼층(101)이 형성되고, 그 상부에 반도체층(104)이 형성된다. 이 때 버퍼층(101) 및 반도체층(104)은 PECVD(Plasma Vapor Deposition)등의 증착 방법을 이용하여 형성된다. 그리고 반도체층(104)은 포토리소그래피 공정 및 식각 공정을 통해 패터닝된다.

도 8b를 참조하면, 반도체층(104)을 포함하는 기판(100) 상에 무기 절연 물질이 PECVD 등의 증착 방법을 통해 증착됨으로써 게이트 절연막(106)이 형성된다. 그 상부에는 금속층이 스퍼터링(Sputtering) 등의 방법을 통해 증착되고, 포토 리소그래피 및 식각 공정에 의해 패터닝되어 게이트 전극(102)이 형성된다.

상기 게이트 전극(102)을 마스크로 하고, 반도체층(104)의 양 측면에 이온 주입법(Ion Implantation)등을 통해 불순물이 주입됨으로써 소스 드레인 영역(109a, 109b)이 형성된다.

도 8c를 참조하면, 게이트 전극(102) 및 반도체층(104)을 포함하는 기판(100)상에는 PECVD 등의 증착 방법을 통해 제 1 보호막(112)이 형성된다. 제 1 보호막(112)에는 포토 리소그래피 공정 및 식각 공정을 통해 소스/드레인 영역(109a,109b)을 노출하도록 콘택홀(113)이 형성된다.

도 8d를 참조하면, 스퍼터링 등의 방법을 통해 소스 전극(110) 및 드레인 전극(108)을 형성하는 금속층이 증착된다. 소스/드레인 금속층으로는 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 구리(Cu) 등으로 이용된다. 이 소스/드레인 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 소스 전극(110), 드레인 전극(108)을 포함하는 소스/드레인 전극 패턴이 형성된다.

도 8e를 참조하면, 소스 전극(110) 및 드레인 전극(108)을 포함하는 제 1 보호막(112) 상에는 콘택홀(122)을 포함하는 제 2 보호막(114)이 증착된다. 이 때 제 2 보호막(114)은 아크릴 등과 같은 유기 절연 물질이 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법을 통해 형성될 수 있다. 그리고 제 2 보호막(114)에는 포토 리소그래피 공정 및 식각 공정에 의해 드레인 전극(108)을 노출하는 콘택홀(122)이 형성된다.

도 8f를 참조하면, 제 2 보호막(114) 상에는 제 1 전극(116)이 형성된다.

구체적으로, 제 1 전극(116)은 제 2 보호막(114) 상에 알루미늄(Al)과 같은 불투명한 도전 물질 또는 ITO와 같은 투명 도전 물질이 스퍼터링 등과 같은 증착 방법으로 형성될 수 있다. 제 1 전극(116)은 박막 트랜지스터의 드레인 전극(108)과 컨택홀(122)을 통해 접속된다.

도 8g를 참조하면, 제 1 전극(116) 상에는 유기홀(140)이 포함된 뱅크 절연막(124)이 형성된다.

구체적으로, 제 1 전극(116)이 형성된 기판(100) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포됨으로써 뱅크 절연막(124)이 형성된다. 이러한 뱅크 절연막(124)을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 제 1 전극(116)을 노출시키는 유기홀(140)이 형성된다.

뱅크 절연막(124) 및 유기홀(140) 상에는 뱅크 절연막(124)과 동일하게 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포되어 스페이서를 형성하기 위한 유기 절연층이 형성된다. 상기 유기 절연층을 포토리소그래피 공정 및 패터닝 공정으로 패터닝함으로써 역 스페이서(126)를 형성한다.

이 때 역 스페이서(126)를 형성하기 위해 유기 절연층에 대하여 프리 베이킹 공정, 포토 리소그래피 및 패터닝 공정, 하드 베이킹 공정 및 식각 공정을 순차적으로 진행함으로써 상기 역 스페이서(126)의 형태가 역 사다리꼴 형태가 되도록 역스페이서(126)의 경사도(Taper)를 조절할 수 있다.

또한 역 스페이서(126)를 형성하기 위한 포토 리소그래피 공정에는, 상부면이 하부의 역 스페이서(126)와 일체형으로 단차를 가지도록 하기 위하여 하프톤 마스크가 사용된다.

도 8h를 참조하면, 유기홀(140)이 포함된 뱅크 절연막(124)이 형성된 기판(100) 상에 유기층(118), 제 2 전극(120)이 순차적으로 형성된다.

구체적으로, 제 1 전극(116) 상에는 전자 주입층(EIL), 전자 수송층(ETL), 발광층, 정공 수송층(HTL), 정공 주입층(HIL)이 포함된 유기층(118)이 열증착 방법, 스퍼터링 방법 또는 그의 조합 방법으로 형성된다. 유기층(118)을 형성할 때에는 FMM이 이용되며, FMM은 역 스페이서(126)에 의해 고정, 지지된다.

이 때 FMM은 역 스페이서(126)에 구비된 돌출부(126) 또는 역 스페이서(126)의 상부에서 홈(128)을 제외한 일부 영역에만 부분적으로 접촉되므로, 역 스페이서(126)와 FMM 의 접촉에 의해 형성되는 이물의 발생이 현저히 감소한다.

이후, 유기층(118)이 형성된 기판(100) 상에 제 2 전극(120)이 형성된다.

제 2 전극(120)은 유기층(118)과 동일한 방법으로 투명 도전 물질이나 금속 물질을 이용하여 적어도 1층 구조로 형성되거나 투명 도전 물질 및 금속 물질을 이용하여 다층 구조로 형성될 수 있다.

도 8i를 참조하면, 제 2 전극(120)의 상부에는 배리어층(130)이 형성된다. 배리어층(130)은 적어도 하나의 무기막(127)과 유기막(129)이 교차되어 적층되는 구조를 가지며, ALD(Atomic Layer Deposition) 등의 방법에 의해 형성될 수 있다.

배리어층(130)상부에는 상부 기판(미도시)이 더 포함될 수 있으나, 상부 기판이 구비되지 않아도 무방하다.

이같이, 본 발명에 의한 유기 발광 표시 패널은 중앙부에 홈을 구비하거나 적어도 하나의 돌출부를 구비한 역 스페이서(126)를 형성하고, 유기층(118) 형성시 FMM과 역 스페이서(126)와의 접촉 면적을 최소화함으로써, 폴더블 디스플레이에서 발생하는 유기층(118)의 박리 현상을 개선함과 동시에 역 스페이서(126)와 FMM의 접촉에 의해 발생하는 이물을 최소화할 수 있다.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

100: 기판 101: 버퍼층
102: 게이트 전극 104: 반도체층
106: 게이트 절연막 109a, 109b : 소스/드레인 영역
108: 드레인 전극 110: 소스 전극
112: 제 1 보호막 113, 122: 콘택홀
114: 제 2 보호막 116: 제 1 전극
118: 유기층 120: 제 2 전극
124: 뱅크 절연막 126: 역 스페이서
127: 무기막 129: 유기막
130: 배리어층

Claims (10)

1. 기판 상에 위치하는 제 1 전극과,
   상기 제 1 전극이 구비된 기판상에 제 1 전극을 노출시키는 유기홀이 포함된 뱅크 절연막과,
   상기 뱅크 절연막 상에 위치하는 역 스페이서와,
   상기 유기홀을 통해 노출된 제 1 전극과, 상기 뱅크 절연막 및 상기 역 스페이서의 상부에 위치하는 발광층을 포함하는 유기층과,
   상기 뱅크 절연막 및 상기 유기층을 포함하는 기판 전면에 위치하는 제 2 전극을 포함하고,
   상기 역 스페이서를 수직 방향으로 자른 단면은, 상부면이 하부면보다 긴 역 사다리꼴이며,
   상기 역 스페이서의 상부면 상에, 상기 상부면의 중앙부를 제외한 가장자리에서 서로 이격한 복수개의 돌출부를 포함한 유기 발광 표시 패널.
2. 제 1 항에 있어서,
   상기 유기층 및 제 2 전극을 포함하는 기판 전면에 위치하는 배리어층을 더 포함하는 유기 발광 표시 패널.
3. 삭제
4. 삭제
5. 제 1 항에 있어서,
   상기 복수개의 돌출부는 상기 역 스페이서의 상기 상부면 상에서 서로 가장 원거리에 이격하여 배치된 유기 발광 표시 패널.
6. 삭제
7. 삭제
8. 제 1 항, 제 2 항 및 제 5 항 중 어느 한 항에 있어서,
   상기 역 스페이서의 상부면은 원형 또는 타원형인 유기 발광 표시 패널.
9. 제 1 항, 제 2 항 및 제 5 항 중 어느 한 항에 있어서,
   상기 역 스페이서의 상부면은 삼각형인 유기 발광 표시 패널.
10. 제 1 항, 제 2 항 및 제 5 항 중 어느 한 항에 있어서,
    상기 역 스페이서의 상부면은 직사각형 또는 마름모인 유기 발광 표시 패널.
    
    

Images