KR20100019827A - Method for fabricating nonvolatile memory device - Google Patents
Method for fabricating nonvolatile memory device Download PDFInfo
- Publication number
- KR20100019827A KR20100019827A KR1020080078558A KR20080078558A KR20100019827A KR 20100019827 A KR20100019827 A KR 20100019827A KR 1020080078558 A KR1020080078558 A KR 1020080078558A KR 20080078558 A KR20080078558 A KR 20080078558A KR 20100019827 A KR20100019827 A KR 20100019827A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- memory device
- nitride film
- nonvolatile memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 29
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 29
- 230000005641 tunneling Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000010030 laminating Methods 0.000 claims abstract 2
- 239000010408 film Substances 0.000 claims description 143
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000005121 nitriding Methods 0.000 claims description 7
- 238000009279 wet oxidation reaction Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 19
- 238000007667 floating Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Abstract
Description
본 발명은 반도체 기술에 관한 것으로, 특히, 비휘발성 메모리 소자의 제조방법에 관한 것이다. TECHNICAL FIELD The present invention relates to semiconductor technology, and more particularly, to a method of manufacturing a nonvolatile memory device.
최근에는 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프래시(refresh) 기능이 필요없는 비휘발성 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발하게 진행되고 있다. 여기서, 프로그램이라 함은 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거라 함은 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다.Recently, there is an increasing demand for a nonvolatile memory device that can be electrically programmed and erased and that does not require a refresh function that rewrites data at regular intervals. In order to develop a large-capacity memory device capable of storing a large amount of data, researches on a high integration technology of the memory device have been actively conducted. Here, the program refers to an operation of writing data to a memory cell, and the erasing refers to an operation of removing data written to the memory cell.
비휘발성 메모리 소자의 구조는 일반적으로 모스(MOS) 트랜지스터의 구조에 전하를 축적할 수 있는 플로팅 게이트(floating)를 포함하고 있다. 즉, 비휘발성 메모리 소자는 기판상에 플로팅 게이트와 컨트롤 게이트가 적층된 구조의 게이트를 갖는다. 그리고, 기판과 플로팅 게이트 사이, 플로팅 게이트와 컨트롤 게이트 사이에는 각각 터널링 절연막 및 유전체막이 형성되어, 상, 하 구조물들간을 분리시킨다.The structure of a nonvolatile memory device generally includes a floating gate capable of accumulating charge in the structure of a MOS transistor. That is, the nonvolatile memory device has a gate in which a floating gate and a control gate are stacked on a substrate. A tunneling insulating film and a dielectric film are formed between the substrate and the floating gate and between the floating gate and the control gate, respectively, to separate the upper and lower structures.
종래에는 터널링 절연막을, 약 80Å 정도로 산화막을 얇게 형성하고 N2O, NO 가스 분위기에서 산화막을 질화 처리하여 형성하고 있다. Conventionally, a tunneling insulating film is formed by thinly forming an oxide film at about 80 GPa and nitriding the oxide film in an N 2 O, NO gas atmosphere.
일반적으로 집적화가 진행되더라도 터널링 절연막의 두께를 변화시키지 않는다. 그 이유는, 터널링 절연막의 두께를 증가시킬 경우 커플링비(coupling ratio)가 증가되어 프로그램/소거 속도가 향상될 것 같지만 실제적으로는 터널링 절연막이 임의의 두께 이상이 되면 플로팅 게이트로 터널링되는 전자가 감소되어 프로그램/속도 속도가 저하되고, 반대로 터널링 절연막의 두께를 감소시킬 경우 커플링비가 감소되어 프로그램/소거 속도가 저하될 뿐만 아니라 플로팅 게이트에 주입된 전자가 얇은 터널링 절연막을 통과하여 기판쪽으로 이동함에 따라 데이터 리텐션(data retention) 특성이 저하되기 때문이다.In general, even if integration proceeds, the thickness of the tunneling insulating layer is not changed. The reason for this is that if the thickness of the tunneling insulating layer is increased, the coupling ratio will be increased and the program / erase speed will be improved. However, when the tunneling insulating layer is more than a certain thickness, the electrons tunneled to the floating gate are reduced. Therefore, when the thickness of the tunneling insulating layer is decreased, the coupling ratio is decreased, thereby decreasing the program / erase speed. As the electrons injected into the floating gate move through the thin tunneling insulating layer toward the substrate. This is because data retention characteristics are degraded.
40nm급 이하의 비휘발성 메모리 소자에서는 고용량, 고속의 특성이 요구되는 바, 기존의 터널링 절연막보다 우수한 데이터 리텐션 특성 및 프로그램/소거 속도를 제공할 수 있는 새로운 형태의 터널링 절연막이 요구되고 있다. Non-volatile memory devices of 40 nm or less require high capacity and high speed, and thus require a new type of tunneling insulating layer capable of providing data retention characteristics and program / erase speeds better than conventional tunneling insulating layers.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 데이터 리텐션 특성 및 프로그램/소거 속도를 향상시킬 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of manufacturing a nonvolatile memory device capable of improving data retention characteristics and program / erase speed.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 전하 저장층을 포함하는 비휘발성 메모리 소자의 터널링 절연막 또는/및 유전체막의 형성방법에 있어서, 제 1 산화막과 질화막을 적층하는 단계와, 상기 질화막상에 폴리실리콘 박막을 형성하는 단계와, 상기 폴리실리콘 박막을 산화시키어 제 2 산화막으로 변화시키는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a tunneling insulating film and / or a dielectric film of a nonvolatile memory device including a charge storage layer, the method comprising: stacking a first oxide film and a nitride film; A method of manufacturing a nonvolatile memory device, the method comprising: forming a polysilicon thin film on a nitride film, and oxidizing the polysilicon thin film to a second oxide film.
본 발명에 의하면, 터널링 절연막 또는/및 유전체막을 제 1 산화막과 질화막과 제 2 산화막이 적층된 구조로 형성하여 프로그램/소거 속도를 향상시킬 수 있다. 또한, 터널링 절연막 또는/및 유전체막의 커패시턴스 등가 두께(Capacitance Equivalent Thickness, CET)를 변화시키지 않고서 물리적인 두께를 증가시킬 수 있으므로 데이터 리텐션 특성을 향상시킬 수 있다.According to the present invention, the tunneling insulating film or / and the dielectric film can be formed in a structure in which the first oxide film, the nitride film, and the second oxide film are laminated to improve the program / erase speed. In addition, since the physical thickness can be increased without changing the capacitance equivalent thickness (CET) of the tunneling insulating film or the dielectric film, the data retention characteristics can be improved.
그리고, 질화막상에 폴리실리콘 박막을 형성하고 이를 산화시키어 제 2 산화 막을 형성함으로써 제 2 산화막의 퀄리티(quality) 및 질화막과 제 2 산화막간 계면 특성을 향상시킬 수 있으므로 터널링 절연막 또는/및 유전체막에 전자가 축적되는 현상을 억제시킬 수 있고 데이터 리텐션 특성을 향상시킬 수 있다.In addition, by forming a polysilicon thin film on the nitride film and oxidizing it to form a second oxide film, the quality of the second oxide film and the interfacial characteristics between the nitride film and the second oxide film can be improved. The phenomenon in which electrons accumulate can be suppressed, and data retention characteristics can be improved.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, the same reference numerals throughout the specification represent the same components.
제 1 실시예First embodiment
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 따른 비휘발성 메모리 장치의 제조방법을 나타낸 단면도들이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a first embodiment of the present invention.
먼저, 도 1a에 도시된 바와 같이, 기판(10)상에 제 1 산화막(20)과 질화막(30)을 차례로 형성한 다음, 질화막(30)상에 폴리실리콘 박막(40)을 형성한다.First, as shown in FIG. 1A, the
제 1 산화막(20)과 질화막(30) 및 폴리실리콘 박막(40)은 각각 10 내지 60Å 의 두께로 형성할 수 있다. The
이어, 도 1b에 도시된 바와 같이, 산화 공정을 실시한다.Subsequently, as illustrated in FIG. 1B, an oxidation process is performed.
산화 공정으로는 써멀 라디컬 산화(thermal radical oxidation), ISSG 라디칼 산화(In-Situ Steam Generation radical oxidation), 습식 산화(wet oxidation), 플라즈마 산화(plasma oxidation) 방식 중 어느 하나를 사용할 수 있다.As the oxidation process, any one of thermal radical oxidation, ISSG radical generation (In-Situ Steam Generation radical oxidation), wet oxidation, and plasma oxidation may be used.
산화 공정시 폴리실리콘 박막(40)의 Si 성분이 공기중의 O2와 결합하여 SiO2로 전환됨에 따라, 도 1c에 도시된 바와 같이 폴리실리콘 박막(40)은 제 2 산화막(50)으로 변화된다. 제 2 산화막(50)은 10 내지 60Å의 두께로 형성할 수 있다. As the Si component of the polysilicon
이로써, 제 1 산화막(20)과 질화막(30)과 제 2 산화막(50)이 적층된 구조의 터널링 절연막(100A)이 형성된다.As a result, a tunneling
이후, 도시하지 않았지만 터널링 절연막(100A)상에 플로팅 게이트용 도전막과 유전체막과 컨트롤 게이트용 도전막을 적층하고 패터닝하여 게이트를 형성한다.Subsequently, although not shown, a gate is formed by stacking and patterning a floating gate conductive film, a dielectric film, and a control gate conductive film on the tunneling
제 2 실시예Second embodiment
제 2 실시예는 제 1 실시예의 변형으로, 폴리실리콘 박막(40)만을 산화시키는 제 1 실시예와 달리 폴리실리콘 박막(40) 뿐만 아니라 하부의 질화막(30)까지 산화시키는 기술이다. 제 2 실시예의 구체적인 내용은 도면을 참조하여 설명될 것이다.The second embodiment is a modification of the first embodiment, and unlike the first embodiment in which only the polysilicon
도 2a 내지 도 2c는 본 발명의 제 2 실시예에 따른 비휘발성 메모리 장치의 제조방법을 나타낸 단면도들이다.2A through 2C are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a second embodiment of the present invention.
먼저, 도 2a에 도시된 바와 같이, 기판(10)상에 제 1 산화막(20)과 질화막(30)을 차례로 형성한 다음, 질화막(30)상에 폴리실리콘 박막(40)을 형성한다.First, as shown in FIG. 2A, the
제 1 산화막(20)과 질화막(30) 및 폴리실리콘 박막(40)은 각각 10 내지 60Å의 두께로 형성할 수 있다. The
이어, 도 2b에 도시된 바와 같이, 산화 공정을 실시한다.Subsequently, as shown in FIG. 2B, an oxidation process is performed.
산화 공정으로는 써멀 라디컬 산화, ISSG 라디칼 산화, 습식 산화, 플라즈마 산화 방식 중 어느 하나를 사용할 수 있다.As the oxidation process, any one of thermal radical oxidation, ISSG radical oxidation, wet oxidation, and plasma oxidation may be used.
산화 공정시 폴리실리콘 박막(40)의 Si 성분 및 질화막(30)의 SiN 성분이 공기중의 O2와 결합하여 각각 SiO2 및 SiON로 전환됨에 따라, 도 2c에 도시된 바와 같이 폴리실리콘 박막(40)은 제 2 산화막(50)으로 변화되고 질화막(30)은 SiON으로 된 새로운 질화막(30A)으로 변화된다. 제 2 산화막(50)은 10 내지 60Å의 두께로 형성할 수 있다. As the Si component of the polysilicon
이로써, 제 1 산화막(20)과 질화막(30A)과 제 2 산화막(50)이 적층된 구조의 터널링 절연막(100B)이 형성된다.As a result, a tunneling insulating film 100B having a structure in which the
이후, 도시하지 않았지만 터널링 절연막(100B)상에 플로팅 게이트용 도전막과 유전체막과 컨트롤 게이트용 도전막을 적층하고 패터닝하여 게이트를 형성한다.Subsequently, although not shown, a gate is formed by stacking and patterning a floating gate conductive film, a dielectric film, and a control gate conductive film on the tunneling insulating film 100B.
제 3 실시예Third embodiment
제 3 실시예는 제 1 실시예의 변형으로, 질화막(30)을 제 1 산화막(20)과 별도로 형성하는 제 1 실시예와 달리 두꺼운 산화막(60)을 형성한 다음 산화막(60)을 일부 질화시키어, 질화막(30)을 형성하는 기술이다. 제 3 실시예의 구체적인 내용은 도면을 참조하여 설명될 것이다.The third embodiment is a modification of the first embodiment, unlike the first embodiment in which the
도 3a 내지 도 3e는 본 발명의 제 3 실시예에 따른 비휘발성 메모리 장치의 제조방법을 나타낸 단면도들이다.3A through 3E are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a third embodiment of the present invention.
먼저, 도 3a에 도시된 바와 같이, 기판(10)상에 산화막(60)을 형성한다. 산화막(60)을 제 1 실시예의 제 1 산화막(20)보다 두꺼운 두께로 형성한다. First, as shown in FIG. 3A, an
그 다음, 질화 공정을 실시하여 도 3b에 도시된 바와 같이 산화막(60)을 표면으로부터 일정 깊이까지 질화시키어 질화막(30)을 형성한다. 질화막(30)은 SiON 또는 SiN으로 구성된다. Next, a nitriding process is performed to nitride the
질화 공정시 산화막(60)은 완전히 질화되지 않고 표면으로부터 일정 깊이까지만 질화되는데, 하부의 질화되지 않은 산화막(60) 부분이 제 1 산화막(20)에 해당한다. In the nitriding process, the
제 1 산화막(20)과 질화막(30)은 각각 10 내지 60Å의 두께로 형성할 수 있다.The
이어, 도 3c에 도시된 바와 같이, 질화막(30)상에 폴리실리콘 박막(40)을 형성한다. 폴리실리콘 박막(40)은 10 내지 60Å의 두께로 형성할 수 있다. 3C, the polysilicon
이어, 도 3d에 도시된 바와 같이, 산화 공정을 실시한다.Next, as shown in FIG. 3D, an oxidation process is performed.
산화 공정으로는 써멀 라디컬 산화, ISSG 라디칼 산화, 습식 산화, 플라즈마 산화 방식 중 어느 하나를 사용할 수 있다.As the oxidation process, any one of thermal radical oxidation, ISSG radical oxidation, wet oxidation, and plasma oxidation may be used.
산화 공정시 폴리실리콘 박막(40)의 Si 성분이 공기중의 O2와 결합하여 SiO2로 전환됨에 따라, 도 3e에 도시된 바와 같이 폴리실리콘 박막(40)은 제 2 산화막(50)으로 변화된다. 제 2 산화막(50)은 10 내지 60Å의 두께로 형성할 수 있다. As the Si component of the polysilicon
이로써, 제 1 산화막(20)과 질화막(30)과 제 2 산화막(50)이 적층된 구조의 터널링 절연막(100C)이 형성된다.As a result, a tunneling insulating
이후, 도시하지 않았지만 터널링 절연막(100C)상에 플로팅 게이트용 도전막과 유전체막과 컨트롤 게이트용 도전막을 적층하고 패터닝하여 게이트를 형성한다.Subsequently, although not shown, a gate is formed by stacking and patterning a floating gate conductive film, a dielectric film, and a control gate conductive film on the tunneling insulating
제 4 실시예Fourth embodiment
제 4 실시예는 제 2 실시예의 변형으로, 질화막(30)을 제 1 산화막(20)과 별도로 형성하는 제 2 실시예와 달리 두꺼운 산화막(60)을 형성한 다음 산화막(60)을 일부 질화시키어, 질화막(30)을 형성하는 기술이다. 제 4 실시예의 구체적인 내용은 도면을 참조하여 설명될 것이다.The fourth embodiment is a variation of the second embodiment, unlike the second embodiment in which the
도 4a 내지 도 4e는 본 발명의 제 4 실시예에 따른 비휘발성 메모리 장치의 제조방법을 나타낸 단면도들이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a fourth embodiment of the present invention.
먼저, 도 4a에 도시된 바와 같이, 기판(10)상에 산화막(60)을 형성한다. 산화막(60)은 제 2 실시예의 제 1 산화막(20)보다 두꺼운 두께로 형성한다. First, as shown in FIG. 4A, an
그 다음, 도 4b에 도시된 바와 같이 질화 공정으로 산화막(60)을 표면으로부터 일정 깊이까지 질화시키어 질화막(30)을 형성한다. 질화막(30)은 SiON 또는 SiN으로 구성된다. Next, as illustrated in FIG. 4B, the
질화 공정시 산화막(60)은 완전히 질화되지 않고 표면으로부터 일정 깊이까지만 질화되는데, 하부의 질화되지 않은 산화막(60) 부분이 제 1 산화막(20)에 해당한다. In the nitriding process, the
제 1 산화막(20)과 질화막(30)은 각각 10 내지 60Å의 두께로 형성할 수 있다.The
이어, 도 4c에 도시된 바와 같이, 질화막(30)상에 폴리실리콘 박막(40)을 형성한다. 폴리실리콘 박막(40)은 10 내지 60Å의 두께로 형성할 수 있다. Subsequently, as shown in FIG. 4C, the polysilicon
이어, 도 4d에 도시된 바와 같이, 산화 공정을 실시한다.Subsequently, as shown in FIG. 4D, an oxidation process is performed.
산화 공정으로는 써멀 라디컬 산화, ISSG 라디칼 산화, 습식 산화, 플라즈마 산화 방식 중 어느 하나를 사용할 수 있다.As the oxidation process, any one of thermal radical oxidation, ISSG radical oxidation, wet oxidation, and plasma oxidation may be used.
산화 공정시 폴리실리콘 박막(40)의 Si 성분 및 질화막(30)의 SiN 또는 SiON성분이 공기중의 O2와 결합하여 각각 SiO2 및 SiON으로 전환됨에 따라, 도 4e에 도시된 바와 같이 폴리실리콘 박막(40)은 제 2 산화막(50)으로 변화되고, 질화막(30)은 SiON으로 이루어진 새로운 질화막(30A)으로 변화된다. 제 2 산화막(50)은 10 내지 60Å의 두께로 형성할 수 있다. As the Si component of the polysilicon
이로써, 제 1 산화막(20)과 질화막(30A)과 제 2 산화막(50)이 적층된 구조의 터널링 절연막(100D)이 형성된다.As a result, a tunneling insulating
이후, 도시하지 않았지만 터널링 절연막(100D)상에 플로팅 게이트용 도전막과 유전체막과 컨트롤 게이트용 도전막을 적층하고 패터닝하여 게이트를 형성한다.Subsequently, although not shown, a gate is formed by stacking and patterning a floating gate conductive film, a dielectric film, and a control gate conductive film on the tunneling insulating
이 같은 본 발명을 이용하면, 제 1 산화막과 질화막과 제 2 산화막이 적층된 구조의 터널링 절연막이 형성되므로, 터널링 절연막으로 산화막의 단일층을 사용하는 종래 기술에 비해 프로그램/소거 속도가 향상된다. 또한, 터널링 절연막의 커패시턴스 등가 두께가 동일한 상태에서 물리적 두께가 증가되어 데이터 리텐션 특성이 향상된다.By using the present invention, a tunneling insulating film having a structure in which the first oxide film, the nitride film, and the second oxide film are laminated is formed, so that the program / erase speed is improved as compared with the conventional technology using a single layer of the oxide film as the tunneling insulating film. In addition, the physical thickness is increased while the capacitance equivalent thickness of the tunneling insulating film is the same, thereby improving data retention characteristics.
그리고, 제 2 산화막을 질화막상에 폴리실리콘 박막을 형성하고 폴리실리콘 박막을 산화시켜 형성하므로, 제 2 산화막을 열산화 공정 또는 하부의 질화막을 산화시키는 공정을 통해 형성하는 경우에 비해, 제 2 산화막의 퀄리티(quality) 및 질화막과 제 2 산화막간 계면 특성이 향상되어 터널링 절연막에 전자가 축적되는 현상이 억제되고, 데이터 리텐션 특성이 향상된다. In addition, since the second oxide film is formed by forming a polysilicon thin film on the nitride film and oxidizing the polysilicon thin film, the second oxide film is formed through a thermal oxidation process or a process of oxidizing a lower nitride film. The quality and the interfacial properties between the nitride film and the second oxide film are improved, so that the accumulation of electrons in the tunneling insulating film is suppressed, and the data retention characteristic is improved.
본 발명의 기술적 사상은 바람직한 실시예들을 통해 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail through the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
예를 들어, 전술한 실시예들에서는 본 발명을 터널링 절연막 형성 공정에 적용한 경우만을 나타내었으나, 본 발명은 이에 한정되지 않으며 비휘발성 메모리 소자의 유전체막 형성시에도 적용 가능하다.For example, in the above-described embodiments, only the case where the present invention is applied to the tunneling insulating film forming process is shown. However, the present invention is not limited thereto, and the present invention can also be applied to forming a dielectric film of a nonvolatile memory device.
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 따른 비휘발성 메모리 장치의 제조방법을 공정 수순에 따라 도시한 단면도들.1A to 1C are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a first embodiment of the present invention, according to a process procedure.
도 2a 내지 도 2c는 본 발명의 제 2 실시예에 따른 비휘발성 메모리 장치의 제조방법을 공정 수순에 따라 도시한 단면도들.2A through 2C are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a second embodiment of the present invention, according to a process procedure.
도 3a 내지 도 3e는 본 발명의 제 3 실시예에 따른 비휘발성 메모리 장치의 제조방법을 공정 수순에 따라 도시한 단면도들.3A through 3E are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a third embodiment of the present invention, according to a process procedure.
도 4a 내지 도 4e는 본 발명의 제 4 실시예에 따른 비휘발성 메모리 장치의 제조방법을 공정 수순에 따라 도시한 단면도들.4A through 4E are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a fourth embodiment of the present invention, according to a processing procedure.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10 : 기판10: substrate
20 : 제 1 산화막20: first oxide film
30, 30A : 질화막30, 30A: nitride film
40 : 폴리실리콘 박막40: polysilicon thin film
50 : 제 2 산화막50: second oxide film
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080078558A KR20100019827A (en) | 2008-08-11 | 2008-08-11 | Method for fabricating nonvolatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080078558A KR20100019827A (en) | 2008-08-11 | 2008-08-11 | Method for fabricating nonvolatile memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100019827A true KR20100019827A (en) | 2010-02-19 |
Family
ID=42090033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080078558A KR20100019827A (en) | 2008-08-11 | 2008-08-11 | Method for fabricating nonvolatile memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100019827A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9698233B2 (en) | 2014-03-31 | 2017-07-04 | Samsung Electronics Co., Ltd. | Tunnel insulation layer structures, methods of manufacturing the same, and vertical memory devices including the same |
-
2008
- 2008-08-11 KR KR1020080078558A patent/KR20100019827A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9698233B2 (en) | 2014-03-31 | 2017-07-04 | Samsung Electronics Co., Ltd. | Tunnel insulation layer structures, methods of manufacturing the same, and vertical memory devices including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10062706B2 (en) | Semiconductor device | |
| TWI415269B (en) | High-κ capped blocking dieletric bandgap engineered sonos and monos | |
| US6911690B2 (en) | Flash memory cell, flash memory cell array and manufacturing method thereof | |
| CN100477266C (en) | Non-volatile memory devices including barrier layers and methods of manufacturing the same | |
| US9236391B2 (en) | Method of forming split-gate cell for non-volative memory devices | |
| JP2008098602A (en) | Laminated thin film transistor type nonvolatile memory device and method of manufacturing thereof | |
| JP2010183022A (en) | Semiconductor device, and method of manufacturing the same | |
| JP2010282987A (en) | Semiconductor device and production method thereof | |
| US7057940B2 (en) | Flash memory cell, flash memory cell array and manufacturing method thereof | |
| KR20110058631A (en) | Semiconductor memory device | |
| WO2010087265A1 (en) | Nonvolatile semiconductor storage device and method for manufacturing same | |
| US7476583B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN106024889B (en) | Semiconductor device and method for manufacturing the same | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| US20080061350A1 (en) | Nonvolatile semiconductor memory and method of manufacturing the same and manufacturing method thereof | |
| JP5787855B2 (en) | Semiconductor memory device | |
| KR20100019827A (en) | Method for fabricating nonvolatile memory device | |
| KR100771807B1 (en) | Flash memory device and method for fabricating the same | |
| KR100753079B1 (en) | Method for fabricating nonvolatile memory device | |
| KR20050064233A (en) | Non-volatile memory device of sonos structure and method for fabrication of the same | |
| JP2009059987A (en) | Semiconductor device and method of manufacturing the same | |
| KR100762390B1 (en) | Multi-layer dielectric thin film | |
| KR100691946B1 (en) | Method of manufacturing a flash memory device | |
| WO2023005545A1 (en) | Non-volatile memory and method for manufacturing same | |
| KR20090052061A (en) | Flash memory device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |