KR20100012370A - Manufacturing method for printed circuit board - Google Patents

Manufacturing method for printed circuit board Download PDF

Info

Publication number
KR20100012370A
KR20100012370A KR1020080073727A KR20080073727A KR20100012370A KR 20100012370 A KR20100012370 A KR 20100012370A KR 1020080073727 A KR1020080073727 A KR 1020080073727A KR 20080073727 A KR20080073727 A KR 20080073727A KR 20100012370 A KR20100012370 A KR 20100012370A
Authority
KR
South Korea
Prior art keywords
solder
pad
manufacturing
circuit board
printed circuit
Prior art date
Application number
KR1020080073727A
Other languages
Korean (ko)
Other versions
KR100986294B1 (en
Inventor
김지은
강명삼
박정현
최종규
김상덕
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080073727A priority Critical patent/KR100986294B1/en
Publication of KR20100012370A publication Critical patent/KR20100012370A/en
Application granted granted Critical
Publication of KR100986294B1 publication Critical patent/KR100986294B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE: A method for manufacturing a printed circuit board is provided to flip-bond an IC on a substrate by forming a solder bump on a central part of a pad. CONSTITUTION: A circuit pattern(20) is formed on an insulation layer(10). A solder resist is stacked on an insulation layer to cover a circuit pattern. The solder resist corresponding to the pad is selectively removed. A tin layer is plated on the central part not to contact with the solder resist. The surface of the tin layer is flat. A solder bump(60) covers the pad and the tin layer. The central part of the solder bump is protruded.

Description

인쇄회로기판의 제조방법{Manufacturing method for printed circuit board}Manufacturing method for printed circuit board

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board.

전자　산업이　발달함에　따라서　전자 부품의　고기능화　및 소형화 요구가 발생되고　있으며,　특히　휴대용 전자제품의 많은 분야에서 기술적인 발달이 가장 급진적으로 이루어지고 있다.As the electronics industry develops, there is a demand for high functionalization and miniaturization of electronic components, and technical development is most radical in many fields of portable electronic products.

기존의 IC(integrated circuit)와 주기판(Main borad)를 연결하기 위한 인터포저(Interposer)로서 리드프레임이 사용되고 있었으나 IC의 I/O(input/output) 수 가점점 더 증가함에 따라서 인터포저도 인쇄회로기판을 사용하게 되었다. The lead frame was used as an interposer for connecting the integrated circuit (IC) and the main borad, but as the number of input / output (I / O) of the IC increases, the interposer is also printed circuit. The substrate was used.

이것이 CSP(chip scale package)라고 하며 PKG(package)로 초점이 맞춰지는 추세로 변화하고 있다. 그리하여 초기에는 몇 개의 IC만이 인터포저로 CSP를 사용하였으나 현재는 휴대기기의 소형화 추세가 가속됨에 따라서 거의 대부분의 인터포저가 CSP 기판을 적용하는 추세로 변화하고 있다.This is called a chip scale package (CSP) and is changing to a trend that focuses on PKG (package). Thus, only a few ICs initially used CSP as an interposer, but now, as the trend of miniaturization of portable devices is accelerated, almost all interposers are changing to CSP substrates.

이러한 추세로 변화하는 가운데 CSP 기판과 IC와의 접합방법도 변화되고 있 다. 기존의 와이어본딩(Wirebonding)을 사용하던 PKG의 성능이 신호전달 속도의 고속화가 필요함에 따라서 플립칩본딩(Flip chip bonding)으로 변화되고 있다.Along with this trend, the bonding method between CSP substrate and IC is also changing. The performance of PKG, which used conventional wirebonding, is changing to flip chip bonding as the speed of signal transmission speed needs to be increased.

또한 플립칩본딩을 위한 패드(Pad)수가 늘어남에 따라서 플립본딩패드(Flip bonding pad)의 피치(Pitch)가 더욱더 미세한 피치(Fine pitch)로 요구되고 있다.In addition, as the number of pads for flip chip bonding increases, the pitch of the flip bonding pads is required to be even finer.

이때, 미세한 피치(Fine pitch)의 플립본딩패드에 IC와 접합 신뢰성을 높이기 위하여 패드 위에 프리 솔더링(pre-soldering)이라는 표면처리를 구현하여야 한다. 그러나, 종래의 기술을 사용하여 구현하는데 있어서 본딩패드의 피치 한계점이 발생하고 있는 실정이다. 또한 프리솔더링시 표면이 평탄하지 않고 쌍볼이 형성되어 굴곡이 발생되는 문제점이 있고, 프리솔더링시 솔더범프가 한쪽으로 치우치는 문제가 발생되어 기판의 품질이 낮아지고 있다.In this case, in order to increase the IC and the bonding reliability of a fine pitch flip bonding pad, a surface treatment called pre-soldering should be implemented on the pad. However, the pitch limit point of the bonding pad occurs in the conventional technique. In addition, the surface is not flat during the pre-soldering, there is a problem that the double ball is formed, the bending occurs, the problem that the solder bump is biased to one side during the pre-soldering is lowering the quality of the substrate.

본 발명은 솔더범프 표면을 평탄하게 구현하여 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다. The present invention is to provide a method for manufacturing a printed circuit board that can realize a solder bump surface smoothly to increase the bonding reliability of the fine pitch flip bonding pad and the IC of the substrate.

본 발명의 일 측면에 따르면, 절연층에 회로패턴을 형성하는 단계, 회로패턴을 커버하도록 절연층에 솔더레지스트를 적층하는 단계, 회로패턴상의 패드에 상응하여 솔더레지스트를 선택적으로 제거하는 단계, 솔더레지스트와 접촉하지 않도록 패드의 중앙부에 주석(Sn)층을 도금하는 단계 및 패드와 주석층을 커버하며, 중앙부가 돌출되도록 솔더범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.According to an aspect of the present invention, forming a circuit pattern on the insulating layer, laminating a solder resist on the insulating layer to cover the circuit pattern, selectively removing the solder resist corresponding to the pad on the circuit pattern, solder A method of manufacturing a printed circuit board is provided, comprising: plating a tin (Sn) layer at a center portion of a pad so as not to contact a resist, and forming a solder bump to cover the pad and the tin layer and to protrude the center portion.

여기서, 회로패턴은 표면이 노출되도록 상기 절연층에 매립될 수 있다.Here, the circuit pattern may be embedded in the insulating layer to expose the surface.

주석층을 도금하는 단계 이전에, 선택적으로 제거된 솔더레지스트에 감광성필름을 부착시키는 단계 및 패드의 중앙부에 상응하여 감광성필름을 선택적으로 제거하는 단계를 더 포함할 수 있다.Prior to plating the tin layer, the method may further include attaching the photosensitive film to the selectively removed solder resist and selectively removing the photosensitive film corresponding to the center portion of the pad.

또한, 주석층은 표면이 평탄한 것을 특징으로 하며, 솔더범프의 표면도 평탄한 것을 특징으로 한다.In addition, the tin layer is characterized in that the surface is flat, the surface of the solder bump is also characterized in that flat.

솔더범프를 형성하는 단계는, 패드에 솔더페이스트를 도포하는 단계 및 솔더페이스트에 열을 가하여 용융시키는 단계를 포함할 수 있다.Forming the solder bumps may include applying solder paste to the pad and melting the solder paste by applying heat to the solder paste.

이때, 솔더범프는 주석으로 이루어질 수 있다.At this time, the solder bumps may be made of tin.

본 발명에 따른 인쇄회로기판의 제조방법은, 솔더범프 표면을 센터에 평탄하게 구현할 수 있어 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일수 있다.In the method of manufacturing a printed circuit board according to the present invention, the solder bump surface may be smoothly formed at the center, and thus the bonding reliability between the fine pitch flip bonding pad and the IC may be improved.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄홰기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numbers. Duplicate explanations will be omitted.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 순서도이고, 도 2 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 흐름도이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 2 to 12 are flowcharts of a method of manufacturing a printed circuit board according to an embodiment of the present invention.

이다. 도 2 내지 도 12을 참조하면, 절연층(10), 회로패턴(20), 솔더레지스트(30), 솔더레지스트 패턴(32), 감광성필름(40), 감광성필름 패턴(42), 주석층(50), 솔더범프(60)가 도시되어 있다.to be. 2 to 12, the insulating layer 10, the circuit pattern 20, the solder resist 30, the solder resist pattern 32, the photosensitive film 40, the photosensitive film pattern 42, and the tin layer ( 50, solder bump 60 is shown.

본 실시예는 절연층(10)을 제공하고, 절연층(10)에 회로패턴(20)을 형성하는 단계, 회로패턴(20)을 커버하도록 절연층(10)에 솔더레지스트(30)를 적층하는 단계, 회로패턴(20)상의 패드에 상응하여 솔더레지스트(30)를 선택적으로 제거하는 단계, 솔더레지스트(32)와 접촉하지 않도록 패드의 중앙부에 주석(Sn)층(50)을 도금하는 단계 및 패드와 주석층(50)을 커버하며, 중앙부가 돌출되도록 솔더범프(60)를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공함으로써, 솔더범프(60)의 표면을 평탄하게 형성하여 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일 수 있다.In this embodiment, the insulating layer 10 is provided, and the circuit pattern 20 is formed on the insulating layer 10, and the solder resist 30 is laminated on the insulating layer 10 to cover the circuit pattern 20. Selectively removing the solder resist 30 corresponding to the pad on the circuit pattern 20, and plating the tin layer 50 on the center of the pad so as not to contact the solder resist 32. And forming a solder bump 60 to cover the pad and the tin layer 50 and to protrude a central portion thereof, thereby forming a flat surface of the solder bump 60. It is possible to increase the bonding reliability between the fine pitch flip bond pad of the substrate and the IC.

이를 위해 먼저, 도 2에 도시된 바와 같이, 절연층(10)에 회로패턴(20)을 형성한다(S10). 이때, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에서, 회로패턴(20)은 표면이 노출되도록 절연층(10)에 매립된 구조인 베리드패턴(buried pattern)이다. To this end, first, as shown in FIG. 2, the circuit pattern 20 is formed on the insulating layer 10 (S10). At this time, in the method of manufacturing a printed circuit board according to an embodiment of the present invention, the circuit pattern 20 is a buried pattern which is a structure embedded in the insulating layer 10 so that the surface is exposed.

회로패턴(20)을 매립된 구조로 형성함에 따라 후술할 플립본딩을 위한 미세한 범프의 피치를 구현할 수 있다. 또한, 회로패턴(20)의 표면만 노출되어 있는 구조로서 후술할 솔더범프(60)간의 브릿지(Bridge)를 방지할 수 있다.As the circuit pattern 20 is formed in a buried structure, a fine bump pitch for flip bonding, which will be described later, may be realized. In addition, as a structure in which only the surface of the circuit pattern 20 is exposed, a bridge between the solder bumps 60 to be described later may be prevented.

다음으로, 도 3에 도시된 바와 같이, 회로패턴(20)을 커버하도록 절연층(10)에 솔더레지스트(30)를 적층한다(S20). 여기서, 솔더레지스트(30)는 절연층(10)에 매립된 회로패턴(20)을 외부로부터 보호하기 위한 역할을 한다.Next, as shown in FIG. 3, the solder resist 30 is laminated on the insulating layer 10 to cover the circuit pattern 20 (S20). Here, the solder resist 30 serves to protect the circuit pattern 20 embedded in the insulating layer 10 from the outside.

다음으로, 도 4에 도시된 바와 같이, 회로패턴(20)상에서 IC이 실장될 패드에 상응하여 솔더레지스트(30)를 선택적으로 제거한다(S30). 이때, 솔더레지스트(30)는 노광, 현상 공정을 통하여 제거될 수 있으며, 솔더레지스트(30)를 제거하면 매립된 회로패턴(20) 상에 IC이 실장될 수 있도록 범프가 안착될 패드가 노출된다. Next, as shown in FIG. 4, the solder resist 30 is selectively removed corresponding to the pad on which the IC is to be mounted on the circuit pattern 20 (S30). In this case, the solder resist 30 may be removed through an exposure and development process. When the solder resist 30 is removed, the pad on which the bump is to be seated is exposed so that the IC can be mounted on the embedded circuit pattern 20. .

도 5는 도 4의 평면도로서, 솔더레지스트(30)가 제거되어 복수개의 매립된 회로패턴(20)의 표면이 노출된다.FIG. 5 is a plan view of FIG. 4, in which the solder resist 30 is removed to expose the surfaces of the plurality of embedded circuit patterns 20.

다음으로, 도 6에 도시된 바와 같이, 선택적으로 제거된 솔더레지스트(32)에 감광성필름(40)을 부착한다(S40). Next, as shown in FIG. 6, the photosensitive film 40 is attached to the selectively removed solder resist 32 (S40).

다음으로, 도 7 및 도 8에 도시된 바와 같이, 회로패턴(20) 상의 패드의 중앙부에 상응하여 감광성필름(40)을 선택적으로 제거한다(S50). 도 7을 참고하면, 제거된 감광성필름(42)은 솔더레지스트(32)를 커버하도록 솔더레지스트(32) 상에 적층된다. 즉, 제거된 감광성필름(42) 사이의 구간이 제거된 솔더레지스트(32)의 구간 보다 작게 구현될 수 있다. 또한, 감광성필름(42)은 노광, 현상공정을 통하여 제거될 수 있다.Next, as shown in FIGS. 7 and 8, the photosensitive film 40 is selectively removed corresponding to the central portion of the pad on the circuit pattern 20 (S50). Referring to FIG. 7, the removed photosensitive film 42 is stacked on the solder resist 32 to cover the solder resist 32. That is, the section between the removed photosensitive film 42 may be smaller than the section of the removed solder resist 32. In addition, the photosensitive film 42 may be removed through an exposure and development process.

다음으로, 도 9에 도시된 바와 같이, 선택적으로 제거된 감광성필름(42)에 의해 노출되는 패드의 중앙부에 주석(Sn)층(50)을 도금한다(S60). 이때, 주석층(50)은 솔더레지스트(32)에 접촉하지 않고, 회로패턴(20)의 패드 상에서 중앙부에 위치한다.Next, as shown in FIG. 9, the tin (Sn) layer 50 is plated at the center of the pad exposed by the selectively removed photosensitive film 42 (S60). In this case, the tin layer 50 is not in contact with the solder resist 32 and is positioned at the center portion of the pad of the circuit pattern 20.

또한, 주석층(50)은 표면이 평탄하도록 패드 상에 구현될 수 있다. 이것은 주석층(50)의 표면에 형성될 후술할 솔더범프(60)의 표면을 평탄하게 구현하기 위한 역할을 한다.In addition, the tin layer 50 may be implemented on the pad so that the surface is flat. This serves to smoothly implement the surface of the solder bump 60 to be described later to be formed on the surface of the tin layer 50.

다음으로, 도 10 및 도 11에 도시된 바와 같이, 감광성필름(42)을 박리한다. 따라서, 솔더페이스트(32) 사이에 위치하며, 회로패턴(20) 상에 형성되는 주석층(50)을 형성할 수 있다. Next, as shown in FIGS. 10 and 11, the photosensitive film 42 is peeled off. Therefore, the tin layer 50 may be formed between the solder pastes 32 and formed on the circuit pattern 20.

다음으로, 도 12에 도시된 바와 같이, 패드와 주석층(50)을 커버하며 중심부가 평탄하게 돌출되도록 솔더범프(60)를 형성한다(S70).Next, as shown in FIG. 12, the solder bump 60 is formed to cover the pad and the tin layer 50 and to protrude flatly at the center (S70).

솔더범프(60)는 주석층(50)상에서 형성되는데, 주석층(50)의 표면이 평탄하기 때문에 형성되는 솔더범프(60)의 표면도 평탄하게 형성될 수 있다.The solder bumps 60 are formed on the tin layer 50. The surfaces of the solder bumps 60 formed on the tin layer 50 may also be flat.

또한, 솔더범프(60)의 형성과정을 살펴보면, 우선 회로패턴(20)의 표면의 IC가 실장될 영역인 패드에 솔더페이스트를 도포하고(S72), 솔더페이스트에 260℃ 정도의 고온의 열을 가하여 용융시키면 돌출된 솔더범프(60)를 형성할 수 있다(S74).In addition, looking at the formation process of the solder bump 60, first, a solder paste is applied to a pad which is an area in which the IC of the surface of the circuit pattern 20 is to be mounted (S72), and a high temperature of about 260 ° C. is applied to the solder paste. When added and melted, protruding solder bumps 60 may be formed (S74).

도 12에 도시된 바와 같이, 솔더범프(60)는 주석층(50)을 커버하는 부분에 돌출되게 형성되며, 그 외의 패드 상에는 얇은 층으로 형성될 수 있다. As shown in FIG. 12, the solder bumps 60 are formed to protrude in a portion covering the tin layer 50, and may be formed in a thin layer on other pads.

또한, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에서, 솔더범프(60)를 이루는 금속도 주석으로 이루어질 수 있다.In addition, in the method of manufacturing a printed circuit board according to an embodiment of the present invention, the metal constituting the solder bumps 60 may also be made of tin.

이때, 솔더범프(60)가 안정적으로 패드의 중앙부에 위치하는 이유는, 주석층(50)을 도금함으로써 동일 금속인 주석층(50)으로 솔더범프(60)가 밀집될 수 있기 때문이다. 또한, 주석층(50)의 도금 표면적이 크기 때문에 패드의 중앙부로 솔 더범프(60)가 밀집될 수 있다.In this case, the reason why the solder bumps 60 are stably positioned at the center of the pad is because the solder bumps 60 may be concentrated in the tin layer 50, which is the same metal, by plating the tin layers 50. In addition, since the plating surface area of the tin layer 50 is large, the solder bumps 60 may be concentrated in the center portion of the pad.

따라서, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 패드 상에 형성되는 솔더범프(60)가 중앙부에 안정하게 형성됨으로써, 한쪽으로 치우치는 문제가 발생되지 않아 기판과 IC를 효과적으로 플립본딩할 수 있다.Therefore, in the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, since the solder bumps 60 formed on the pads are stably formed in the center part, problems of biasing to one side do not occur, thereby effectively flipping the substrate and the IC. Bonding is possible.

또한, 표면이 평탄한 주석층(50)의 표면에 솔더범프(60)를 형성하여 표면이 평탄한 솔더범프(60)를 구현할 수 있어, 종래에 따른 쌍볼 현상을 방지할 수 있기 때문에, 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일 수 있다.In addition, since the solder bump 60 may be formed on the surface of the tin layer 50 having a flat surface, the solder bump 60 may have a flat surface, and thus, a double ball phenomenon may be prevented. The bonding reliability between the flip bonding pad and the IC can be improved.

본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 절연층(10)에 회로패턴(20)이 매립된 구조를 실시예로 하여 설명하였으나, 절연층(10)에 돌출된 구조로 형성된 회로패턴에도 상술한 주석층(50)을 도금한 후, 솔더범프(60)를 형성할 수 있다.In the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, the circuit pattern 20 is embedded in the insulating layer 10 as an example, but the circuit is formed in a structure protruding from the insulating layer 10. After plating the above-described tin layer 50 on the pattern, the solder bumps 60 may be formed.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 순서도,1 is a flow chart according to a manufacturing method of a printed circuit board according to an embodiment of the present invention;

도 2 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 흐름도.2 to 12 is a flow chart according to a manufacturing method of a printed circuit board according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 절연층 20 : 회로패턴10: insulating layer 20: circuit pattern

30 : 솔더레지스트 32 : 솔더레지스트 패턴30: solder resist 32: solder resist pattern

40 : 감광성필름 42 : 감광성필름 패턴40: photosensitive film 42: photosensitive film pattern

50 : 주석층 60 : 솔더범프50: tin layer 60: solder bump

Claims (7)

절연층에 회로패턴을 형성하는 단계;Forming a circuit pattern on the insulating layer; 상기 회로패턴을 커버하도록 상기 절연층에 솔더레지스트를 적층하는 단계;Depositing a solder resist on the insulating layer to cover the circuit pattern; 상기 회로패턴상의 패드에 상응하여 상기 솔더레지스트를 선택적으로 제거하는 단계;Selectively removing the solder resist corresponding to a pad on the circuit pattern; 상기 솔더레지스트와 접촉하지 않도록 상기 패드의 중앙부에 주석(Sn)층을 도금하는 단계; 및 Plating a tin layer on a center portion of the pad so as not to contact the solder resist; And 상기 패드와 상기 주석층을 커버하며, 상기 중앙부가 돌출되도록 솔더범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.Forming a solder bump covering the pad and the tin layer and protruding the central portion thereof. 제1항에 있어서,The method of claim 1, 상기 회로패턴은 표면이 노출되도록 상기 절연층에 매립되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The circuit pattern is a manufacturing method of a printed circuit board, characterized in that the buried in the insulating layer to expose the surface. 제1항에 있어서,The method of claim 1, 상기 주석층을 도금하는 단계 이전에,Prior to plating the tin layer, 선택적으로 제거된 상기 솔더레지스트에 감광성필름을 부착시키는 단계; 및Attaching a photosensitive film to the solder resist selectively removed; And 상기 패드의 중앙부에 상응하여 상기 감광성필름을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.And selectively removing the photosensitive film corresponding to the center portion of the pad. 제1항에 있어서,The method of claim 1, 상기 주석층은 표면이 평탄한 것을 특징으로 하는 인쇄회로기판의 제조방법.The tin layer is a manufacturing method of a printed circuit board, characterized in that the surface is flat. 제1항에 있어서,The method of claim 1, 상기 솔더범프의 표면이 평탄한 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board, characterized in that the surface of the solder bump is flat. 제1항에 있어서,The method of claim 1, 상기 솔더범프를 형성하는 단계는,Forming the solder bumps, 상기 패드에 솔더페이스트를 도포하는 단계; 및Applying solder paste to the pad; And 상기 솔더페이스트에 열을 가하여 용융시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising the step of melting by applying heat to the solder paste. 제1항에 있어서,The method of claim 1, 상기 솔더범프는 주석으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.The solder bump is a manufacturing method of a printed circuit board, characterized in that made of tin.
KR1020080073727A 2008-07-28 2008-07-28 Manufacturing method for printed circuit board KR100986294B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080073727A KR100986294B1 (en) 2008-07-28 2008-07-28 Manufacturing method for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080073727A KR100986294B1 (en) 2008-07-28 2008-07-28 Manufacturing method for printed circuit board

Publications (2)

Publication Number Publication Date
KR20100012370A true KR20100012370A (en) 2010-02-08
KR100986294B1 KR100986294B1 (en) 2010-10-07

Family

ID=42086604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080073727A KR100986294B1 (en) 2008-07-28 2008-07-28 Manufacturing method for printed circuit board

Country Status (1)

Country Link
KR (1) KR100986294B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012087073A3 (en) * 2010-12-24 2012-09-27 엘지이노텍주식회사 Printed circuit board and method for manufacturing same 인쇄회로기판 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183498A (en) 1998-12-17 2000-06-30 Sumitomo Metal Electronics Devices Inc Forming method for solder bump
JP3961876B2 (en) 2002-05-17 2007-08-22 株式会社タムラ製作所 Manufacturing method of solder bump for semiconductor device
JP2007234660A (en) 2006-02-27 2007-09-13 Kyocera Corp Wiring board, and production process of wiring board
KR100850243B1 (en) 2007-07-26 2008-08-04 삼성전기주식회사 Printed circuit board and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012087073A3 (en) * 2010-12-24 2012-09-27 엘지이노텍주식회사 Printed circuit board and method for manufacturing same 인쇄회로기판 및 그의 제조 방법
CN103416108A (en) * 2010-12-24 2013-11-27 Lg伊诺特有限公司 Printed circuit board and method for manufacturing same
JP2014501451A (en) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof
US9363883B2 (en) 2010-12-24 2016-06-07 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same

Also Published As

Publication number Publication date
KR100986294B1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
US20090108445A1 (en) Substrate structure and semiconductor package using the same
US20120267779A1 (en) Semiconductor package
US7382057B2 (en) Surface structure of flip chip substrate
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
US20060252248A1 (en) Method for fabricating electrically connecting structure of circuit board
KR20100054979A (en) Package on package substrate
KR20110064471A (en) Package substrate and fabricating method of the same
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
TWI419630B (en) Embedded printed circuit board and method of manufacturing the same
JP2013065811A (en) Printed circuit board and method for manufacturing the same
EP3971963A1 (en) Semiconductor package assembly
JP2014504034A (en) Electronic device tape with enhanced lead cracks
JP2014045190A (en) Method for manufacturing printed-circuit board
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR100986294B1 (en) Manufacturing method for printed circuit board
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR20110013902A (en) Package and manufacturing method thereof
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
US20070080452A1 (en) Bump structure and its forming method
JP2009277838A (en) Method of manufacturing semiconductor device, substrate tray, and substrate storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee