KR20100010324A - A protection circuit for a normally-on (depletion mode) jfet and the power apparatus - Google Patents
A protection circuit for a normally-on (depletion mode) jfet and the power apparatus Download PDFInfo
- Publication number
- KR20100010324A KR20100010324A KR1020080071249A KR20080071249A KR20100010324A KR 20100010324 A KR20100010324 A KR 20100010324A KR 1020080071249 A KR1020080071249 A KR 1020080071249A KR 20080071249 A KR20080071249 A KR 20080071249A KR 20100010324 A KR20100010324 A KR 20100010324A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- jfet
- capacitor
- regulator
- protection circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
- H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
- H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Abstract
Description
본 발명은 전원 인가시 공핍형 JFET를 과전류에 의한 파괴로부터 보호하기 위한 보호회로 및 이를 적용한 전원장치에 관한 것이다.The present invention relates to a protection circuit for protecting the depletion-type JFET from the destruction by overcurrent when the power is applied, and a power supply device using the same.
일반적인 스위칭소자에 사용되는 IGBT나 MOSFET의 개폐를 제어하는 게이트가 산화막 구조로 형성되어 있는 것과는 달리 JFET은 p-n 접합구조로 이루어져 신뢰성이 높고 입력 캐패시턴스가 낮다는 장점이 있다. Unlike the gates that control the opening and closing of IGBTs or MOSFETs, which are used in general switching devices, in an oxide structure, JFETs have a p-n junction structure, which provides high reliability and low input capacitance.
따라서 최근 차세대 전력용 소자의 재료물질로 각광받고 있는 탄화규소(SiC)의 경우 실리콘과 같이 산화막을 성장하기에 유리한 조건을 가지고 있음에도 불구하고 산화막의 품질 및 신뢰성에서 여전히 문제가 있어서 신뢰성이 높은 p-n 접합으로 소자를 개폐시키는 접합형 전계효과 트랜지스터(JFET)가 먼저 상용화를 앞두고 있는 실정이다.Therefore, silicon carbide (SiC), which has recently been spotlighted as a material for next-generation power devices, has a favorable condition for growing an oxide film like silicon, but there is still a problem in the quality and reliability of the oxide film. Therefore, a junction field effect transistor (JFET) that opens and closes an element is expected to be commercialized first.
그러나 공핍형 JFET은 일반적으로 게이트 전원이 인가되기 전에 전류를 흘릴 수 있는 채널이 이미 형성하고 있어서 JFET을 이용하여 전원장치를 만들 시에는 전 원인가와 동시에 JFET를 통하여 과도한 전류가 흘러서 소자를 파괴시킬 수 있다.However, depletion-type JFETs generally have a channel through which current can flow before gate power is applied, and when a power supply is made using a JFET, excessive current flows through the JFET at the same time and destroys the device. have.
이러한 공핍형 JFET normally-on 특성 때문에 주로 단일 전원으로 제어하는 대부분의 전원장치에서는 거의 사용하지 않고 있다. 최근 전원장치도 고밀도, 소형화되는 추세를 따라 전원장치의 동작주파수가 높아지고 스위치소자의 스위칭손실 및 도통손실도 증가하는 추세에 있다. 이러한 손실은 주로 스위칭소자의 입력 및 출력 캐패시턴스 및 턴온저항 때문에 발생하는데 탄화규소 JFET은 낮은 입출력 캐패시턴스 및 턴온저항으로 인해 전원장치에 장착되고 있는 추세이다. Because of this depletion JFET normally-on characteristic, it is rarely used in most power supplies, which are mainly controlled by a single supply. In recent years, as the power supply device is becoming more dense and smaller, the operating frequency of the power supply device is increasing and the switching loss and the conduction loss of the switch element are also increasing. These losses are mainly due to the input and output capacitance and turn-on resistance of the switching devices. Silicon carbide JFETs are being installed in power supplies due to their low input / output capacitance and turn-on resistance.
JFET의 normally-on 특성으로부터 소자 및 전원장치를 보호하기 위해 종래의 기술은 normally-on 특성을 가지는 JFET과 normally-off 특성을 가지는 MOSFET을 도 1과 같이 배치하여 전체의 특성이 normally-off 특성을 갖도록 캐스코드형으로 만들었다.In order to protect the device and the power supply from the normally-on characteristic of the JFET, the conventional technology is to arrange the JFET having the normally-on characteristic and the MOSFET having the normally-off characteristic as shown in FIG. Cascoded to have
도 1에 도시된 바와 같이, 게이트(130)에 영전압이 걸리면 MOSFET(110)은 턴오프되어 있다. 드레인(120)과 소스(140)를 관통하는 누설전류가 있다면 드레인과 소스 양단전압의 대부분은 항복전압이 큰 JFET(100)에 걸리며 일부의 전압은 MOSFET의 드레인과 소스의 양단에 걸린다. 따라서 JFET의 게이트와 소스 사이에는 음전압이 인가되어 전체 캐스코드는 턴오프 상태를 유지한다.As shown in FIG. 1, when a zero voltage is applied to the
반면 MOSFET의 게이트에 문턱전압 이상의 전압이 인가되면 MOSFET 소스와 드레인 양단에는 채널이 형성되어 저항이 급격하게 감소하고 따라서 JFET의 게이트와 소스의 전압도 급격하게 증가하여 영전압에 가까워진다.On the other hand, if a voltage higher than the threshold voltage is applied to the gate of the MOSFET, a channel is formed between the MOSFET source and drain, so that the resistance decreases drastically, and thus the voltage of the gate and source of the JFET rapidly increases to approach zero voltage.
이와 같은 방법으로 전체 캐스코드는 턴온 상태로 바뀌게 된다. 캐스코드를 이용한 종래의 방법은 회로구성은 간단하지만 입력단이 MOSFET이 되므로 입력 캐패시턴스가 증가하며 특히 탄화규소 JFET을 이용할 경우의 장점을 제대로 활용할 수 없다는 단점이 있다.In this way the entire cascade is turned on. The conventional method using the cascode has a short circuit configuration, but the input stage is a MOSFET, which increases the input capacitance, and in particular, the advantage of using a silicon carbide JFET cannot be used properly.
또 다른 종래의 기술은 도 2에 도시된 바와 같이, quasi-normally-off JFET를 사용하는 것이다. quasi-normally-off JFET(240)는 게이트 전압이 영전압일 때 채널이 완전히 닫히는 것이 아니기 때문에 항복전압이 낮다.Another conventional technique is to use quasi-normally-off JFETs, as shown in FIG. The quasi-normally-off
따라서 전원투입시 인가되는 전압은 충분히 막을 수 있지만 전원장치가 동작하기 시작하여 발생되는 동적전압까지는 막을 수 없다. 도 2는 초기 전원 투입시 전압을 막고 게이트 제어 신호기에서 발생한 스위칭 신호에 의해 트랜스포머(220)의 이차권선에서 음전압이 캐패시터(210)에 충전하도록 설계되어 있다. 그러나 이는 quasi-normally-off JFET을 이용하기 때문에 스위칭소자의 도통손실을 증가시키는 턴온저항이 크다는 단점이 있다.Therefore, the voltage applied at power-on can be prevented sufficiently, but it cannot prevent the dynamic voltage generated when the power supply starts to operate. 2 is designed to block the voltage at the initial power-up and to charge the
본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 전원 투입시 공핍형 JFET를 과전류에서 보호하고 스위치로서 JFET을 동작시키기에 충분한 음전압을 제공하는 보호회로를 구성하는 것을 그 과제로 한다.An object of the present invention is to provide a protection circuit that protects a depletion type JFET from overcurrent at power-on and provides a negative voltage sufficient to operate the JFET as a switch.
상기의 목적을 달성하기 위하여 본 발명은, 정류된 직류전압을 충전하는 두 개의 DC 링크 캐패시터; 상위 DC 링크 캐패시터의 양단에 일반적인 전원회로를 구성하고 하위 DC 링크 캐패시터의 양단에는 normally-on 특성의 JFET을 초기 전원투입시 발생하는 돌입전류로부터 보호하며 JFET을 턴오프시키기에 충분한 전압을 공급해주는 레귤레이터;를 포함하여 구성되는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이 보호회로가 적용된 플라이백(flyback), 피드포워드(feedforward), 하프브리지(half-bridge), 풀브리지(full-bridge) 형의 전원장치를 기술적 요지로 한다.In order to achieve the above object, the present invention, the two DC link capacitors for charging the rectified DC voltage; Regulators that form a common power supply circuit across the upper DC link capacitors, and across the lower DC link capacitors protect the normally-on JFET from inrush current generated during initial power-up and provide sufficient voltage to turn off the JFET. A depletion junction type field effect transistor protection circuit comprising: a flyback, a feedforward, a half-bridge, a full-bridge to which the protection circuit is applied; bridge) type power supply is the technical subject.
또한, 본 발명은, 입력 교류전원의 노이즈 성분을 제거하는 필터; 노이즈 성분이 제거된 교류신호를 직류성분으로 변환하는 브리지다이오드; 변환된 직류를 충전하는 두 개의 DC 링크 캐패시터; 전원 인가시 발생하는 돌입전류로부터 JFET을 보호하고 JFET의 구동을 위해 필요한 음의 전압을 생성하는 레귤레이터; JFET을 스위칭하기 위한 제어신호를 발생하는 게이트제어신호 발생기; 레귤레이터의 출력전압과 게이트 제어 신호기에서 발생한 전압이 더해져 JFET 게이트에 음전압 및 영전 압이 인가되도록 만드는 트랜스포머; 게이트 전압이 인가되지 않았을 때에도 채널이 형성되어 전류가 흐르는 것을 특징으로 하는 공핍형 JFET; 이차권선을 통해 원하는 출력전압을 만드는 트랜스포머; 정상상태에 이르렀을 때 상기 트랜스포머의 보조권선으로부터 생성된 음전압을 캐패시터에 전달하여 레귤레이터의 동작을 턴오프시키는 보조전원;을 포함하여 구성되는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이 보호회로가 적용된 플라이백(flyback), 피드포워드(feedforward), 하프브리지(half-bridge), 풀브리지(full-bridge) 형의 전원장치를 기술적 요지로 한다.The present invention also provides a filter for removing noise components of an input AC power supply; A bridge diode for converting an AC signal from which a noise component is removed to a DC component; Two DC link capacitors for charging the converted direct current; A regulator which protects the JFET from inrush current generated when the power is applied and generates a negative voltage necessary for driving the JFET; A gate control signal generator for generating a control signal for switching the JFET; A transformer for adding negative voltage and zero voltage to the JFET gate by adding an output voltage of the regulator and a voltage generated from the gate control signal; A depletion type JFET characterized in that a channel is formed and a current flows even when a gate voltage is not applied; A transformer for producing a desired output voltage through the secondary winding; And a depletion type junction field effect transistor protection circuit comprising: a secondary power supply which transfers a negative voltage generated from the auxiliary winding of the transformer to a capacitor when the steady state is reached and turns off the operation of the regulator. Flyback, feedforward, half-bridge, and full-bridge type power supplies to which this protection circuit is applied are technical points.
여기에서, 상기 레귤레이터는, 기준전압을 제공하는 제너다이오드; 제너다이오드를 보호하는 저항; 음전압을 충전할 캐패시터; 캐패시터의 전압(VC3)이 에서 결정되는 전압에 이르렀을 때 충전전류를 끊어주는 스위치소자(380); 캐패시터(370)에 충전되는 전류의 크기를 제한하며 전원 투입시 JFET의 통전시간(τ)을 에 결정되게 만드는 저항으로 구성된 것이 바람직하다.Here, the regulator includes a zener diode for providing a reference voltage; A resistor protecting the zener diode; A capacitor for charging a negative voltage; The voltage of the capacitor (V C3 )
이상에서와 같이 본 발명은 JFET 스위칭소자를 사용한 스위칭모드 전원장치를 구성할 경우, 회로구성이 간단하여 저비용으로 초기 기동시 발생하는 돌입전류로부터 소자의 파괴를 막을 수 있으며 PWM IC에 의해 JFET을 스위칭 동작시키기에 충분한 음전압을 제공할 수 있는 효과가 있다. As described above, when the switching mode power supply using the JFET switching device is configured, the circuit configuration is simple, and thus, the destruction of the device can be prevented from the inrush current generated during initial startup at low cost and the JFET is switched by the PWM IC. There is an effect that can provide a negative voltage sufficient to operate.
대부분의 스위칭 전원장치는 입력 교류전원(300)의 노이즈 성분을 제거하는 필터(310), 노이즈 성분이 제거된 교류신호를 직류성분으로 변환하는 브리지다이오드(320), 변환된 직류를 충전하는 두 개의 DC 링크 캐패시터(330, 340)를 포함하고 있다.Most switching power supplies include a
도 3은 본 발명에 의한 공핍형 JFET 보호회로를 플라이백(flyback)형 스위칭 전원장치에 응용한 예이다. 도시된 바와 같이, 본 발명의 바람직한 실시예로, 입력 교류전원(300)의 노이즈 성분을 제거하는 필터(310)와, 노이즈 성분이 제거된 교류신호를 직류성분으로 변환하는 브리지다이오드(320) 변환된 직류를 충전하는 두 개의 DC 링크 캐패시터(330, 340)와, 전원 인가시 발생하는 돌입전류로부터 JFET을 보호하고 JFET의 구동을 위해 필요한 음의 전압을 생성하는 레귤레이터(400)와, JFET을 스위칭하기 위한 제어신호를 발생하는 게이트제어신호 발생기(410)와, 레귤레이터의 출력전압과 게이트 제어 신호기에서 발생한 전압이 더해져 JFET 게이트에 음전압 및 영전압이 인가되도록 만드는 트랜스포머(420)와, 게이트 전압이 인가되지 않았을 때에도 채널이 형성되어 전류가 흐르는 것을 특징으로 하는 공핍형 JFET(450), 이차권선을 통해 원하는 출력전압을 만드는 트랜스포머(440)와, 정상상태에 이르렀을 때 상기 트랜스포머(440)의 보조권선(460)으로부터 생성된 음전압을 캐패시터(370)에 전달하여 레귤레이터의 동작을 턴오프시키는 보조전원으로 크게 구성된다.3 is an example of applying a depletion type JFET protection circuit according to the present invention to a flyback type switching power supply. As shown, according to a preferred embodiment of the present invention, the
본 발명에서는 초기 전원 투입시 normally-on 특징을 가지는 JFET이 소자를 파괴시키지 않는 시간 안(즉 소자가 SOA(Safe Operating Area) 안에 동작하도록 만듬)에 충분한 음전압이 생성되도록 만들기 위해 DC 링크에 두 개의 캐패시터를 직렬로 연결하였다.In the present invention, a JFET having a normally-on feature at initial power-up may be placed on a DC link to produce sufficient negative voltage within a time that does not destroy the device (ie, allows the device to operate within a safe operating area). Capacitors were connected in series.
즉 상위 DC 링크 캐패시터(330)의 아래를 영전압이 되도록 설정하여 하위 DC 링크 캐패시터(340)의 아래에는 자연스럽게 음전압이 걸리도록 만들었다. 상기 상위 DC 링크 캐패시터(C1)와 하위 DC 링크 캐피시터(C2)는 직렬 연결로 인해 용량비에 반비례하는 전압이 각각의 캐패시터에 인가되며 그 합(VDC ( link ))은 다음 수식 1에 나타난 바와 같이 입력전원(VAC)의 교류값의 약 1.414배가 된다.That is, the lower
(수식 1)(Formula 1)
가능하면 캐패시터(C2)에 걸리는 전압이 작도록 캐패시턴스 값을 결정한다. 일반적으로 캐패시터(C2) 양단에 인가되는 전압은 크고 입력 교류전압이 변화될 때마다 달라지기 때문에 레귤레이터(400)를 구성하여 캐패시터(370)에 인가되는 전압은 일정하도록 만들었다. 이때 캐패시터(370)에 인가되는 전압은 제너다이오드(350)와 트랜지스터(380)에 의해 다음 수식 2에 의해서 결정된다.If possible, the capacitance value is determined so that the voltage across the capacitor C2 is small. In general, since the voltage applied across the capacitor C2 is large and varies each time the input AC voltage is changed, the
(수식 2)(Formula 2)
여기서 VZD1은 제너다이오드의 항복전압이고 VBE ( ON )은 트랜지스터(380)의 턴온전압이다. VC3는 JFET을 턴오프시키기에 충분한 음의 전압을 갖도록 결정해야 한다. 저항(360)은 제너다이오드(350)를 보호하기 위한 저항이며 저항(390)은 캐패시터(370)에 충전되는 전류의 최대치를 제한하기 위한 저항이다. 다만 전원 투입시 저항(390)을 통해서 캐패시터(370)에 전압이 충전되므로 돌입 전류로 인해 JFET이 파괴되지 않도록 충분히 빠른 시간 안에 공핍형 JFET를 턴오프시킬 수 있도록 시정수(τ)를 수식 3으로부터 결정한다.Where V ZD1 is the breakdown voltage of the zener diode and V BE ( ON ) is the turn-on voltage of the
(수식3)(Formula 3)
도 4는 상기된 수식에 의해 결정된 보호회로를 보여주고 있다. 상기한 바와 같이 C1과 C2에 의해 전압이 분배되고 JFET을 턴오프시키기 위한 음전압은 C2와 C3, D1, D2, S1, R1, R2로 구성된 레귤레이터에 의해 형성이 된다.4 shows a protection circuit determined by the above-described equation. As described above, the voltage is distributed by C1 and C2, and the negative voltage for turning off the JFET is formed by a regulator composed of C2 and C3, D1, D2, S1, R1, and R2.
도 5는 각 부분에서 검출한 출력파형을 보고 있다. 전압파형(510)은 입력 직류전압(V1)이 캐패시터 C1, C2에 의해 분압된 결과를 보여준다. 시뮬레이션에서는 영전압 입력시 레귤레이터 전압이 충분하지 못해 발생하는 normally-on 소자의 과도 과전류를 보기 위해 교류입력전압이 0V에서 350V까지 16ms동안 선형적으로 증가 하는 것을 가정하였다. 전압파형(500)은 레귤레이터에 의해 C3에 충전된 전압을 보여주고 있다. R2 x C3의 짧은 시정수로 인해 캐패시터(C2) 양단에 인가되는 전압은 거의 동시에 캐패시터(C3)에 충전되고 있다. 캐패시터(C2)의 전압이 nomally-on JFET을 충분히 턴오프시킬 수 있는 전압인 -25V는 거의 2ms가 되어야 만들어지지만 캐패시터(C2)의 전압이 -25V에 가까워질수록 JFET의 채널은 닫히므로 전류파형(530)은 1ms에서 거의 흐르지 않고 있다.5 shows output waveforms detected at each part. The
한편, JFET을 통해 소모되는 전력은 소자의 파괴와 밀접한 관계가 있으며 도 6의 (520)에서 보여준다. 피크 전력은 5.5W 이고 폭은 1ms 이므로 소자는 SOA 영역 안에서 동작하여 파괴되지 않는다. 일단 2ms에 도달하면 소자는 스위칭이 가능한 상태 즉 완전한 개폐가 가능한 상태가 되어 게이트 제어신호 발생기로부터 신호를 받아 스위칭을 시작할 수 있게 된다. 스위칭이 시작되어 정상상태가 되면 보조권선(460)을 통해 전압이 C3에 충전되어 JFET을 턴오프시기에 필요한 음전압은 더 이상 레귤레이터(400)에 의해서 발생되지 않는다.On the other hand, the power consumed through the JFET is closely related to the destruction of the device and is shown in 520 of FIG. The peak power is 5.5W and the width is 1ms, so the device operates in the SOA region and is not destroyed. Once 2ms is reached, the device is in a switchable state, that is, fully openable and open, so that it can start switching by receiving a signal from the gate control signal generator. When switching starts and becomes a normal state, the voltage is charged to C3 through the auxiliary winding 460 so that the negative voltage required to turn off the JFET is no longer generated by the
도 1 - 종래 기술에 따른 normally-off 특성을 갖도록 normally-off 특성을 가진 소자와 함께 구성된 캐스코드형 회로구성을 나타낸 도.1 shows a cascoded circuit arrangement configured with a device having a normally-off characteristic to have a normally-off characteristic according to the prior art.
도 2 - Quasi-normally-off 특성을 갖는 JFET을 통해 구성된 전원장치를 나타낸 도.Figure 2 shows a power supply configured via a JFET with Quasi-normally-off characteristics.
도 3 - 본 발명에 따른 normally-off 특성을 갖는 JFET을 보호하기 위한 레귤레이터가 포함된 전원장치의 실시예를 나타낸 도.3 shows an embodiment of a power supply comprising a regulator for protecting a JFET with normally-off characteristics in accordance with the present invention.
도 4 - 본 발명에 의한 레귤레이터의 특성을 시뮬레이션하기 위한 회로도를 나타낸 도.4 is a circuit diagram for simulating the characteristics of the regulator according to the present invention.
도 5 - 본 발명에 의한 레귤레이터 및 JFET의 출력파형을 나타낸 도.5 shows output waveforms of a regulator and a JFET according to the present invention.
<도면에 사용된 주요 부호에 대한 설명><Description of Major Symbols Used in Drawings>
100, 240, 430 : normally-on 특징을 갖는 JFET100, 240, 430: JFETs with normally-on features
110 : normally-off 특성을 갖는 MOSFET110: MOSFET with normally-off characteristic
120 : 드레인 130 : 게이트 140 : 소스120: drain 130: gate 140: source
200, 410 : JFET을 스위칭하기 위한 게이트 신호발생기200, 410: Gate signal generator for switching JFET
210 : 음전압을 충전하기 위한 캐패시터210: capacitor for charging negative voltage
220, 420 : 전압이 합하여져 JFET의 게이트에 영전압 및 음전압을 인가할 수 있도록 만든 트랜스포머220, 420: Transformers that add voltage so that zero and negative voltages can be applied to the gate of a JFET.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080071249A KR100995922B1 (en) | 2008-07-22 | 2008-07-22 | A protection circuit for a normally-ondepletion mode JFET and the power apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080071249A KR100995922B1 (en) | 2008-07-22 | 2008-07-22 | A protection circuit for a normally-ondepletion mode JFET and the power apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100010324A true KR20100010324A (en) | 2010-02-01 |
KR100995922B1 KR100995922B1 (en) | 2010-11-22 |
Family
ID=42085024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080071249A KR100995922B1 (en) | 2008-07-22 | 2008-07-22 | A protection circuit for a normally-ondepletion mode JFET and the power apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100995922B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355904B2 (en) | 2012-02-27 | 2016-05-31 | Qualcomm Incorporated | Method for strain-relieved through substrate vias |
US9543821B2 (en) | 2014-06-10 | 2017-01-10 | Power Integrations, Inc. | MOSFET driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004242475A (en) | 2003-02-07 | 2004-08-26 | Kri Inc | Driving system for switching device |
JP2006223032A (en) | 2005-02-09 | 2006-08-24 | Sumitomo Electric Ind Ltd | Switching device |
JP2006314154A (en) | 2005-05-06 | 2006-11-16 | Sumitomo Electric Ind Ltd | Power converter |
-
2008
- 2008-07-22 KR KR1020080071249A patent/KR100995922B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355904B2 (en) | 2012-02-27 | 2016-05-31 | Qualcomm Incorporated | Method for strain-relieved through substrate vias |
US9543821B2 (en) | 2014-06-10 | 2017-01-10 | Power Integrations, Inc. | MOSFET driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation |
Also Published As
Publication number | Publication date |
---|---|
KR100995922B1 (en) | 2010-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
RU2642839C2 (en) | High-voltage dc-to-dc converter | |
JP3624182B2 (en) | Circuit structure for supplying supply voltage to load device | |
KR101373892B1 (en) | Buck dc to dc converter and method | |
DE60237176D1 (en) | Current transformers having circuits for improved operation control of synchronous rectifiers therein | |
US9887619B2 (en) | System and method for a normally-on switched mode power supply | |
CN110299835B (en) | System and method for powering a switching converter | |
KR19980037910A (en) | Peak Reverse Voltage Rejection Circuit | |
US5451845A (en) | Device for protecting a ballast circuit from excess voltage | |
US20210265992A1 (en) | Enhancement mode startup circuit with jfet emulation | |
JP2017099261A (en) | Ac/dc converter, drive circuit | |
US20100182807A1 (en) | Synchronous Rectifier Circuit Capable of Preventing Flow-Through Current | |
KR20200091933A (en) | Power converter with active clamp | |
KR101069795B1 (en) | Electric power converter | |
KR100995922B1 (en) | A protection circuit for a normally-ondepletion mode JFET and the power apparatus | |
US20150222176A1 (en) | Start-up regulator for high-input-voltage power converters | |
JP2022015506A (en) | Power supply control device | |
KR101034866B1 (en) | Protection circuit of power supply applied junction field effect transistor | |
WO2005027326A1 (en) | Switching element protective circuit | |
RU2720217C9 (en) | Power switching device and control method of power switching device | |
CN214101190U (en) | Electronic circuit device | |
CN106899218B (en) | For using the accessory power supply of the switch mode power controller of relay system rule | |
JP5832124B2 (en) | DC power supply | |
JP4465713B2 (en) | Switching power supply device and synchronous rectifier circuit | |
Zhu | 1.7 kV JFET Eases High Voltage Utility Power Supply Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151113 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161116 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171102 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |