JP5832124B2 - DC power supply - Google Patents
DC power supply Download PDFInfo
- Publication number
- JP5832124B2 JP5832124B2 JP2011087193A JP2011087193A JP5832124B2 JP 5832124 B2 JP5832124 B2 JP 5832124B2 JP 2011087193 A JP2011087193 A JP 2011087193A JP 2011087193 A JP2011087193 A JP 2011087193A JP 5832124 B2 JP5832124 B2 JP 5832124B2
- Authority
- JP
- Japan
- Prior art keywords
- fets
- power supply
- drive
- fet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
この発明は、入力直流電圧を負荷側接続機器で使用可能な安定直流電圧に変換する直流電源装置(DC/DCコンバータ回路)に関し、特に、窒化ガリウム(以下、「GaN」という)や炭化ケイ素(以下、「SiC」という)などのワイドバンドギャップ半導体をスイッチング素子に使用した小型で低損失の直流電源装置に関するものである。 The present invention relates to a DC power supply device (DC / DC converter circuit) that converts an input DC voltage into a stable DC voltage that can be used in a load-side connection device, and in particular, gallium nitride (hereinafter referred to as “GaN”) and silicon carbide ( The present invention relates to a compact and low-loss DC power supply device using a wide band gap semiconductor such as “SiC” as a switching element.
従来から、入力直流電圧を負荷装置で使用可能な安定直流電圧に変換する直流電源装置(DC/DCコンバータ回路)においては、小型軽量で低損失のものが要求されている。
この種の直流電源装置としては、スイッチング方式によるDC/DCコンバータ回路が一般的であるが、特にシリコン(以下、「Si」という)を用いたパワー半導体素子を用いた回路においては、オン抵抗および飽和電圧の低減化が要求されているものの、技術的に限界に達しつつあり、これにともない回路の高効率化に関しても頭打ちの状況にある。
Conventionally, a DC power supply device (DC / DC converter circuit) that converts an input DC voltage into a stable DC voltage that can be used in a load device is required to be small, light, and low loss.
As this type of DC power supply device, a DC / DC converter circuit based on a switching system is generally used. In particular, in a circuit using a power semiconductor element using silicon (hereinafter referred to as “Si”), on-resistance and Although a reduction in saturation voltage is required, it is reaching a technical limit, and with this, the circuit efficiency has reached its peak.
しかし、近年では、Siのバンドギャップ(=1.12[eV])に対して約2倍程度(=2.2[eV])以上の値を有するワイドバンドギャップ半導体の研究が進められた結果、低オン抵抗で高耐圧であって大電流かつ高速スイッチングが可能な、GaNを用いたFETやSiCを用いたスイッチングデバイスが使用され始めている。 However, in recent years, as a result of research on a wide band gap semiconductor having a value about twice (= 2.2 [eV]) or more than the Si band gap (= 1.12 [eV]). Switching devices using FETs and SiC using GaN, which have a low on-resistance, a high breakdown voltage, a large current, and capable of high-speed switching, are beginning to be used.
一般的に、GaNやSiCを用いたFETにより、スイッチング損失を削減することが可能となり、さらに小型で高効率なDC/DCコンバータ回路が提供可能なことが知られている。
しかしながら、現在実用化されつつあるGaNやSiCで作られたMOSFETは、ゲート電圧の閾値が低い状態(または、ゲート電圧が与えられていない状態)ではオン状態となる素子がほとんどを占めている。
In general, it is known that an FET using GaN or SiC can reduce switching loss, and can provide a small and highly efficient DC / DC converter circuit.
However, MOSFETs made of GaN or SiC, which are currently in practical use, occupy most of the elements that are turned on when the gate voltage threshold is low (or when no gate voltage is applied).
したがって、GaNやSiCで作られたMOSFETを駆動するためには、正の電源と負の電源とを用意しておき、FETオン時にはFETゲートに正電圧を印加し、FETオフ時にはFETゲートに負電圧を印加することが可能な駆動回路が必要であった。 Therefore, in order to drive a MOSFET made of GaN or SiC, a positive power source and a negative power source are prepared, a positive voltage is applied to the FET gate when the FET is on, and a negative voltage is applied to the FET gate when the FET is off. A drive circuit capable of applying a voltage is required.
また、ゲート電圧を印加していない状態でオン状態となる可能性のあるGaNやSiCで作られたMOSFETを電源回路に使用する場合には、入力電圧が常に短絡してしまう可能性があることから、短絡防止用の保護素子やブレーカなどの回路素子が必要となり、小型の電源装置に搭載することができないという問題があった。 In addition, when a MOSFET made of GaN or SiC that may be turned on when no gate voltage is applied is used for a power supply circuit, the input voltage may always be short-circuited. Therefore, a circuit element such as a protective element for preventing a short circuit or a breaker is required, and there is a problem that it cannot be mounted on a small power supply device.
以上のように、ゲート電圧の非印加時にオン状態になる可能性があるGaNやSiCを用いたMOSFETを電源回路に使用する場合には、電源回路の停止状態では常にFETゲートに負電圧を印加するための別電源が必要となるという問題があった。 As described above, when a MOSFET using GaN or SiC that may be turned on when no gate voltage is applied is used in the power supply circuit, a negative voltage is always applied to the FET gate when the power supply circuit is stopped. There was a problem that a separate power source was required to do this.
特に、大出力電力の電源回路でよく用いられるフルブリッジ方式のスイッチング電源を例にとると、高電圧側に接続された2つのFET用の駆動電源として、正負両方の電圧が出力可能な電源が2組必要となるうえ、低電圧側に接続された2つのFET用にも正負両方の電圧が出力可能な電源が1組必要となることから、合計で正負両方の電圧が出力可能な電源が3組も必要となるので、電源装置を小型化することが困難になる。 In particular, taking a full-bridge switching power supply often used in a power supply circuit with high output power as an example, a power supply capable of outputting both positive and negative voltages is used as a drive power supply for two FETs connected to the high voltage side. Since two sets are required and one power supply that can output both positive and negative voltages is required for the two FETs connected to the low voltage side, a power supply that can output both positive and negative voltages in total is required. Since three sets are also required, it is difficult to reduce the size of the power supply device.
そこで、低電圧側のFETのみに対して、電源停止状態においても、負のゲート電圧を印加するための別電源を設けた直流電源装置が提案されている(たとえば、特許文献1参照)。 Therefore, a DC power supply device has been proposed in which only a low-voltage side FET is provided with a separate power supply for applying a negative gate voltage even when the power supply is stopped (see, for example, Patent Document 1).
従来の直流電源装置は、特許文献1に記載の回路構成によれば、入力電圧が印加される前に起動する負の別電源と、制御系を動作させるための別電源とが必要であることから、電源装置の小型化が困難であるうえ、入力電源が1系統のみの回路構成においては、入力電源を半導体スイッチや機械的スイッチで複数に分割して、各電源の投入手順に時間差を設定して制御するためのシーケンス回路が必要となるので、さらに電源回路の規模が大きくなり、装置全体の小型化を実現することができないという課題があった。
According to the circuit configuration described in
また、艦船用や航空機用の電源システムで使用される3相発電機の出力電圧を3相ブリッジ回路で整流平滑する場合には、高電圧側の3個のFETの各々に対して正負電源を設ける必要があるうえ、破損防止用に耐電圧性能の高い電源が要求されることから、さらに回路全体が大型化するという課題があった。 In addition, when rectifying and smoothing the output voltage of a three-phase generator used in a power supply system for ships or aircraft with a three-phase bridge circuit, positive and negative power supplies are applied to each of the three FETs on the high voltage side. Since it is necessary to provide a power source with high withstand voltage performance for preventing damage, there is a problem that the entire circuit is further increased in size.
この発明は、上記のような課題を解決するためになされたものであり、短絡事故を防止して安全を確保しつつ、低価格化および小型化が可能な直流電源装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a DC power supply device that can be reduced in price and size while ensuring safety by preventing a short-circuit accident. To do.
この発明に係る直流電源装置は、ワイドバンドギャップ半導体からなる複数のFETがフルブリッジ状に接続されて構成された直流電源装置であって、複数のFETの各々を駆動するための駆動回路と、複数のFETの各々のオン/オフ比および動作タイミングを制御する制御ICと、複数のFETの各々が駆動し始めてからオン状態となる際の突入電流を保護する突入電流保護回路と、複数のFETを駆動するための給電を行う単一の駆動電源と、を備え駆動回路は、複数のFETのうち高電圧側に接続された第1のFETを駆動する第1の駆動回路と、複数のFETのうち低電圧側に接続された第2のFETを駆動する第2の駆動回路と、からなり、第1の駆動回路は、第1のFETのゲートとソースとの間に挿入されたドライブトランスを含み、第2の駆動回路は、駆動電源の両端間に直列接続されて挿入された正バイアス用コンデンサおよび負バイアス用コンデンサを含み、第2の駆動回路には、負バイアス用コンデンサを充電するためのカレントトランスが接続されており、第2のFETのソースは、カレントトランスの1次側に直列接続され、負バイアス用コンデンサは、カレントトランスの2次側に対して並列接続され、負バイアス用コンデンサは、カレントトランスを介して、第2のFETに流れる電流により充電されるものである。 A DC power supply device according to the present invention is a DC power supply device configured by connecting a plurality of FETs made of a wide band gap semiconductor in a full bridge shape, and a drive circuit for driving each of the plurality of FETs, A control IC that controls the on / off ratio and operation timing of each of the plurality of FETs, an inrush current protection circuit that protects an inrush current when each of the plurality of FETs starts to be turned on, and a plurality of FETs A drive power supply for supplying power to drive the first FET that drives the first FET connected to the high voltage side of the plurality of FETs, and the plurality of FETs And a second drive circuit for driving a second FET connected to the low voltage side. The first drive circuit is a drive transistor inserted between the gate and source of the first FET. The second drive circuit includes a positive bias capacitor and a negative bias capacitor inserted in series between both ends of the drive power supply, and the second drive circuit is charged with the negative bias capacitor. A source of the second FET is connected in series to the primary side of the current transformer, and a negative bias capacitor is connected in parallel to the secondary side of the current transformer. The capacitor for use is charged by the current flowing through the second FET via the current transformer.
この発明によれば、たとえばフルブリッジ方式の場合、4個のFETに対して1つの駆動電源でそれぞれのFETに正と負の両方のゲート電圧を供給することができ、GaNやSiCで作られたオン抵抗が小さく、ゲートの閾値電圧が低いMOSFETを誤動作することなく安全に動作させることができることから、非常に小型で低損失の直流電源装置を低価格で得ることができる。 According to the present invention, for example, in the case of the full bridge method, both the positive and negative gate voltages can be supplied to each FET with one drive power supply for four FETs, which are made of GaN or SiC. In addition, since a MOSFET having a low on-resistance and a low gate threshold voltage can be operated safely without malfunctioning, a very small and low-loss DC power supply device can be obtained at a low price.
実施の形態1.
以下、図面を参照しながら、この発明の実施の形態1に係る直流電源装置について詳細に説明する。
図1はこの発明の実施の形態1の回路構成を示すブロック図であり、図2および図3はこの発明の実施の形態1による回路動作を図1内の各部の電圧波形で示すタイミングチャートである。
Hereinafter, a DC power supply according to
FIG. 1 is a block diagram showing a circuit configuration according to the first embodiment of the present invention. FIGS. 2 and 3 are timing charts showing circuit operations according to the first embodiment of the present invention with voltage waveforms at respective parts in FIG. is there.
図1において、この発明の実施の形態1に係る直流電源装置は、入力側に挿入された突入電流保護回路1と、突入電流保護回路1の出力端子とグランドGNDとの間に挿入された入力コンデンサ2と、突入電流保護回路1の出力端子とグランドGNDとの間に直列に挿入されたワイドバンドギャップ半導体からなるFET3、4と、FET3、4に対して並列接続されたワイドバンドギャップ半導体からなるFET5、6と、を備えている。
1, the DC power supply according to
また、直流電源装置は、FET3、4の接続点と、FET5、6の接続点との間に挿入された1次巻線を有するスイッチングトランス7を備えており、スイッチングトランス7の1次巻線には、共振用チョークコイル8が挿入されている。
Further, the DC power supply device includes a switching transformer 7 having a primary winding inserted between a connection point of FETs 3 and 4 and a connection point of FETs 5 and 6, and the primary winding of the switching transformer 7. A
さらに、直流電源装置は、FET3〜6の各ゲート端子に個別に接続点された駆動回路D3〜D6と、駆動回路D3〜D6への給電を行う駆動電源17と、駆動回路D3〜D6を制御する駆動信号回路30と、突入電流保護回路1および駆動信号回路30を駆動制御する制御IC32と、を備えている。
駆動回路D3、D5は互いに同一構成からなり、駆動回路D4、D6は互いに同一構成からなる。
Further, the DC power supply device controls the drive circuits D3 to D6 individually connected to the gate terminals of the FETs 3 to 6, the
The drive circuits D3 and D5 have the same configuration, and the drive circuits D4 and D6 have the same configuration.
駆動回路D3、D5は、コンデンサ10と、コンデンサ10の両端間に直列に挿入されたNPN型トランジスタ11およびPNP型トランジスタ12と、各トランジスタ11、12の接続点に接続された直流カットコンデンサ13と、直流カットコンデンサ13に1次巻線が接続されたドライブトランス14と、ドライブトランス14の2次巻線に接続された電流制限抵抗15と、コンデンサ10の給電端子に順方向に接続された逆流防止ダイオード16と、を備えている。
The drive circuits D3 and D5 include a capacitor 10, an
各トランジスタ11、12のゲートには、駆動信号回路30からの駆動信号が印加されている。
ドライブトランス14の2次巻線は、一端が電流制限抵抗15を介してFET3、4のゲートに接続されており、他端がFET3、4のソースに接続されている。
A drive signal from the
One end of the secondary winding of the
駆動回路D4、D6は、駆動電源17の両端間に直列に挿入された正バイアス用コンデンサ20および負バイアス用コンデンサ24と、駆動電源17の両端間に直列に挿入されたNPN型トランジスタ21およびPNP型トランジスタ22と、各トランジスタ21、22の接続点に接続された電流制限抵抗23と、各トランジスタ21、22のゲートと駆動電源17の負極との間に挿入された抵抗28と、を備えている。
The drive circuits D4 and D6 include a
また、駆動回路D4、D6には、負バイアス用コンデンサ24の両端間に1次巻線が挿入されたカレントトランス25と、カレントトランス25の1次巻線に挿入された整流ダイオード26と、負バイアス用コンデンサ24の両端間に挿入されたツェナーダイオード27と、が接続されている。
The drive circuits D4 and D6 include a
各トランジスタ21、22のゲートには、駆動信号回路30からの駆動信号が印加されており、各トランジスタ21、22の接続点は、電流制限抵抗23を介してFET4、6のゲートに接続されている。
また、各コンデンサ20、24の接続点は、FET4、6のソースおよびカレントトランス25の2次巻線に接続されている。
A drive signal from the
Further, the connection point of the
突入電流保護回路1は、直流電源装置の入力側に接続された入力コンデンサ2に電荷がない状態で、1次電源を投入した際に過大な電流が流れるのを防ぐとともに、直流電源装置が動作し始める際に、直列接続されたFET3、4およびFET5、6がアーム短絡状態になっても、過大な短絡電流が流れてFET3〜6が破損しないよう保護するものである。なお、直流電源装置に対する入力電圧は、たとえば、DC270[Vrms]である。
The inrush
図1に示す直流電源装置においては、4個のFET3〜6が、それぞれ2個ずつ直列接続されており、スイッチングトランス7の1次巻線に対して襷掛け状に接続されたFET3、6がオン状態のときには、FET3→共振用チョークコイル8→スイッチングトランス7の1次巻線→FET6→グランドGNDの経路で、電流a(破線矢印)が流れる。
In the DC power supply device shown in FIG. 1, two FETs 3 to 6 are connected in series with each other, and FETs 3 and 6 connected in a hooked manner to the primary winding of the switching transformer 7. In the ON state, a current a (broken arrow) flows through a path of FET3 →
また、FET3、6がオフとなり、代わりにFET4、5がオン状態のときには、FET5→スイッチングトランス7の1次巻線→共振用チョークコイル8→FET4→グランドGNDの経路で、電流b(1点鎖線)が流れる。
When the FETs 3 and 6 are turned off and the FETs 4 and 5 are turned on instead, the current b (one point) is obtained through the path of the FET 5 → the primary winding of the switching transformer 7 → the
これにより、スイッチングトランス7の2次側において、1次側と2次側との巻き線比に相当する電圧および電流を発生させて、電力を伝送するように構成されている。
なお、スイッチングトランス7の1次側に直列に接続された共振用チョークコイル8は、各FET3〜6のスイッチング時に流れる電流を遅らせて、ソフトスイッチングを実現させるための共振用コイルを構成している。
Thereby, on the secondary side of the switching transformer 7, a voltage and a current corresponding to a winding ratio between the primary side and the secondary side are generated to transmit electric power.
The
ここで、高電圧側のFET3、5を駆動するための駆動回路D3、D5において、一方の駆動回路D3に注目して説明する。
駆動回路D3において、エネルギバンクとなるコンデンサ10には、駆動信号を増幅するための2個(NPN型、PNP型)のトランジスタ11、12がトーテムポール状に接続されている。
Here, in the drive circuits D3 and D5 for driving the FETs 3 and 5 on the high voltage side, description will be given focusing on one drive circuit D3.
In the drive circuit D3, two (NPN type and PNP type)
これにより、直列接続された2個のトランジスタ11、12の各エミッタからの出力信号は、直流カットコンデンサ13を介してドライブトランス14に入力され、ドライブトランス14からの出力信号は、電流制限抵抗15を介してFET3のゲートに入力される。
As a result, the output signals from the emitters of the two
たとえば、駆動信号回路30からの駆動信号が「ハイ(High)」になると、NPN型トランジスタ11がオンとなり、コンデンサ10の蓄電電圧がドライブトランス14の1次側に印加され、これと同時に直流カットコンデンサ13に電荷が蓄えられる。
For example, when the drive signal from the
次に、駆動信号が「ロー(Low)」になると、NPN型トランジスタ11がオフすると同時に、PNP型トランジスタ12がオン状態となり、直流カットコンデンサ13に蓄えられた電荷は、放電しながらドライブトランス14の1次側に供給され、前述とは逆の電圧を印加することになる。
Next, when the drive signal becomes “Low”, the
このように、ドライブトランス14の1次側の電圧が、正と負の両方に振られることにより、ドライブトランス14の2次側にも、巻き線比に比例した正と負の電圧が生じる。
したがって、ドライブトランス14の2次側からの正負電圧がFET3のゲートに印加されることにより、FET3はオン/オフを交互に繰り返すことになる。
In this way, when the voltage on the primary side of the
Therefore, when a positive / negative voltage from the secondary side of the
また、駆動回路D3において、コンデンサ10に接続された逆流防止ダイオード16は、FET3がオン状態のときに消費したコンデンサ10の放電電荷を駆動電源17から再充電して補充する際に、逆流を防止する。
駆動回路D3と同一構成の駆動回路D5は、駆動回路D3の上記動作と同様に、FET5を駆動する。
In the drive circuit D3, the backflow prevention diode 16 connected to the capacitor 10 prevents backflow when the discharge charge of the capacitor 10 consumed when the FET 3 is on is recharged from the
The drive circuit D5 having the same configuration as the drive circuit D3 drives the FET 5 in the same manner as the operation of the drive circuit D3.
次に、低電圧側のFET4、6を駆動するための駆動回路D4、D6において、一方の駆動回路D4に注目して説明する。
駆動回路D4において、正電荷を蓄えておく正バイアス用コンデンサ20には、駆動信号を増幅するための2個(NPN型、PNP型)のトランジスタ21、22がトーテムポール状に接続されている。
Next, in the drive circuits D4 and D6 for driving the FETs 4 and 6 on the low voltage side, description will be given focusing on one drive circuit D4.
In the drive circuit D4, two (NPN type and PNP type)
これにより、直列接続された2個のトランジスタ21、22の各エミッタからの出力信号は、電流制限抵抗23を介してFET4のゲートに入力される。
このとき、NPN型トランジスタ21がオンすることにより、FET4のゲートに正電圧が印加され、FET4がオンすることになる。
As a result, the output signals from the emitters of the two
At this time, when the NPN transistor 21 is turned on, a positive voltage is applied to the gate of the FET 4 and the FET 4 is turned on.
一方、負電荷を蓄えておく負バイアス用コンデンサ24は、FET4のソースと、駆動電源17のグランドGND側(PNP型トランジスタ22のコレクタ)との間に接続されている。また、負バイアス用コンデンサ24は、FET4のソースに直列接続されたカレントトランス25の2次側に対して並列接続されている。
On the other hand, the
カレントトランス25の1次側は、FET4のソースに直列接続されており、FET4がオン状態となって1次側に電流が流れると、2次側には、巻き線比に比例した電圧と、巻き線比に反比例した電流とが発生する。
これにより、整流ダイオード26を介して負バイアス用コンデンサ24に電荷が蓄えられ、所定以上の電荷に達すると、ツェナーダイオード27によって余分な電荷が放電される構成となっている。
The primary side of the
As a result, the charge is stored in the
また、NPN型トランジスタ21がオフとなり、PNP型トランジスタ22がオン状態になると、電流制限抵抗23を介してFET4のゲートから電荷を引き抜きながら、負バイアス用コンデンサ24に蓄えられた電圧分だけFET4のゲートを負電圧に引き下げることにより、FET4はオフ状態を維持することになる。
さらに、抵抗28は、駆動信号が入力されなかった場合に、各トランジスタ21、22のベース電位を低く維持して、PNP型トランジスタ22側をオン状態とし、FET4のオフ状態を維持させるためのものである。
Further, when the NPN transistor 21 is turned off and the
Further, the
駆動回路D4と同一構成の駆動回路D6は、駆動回路D4の上記動作と同様に、FET6を駆動する。
駆動信号回路30は、制御IC32からの制御信号を受けて、各駆動回路D3〜D6内の2個(NPN型、PNP型)のトランジスタに対する駆動信号を生成する。
The drive circuit D6 having the same configuration as the drive circuit D4 drives the FET 6 in the same manner as the operation of the drive circuit D4.
The
以下、図2〜図4を参照しながら、図1内の制御IC32およびFET3〜6の動作について、さらに詳細に説明する。
図2および図3はこの発明の実施の形態1による回路動作を図1内の各部の電圧波形で示すタイミングチャートである。
Hereinafter, the operations of the
2 and 3 are timing charts showing the circuit operation according to the first embodiment of the present invention with voltage waveforms at respective portions in FIG.
図2においては、FET3、4の各ゲート電圧波形(ドライブ波形)と、突入電流保護回路1の動作タイミングとが示されている。
また、図3においては、FET3〜6の各ゲート電圧波形と、スイッチングトランス7の1次側に印加される1次電圧波形とが示されている。
FIG. 2 shows the gate voltage waveforms (drive waveforms) of the FETs 3 and 4 and the operation timing of the inrush
FIG. 3 shows gate voltage waveforms of the FETs 3 to 6 and a primary voltage waveform applied to the primary side of the switching transformer 7.
図2(a)、図3(a)はFET3へのゲート電圧波形を示し、図2(b)は突入電流保護回路1のスイッチがオン状態となるタイミングを示している。
図2(c)、図3(b)はFET4へのゲート電圧波形を示し、図3(c)はFET5へのゲート電圧波形を示している。
図3(d)はFET6へのゲート電圧波形を示し、図3(e)はFET3〜6の動作を受けてスイッチングトランス7の1次側に印加される電圧波形を示している。
2A and 3A show the gate voltage waveform to the FET 3, and FIG. 2B shows the timing when the switch of the inrush
2C and 3B show the gate voltage waveform to the FET 4, and FIG. 3C shows the gate voltage waveform to the FET 5.
FIG. 3D shows the gate voltage waveform to the FET 6, and FIG. 3E shows the voltage waveform applied to the primary side of the switching transformer 7 in response to the operation of the FETs 3 to 6.
図4は従来の直流電源装置の回路構成を比較例として示すブロック図である。
図4において、前述(図1参照)と同様のものについては、前述と同一符号を付して、または、符号の後に「’」、「a」、「b」を付して詳述を省略する。
FIG. 4 is a block diagram showing a circuit configuration of a conventional DC power supply device as a comparative example.
In FIG. 4, the same parts as those described above (see FIG. 1) are denoted by the same reference numerals as those described above, or “′”, “a”, “b” are added after the reference numerals, and detailed description thereof is omitted. To do.
図4において、FET3〜6の各駆動回路D3’〜D6’は、互いに同一構成からなるので、代表的に1つの駆動回路D3’に注目して説明する。
駆動回路D3’は、FET3を駆動するために、前述(図1)のコンデンサ10、直流カットコンデンサ13およびドライブトランス14に代えて、正電圧および負電圧を個別に出力する2つの駆動電源17a、17bを備えている。
In FIG. 4, each of the drive circuits D3 ′ to D6 ′ of the FETs 3 to 6 has the same configuration, and therefore, description will be given with a focus on one drive circuit D3 ′.
In order to drive the FET 3, the drive circuit D3 ′ replaces the capacitor 10, the DC cut
図4において、高電圧側に接続されたFET3のソースは、FET3がオフ状態の場合には、スイッチングトランス7およびFET4(オン状態)を介してGNDに接続されているので、低電圧側に引かれた電位となっている。 In FIG. 4, the source of the FET 3 connected to the high voltage side is connected to the GND via the switching transformer 7 and the FET 4 (ON state) when the FET 3 is in the OFF state. It has become a potential.
ここで、駆動信号回路30aから各トランジスタ11、12のゲートに「ハイ(High)信号」が出力されると、NPN型トランジスタ11がオンし、FET3のゲートには駆動電源17aの出力電圧が印加されるので、FET3はオン状態となる。
Here, when a “High signal” is output from the
FET3がオン状態となると、FET3のソース電位は、入力電圧とほぼ等しくなり、ソース電位よりもゲートオフ電圧まで低くしない限り、FET3はオフできない状態となる。 When the FET 3 is turned on, the source potential of the FET 3 becomes substantially equal to the input voltage, and the FET 3 cannot be turned off unless the gate potential is made lower than the source potential.
続いて、駆動信号回路30aから「ロー(Low)信号」が出力されると、NPN型トランジスタ11はオフし、代わりにPNP型トランジスタ12がオン状態となるので、FET3のゲート電圧は、駆動電源17bの低電圧側の電位まで下げられる。
Subsequently, when a “Low signal” is output from the
このとき、駆動電源17bは、高電圧側をFET3のソース側に接続していることから、FET3のゲート電圧は、駆動電源17bの出力電圧分だけソース電位よりも低くなり、FET3はオフ状態となる。
At this time, since the driving
上記動作を繰り返すことにより、FET3は、制御IC32aからの制御信号にしたがってオン/オフ動作することとなる。
同様に、FET4〜6も、制御IC32aからの信号にしたがい、オン/オフ動作を繰り返す。
By repeating the above operation, the FET 3 is turned on / off according to a control signal from the
Similarly, the FETs 4 to 6 repeat the on / off operation according to the signal from the
制御IC32aは、起動と同時に、FET3、4に対しては、互いに位相が180°ずれた制御信号を出力し、FET3、5に対してはそれぞれ同相の制御信号を出力し、FET4、6にはそれぞれ同相の制御信号を出力する。
At the same time as the activation, the
これにより、FET3がオン状態のときには、FET4、6がオフ状態となっており、FET5がオン状態のときにも、FET4、6はオフ状態となっているので、スイッチングトランス7には電圧が印加されず、直流電源装置としてはオフ状態となっている。
上記状態は、図3(a)〜(e)内の左半分の波形で示されている。
Thus, when the FET 3 is in the on state, the FETs 4 and 6 are in the off state, and when the FET 5 is in the on state, the FETs 4 and 6 are in the off state, so that a voltage is applied to the switching transformer 7. However, the DC power supply device is in an off state.
The said state is shown by the waveform of the left half in Fig.3 (a)-(e).
続いて、起動後の時間経過とともに、徐々にFET3、4の駆動信号の位相が遅れ始め、FET3のオンタイミングとFET6のオンタイミングとが重なりだし、FET5、4のオンタイミングも重なりだす。 Subsequently, with the passage of time after the start, the phase of the drive signals of the FETs 3 and 4 gradually starts to be delayed, the on-timing of the FET 3 and the on-timing of the FET 6 overlap, and the on-timing of the FETs 5 and 4 also overlap.
これにより、各FET3〜6のゲート電圧は、図3(a)〜(e)の右半分に示す波形のようになり、FET3、6がオン状態のときには電流a(破線矢印)が流れ、FET5、4がオン状態のときには電流b(1点鎖線矢印)が流れる。 As a result, the gate voltages of the FETs 3 to 6 have the waveforms shown in the right half of FIGS. 3A to 3E. When the FETs 3 and 6 are in the ON state, a current a (broken arrow) flows, and the FET 5 When 4 is in the ON state, a current b (one-dot chain arrow) flows.
上記動作を繰り返すことにより、スイッチングトランス7の1次側には、図3(e)の右半分の波形が示す電圧が印加されることになる。
この時点で、初めてスイッチングトランス7の2次側に電力が伝送され、直流電源装置として機能し始める。
By repeating the above operation, the voltage indicated by the right half waveform of FIG. 3E is applied to the primary side of the switching transformer 7.
At this point, power is transmitted to the secondary side of the switching transformer 7 for the first time, and begins to function as a DC power supply.
このように、一般的には、図4に示すように、GaNやSiCを使用したMOSFETの駆動回路D3’〜D6’においては、各FET3〜6に対して正電圧と負電圧とを個別にゲートに印加するために、それぞれ正負両方の2つの駆動電源17a、17bを1組ずつ用意する必要があった。
Thus, in general, as shown in FIG. 4, in the MOSFET drive circuits D3 ′ to D6 ′ using GaN or SiC, positive and negative voltages are individually applied to the FETs 3 to 6, respectively. In order to apply to the gate, it was necessary to prepare one set of two
これに対して、この発明の実施の形態1(図1)によれば、FET3、5のそれぞれにおいて、ドライブトランス14を用いて駆動する。
これにより、図2(a)に示すように、起動直後は駆動電源17の出力電圧のすべてが正電圧としてFET3(FET5)のゲートに印加されるが、その後すぐに、駆動信号のオン/オフ比に合わせて正電圧と負電圧とに分けられ、FET3(FET5)のゲートに印加されることとなる(ハッチング波形参照)。
On the other hand, according to the first embodiment (FIG. 1) of the present invention, each of the FETs 3 and 5 is driven using the
As a result, as shown in FIG. 2A, immediately after startup, all of the output voltage of the
また、図1において、FET4、6の駆動回路D4、D6に設けられた負バイアス用コンデンサ24には、FET4、6のソース側に接続されたカレントトランス25により、一瞬でもFET4、6に電流が流れると、負バイアス用の電圧が充電されることとなる。
In FIG. 1, the
これにより、図2(c)に示す波形のように、正負両方の電圧をFET4(FET6)のゲートに印加することができるようになる。
この状態になってから、FET3、4の駆動信号の位相を徐々に遅れさせることにより、図3(a)〜(e)の右半分の波形のようになり、スイッチングトランス7の2次側に電力を伝送し、直流電源装置として機能することとなる。
As a result, both positive and negative voltages can be applied to the gate of the FET 4 (FET 6) as shown in the waveform of FIG.
After this state is reached, the phase of the drive signals of the FETs 3 and 4 is gradually delayed so that the waveform in the right half of FIGS. 3 (a) to 3 (e) is obtained, and on the secondary side of the switching transformer 7. It transmits power and functions as a DC power supply.
したがって、図1の回路構成によれば、1つの駆動電源17のみで、4つのFET3〜6に対して正負両方の電圧を印加し、各FET3〜6を制御IC32の指令通りに動作させることができる。
なお、この発明の実施の形態1(図1)における回路動作においても、FET3〜6の各ゲート電圧波形は、図3に示した通りである。
Therefore, according to the circuit configuration of FIG. 1, only one
In the circuit operation according to the first embodiment (FIG. 1) of the present invention, the gate voltage waveforms of the FETs 3 to 6 are as shown in FIG.
なお、万一、制御IC32からの信号が途絶えたとしても、または、駆動信号回路30が破損して駆動信号が駆動回路D4、D6に入力されなくなったとしても、FET4、6は、自身に流れる電流によって負バイアス用コンデンサ24を充電することにより、オフ状態を維持することができるので、アーム短絡を防止することが可能になるという効果も奏する。
Even if the signal from the
以上のように、この発明の実施の形態1(図1〜図3)に係る直流電源装置は、ワイドバンドギャップ半導体からなる複数のFET3〜6がフルブリッジ状に接続されて構成されており、複数のFET3〜6の各々を駆動するための駆動回路D3〜D6と、複数のFET3〜6の各々のオン/オフ比および動作タイミングを制御する制御IC32と、複数のFET3〜6の各々が駆動し始めてからオン状態となる際の突入電流を保護する突入電流保護回路1と、複数のFET3〜6を駆動するための給電を行う単一の駆動電源17と、を備えている。
As described above, the DC power supply device according to Embodiment 1 (FIGS. 1 to 3) of the present invention is configured by connecting a plurality of FETs 3 to 6 made of a wide band gap semiconductor in a full bridge shape, Drive circuits D3 to D6 for driving each of the plurality of FETs 3 to 6, a
駆動回路D3〜D6は、複数のFET3〜6のうち高電圧側に接続された第1のFET3、5を駆動する第1の駆動回路D3、D5と、複数のFET3〜6のうち低電圧側に接続された第2のFET4、6を駆動する第2の駆動回路D4、D6と、からなる。 The drive circuits D3 to D6 include first drive circuits D3 and D5 that drive the first FETs 3 and 5 connected to the high voltage side of the plurality of FETs 3 to 6, and the low voltage side of the plurality of FETs 3 to 6 And second driving circuits D4 and D6 for driving the second FETs 4 and 6 connected to each other.
第1の駆動回路D3、D5は、第1のFET3、5のゲートとソースとの間に挿入されたドライブトランス14を含む。
第2の駆動回路D4、D6は、駆動電源17の両端間に直列接続されて挿入された正バイアス用コンデンサ20および負バイアス用コンデンサ24を含む。
The first drive circuits D3 and D5 include a
The second drive circuits D4 and D6 include a
第2の駆動回路D4、D6には、負バイアス用コンデンサ24を充電するためのカレントトランス25が接続されており、負バイアス用コンデンサ24は、カレントトランス25を介して、第2のFET4、6に流れる電流により充電される。
第2のFET4、6のソースは、負バイアス用コンデンサ24の一端およびカレントトランス25の2次側に接続されている。
A
The sources of the second FETs 4 and 6 are connected to one end of the
このように、小型化および高効率化を実現するために、ワイドバンドギャップ半導体からなるFET3〜6を使用して、非常に大きな電力を直流に変換する直流電源装置において、単一の駆動電源17から各FET3〜6に対して正負両方の駆動電圧を与える。
Thus, in order to realize miniaturization and high efficiency, a single
すなわち、入力段に突入電流保護回路1を有し、各FET3〜6に対して独立した駆動回路D3〜D6を有する直流電源装置において、高電圧側をドライブトランス14により駆動する。また、低電圧側を、駆動電源17とFET4、6に流れる電流とによって充電される負バイアス用コンデンサ24により、ゲート電圧の供給を可能にする。
That is, in the DC power supply device having the inrush
これにより、非常に低いオン抵抗で、高耐圧、大電流かつ高速スイッチングが可能なGaNやSiCを用いたスイッチングデバイスを、1つの駆動電源17で駆動可能な直流電源装置を構成することができ、短絡事故を防止して安全を確保しつつ、低価格化および小型化を実現することができる。
また、小型で高効率の直流電源装置を低価格に実現することが可能となるので、より小型で高効率な電源システム全体を低価格で供給することが可能となる。
Thereby, it is possible to configure a DC power supply device capable of driving a switching device using GaN or SiC that has a very low on-resistance, high breakdown voltage, large current, and high-speed switching with a single
In addition, since a small and highly efficient DC power supply device can be realized at a low price, it is possible to supply a smaller and highly efficient power supply system at a low price.
たとえばフルブリッジ方式の場合、4個のFET3〜6に対して単一の駆動電源17で各FET3〜6に正負両方のゲート電圧を供給することができ、GaNやSiCで作られたオン抵抗が小さく、かつゲートの閾値電圧が低いMOSFETを誤動作することなく、安全確実に動作させることができるので、非常に小型で低損失の直流電源装置を低価格で得ることができる。なお、ここでは、フェイズシフト方式と呼ばれる位相制御方式のフルブリッジコンバータを例に取って説明したが、通常のPWM方式のフルブリッジコンバータでも同様の効果が得られることは容易に想像することができる。
For example, in the case of the full bridge system, a single
この発明の実施の形態1にかかる直流電源装置は、低価格化かつ小型化が可能で、高効率で直流電源を変換できる直流電源装置として有用であり、特に、車載用や艦船用または航空機用の電源システムで使用する直流電源装置として好適である。 The DC power supply according to the first embodiment of the present invention is useful as a DC power supply that can be reduced in price and reduced in size and can convert a DC power supply with high efficiency. It is suitable as a DC power supply device used in this power supply system.
1 突入電流保護回路、2 入力コンデンサ、3〜6 FET、7 スイッチングトランス、8 共振用チョークコイル、D3〜D6 駆動回路、10 コンデンサ、11、21 NPN型トランジスタ、12、22 PNP型トランジスタ、13 直流カットコンデンサ、14 ドライブトランス、15、23 電流制限抵抗、16 逆流防止ダイオード、17 駆動電源、20 正バイアス用コンデンサ、24 負バイアス用コンデンサ、25 カレントトランス、26 整流ダイオード、27 ツェナーダイオード、28 抵抗、30 駆動信号回路、32 制御IC、GND グランド。 1 Inrush current protection circuit, 2 input capacitor, 3-6 FET, 7 switching transformer, 8 resonance choke coil, D3-D6 drive circuit, 10 capacitor, 11, 21 NPN transistor, 12, 22 PNP transistor, 13 DC Cut capacitor, 14 Drive transformer, 15, 23 Current limiting resistor, 16 Backflow prevention diode, 17 Drive power supply, 20 Positive bias capacitor, 24 Negative bias capacitor, 25 Current transformer, 26 Rectifier diode, 27 Zener diode, 28 Resistance, 30 drive signal circuit, 32 control IC, GND ground.
Claims (1)
前記複数のFETの各々を駆動するための駆動回路と、
前記複数のFETの各々のオン/オフ比および動作タイミングを制御する制御ICと、
前記複数のFETの各々が駆動し始めてからオン状態となる際の突入電流を保護する突入電流保護回路と、
前記複数のFETを駆動するための給電を行う単一の駆動電源と、を備え
前記駆動回路は、
前記複数のFETのうち高電圧側に接続された第1のFETを駆動する第1の駆動回路と、
前記複数のFETのうち低電圧側に接続された第2のFETを駆動する第2の駆動回路と、からなり、
前記第1の駆動回路は、前記第1のFETのゲートとソースとの間に挿入されたドライブトランスを含み、
前記第2の駆動回路は、前記駆動電源の両端間に直列接続されて挿入された正バイアス用コンデンサおよび負バイアス用コンデンサを含み、
前記第2の駆動回路には、前記負バイアス用コンデンサを充電するためのカレントトランスが接続されており、
前記第2のFETのソースは、前記カレントトランスの1次側に直列接続され、
前記負バイアス用コンデンサは、前記カレントトランスの2次側に対して並列接続され、
前記負バイアス用コンデンサは、前記カレントトランスを介して、前記第2のFETに流れる電流により充電されることを特徴とする直流電源装置。 A direct current power supply device configured by connecting a plurality of FETs made of wide band gap semiconductors in a full bridge shape,
A drive circuit for driving each of the plurality of FETs;
A control IC for controlling the on / off ratio and operation timing of each of the plurality of FETs;
An inrush current protection circuit for protecting an inrush current when each of the plurality of FETs starts to be turned on after being driven;
A single drive power supply for supplying power for driving the plurality of FETs, and the drive circuit,
A first drive circuit for driving a first FET connected to a high voltage side of the plurality of FETs;
A second drive circuit for driving a second FET connected to the low voltage side of the plurality of FETs,
The first drive circuit includes a drive transformer inserted between a gate and a source of the first FET,
The second drive circuit includes a positive bias capacitor and a negative bias capacitor inserted in series between both ends of the drive power supply,
A current transformer for charging the negative bias capacitor is connected to the second drive circuit,
The source of the second FET is connected in series to the primary side of the current transformer,
The negative bias capacitor is connected in parallel to the secondary side of the current transformer,
The DC power supply device, wherein the negative bias capacitor is charged by a current flowing through the second FET through the current transformer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011087193A JP5832124B2 (en) | 2011-04-11 | 2011-04-11 | DC power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011087193A JP5832124B2 (en) | 2011-04-11 | 2011-04-11 | DC power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012222979A JP2012222979A (en) | 2012-11-12 |
JP5832124B2 true JP5832124B2 (en) | 2015-12-16 |
Family
ID=47273929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011087193A Expired - Fee Related JP5832124B2 (en) | 2011-04-11 | 2011-04-11 | DC power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5832124B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103532353B (en) * | 2013-10-25 | 2015-10-28 | 山东大学 | The bootstrapping with high negative voltage is powered MOSFET/IGBT driver circuit |
JP6296822B2 (en) * | 2014-02-25 | 2018-03-20 | 三菱電機株式会社 | Inverter device for distributed power supply |
CN104883035A (en) * | 2015-05-19 | 2015-09-02 | 黔西南州首创电子科技有限公司 | Driving circuit for grid voltage of suspension switch tube |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851799A (en) * | 1994-08-09 | 1996-02-20 | Nippondenso Co Ltd | Inverter and power source using the same |
JP2002204566A (en) * | 2001-01-09 | 2002-07-19 | Hitachi Kokusai Electric Inc | Rush current preventing circuit for direct-current power circuit |
JP2002335681A (en) * | 2001-05-08 | 2002-11-22 | Shindengen Electric Mfg Co Ltd | Inverter drive circuit |
JP4591392B2 (en) * | 2006-03-27 | 2010-12-01 | Tdkラムダ株式会社 | Switching power supply |
JP2010205440A (en) * | 2009-02-27 | 2010-09-16 | Toshiba Lighting & Technology Corp | Lighting system |
-
2011
- 2011-04-11 JP JP2011087193A patent/JP5832124B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012222979A (en) | 2012-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9391525B2 (en) | Power system switch protection using output driver regulation | |
RU2642839C2 (en) | High-voltage dc-to-dc converter | |
JP5571594B2 (en) | Switching power supply | |
US20140003099A1 (en) | Frequency converter with dc link capacitor and method for pre-charging the dc link capacitor | |
EP2993773A1 (en) | Bidirectional current-sense circuit | |
US20200251992A1 (en) | Flyback power-converting device with zero-voltage switching and method for flyback converting power with zero-voltage switching | |
US20140035627A1 (en) | SiC Proportional Bias Switch Driver Circuit with Current Transformer | |
US11239741B2 (en) | Semiconductor switch control circuit and switching power source device | |
US20150256152A1 (en) | System and Method for Driving Transistors | |
JP6840032B2 (en) | Insulated switching power supply | |
JP6965902B2 (en) | Overcurrent protection circuit and switching circuit | |
CN113767557A (en) | Active clamp with bootstrap circuit | |
JP2014193022A (en) | Switching circuit and power conversion device | |
JP6009003B2 (en) | DC / DC converter | |
JP5832124B2 (en) | DC power supply | |
JP2002153054A (en) | Switching power circuit | |
CN112421955B (en) | Switching circuit | |
US20140268963A1 (en) | Dc voltage conversion circuit | |
JP6950443B2 (en) | Semiconductor switching element drive circuit and power converter | |
KR101485187B1 (en) | Voltage clamping and energy recovery circuits | |
EP1396926A1 (en) | DC-DC converter with active clamp circuit | |
JP5129208B2 (en) | Switching power supply | |
JP5769886B2 (en) | Power converter | |
JP6485366B2 (en) | Phase shift type full bridge type power supply circuit | |
JP3602079B2 (en) | Switching power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5832124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |