KR20100008705A - Fuse device and method of operating the same - Google Patents
Fuse device and method of operating the same Download PDFInfo
- Publication number
- KR20100008705A KR20100008705A KR1020080069301A KR20080069301A KR20100008705A KR 20100008705 A KR20100008705 A KR 20100008705A KR 1020080069301 A KR1020080069301 A KR 1020080069301A KR 20080069301 A KR20080069301 A KR 20080069301A KR 20100008705 A KR20100008705 A KR 20100008705A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- heating
- insulating layer
- fuses
- programming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Abstract
Description
본 개시는 퓨즈소자 및 그의 동작방법에 관한 것이다.The present disclosure relates to a fuse device and a method of operating the same.
퓨즈소자는 반도체 메모리나 로직 장치 등에서 결함 셀의 리페어(repair), 칩 ID(identification)의 저장 및 회로 맞춤화(circuit customization) 등을 위해 다양하게 사용된다. 예를 들어, 메모리 장치의 수많은 셀 중에서 불량 셀로 판명된 셀들은 퓨즈소자에 의해 여분의 셀(redundancy cell)로 대체될 수 있다. 이에 따라, 일부 셀의 결함으로 인한 수율 저하 문제를 해결할 수 있다. Fuse devices are widely used for repairing defective cells, storing chip identifications and circuit customization in semiconductor memories and logic devices. For example, cells found to be defective cells among a number of cells of a memory device may be replaced with redundant cells by fuse elements. Accordingly, it is possible to solve the problem of lowering yield due to defects in some cells.
전기적 퓨즈소자는 퓨즈에 전류를 인가하여 프로그래밍 동작을 수행한다. 즉, 전기적 퓨즈소자에서는 퓨즈를 통해 흐르는 전류에 의한 EM(electromigration) 및 주울 히팅(Joule heating) 등을 이용하여 프로그래밍 동작을 수행한다. The electrical fuse device applies a current to the fuse to perform a programming operation. That is, in the electrical fuse device, a programming operation is performed by using electromigration (EM), joule heating, or the like caused by the current flowing through the fuse.
그러나 종래의 전기적 퓨즈소자를 프로그래밍하기 위해서는 고전류/고전압이 요구된다. 이로 인해, 소비 전력이 커질 뿐 아니라, 퓨즈소자의 사이즈가 커지는 문제가 있다. 이러한 문제로 인해, 종래의 전기적 퓨즈소자를 다양한 전기소자에 적용하기가 쉽지 않다. However, high current / high voltage is required to program conventional electrical fuse devices. As a result, not only the power consumption increases, but also the size of the fuse element increases. Due to these problems, it is not easy to apply the conventional electric fuse device to various electric devices.
본 발명의 일 측면(aspect)에 따라, 저전류/저전압으로 프로그래밍되는 퓨즈소자가 제공된다. In accordance with an aspect of the present invention, a fuse element is provided that is programmed to low current / low voltage.
본 발명의 다른 측면에 따라, 상기 퓨즈소자의 동작방법이 제공된다.According to another aspect of the present invention, a method of operating the fuse element is provided.
본 발명의 일 실시예는 프로그래밍을 위해 예비 가열되는 영역을 갖는 퓨즈; 및 상기 퓨즈에 프로그래밍 전류를 인가하기 위한 전류 인가수단;을 포함하는 퓨즈소자를 제공한다. One embodiment of the invention includes a fuse having a region that is preheated for programming; And current application means for applying a programming current to the fuse.
상기 퓨즈의 상기 예비 가열되는 영역 상에 다른 부분보다 얇은 절연층이 구비될 수 있다. An insulating layer thinner than other portions may be provided on the preheated area of the fuse.
상기 전류 인가수단은 상기 퓨즈에 연결된 구동소자; 및 상기 구동소자와 연결된 전원;을 포함할 수 있다. The current applying means includes a drive element connected to the fuse; And a power source connected to the driving device.
상기 구동소자와 상기 전원은 상기 구동소자에 접촉된 도전성플러그 및 상기 도전성플러그와 접촉된 배선을 포함하는 연결구조체에 의해 연결될 수 있고, 상기 퓨즈는 상기 배선과 동일 높이 또는 그보다 낮은 높이로 구비될 수 있다. The driving device and the power source may be connected by a connection structure including a conductive plug in contact with the driving device and a wire in contact with the conductive plug, and the fuse may be provided at the same height as or lower than the wire. have.
상기 퓨즈는 금속 및 실리사이드 중 적어도 하나를 포함할 수 있다. The fuse may include at least one of metal and silicide.
다수의 상기 퓨즈가 일렬로 평행하게 배열될 수 있고, 상기 각 퓨즈의 상기 예비 가열되는 영역과 그들 사이의 영역 상에 다른 부분보다 얇은 절연층이 구비될 수 있다. A plurality of the fuses may be arranged in parallel in a row, and an insulating layer thinner than other portions may be provided on the preheated area of each fuse and the area between them.
본 발명의 다른 실시예는 퓨즈를 가열하는 단계; 및 상기 가열된 퓨즈에 프로그래밍 전류를 인가하는 단계;를 포함하는 퓨즈소자의 동작방법을 제공한다. Another embodiment of the present invention includes the steps of heating the fuse; And applying a programming current to the heated fuse.
상기 퓨즈는 광(light)을 이용하여 가열할 수 있다. The fuse may be heated using light.
상기 퓨즈에 상기 광을 정 포커싱시키거나 아웃 포커싱시켜 상기 퓨즈를 가열할 수 있다. The fuse may be heated by positively focusing or out-focusing the light on the fuse.
상기 퓨즈의 가열영역 상에 다른 부분보다 얇은 절연층이 구비될 수 있고, 상기 가열영역 위쪽에 상기 퓨즈의 가열을 위한 가열수단이 구비될 수 있다. An insulating layer thinner than other portions may be provided on the heating area of the fuse, and heating means for heating the fuse may be provided above the heating area.
상기 퓨즈는 다수 개로 배열될 수 있고, 상기 다수의 퓨즈 중 적어도 한 개를 가열할 수 있으며, 상기 가열된 퓨즈 중 선택된 적어도 하나에 상기 프로그래밍 전류를 인가할 수 있다. The fuse may be arranged in plural, may heat at least one of the plurality of fuses, and apply the programming current to at least one selected from the heated fuses.
상기 다수의 퓨즈 중 적어도 두 개를 동시에 가열할 수 있다. At least two of the plurality of fuses may be heated simultaneously.
본 발명의 실시예에 따르면, 저전류/저전압으로 프로그래밍되는 퓨즈소자를 구현할 수 있다. 이러한 퓨즈소자의 사이즈는 종래의 퓨즈소자보다 작을 수 있다. According to an embodiment of the present invention, it is possible to implement a fuse device that is programmed to a low current / low voltage. The size of such a fuse device may be smaller than the conventional fuse device.
이하, 본 발명의 실시예에 따른 퓨즈소자 및 그의 동작방법을 첨부된 도면들을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. Hereinafter, a fuse device and an operation method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of the layers or regions illustrated in the drawings are somewhat exaggerated for clarity. Like numbers refer to like elements throughout.
도 1은 본 발명의 일 실시예에 따른 퓨즈소자를 보여준다. 1 shows a fuse device according to an embodiment of the present invention.
도 1을 참조하면, 기판(100)에 구동소자(Tr1)가 구비되고, 구동소자(Tr1)와 전기적으로 연결된 퓨즈(F1)가 구비되어 있다. 구동소자(Tr1)는 트랜지스터 구조를 가질 수 있다. 즉, 구동소자(Tr1)는 기판(100) 상에 구비된 게이트(10)와 게이트(10) 양측의 기판(100) 내에 구비된 제1 및 제2불순물영역(20a, 20b)을 포함할 수 있다. 제1 및 제2불순물영역(20a, 20b) 중 하나는 소오스영역이고, 다른 하나는 드레인영역일 수 있다. 제1불순물영역(20a)은 제1도전성플러그(P1) 및 제1배선(W1)을 포함하는 연결구조체에 의해 전원(V1)과 연결될 수 있다. 이때, 제1도전성플러그(P1)는 제1불순물영역(20a)에 접촉될 수 있고, 제1배선(W1)은 제1도전성플러그(P1)에 접촉될 수 있다. 제2불순물영역(20b)은 제2도전성플러그(P2)에 의해 퓨즈(F1)의 일단과 연결될 수 있다. 여기서, 퓨즈(F1)의 상기 일단은 애노드(A1)일 수 있다. 퓨즈(F1)의 타단은 캐소드(C1)일 수 있고, 애노드(A1)와 캐소드(C1)는 그들 사이의 링크(L1)에 의해 서로 연결될 수 있다. 위에서 보았을 때, 애노드(A1)와 캐소드(C1)의 폭은 링크(L1)의 폭보다 클 수 있다. 캐소드(C1)는 접지되어 있을 수 있다. Referring to FIG. 1, a driving device Tr1 is provided on a
제1배선(W1)과 퓨즈(F1)는 같은 높이로 형성될 수 있고, 그들(W1, F1)과 기판(100) 사이에 구동소자(Tr1)를 덮는 제1절연층(IL1)이 구비될 수 있다. 제1절연층(IL1)은 단층 구조로 도시하였지만, 다층 구조를 가질 수 있다. 제1 및 제2도전성플러그(P1, P2)는 제1절연층(IL1) 내에 구비될 수 있다. The first wiring W1 and the fuse F1 may be formed at the same height, and a first insulating layer IL1 covering the driving device Tr1 may be provided between the first wiring W1 and the fuse F1. Can be. Although the first insulating layer IL1 is illustrated as having a single layer structure, the first insulating layer IL1 may have a multilayer structure. The first and second conductive plugs P1 and P2 may be provided in the first insulating layer IL1.
제1절연층(IL1) 상에 제1배선(W1) 및 퓨즈(F1)를 덮는 제2절연층(IL2)이 구비될 수 있다. 퓨즈(F1)의 링크(L1) 상의 제2절연층(IL2)의 두께는 나머지영역의 제2절연층(IL2)의 두께보다 상대적으로 얇을 수 있다. 다시 말해, 링크(L1) 위쪽의 제2절연층(IL2)에 트렌치(T1)가 형성될 수 있다. 트렌치(T1) 위쪽에 링크(L1)를 가열하기 위한 수단으로서 광원(LS1)이 구비될 수 있다. 이 경우, 링크(L1)는 퓨즈(F1)의 프로그래밍을 위한 예비 가열영역이다. 광원(LS1)은 링크(L1)에 레이저(1)를 조사하는 소오스일 수 있다. A second insulating layer IL2 may be provided on the first insulating layer IL1 to cover the first wiring W1 and the fuse F1. The thickness of the second insulating layer IL2 on the link L1 of the fuse F1 may be relatively thinner than the thickness of the second insulating layer IL2 of the remaining area. In other words, the trench T1 may be formed in the second insulating layer IL2 above the link L1. The light source LS1 may be provided as a means for heating the link L1 above the trench T1. In this case, the link L1 is a preliminary heating area for the programming of the fuse F1. The light source LS1 may be a source for irradiating the
도 1의 퓨즈소자의 동작방법을 간략히 설명하면 다음과 같다. 본 실시예에 따른 퓨즈소자의 동작방법은 퓨즈(F1)를 가열하는 단계와, 가열된 퓨즈(F1)에 프로그래밍 전류를 인가하는 단계를 포함할 수 있다. 퓨즈(F1)의 가열을 위해 광, 예컨대, 레이저(1)를 사용할 수 있고, 상기 프로그래밍 전류의 인가를 위해 전원(V1)과 구동소자(Tr1)를 이용할 수 있다. 광원(LS1)에서 조사된 레이저(1)로 링크(L1)를 예비적으로 가열하면, 저전류/저전압 프로그래밍이 가능하다. 이는 링크(L1)가 가열되면, 링크(L1) 물질의 고유한 TCR(Temperature coefficient of resistance) 때문에 링크(L1)의 전기저항이 증가하거나, 링크(L1) 내의 금속 도펀트들이 활성화되어, 작은 전류/전압에 의해서도 프로그래밍될 수 있기 때문이다. 그러므로 높은 프로그래밍 전류/전압을 얻기 위해 구동소자(Tr1)의 크기를 크게 할 필요가 없다. 또한 전원(V1)을 고전류/고전압 공급을 위한 외부전원에 연결시킬 필요도 없다. 즉, 전원(V1)은 저전류/저전압을 공급하는 내부전원(미도시)에 연결시킬 수 있다. 이는 전원(V1)이 구동소자(Tr1)의 크기를 줄일 수 있도록 구성됨을 의미한다.The operating method of the fuse device of FIG. 1 will be briefly described as follows. The operating method of the fuse device according to the present exemplary embodiment may include heating the fuse F1 and applying a programming current to the heated fuse F1. Light, for example, a
링크(L1)를 레이저(1)로 가열할 때, 링크(L1)가 가열되는 속도는 레이저(1)의 초점, 강도 및 조사 시간 등에 따라 조절될 수 있다. 예컨대, 레이저(1)의 초점 을 링크(L1)에서 다소 벗어나게 하여 링크(L1)를 가열하는 아웃 포커싱(out focusing) 방식을 사용하면, 링크(L1)가 너무 빠르게 가열되는 것을 막을 수 있으므로, 프로그래밍 동작의 제어가 용이할 수 있다. 그러나 상기 아웃 포커싱 방식 대신에, 레이저(1)의 초점을 링크(L1)에 정확히 맞추는 정 포커싱 방식을 사용할 수도 있다. 이 경우, 레이저(1)의 강도 및 조사 시간을 조절하여, 링크(L1)의 가열속도를 제어할 수 있다. 도 1의 퓨즈소자를 참조하여 설명한 동작방법은 이하에서 설명할 본 발명의 다른 실시예들에 따른 퓨즈소자들에 대해서도 동일하게 적용될 수 있다. When heating the link L1 with the
도 1의 구조에서 퓨즈(F1)의 높이는 다양하게 변화될 수 있다. 그 일례가 도 2에 도시되어 있다. In the structure of FIG. 1, the height of the fuse F1 may vary. One example is shown in FIG.
도 2를 참조하면, 퓨즈(F2)가 제1배선(W1)보다 낮은 높이로 구비되어 있다. 이 경우, 퓨즈(F2)는 셀 영역(cell region)의 비트라인(bit line)(미도시)과 동일한 높이로 형성될 수 있지만, 그렇지 않을 수도 있다. 퓨즈(F2)는 도 1의 퓨즈(F1)와 유사하게, 애노드(A2), 캐소드(C2) 및 그들(A2, C2) 사이의 링크(L2)를 포함할 수 있다. 애노드(A2)는 제2도전성플러그(P2')에 의해 구동소자(Tr1)의 제2불순물영역(20b)에 연결될 수 있고, 캐소드(C2)는 제3도전성플러그(P3) 및 제2배선(W2)을 통해 접지될 수 있다. 기판(100) 상에 구동소자(Tr1)를 덮는 제1절연층(IL1')이 구비될 수 있고, 제1절연층(IL1') 상에 퓨즈(F2)가 구비될 수 있다. 제2도전성플러그(P2')는 제1절연층(IL1') 내에 구비될 수 있다. 제1절연층(IL1') 상에 퓨즈(F2)를 덮는 제2절연층(IL2')이 구비될 수 있다. 퓨즈(F2)의 링크(L2) 상의 제2절연 층(IL2')의 두께는 나머지영역의 제2절연층(IL2')의 두께보다 상대적으로 얇을 수 있다. 제2절연층(IL2') 상에 제1 및 제2배선(W1, W2)이 구비될 수 있다. 제1도전성플러그(P1)는 제1 및 제2절연층(IL1', IL2') 내에 구비될 수 있고, 제3도전성플러그(P3)는 제2절연층(IL2') 내에 구비될 수 있다. 링크(L2) 위쪽을 제외한 나머지 제2절연층(IL2') 상에 제1 및 제2배선(W1, W2)을 덮는 제3절연층(IL3)이 구비될 수 있다. 다시 말해, 퓨즈(F2) 상에 제2 및 제3절연층(IL2', IL3)이 차례로 구비된 후, 링크(L2) 위쪽의 제3절연층(IL3) 및 일부 두께의 제2절연층(IL2')을 제거하여 트렌치(T2)를 형성할 수 있다. 트렌치(T2) 위쪽에 광원(LS1)이 구비되고, 광원(LS1)으로부터 레이저(1)가 퓨즈(F2)에 조사될 수 있다.Referring to FIG. 2, the fuse F2 is provided at a height lower than that of the first wiring W1. In this case, the fuse F2 may be formed at the same height as a bit line (not shown) of the cell region, but may not be. The fuse F2 may include an anode A2, a cathode C2 and a link L2 between them A2, C2, similar to the fuse F1 of FIG. 1. The anode A2 may be connected to the
도 2에서 퓨즈(F2)와 구동소자(Tr1)의 연결관계는 다양하게 변화될 수 있다. 그 일례가 도 3에 도시되어 있다. In FIG. 2, the connection relationship between the fuse F2 and the driving element Tr1 may be variously changed. An example is shown in FIG. 3.
도 3을 참조하면, 구동소자(Tr1)의 제2불순물영역(20b)은 제2도전성플러그(P2"), 제3배선(W3) 및 제4도전성플러그(P4)에 의해 퓨즈(F2)의 애노드(A2)에 연결될 수 있다. 제2도전성플러그(P2")는 제2불순물영역(20b)에 접촉하도록 제1 및 제2절연층(IL1', IL2') 내에 구비될 수 있고, 제4도전성플러그(P4)는 애노드(A2)에 접촉하도록 제2절연층(IL2') 내에 구비될 수 있으며, 제3배선은 제2도전성플러그(P2")와 제4도전성플러그(P4)를 연결하도록 제2절연층(IL2') 상에 구비될 수 있다. Referring to FIG. 3, the
도 1 내지 도 3의 퓨즈소자에서 레이저(1)가 조사되는 절연층영역, 즉, 트렌치(T1, T2) 저면의 절연층영역은 레이저(1)가 조사되지 않는 절연층영역과 다른 물 질로 구성될 수 있다. 그 일례가 도 4에 도시되어 있다. In the fuse device of FIGS. 1 to 3, the insulating layer region to which the
도 4는 도 1에서 링크(L1) 위쪽의 제2절연층(IL2)을 모두 제거하고, 링크(L1) 상면에 제2절연층(IL2)과 다른 절연층(IL2")을 얇게 형성한 구조를 보여준다. 다른 절연층(IL2")은 그(IL2")를 통한 레이저(1) 조사에 적합한 물리적 특성을 갖는 물질로 형성될 수 있다. 예컨대, 제2절연층(IL2)이 실리콘 산화물을 포함하는 경우, 상기 다른 절연층(IL2")은 실리콘 질화물을 포함할 수 있다. 도 4에서 다른 절연층(IL2")은 트렌치(T1)의 측벽 및/또는 제2절연층(IL2)의 상면 상에도 구비될 수 있고, 경우에 따라, 제2절연층(IL2)과 퓨즈(F1) 사이로 확장될 수도 있다. 도 1이 도 4로 변형된 것과 유사하게, 도 2 및 도 3의 구조도 변형될 수 있다. FIG. 4 is a structure in which all of the second insulating layer IL2 above the link L1 is removed in FIG. 1, and a thinner insulating layer IL2 ″ different from the second insulating layer IL2 is formed on the upper surface of the link L1. The other insulating layer IL2 "may be formed of a material having a physical property suitable for irradiating the
또한 도 1 내지 도 4에서는 퓨즈(F1, F2)가 기판(100)과 이격하여 구비된 경우에 대해 도시하였지만, 본 발명의 다른 실시예에서는, 퓨즈(F1, F2)가 기판(100) 내부에 구비되거나 기판(100) 상면과 접촉하도록 구비될 수도 있다. 그 밖에도 퓨즈소자의 구조는 매우 다양하게 변형될 수 있다. 1 to 4 illustrate the case where the fuses F1 and F2 are provided apart from the
부가해서, 도 1 내지 도 4 및 그의 변형 구조는 퓨즈(F1, F2)에 전기적으로 연결된 감지회로(sensing circuit)를 더 포함할 수 있다. 감지회로(300)의 구성은 당업자라면 용이하게 알 수 있는바, 그에 대한 자세한 설명은 생략한다. In addition, FIGS. 1-4 and its modified structure may further include a sensing circuit electrically connected to the fuses F1, F2. Configuration of the sensing circuit 300 can be easily understood by those skilled in the art, detailed description thereof will be omitted.
이하에서는, 도 1 내지 도 4 및 그의 변형 구조에서 퓨즈(F1, F2)를 구성하는 물질의 종류 및 그에 따른 프로그래밍 메커니즘에 대해 간략히 설명한다. Hereinafter, the types of materials constituting the fuses F1 and F2 and the programming mechanisms thereof according to FIGS. 1 to 4 and its modified structure will be briefly described.
도 1 내지 도 4 및 그의 변형 구조에서 퓨즈(F1, F2)는 금속이나 실리사이드를 포함할 수 있고, 단층 또는 다층 구조를 가질 수 있다. 도 1과 같이 퓨즈(F1)가 제1배선(W1)과 동일한 높이로 형성되는 경우, 퓨즈(F1)는 제1배선(W1)과 동일 물질, 예컨대, Al이나 Cu와 같은 금속으로 형성될 수 있다. 그러나 도 1에서 퓨즈(F1)와 제1배선(W1)은 서로 다른 물질로 형성될 수도 있다. 도 2 또는 도 3에서 퓨즈(F2)가 비트라인(미도시)과 동일한 높이로 형성된다면, 퓨즈(F2)는 상기 비트라인용 물질, 예컨대, W이나 WSi로 형성될 수 있다. 만약 퓨즈(F2)가 상기 비트라인과 다른 레벨에 형성된다면, 퓨즈(F2)는 NiSi나 CoSi와 같은 실리사이드 물질을 포함하는 층일 수 있다. 그러나 여기서 구체적으로 언급한 퓨즈(F1, F2)의 물질은 예시적인 것에 불과하며, 퓨즈(F1, F2)의 물질은 다양하게 변화될 수 있다. 1 to 4 and its modified structure, the fuses F1 and F2 may include metal or silicide and may have a single layer or a multilayer structure. When the fuse F1 is formed at the same height as the first wiring W1 as illustrated in FIG. 1, the fuse F1 may be formed of the same material as the first wiring W1, for example, a metal such as Al or Cu. have. However, in FIG. 1, the fuse F1 and the first wiring W1 may be formed of different materials. 2 or 3, if the fuse F2 is formed at the same height as the bit line (not shown), the fuse F2 may be formed of the material for the bit line, for example, W or WSi. If the fuse F2 is formed at a different level than the bit line, the fuse F2 may be a layer including a silicide material such as NiSi or CoSi. However, the materials of the fuses F1 and F2 specifically mentioned herein are merely exemplary, and the materials of the fuses F1 and F2 may be variously changed.
퓨즈(F1, F2)를 구성하는 물질에 따라 퓨즈(F1, F2)의 프로그래밍 메커니즘이 달라질 수 있다. 퓨즈(F1, F2)가 금속으로 형성된 경우, 레이저(1)로 가열된 퓨즈(F1, F2)에 상기 프로그래밍 전류가 인가되면, EM(electromigration) 및/또는 주울 히팅(Joule heating) 등에 의해 링크(L1, L2)의 적어도 일부가 절단(cut off)됨으로써 퓨즈(F1, F2)가 저저항 상태에서 고저항 상태로 변하는 프로그래밍 동작이 이루어질 수 있다. 이때, 퓨즈(F1, F2)의 전기저항은 상기 가열에 의해 2배 이상 증가할 수 있고, 그에 따라 저전류/저전압 프로그래밍이 가능하다. 한편, 퓨즈(F1, F2)가 NiSi나 CoSi와 같은 실리사이드로 형성된 경우, 레이저(1)로 가열된 퓨즈(F1, F2)에 상기 프로그래밍 전류가 인가되면, 캐소드(C1, C2)의 금속 도펀트, 예컨대, Ni나 Co가 링크(L1, L2)를 통해 애노드(A1, A2)쪽으로 이동함으로써 프로그래밍 동작이 이루어질 수 있다. 이에 대해 보다 구체적으로 설명하면, 상기 금속 도펀트, 예컨대, Ni나 Co 등이 프로그래밍 전류에 의해 애노드(A1, A2)로 이동하 면, 캐소드(C1, C2)에 공핍(depletion) 영역이 발생하여 퓨즈(F1, F2)가 저저항 상태에서 고저항 상태로 변하는 프로그래밍 동작이 이루어질 수 있다. 이때, 상기 금속 도펀트는 상기 가열에 의해 활성화되어, 낮은 전류에 의해서도 쉽게 애노드(A1, A2)로 이동할 수 있다. The programming mechanism of the fuses F1 and F2 may vary depending on the material of the fuses F1 and F2. When the fuses F1 and F2 are formed of a metal, when the programming current is applied to the fuses F1 and F2 heated by the
이상에서 설명한 본 발명의 다양한 실시예들에 따른 퓨즈소자는 복수 개로 배열되어 이차원 어레이(array) 구조를 가질 수 있다. 그 일례가 도 5에 도시되어 있다. The fuse device according to various embodiments of the present invention described above may be arranged in plural and have a two-dimensional array structure. An example is shown in FIG. 5.
도 5를 참조하면, 서로 평행한 다수의 퓨즈(F)가 일렬로 배열되어 있고, 각 퓨즈(F)의 애노드(A)에 구동소자(Tr)가 연결되어 있다. 구동소자(Tr)들은 하나의 전원(V1)에 공통으로 연결될 수 있다. 퓨즈(F)의 캐소드(C)는 접지될 수 있다. 퓨즈(F)들의 링크(L) 및 링크(L)들 사이의 영역 상에 광 조사를 위한 트렌치영역(T)이 구비될 수 있다. 도 5에서 전원(V1), 구동소자(Tr), 퓨즈(F) 및 트렌치영역(T)은 각각 도 1 내지 도 4의 전원(V1), 구동소자(Tr1), 퓨즈(F1 또는 F2) 및 트렌치(T1 또는 T2)에 대응될 수 있다. 도 5의 퓨즈소자에서는 트렌치영역(T)이 다수의 퓨즈(F)에 대하여 공통으로 형성되어 있지만, 경우에 따라서는, 각 퓨즈(F)에 대하여 개별적으로 트렌치영역을 형성시킬 수도 있다. Referring to FIG. 5, a plurality of fuses F parallel to each other are arranged in a line, and a driving element Tr is connected to an anode A of each fuse F. In FIG. The driving elements Tr may be commonly connected to one power source V1. The cathode C of the fuse F may be grounded. A trench region T for irradiating light may be provided on the link L of the fuses F and the region between the links L. FIG. In FIG. 5, the power source V1, the driving device Tr, the fuse F, and the trench region T are the power source V1, the driving device Tr1, the fuse F1 or F2, and the power source V1 of FIGS. 1 to 4, respectively. It may correspond to the trench T1 or T2. In the fuse device of FIG. 5, the trench regions T are formed in common for the plurality of fuses F. However, in some cases, the trench regions T may be individually formed for the fuses F.
도 5와 같이 어레이 구조를 갖는 퓨즈소자의 동작방법에 대해 간략히 설명하면 다음과 같다. 기본적으로, 도 5의 퓨즈소자의 동작방법은 도 1 내지 도 4의 퓨즈소자의 동작방법과 유사하다. 즉, 퓨즈(F)를 가열한 후, 가열된 퓨즈(F)에 전류를 인가하여 프로그래밍 동작을 수행할 수 있다. 다만, 도 4와 같이 다수의 퓨 즈(F)가 어레이 구조로 배열되어 있을 때, 다수의 퓨즈(F)를 동시에 가열한 후, 그 중에서 프로그램을 위해 선택된 적어도 하나의 퓨즈(F)에 프로그래밍 전류를 인가할 수 있다. 이렇게 하면, 적어도 하나의 퓨즈(F)를 동시에 프로그래밍할 수 있기 때문에, 총 프로그래밍 시간을 단축할 수 있다. 그러나 다수의 퓨즈(F)를 모두 가열하는 대신에, 원하는 적어도 하나의 퓨즈(F)만 선택적으로 가열한 후, 가열된 퓨즈(F) 모두에, 또는 가열된 퓨즈(F) 중 선택된 적어도 하나에 프로그래밍 전류를 인가할 수도 있다. 또한 도 4의 구조에도 전술한 아웃 포커싱 방식 및 정 포커싱 방식 모두 사용할 수 있다. The operation method of the fuse device having the array structure as shown in FIG. 5 will be briefly described as follows. Basically, the method of operating the fuse device of FIG. 5 is similar to the method of operating the fuse device of FIGS. 1 to 4. That is, after the fuse F is heated, a programming operation may be performed by applying a current to the heated fuse F. FIG. However, when a plurality of fuses (F) is arranged in an array structure as shown in Figure 4, after heating the plurality of fuses (F) at the same time, the programming current to the at least one fuse (F) selected from among them Can be applied. In this way, since at least one fuse F can be programmed simultaneously, the total programming time can be shortened. However, instead of heating all of the plurality of fuses F, selectively heating only the desired at least one fuse F, and then to all of the heated fuses F, or to at least one of the heated fuses F, A programming current can also be applied. In addition, both the out-focusing method and the positive focusing method described above may be used in the structure of FIG. 4.
이와 같이, 본 발명의 실시예에서는 퓨즈(F)를 가열한 후, 가열된 퓨즈(F)에전류를 흘려주어 프로그래밍 동작을 수행하기 때문에, 저전류/저전압 프로그래밍이 가능하다. 따라서 소비 전력을 줄일 수 있음은 물론, 고전류를 얻기 위해 구동소자(Tr)의 크기를 크게 할 필요가 없으므로 퓨즈소자의 크기를 줄일 수 있다. As described above, in the embodiment of the present invention, since the programming operation is performed by flowing a current through the heated fuse F after the fuse F is heated, low current / low voltage programming is possible. Therefore, the power consumption can be reduced, and the size of the fuse device can be reduced since it is not necessary to increase the size of the driving device Tr in order to obtain a high current.
또한 본 발명의 실시예에 따르면, 종래의 전기적 퓨즈소자에 비하여 프로그래밍 동작의 신뢰성을 향상시킬 수 있고, 퓨즈(F)들의 간격을 줄일 수 있다. 이에 대해 보다 상세히 설명하면, 레이저의 도움없이 전류만으로 프로그래밍 동작을 수행하는 경우, 프로그래밍 동작이 갑작스럽고 폭발적으로 일어날 수 있어서, 프로그램되는 퓨즈 주위의 다른 퓨즈가 손상될 우려가 있다. 따라서, 퓨즈소자의 신뢰성이 떨어질 수 있다. 그러나 본 발명의 실시예에서와 같이, 예비적으로 퓨즈(F)를 가열한 후, 저전류/저전압으로 프로그래밍 동작을 수행하면, 특정 퓨즈(F)의 프로그래밍시 그와 인접한 퓨즈(F)가 손상될 가능성이 낮아진다. 따라서, 프로그래밍 동작의 신뢰성을 향상시킬 수 있을 뿐 아니라, 퓨즈(F)들의 간격을 줄일 수 있어서 퓨즈소자의 사이즈를 더욱 줄일 수 있다. In addition, according to the embodiment of the present invention, it is possible to improve the reliability of the programming operation compared to the conventional electric fuse device, it is possible to reduce the interval of the fuse (F). In more detail, when the programming operation is performed only by the current without the aid of a laser, the programming operation may be sudden and explosive, which may damage other fuses around the programmed fuse. Therefore, the reliability of the fuse element can be degraded. However, as in the embodiment of the present invention, if the fuse F is preliminarily heated and a programming operation is performed at a low current / low voltage, the fuse F adjacent thereto is damaged when the specific fuse F is programmed. Is less likely. Therefore, not only can the reliability of the programming operation be improved, but also the spacing of the fuses F can be reduced, thereby further reducing the size of the fuse element.
부가해서, 본 발명의 실시예들에 따른 퓨즈소자의 동작시, 기존 레이저 블로잉 방식의 퓨즈소자용 레이저 설비를 활용할 수 있기 때문에, 설비 투자에 대한 부담없이 본 발명에 따른 효과를 얻을 수 있다. In addition, when operating the fuse device according to the embodiments of the present invention, it is possible to utilize the laser equipment for the fuse device of the conventional laser blowing method, it is possible to obtain the effect according to the present invention without burdening the facility investment.
전술한 본 발명의 실시예들에 따른 퓨즈소자는 반도체 메모리 장치, 로직 장치, 마이크로프로세서(microprocessor), FPGA(field programmable gate array) 및 그 밖의 VLSI(very large scale integration) 회로 등에 리페어(repair), 칩 ID(identification) 저장, 회로 맞춤화(circuit customization) 및 트리밍(trimming) 등 다양한 목적으로 적용될 수 있다. The fuse device according to the embodiments of the present invention described above may be repaired in a semiconductor memory device, a logic device, a microprocessor, a field programmable gate array (FPGA) and other very large scale integration (VLSI) circuits, or the like. It can be applied for various purposes such as chip identification storage, circuit customization, and trimming.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 5의 퓨즈소자의 구조 및 구성요소는 변경 및 다양화될 수 있음을 알 수 있을 것이다. 구체적인 예로, 구동소자(Tr, Tr1)는 트랜지스터가 아닌 다른 구조를 가질 수 있고, 퓨즈(F, F1, F2)를 가열하기 위한 수단을 달라질 수도 있다. 또한 도 1 내지 도 5의 퓨즈소자의 동작방법도 다양한 변형예를 가질 수 있다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, those skilled in the art will appreciate that the structure and components of the fuse device of FIGS. 1 to 5 may be changed and varied. As a specific example, the driving elements Tr and Tr1 may have a structure other than a transistor, and the means for heating the fuses F, F1 and F2 may vary. Also, the operation method of the fuse device of FIGS. 1 to 5 may have various modifications. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.
도 1 내지 도 4는 본 발명의 실시예들에 따른 퓨즈소자를 보여주는 단면도이다. 1 to 4 are cross-sectional views showing fuse devices according to embodiments of the present invention.
도 5는 본 발명의 다른 실시예에 따른 어레이 구조를 갖는 퓨즈소자를 보여주는 회로도이다. 5 is a circuit diagram illustrating a fuse device having an array structure according to another exemplary embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명* * Description of the symbols for the main parts of the drawings *
1 : 레이저 10 : 게이트1: laser 10: gate
20a : 제1불순물영역 20b : 제2불순물영역20a:
100 : 기판 A1, A2 : 애노드100: substrate A1, A2: anode
C1, C2 : 캐소드 F, F1, F2 : 퓨즈C1, C2: cathode F, F1, F2: fuse
IL1∼IL3, IL1', IL2', IL2" : 절연층 L1, L2 : 링크IL1-IL3, IL1 ', IL2', IL2 ": insulating layer L1, L2: link
LS1 : 광원 P1∼P4, P2', P2" : 도전성플러그LS1: Light source P1-P4, P2 ', P2 ": Conductive plug
T, T1, T2 : 트렌치 Tr, Tr1, Tr2 : 구동소자T, T1, T2: trench Tr, Tr1, Tr2: drive element
V1 : 전원 W1∼W4 : 배선V1: power supply W1 to W4: wiring
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080069301A KR20100008705A (en) | 2008-07-16 | 2008-07-16 | Fuse device and method of operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080069301A KR20100008705A (en) | 2008-07-16 | 2008-07-16 | Fuse device and method of operating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100008705A true KR20100008705A (en) | 2010-01-26 |
Family
ID=41817282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080069301A KR20100008705A (en) | 2008-07-16 | 2008-07-16 | Fuse device and method of operating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100008705A (en) |
-
2008
- 2008-07-16 KR KR1020080069301A patent/KR20100008705A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100462509B1 (en) | Programmable device programmed based on change in resistance values by phase transition | |
US7529147B2 (en) | Semiconductor device and method of fabricating the same | |
US7656694B2 (en) | Methods of programming one-time programmable devices including chalcogenide material | |
KR101219437B1 (en) | electrical fuse device | |
US20060249791A1 (en) | One time programmable memory cell | |
US20090243032A1 (en) | Electrical fuse structure | |
US9263386B2 (en) | Forming BEOL line fuse structure | |
US20110074538A1 (en) | Electrical fuse structure and method for fabricating the same | |
JP2007073576A (en) | Fuse element and its cutting method | |
US7894233B2 (en) | Fuse devices and methods of operating the same | |
US20060157819A1 (en) | Efuse structure | |
US8378447B2 (en) | Electrically programmable fuse and fabrication method | |
JP4031821B2 (en) | Repair circuit with antifuse and programming device for programming redundant cells | |
KR101438148B1 (en) | Antifuse and methods of operating and manufacturing the same | |
US11056431B2 (en) | Electric fuse structure and method for fabricating the same | |
KR20100008705A (en) | Fuse device and method of operating the same | |
KR101145383B1 (en) | Electrical fuse in semiconductor device and method for fabricating the same | |
US20190088596A1 (en) | E-fuse for use in semiconductor device | |
KR101096235B1 (en) | Electrical fuse in semiconductor device | |
KR101079285B1 (en) | Electrical fuse in semiconductor device and driving method thereof | |
KR20080104578A (en) | Flash memory device having fuse | |
KR20120016899A (en) | Fuse of semiconductor device and method for manufacturing the same | |
KR20070015910A (en) | Integrated circuit fuse and method of fabrication | |
KR20090056256A (en) | Fuse of semiconductor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |