KR20100005856A - 발광 표시 장치 및 이의 구동 방법 - Google Patents

발광 표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20100005856A
KR20100005856A KR1020080065929A KR20080065929A KR20100005856A KR 20100005856 A KR20100005856 A KR 20100005856A KR 1020080065929 A KR1020080065929 A KR 1020080065929A KR 20080065929 A KR20080065929 A KR 20080065929A KR 20100005856 A KR20100005856 A KR 20100005856A
Authority
KR
South Korea
Prior art keywords
gate
light emitting
voltage
data
supplied
Prior art date
Application number
KR1020080065929A
Other languages
English (en)
Other versions
KR101481667B1 (ko
Inventor
유상호
권용일
우경돈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080065929A priority Critical patent/KR101481667B1/ko
Publication of KR20100005856A publication Critical patent/KR20100005856A/ko
Application granted granted Critical
Publication of KR101481667B1 publication Critical patent/KR101481667B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광 기간을 최대화하여 플리커 현상을 방지할 수 있는 발광표시장치 및 이의 구동방법에 대한 것이다.
본 발명에 따른 발광표시장치는 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 제1 내지 제n 게이트 라인, 교류 구동 전압이 공급되는 전원 라인에 의해 정의된 화소 영역마다 형성되는 발광 소자와, 상기 발광 소자를 구동하는 화소 구동부를 가지는 발광 표시 패널과; 기수 프레임기간과 우수 프레임기간에 상기 제1 내지 제n 게이트 라인들에 공급되는 하이 논리의 게이트 전압의 공급 순서를 달리하여 상기 게이트 라인을 구동하는 게이트 구동부와; 상기 기수 프레임기간과 우수 프레임기간에 제1 내지 제n 수평 라인에 공급되는 데이터 전압의 공급 순서를 달리하여 상기 데이터 라인을 구동하는 데이터 구동부를 구비하며, 상기 전원 라인은 상기 게이트 라인들에 하이 논리의 게이트 전압이 공급되는 어드레스 기간에 상기 발광 소자에 고전위 전압을 공급하는 것을 특징으로 한다.
발광표시장치, OLED, 휘도, 교류구동전압, 어드레스 기간

Description

발광 표시 장치 및 이의 구동 방법{LIGHT EMITTING DISPLAY AND METHOD FOR DRIVING THE SAME}
본 발명은 발광 표시 장치에 관한 것으로, 특히 발광 기간을 최대화하여 플리커 현상을 방지할 수 있는 발광 표시 장치 및 이의 구동방법에 대한 것이다.
액티브 매트릭스 유기 전계 발광 표시 장치는 다수의 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 이러한 유기 전계 발광 표시 장치의 각 화소는 도 1에 도시된 바와 같이 유기 발광 소자(Organic Light Emitting Diode : OLED)와, 그 OLED를 독립적으로 구동하는 화소 구동부(10)를 구비한다. OLED는 화소 구동부(10)와 접속된 음극 및 전원 라인(PL)과 접속된 양극과, 양극과 음극 사이에 형성된 유기층으로 구성된다. 화소 구동부(10)는 스캔 신호를 공급하는 게이트 라인(GL)과, 데이터 신호를 공급하는 데이터 라인(DL)과, 전원 신호를 공급하는 전원 라인(PL)과, 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL) 사이에 접속된 스위치 트랜지스터(T1) 및 구동 트랜지스터(T2)와 스토리지 캐패시터(Cst)로 구성되어 발광 소자(OLED)를 구동한다.
이러한 유기 전계 발광 표시 장치는 비발광 기간과 발광 기간으로 구분되어 구동된다. 비발광 기간은 리셋, 초기화, 샘플링 및 어드레스 기간으로 나뉜다. 이러한 발광 기간이 비발광 기간보다 짧으면 화질 저하가 발생된다. 특히, 발광 기간의 비율이 80%이하이면 플리커 현상이 발생하는 문제점이 있다.
본 발명은 발광 기간을 최대화하여 플리커 현상을 방지할 수 있는 발광표시장치 및 이의 구동방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 발광표시장치는 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 제1 내지 제n 게이트 라인, 교류 구동 전압이 공급되는 전원 라인에 의해 정의된 화소 영역마다 형성되는 발광 소자와, 상기 발광 소자를 구동하는 화소 구동부를 가지는 발광 표시 패널과; 기수 프레임기간과 우수 프레임기간에 상기 제1 내지 제n 게이트 라인들에 공급되는 하이 논리의 게이트 전압의 공급 순서를 달리하여 상기 게이트 라인을 구동하는 게이트 구동부와; 상기 기수 프레임기간과 우수 프레임기간에 제1 내지 제n 수평 라인에 공급되는 데이터 전압의 공급 순서를 달리하여 상기 데이터 라인을 구동하는 데이터 구동부를 구비하며, 상기 전원 라인은 상기 게이트 라인들에 하이 논리의 게이트 전압이 공급되는 어드레스 기간에 상기 발광 소자에 고전위 전압을 공급하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 발광 표시 장치의 구동 방법은 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 제1 내지 제n 게이트 라인, 교류 구동 전압이 공급되는 전원 라인에 의해 정의된 화소 영역마다 형성되는 발광 소자와, 상기 발광 소자를 구동하는 화소 구동부를 가지는 다수의 화소를 비발광 기간과 발광 기간으로 구분하여 구동하며, 상기 발광 기간은 상기 제1 내지 제n 게이트 라인들에 공급되는 하이 논리의 게이트 전압의 공급 순서를 기수 프레임기간과 우수 프레임기간에 달리하여 상기 게이트 라인을 구동하는 단계와; 상기 하이 논리의 게이트 전압에 응답하여 제1 내지 제n 수평 라인에 공급되는 데이터 전압의 공급 순서를 상기 기수 프레임기간과 우수 프레임기간에 달리하여 데이터 라인을 구동하는 단계를 포함하며, 상기 전원 라인은 상기 게이트 라인들에 하이 논리의 게이트 전압이 공급되는 기간에 상기 발광 소자에 고전위 전압을 공급하는 것을 특징으로 한다.
본 발명에 따른 발광 표시 장치는 어드레스 기간에 발광 소자의 발광이 이루어지고 기수 프레임 기간에는 제1 내지 제n 게이트 라인 순으로(GL1,GL2,...,GLn) 어드레싱하고, 우수 프레임 기간에는 기수 프레임 기간의 어드레싱 순서의 역으로(GLn,GLn-1,...,GL1) 어드레싱한다. 따라서, 본 발명에 따른 발광 표시 장치는 각 프레임의 평균 발광 시간이 동일해진다. 이와 같이, 본 발명에 따른 발광 표시 장치는 어드레스 기간에도 발광 소자의 발광이 이루어지므로 비발광 기간이 최소화되어 플리커를 방지할 수 있다.
또한, 본 발명에 따른 발광 표시 장치 및 그 구동 방법은 전원 라인에 교류 구동 전압을 공급함으로써 종래 구동 트랜지스터의 드레인 단자와 접속되는 종래 스위칭 트랜지스터를 제거할 수 있어 수율 향상 및 개구율 증가시킬 수 있다.
뿐만 아니라, 본 발명에 따른 발광 표시 장치 및 그 구동 방법은 하이 논리의 게이트 전압의 하이 논리 기간을 세팅할 수 있어 화질을 향상시킬 수 있다.
도 2은 본 발명에 따른 발광 표시 장치를 나타내는 블럭도이다.
도 2에 도시된 발광 표시 장치는 발광 표시 패널(102)과, 발광 표시 패널(102)의 게이트 라인(GL)을 구동하기 위한 게이트 구동부(106)와, 발광 표시 패널(102)의 데이터 라인(DL)을 구동하기 위한 데이터 구동부(104)와, 게이트 구동부(106) 및 데이터 구동부(104)를 제어하는 타이밍 제어부(108)를 구비한다.
타이밍 제어부(108)는 제어 신호 발생부(110)와, 프레임 메모리(112)를 구비한다.
제어 신호 발생부(110)는 시스템(도시하지 않음)를 통해 입력된 다수의 동기 신호(H,V) 및 메인 클럭 신호(MCLK)를 이용하여 게이트 구동부(106) 및 데이터 구동부(104)의 구동 타이밍을 제어하는 다수의 제어 신호를 생성한다. 특히, 제어 신호 발생부(110)는 프레임 메모리(112)를 제어하는 데이터 전송 제어 신호(DTC)와, 게이트 구동부(106)를 제어하는 제1 및 제2 스타트 제어 신호(STR1,STR2)를 생성한다.
프레임 메모리(112)는 시스템(도시하지 않음)입력된 화소 데이터(R,G,B Data)를 정렬하여 데이터 구동부(106)에 공급한다. 구체적으로, 프레임 메모 리(112)는 하이 논리의 데이터 전송 제어 신호(DTC)에 응답하여 기수 프레임 기간에 제1 내지 제n 수평 라인 순으로 화소 데이터를 정렬하여 데이터 구동부(106)에 공급한다. 그리고, 로우 논리의 데이터 전송 제어 신호(DTC)에 응답하여 우수 프레임 기간에 제n 내지 제1 수평 라인 순으로 화소 데이터를 정렬하여 데이터 구동부(106)에 공급한다.
게이트 구동부(106)는 기수 프레임 기간 동안 제1 스타트 제어 신호(STR1)에 응답하여 하이 논리의 게이트 전압을 제1 내지 제n 게이트 라인(GL1 내지 GLn)에 순차적으로 공급한다. 이에 따라, 게이트 구동부(106)는 제1 내지 제n 게이트 라인(GL1 내지 GLn)에 접속된 제1 스위칭 트랜지스터(ST1,ST2)를 게이트라인(GL) 단위로 순차적으로 구동되게 한다. 그리고, 게이트 구동부(106)는 우수 프레임 기간 동안 제2 스타트 제어 신호(STRㄴ)에 응답하여 하이 논리의 게이트 전압을 제1 내지 제n 게이트 라인(GL1 내지 GLn)에 역으로 공급한다. 이에 따라, 게이트 구동부(106)는 제1 내지 제n 게이트 라인(GL1 내지 GLn)에 접속된 제1 스위칭 트랜지스터(ST1,ST2)를 게이트라인(GL) 단위로 역으로 구동되게 한다.
데이터 구동부(104)는 1 수평 기간 중 데이터 입력 기간에 1 수평 라인의 데이터 전압(Vdata)을 데이터 라인(DL)에 공급한다. 특히, 데이터 구동부(104)는 기수 프레임 기간 동안 제1 내지 제n 수평 라인에 순차적으로 데이터 전압을 데이터 라인(DL)에 공급하고, 우수 프레임 기간동안 제1 내지 제n 수평 라인에 역으로 데이터 전압을 데이터 라인(DL)에 공급한다.
발광 표시 패널(102)은 데이터 라인들(DL), 게이트라인들(GL), 제어 라 인(CL), 전원 라인(PL), 저전위 전압(VSS)원에 접속된 다수개의 화소셀(PXL)들을 이용하여 화상을 표시하게 된다. 여기서, 전원 라인에는 고전위 전압(VDD)과 기저 전압(GND) 사이에서 스윙하는 교류 구동 전압이 공급된다. 고전위 전압(VDD)은 어드레스 및 발광 기간에 각 화소셀(PXL)에 공급되고, 기저 전압(VDD)은 리셋 기간, 초기화 기간 및 샘플링 기간에 각 화소셀(PXL)들에 공급된다.
각 화소셀(PXL)은 도 3에 도시된 바와 같이 발광 소자(OLED)와, (OLED)를 구동하는 화소 구동부(114)를 포함한다.
화소 구동부(114)는 발광소자(OLED)의 온/오프 타이밍을 제어하기 위한 다수의 트랜지스터(ST1,ST2,DT)와, 발광 소자(OLED)가 한 프레임동안 온 상태를 유지하도록 하는 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)를 포함한다. 여기서, 다수의 트랜지스터(ST1,ST2,DT)는 PMOS 트랜지스터 또는 NMOS 트랜지스터를 사용할 수 있으며, 도 2에 도시된 다수의 트랜지스터(ST1,ST2,DT)는 모두 NMOS 트랜지스터이며, 비정질 또는 폴리 실리콘의 반도체층을 포함한다.
다수의 트랜지스터는 제1 및 제2 스위칭 트랜지스터(ST1,ST2), 구동 트랜지스터(DT)로 이루어진다.
제1 스위칭 트랜지스터(ST1)는 게이트 라인(GL)으로부터의 하이 논리의 게이트 전압에 응답하여 데이터 라인(DL)으로부터의 데이터 신호(Vdata)를 제1 노드(N1)에 공급한다. 이를 위해, 제1 스위칭 트랜지스터(ST1)의 게이트 단자는 게이트 라인(GL)에, 소스 단자는 데이터 라인(DL)에, 드레인 단자는 제1 노드(N1)에 접속된다.
제2 스위칭 트랜지스터(ST2)는 제어 라인(CL)으로부터의 제어 전압(Vc)에 응답하여 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극을 서로 접속시킴으로써 구동 트랜지스터(DT)를 다이오드 형태로 접속시킨다. 이를 위해, 제2 스위칭 트랜지스터(ST2)의 게이트 단자는 제어 라인(CL)에, 소스 단자는 제2 노드(N2)에, 드레인 단자는 제3 노드(N3)에 접속된다.
구동 트랜지스터(DT)는 제2 노드(N2) 상의 전압에 응답하여 발광 소자(OLED)에 흐르는 전류량을 제어한다. 이를 위해, 구동 트랜지스터(DT)의 게이트 단자는 제2 노드(N2)에, 소스 단자는 제3 노드(N3)에, 드레인 단자는 저전위 전압원(VSS)에 접속된다.
제1 스토리지 캐패시터(Cst1)는 제1 및 제2 노드(N1,N2) 사이에 접속된다. 이러한 제1 스토리지 캐패시터(Cst1)는 제2 노드(N1,N2)의 전압을 안정적으로 유지함과 아울러 제1 및 제2 노드(N1,N2)의 전압이 서로 혼합되는 것을 방지한다.
제2 스토리지 캐패시터(Cst2)는 저전위 전압(Vss)원과 제1 노드(N1) 사이에 접속된다. 이러한 제2 스토리지 캐패시터(Cst2)는 제1 스위칭 트랜지스터(ST1)가 턴오프되어 제1 노드(N1)가 플로팅 상태로 될 때, 제1 노드(N1)의 전압이 변동되는 것을 방지한다.
발광 소자(OLED)는 전원 라인(PL)과 접속된 애노드 전극과, 화소 구동부(114)와 접속된 캐소드 전극과, 애노드 전극 및 캐소드 전극 사이에 형성된 유기발광층으로 구성된다. 이러한 발광 소자(OLED)는 화소 구동부(114)의 구동 트랜지스터(DT)로부터의 전류에 의해 발광한다.
도 4는 본 발명에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다. 이에 대하여, 도 3을 결부하여 설명하기로 한다.
기수 프레임 기간 및 우수 프레임 기간 각각은 도 4에 도시된 바와 같이 리셋 기간(T1), 초기화 기간(T2), 샘플링 기간(T3), 어드레스 및 발광 기간(T4)으로 구분된다.
리셋 기간(T1)동안 데이터 라인(DL)에는 초기화 전압(Vini)이 공급되고, 전원 라인(PL)에는 기저 전압(GND)이 공급되고, 제어 라인(CL)에는 기저 전압(GND)이 공급되고, 게이트 라인(GL)에는 로우 논리의 게이트 전압이 공급된다.
로우 논리의 게이트 전압과, 기저 전압에 응답하여 제1 및 제2 스위칭 트랜지스터(ST1,ST2)와, 구동 트랜지스터(DT)는 턴오프 상태를 유지한다. 또한, 초기화 전압(Vini)은 데이터 라인(DL)에 선충전됨으로써 이 후 초기화 기간(T2)동안 초기화 전압(Vini)이 원하는 전압 레벨까지 충분히 충전된다.
한편, 리셋 기간(T1) 동안 기저 전압을 유지하는 전원 라인(PL)과 제3 노드(N3) 사이에 형성되는 발광 소자(OLED)의 기생캐패시터(도시하지 않음)에 의해 제3 노드(N3)도 기저 전압을 유지한다.
초기화 기간(T2)의 시작점에서 데이터 라인(DL)에는 초기화 전압(Vini)이 공급되고, 게이트 라인(GL)에는 하이 논리의 게이트 전압이 공급되고, 전원 라인(PL) 및 제어 라인(CL)에는 기저 전압(GND)이 공급된다.
따라서, 하이 논리의 게이트 전압에 응답하여 제1 스위칭 트랜지스터(ST1)은 턴온되고, 기저 전압(GND)에 응답하여 제2 스위칭 트랜지스터(ST2)는 턴오프된다.
턴온된 제1 스위칭 트랜지스터들(ST1)을 통해 데이터 라인(DL)으로부터의 초기화 전압(Vini)이 제1 노드(N1)에 공급됨으로써 제1 노드(N1)는 초기화 전압(Vini)으로 충전된다. 이 때, 제1 및 제2 노드(N1,N2) 사이의 제1 스토리지 캐패시터(Cst1)에 의해 제2 노드(N2)의 전압이 상승되므로 제2 노드(N2)에 접속된 구동 트랜지스터(DT)가 턴온된다. 턴온된 구동 트랜지스터(DT)를 통해 저전위 전압(VSS)이 제3 노드(N3)에 공급됨으로써 제3 노드(N3)는 초기화된다.
초기화 기간(T2)의 종료 시점에 데이터 라인(DL)에는 기저 전압 또는 OV의 전압이 공급되므로 제1 스위칭 트랜지스터(ST1)의 드레인 전극에 접속된 제1 스토리지 캐패시터(Cst1)에 충전된 전압은 데이터 라인(DL) 상의 0V 또는 기저전압으로 방전된다.
샘플링 기간(T3)동안 전원 라인(PL)에는 기저 전압이 공급되고, 게이트 라인(GL)에는 하이 논리의 게이트 전압이 공급되고, 제어 라인(CL)에는 제어 전압(Vc)이 공급된다.
따라서, 제어 전압(Vc)에 응답하여 제2 스위칭 트랜지스터(ST2)가 턴온되고, 하이 논리의 게이트 전압에 응답하여 제1 스위칭 트랜지스터(ST1)는 턴온된다.
턴온된 제2 스위칭 트랜지스터(ST2)를 통해 구동 트랜지스터(DT)의 게이트 단자와 소스 단자가 서로 연결된다. 즉, 턴온된 제2 스위칭 트랜지스터(ST2)에 의해 제2 및 제3 노드(N2,N3)가 단락되므로 구동 트랜지스터(DT)의 게이트 단자와 소스 단자는 등전위가 되어 구동 트랜지스터(DT)는 턴오프된다. 턴온된 구동 트랜지스터(DT)의 문턱 전압은 제2 및 제3 노드(N2,N3)에 저장된다.
어드레스 및 발광 기간(T4) 동안 전원 라인(PL)에는 고전위 전압(VDD)이 공급되고, 제어 라인(CL)에는 기저 전압이 공급된다.
또한, 기수 프레임기간에는 제1 내지 제n 게이트 라인(GL1 내지 GLn)에 순차적으로 하이 논리의 게이트 전압이 공급되고, 제1 내지 제n 수평 라인에 순차적으로 데이터 전압(D1, D2,...,DN)이 공급된다. 그리고, 우수 프레임 기간에는 제1 내지 제n 게이트 라인(GL1 내지 GLn)에 역으로 하이 논리의 게이트 전압이 공급되고, 제1 내지 제n 수평 라인에 역으로 데이터 전압(DN,DN-1,...,D1)이 공급된다.
한편, 전원 라인(PL)에 공급되는 전압이 기저 전압(GND)에서 고전위 전압(VDD)으로 스윙하는 시점은 기수 프레임 기간에 제1 게이트 라인(GL1)에 하이 논리의 게이트 전압이 공급되기 전이며, 우수 프레임 기간에 제n 게이트 라인(GLn)에 하이 논리의 게이트 전압이 공급되기 전이다.
따라서, 제어 라인(CL)에 공급된 제어 전압에 응답하여 제2 스위칭 트랜지스터(ST2)는 턴오프되고, 하이 논리의 게이트 전압에 응답하여 제1 스위칭 트랜지스터(ST1)는 턴온된다. 턴온된 제1 스위칭트랜지스터(ST1)를 통해 제1 노드(N1)에는 데이터 전압이 충전된다. 데이터 전압이 충전된 제1 노드(N1)와 제1 스토리지 캐패시터(Cst1)를 통해 접속된 제2 노드(N2)의 전압은 제1 노드(N1)에 충전된 전압만큼 상승하게 된다. 즉, 제2 노드(N2)에는 샘플링 기간동안 충전된 구동 트랜지스터(DT)의 문턱전압에 제1 노드(N1)에 공급된 데이터 전압이 더해진 전압으로 상승하게 된다. 제2 노드(N2)에 공급된 전압에 의해 구동 트랜지스터(DT)들이 수평 라인단위로 순차적으로 턴온된다. 턴온된 구동 트랜지스터(ST)는 구동 전류를 발생 시키고, 이 구동 전류의 크기에 대응하는 휘도로 발광 소자(OLED)는 발광한다.
이와 같이, 본 발명에 따른 발광 표시 장치는 어드레스 기간에도 발광 소자의 발광이 이루어져 각 수평 라인별 발광 시간이 달라 발광 편차가 발생되는 것을 방지하기 위해 기수 프레임 기간과 우수 프레임 기간의 스캔 순서를 다르게 한다. 즉, 기수 프레임 기간에는 제1 내지 제n 게이트 라인 순으로(GL1,GL2,...,GLn) 어드레싱하고, 우수 프레임 기간에는 기수 프레임 기간의 어드레싱 순서의 역으로(GLn,GLn-1,...,GL1) 어드레싱 하므로 각 프레임의 평균 발광 시간이 동일해진다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래 발광 표시 장치의 한 화소를 나타내는 회로도이다.
도 2는 본 발명에 따른 발광 표시 장치를 나타내는 블럭도이다.
도 3은 도 2에 도시된 한 화소를 나타내는 회로도이다.
도 4는 본 발명에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
102 : 발광 표시 패널 104 : 데이터 구동부
106 : 게이트 구동부 108 : 타이밍 제어부
110 : 제어 신호 발생부 112 : 프레임 메모리
114 : 화소 구동부

Claims (10)

  1. 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 제1 내지 제n 게이트 라인, 교류 구동 전압이 공급되는 전원 라인에 의해 정의된 화소 영역마다 형성되는 발광 소자와, 상기 발광 소자를 구동하는 화소 구동부를 가지는 발광 표시 패널과;
    기수 프레임기간과 우수 프레임기간에 상기 제1 내지 제n 게이트 라인들에 공급되는 하이 논리의 게이트 전압의 공급 순서를 달리하여 상기 게이트 라인을 구동하는 게이트 구동부와;
    상기 기수 프레임기간과 우수 프레임기간에 제1 내지 제n 수평 라인에 공급되는 데이터 전압의 공급 순서를 달리하여 상기 데이터 라인을 구동하는 데이터 구동부를 구비하며,
    상기 전원 라인은 상기 게이트 라인들에 하이 논리의 게이트 전압이 공급되는 어드레스 기간에 상기 발광 소자에 고전위 전압을 공급하는 것을 특징으로 하는 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 게이트 구동부는 상기 기수 프레임 기간 동안 상기 제1 내지 제n 게이트 라인에 순차적으로 상기 하이 논리의 게이트 전압을 공급하고, 상기 우수 프레임 기간동안 상기 제1 내지 제n 게이트 라인에 역으로 상기 하이 논리의 게이트 전 압을 공급하고,
    상기 데이터 구동부는 상기 기수 프레임 기간 동안 상기 제1 내지 제n 수평 라인에 순차적으로 데이터 전압을 공급하고, 상기 우수 프레임 기간동안 상기 제1 내지 제n 수평 라인에 역으로 상기 데이터 전압을 공급하는 것을 특징으로 하는 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 기수 프레임 기간에 상기 제1 게이트 라인에, 상기 우수 프레임 기간에 상기 제n 게이트 라인에 상기 하이 논리의 게이트 전압을 공급하기 전에 상기 전원 라인은 0V 또는 기저 전압에서 상기 고전위 전압으로 스윙하는 것을 특징으로 하는 발광 표시 장치.
  4. 제 2 항에 있어서,
    상기 데이터 구동부에 공급되는 데이터를 프레임 단위로 저장하는 프레임 메모리와;
    상기 프레임 메모리에 저장된 상기 데이터를 상기 기수 프레임과 우수 프레임 기간에 다르게 전송하도록 상기 프레임 메모리를 제어하는 데이터 전송 제어 신호를 생성하는 제어 신호 발생부를 추가로 구비하는 것을 특징으로 하는 발광 표시 장치.
  5. 제 1 항에 있어서,
    상기 화소 구동부는
    상기 하이 논리의 게이트 전압에 응답하여 제1 노드와 상기 데이터 라인 사이에 전류 패스를 형성하는 제1 스위칭 트랜지스터와;
    상기 제1 노드와 제2 노드 사이에 형성된 제1 스토리지 캐패시터와;
    상기 제2 노드 전압에 응답하여 상기 발광 소자와 저전위 전압원 사이에서 흐르는 전류를 조정하는 구동 트랜지스터와;
    제어 라인에 공급되는 제어 전압에 응답하여 상기 제2 노드와 제3 노드 사이의 전류 패스를 형성하는 제2 스위칭 트랜지스터와;
    상기 제1 노드와 상기 저전위 전압원 사이에 형성되는 제2 스토리지 캐패시터를 포함하는 것을 특징으로 하는 발광 표시 장치.
  6. 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 제1 내지 제n 게이트 라인, 교류 구동 전압이 공급되는 전원 라인에 의해 정의된 화소 영역마다 형성되는 발광 소자와, 상기 발광 소자를 구동하는 화소 구동부를 가지는 다수의 화소를 비발광 기간과 발광 기간으로 구분하여 구동하는 발광 표시 장치의 구동 방법에 있어서,
    상기 발광 기간은
    상기 제1 내지 제n 게이트 라인들에 공급되는 하이 논리의 게이트 전압의 공급 순서를 기수 프레임기간과 우수 프레임기간에 달리하여 상기 게이트 라인을 구 동하는 단계와;
    상기 하이 논리의 게이트 전압에 응답하여 제1 내지 제n 수평 라인에 공급되는 데이터 전압의 공급 순서를 상기 기수 프레임기간과 우수 프레임기간에 달리하여 데이터 라인을 구동하는 단계를 포함하며,
    상기 전원 라인은 상기 게이트 라인들에 하이 논리의 게이트 전압이 공급되는 기간에 상기 발광 소자에 고전위 전압을 공급하는 것을 특징으로 하는 발광 표시 장치의 구동 방법.
  7. 제 6 항에 있어서,
    상기 게이트 라인을 구동하는 단계는
    상기 기수 프레임 기간 동안 상기 제1 내지 제n 게이트 라인에 순차적으로 상기 하이 논리의 게이트 전압을 공급하는 단계와;
    상기 우수 프레임 기간동안 상기 제1 내지 제n 게이트 라인에 역으로 상기 하이 논리의 게이트 전압을 공급하는 단계를 포함하며,
    상기 데이터 라인을 구동하는 단계는
    상기 기수 프레임 기간 동안 상기 제1 내지 제n 수평 라인에 순차적으로 데이터 전압을 공급하는 단계와;
    상기 우수 프레임 기간동안 상기 제1 내지 제n 수평 라인에 역으로 상기 데이터 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 발광 표시 장치의 구동 방법.
  8. 제 7 항에 있어서,
    상기 기수 프레임 기간에 상기 제1 게이트 라인에, 상기 우수 프레임 기간에 상기 제n 게이트 라인에 상기 하이 논리의 게이트 전압을 공급하기 전에 상기 전원 라인은 0V 또는 기저 전압에서 상기 고전위 전압으로 스윙하는 것을 특징으로 하는 발광 표시 장치의 구동 방법.
  9. 제 7 항에 있어서,
    상기 데이터 구동부에 공급되는 데이터를 프레임 메모리에 프레임 단위로 저장하는 단계와;
    상기 프레임 메모리에 저장된 상기 데이터를 상기 기수 프레임과 우수 프레임 기간에 다르게 전송하도록 제어 신호 발생부에서 상기 프레임 메모리를 제어하는 데이터 전송 제어 신호를 생성하는 단계를 추가로 포함하는 것을 특징으로 하는 발광 표시 장치의 구동 방법.
  10. 제 6 항에 있어서,
    상기 비발광 기간은 리셋 기간, 초기화 기간 및 샘플링 기간을 포함하는 것을 특징으로 하는 발광 표시 장치의 구동 방법.
KR20080065929A 2008-07-08 2008-07-08 발광 표시 장치 및 이의 구동 방법 KR101481667B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080065929A KR101481667B1 (ko) 2008-07-08 2008-07-08 발광 표시 장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080065929A KR101481667B1 (ko) 2008-07-08 2008-07-08 발광 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20100005856A true KR20100005856A (ko) 2010-01-18
KR101481667B1 KR101481667B1 (ko) 2015-01-13

Family

ID=41815133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080065929A KR101481667B1 (ko) 2008-07-08 2008-07-08 발광 표시 장치 및 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR101481667B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
KR100592646B1 (ko) * 2004-11-08 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR20070118451A (ko) * 2006-06-12 2007-12-17 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자
JP2008152096A (ja) * 2006-12-19 2008-07-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Also Published As

Publication number Publication date
KR101481667B1 (ko) 2015-01-13

Similar Documents

Publication Publication Date Title
KR100931469B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US8780102B2 (en) Pixel, display device, and driving method thereof
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
KR101040786B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100873074B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100858618B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US8654041B2 (en) Organic light emitting display device having more uniform luminance and method of driving the same
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
KR100698703B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100936882B1 (ko) 유기전계발광 표시장치
US9262962B2 (en) Pixel and organic light emitting display device using the same
KR101142729B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
EP1347436A2 (en) Display and driving method thereof
US10217410B2 (en) Light emission controller for display device, method of driving the same, and organic light-emitting display device including the same
KR20060053693A (ko) 발광 표시장치 및 그의 구동방법
KR20070111638A (ko) 유기전계발광표시장치의 화소 회로
KR20060112990A (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
US20100171689A1 (en) Shift register and organic light emitting display device using the same
KR100812037B1 (ko) 유기전계발광 표시장치
WO2018173132A1 (ja) 表示装置の駆動方法および表示装置
JP2005031643A (ja) 発光装置及び表示装置
KR100707624B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
JP6196809B2 (ja) 画素回路及びその駆動方法
KR100858613B1 (ko) 유기전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6