KR20100002361A - Flash memory device and manufacturing method thereof - Google Patents

Flash memory device and manufacturing method thereof Download PDF

Info

Publication number
KR20100002361A
KR20100002361A KR1020080062219A KR20080062219A KR20100002361A KR 20100002361 A KR20100002361 A KR 20100002361A KR 1020080062219 A KR1020080062219 A KR 1020080062219A KR 20080062219 A KR20080062219 A KR 20080062219A KR 20100002361 A KR20100002361 A KR 20100002361A
Authority
KR
South Korea
Prior art keywords
film
conductive film
gate conductive
floating gate
control gate
Prior art date
Application number
KR1020080062219A
Other languages
Korean (ko)
Inventor
신완철
이승석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080062219A priority Critical patent/KR20100002361A/en
Publication of KR20100002361A publication Critical patent/KR20100002361A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A flash memory device and a manufacturing method thereof are provided to improve the reliability of a flash memory device by preventing a current path from being generated even if a conductive by-product is laminated on the side wall of a dielectric film. CONSTITUTION: A tunnel insulating layer(101), a floating gate conductive film(102), a dielectric film, a control gate conductive layer, and a gate electrode layer(105) are successively laminated on a semiconductor substrate. The gate pattern is formed by etching the gate electrode layer, the control gate conductive layer, the dielectric film, the floating gate conductive film, the tunnel insulating layer, and the gate pattern. The side wall of the dielectric film is protruded by etching the control gate conductive layer and floating gate conductive film to block the leakage current flowing on the side wall of the control gate conductive film and the floating gate conductive film.

Description

플래시 메모리 소자 및 이의 제조 방법{Flash memory device and manufacturing method thereof}Flash memory device and manufacturing method thereof

본 발명은 플래시 메모리 소자 및 이의 제조 방법에 관한 것으로, 특히 플래시 메모리 소자의 유전체막 측벽을 따라 발생하는 누설전류를 감소시킬 수 있는 플래시 메모리 소자 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash memory device and a method for manufacturing the same, and more particularly, to a flash memory device and a method for manufacturing the same, which can reduce leakage current generated along a sidewall of a dielectric film of the flash memory device.

도 1은 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1 is a cross-sectional view of a device for explaining a method of manufacturing a flash memory device according to the prior art.

도 1을 참조하면, 플래시 메모리 소자는 반도체 기판(10) 상에 터널 절연막(11), 플로팅 게이트용 도전막(12), 유전체막(13), 콘트롤 게이트용 도전막(14), 게이트 전극막(15)을 순차적으로 적층한 후, 이를 순차적으로 식각하여 게이트 패턴을 형성한다.Referring to FIG. 1, a flash memory device includes a tunnel insulating film 11, a floating gate conductive film 12, a dielectric film 13, a control gate conductive film 14, and a gate electrode film on a semiconductor substrate 10. After stacking 15, the gate patterns are sequentially etched to form gate patterns.

일반적으로 게이트 전극막(15)은 소자의 고속 동작 특성을 향상시키기 위하여 금속 계열 물질로 형성하게 된다. 이는 게이트 패턴 식각 공정시 도전성 부산 물(16)이 발생하게 되고, 후속 세정 공정 및 열처리 공정시 유전체막(13)의 노출된 측벽에 적층(pile up)되어 플로팅 게이트(12)과 콘트롤 게이트(14) 사이에 전류 패스를 형성하여 누설 전류를 발생시킬 수 있다. 또한 터널 절연막(11)의 가장자리 노출 부분에 도전성 부산물(16)이 적층되어 플로팅 게이트(12)에 저장된 전하가 반도체 기판(10)으로 누설될 수 있다.In general, the gate electrode film 15 is formed of a metal-based material in order to improve the high speed operation characteristics of the device. The conductive by-products 16 are generated during the gate pattern etching process, and are stacked up on the exposed sidewalls of the dielectric layer 13 during the subsequent cleaning process and the heat treatment process to form the floating gate 12 and the control gate 14. The leakage current can be generated by forming a current path between the circuits. In addition, the conductive by-products 16 may be stacked on the edge exposed portion of the tunnel insulating layer 11 so that the charge stored in the floating gate 12 may leak to the semiconductor substrate 10.

이로 인하여 저장된 데이터가 변경되거나 프로그램 동작시 프로그램 동작 오류가 발생하여 소자의 신뢰도가 저하된다.As a result, the stored data is changed or a program operation error occurs during the program operation, thereby reducing the reliability of the device.

본 발명이 이루고자 하는 기술적 과제는 플래시 메모리 소자의 게이트 패턴 형성 공정시 게이트 전극막, 콘트롤 게이트용 도전막, 유전체막, 플로팅 게이트용 도전막, 및 터널 절연막을 패터닝한 후, 추가 식각 공정을 실시하여 콘트롤 게이트용 도전막과 플로팅 게이트용 도전막의 노출된 측벽을 식각하여 유전체막의 가장 자리 부분을 노출시켜, 유전체막의 측벽에 도전성 부산물이 적층되어도 전류 패스가 발생하지 않도록 함으로써, 플래시 메모리 소자의 신뢰도를 개선할 수 있는 플래시 메모리 소자 및 이의 제조 방법을 제공하는 데 있다.The technical object of the present invention is to pattern the gate electrode film, the control gate conductive film, the dielectric film, the floating gate conductive film, and the tunnel insulating film during the gate pattern forming process of the flash memory device, and then perform an additional etching process. The exposed sidewalls of the control gate conductive film and the floating gate conductive film are etched to expose edge portions of the dielectric film so that current path does not occur even when conductive by-products are stacked on the sidewall of the dielectric film, thereby improving reliability of the flash memory device. A flash memory device and a method of manufacturing the same are provided.

본 발명의 일실시 예에 따른 플래시 메모리 소자는 반도체 기판 상에 적층된 터널 절연막, 플로팅 게이트, 유전체막, 콘트롤 게이트, 및 게이트 전극층을 포함하며, 상기 유전체막의 가장 자리 측벽부가 돌출되어 형성된다.A flash memory device according to an embodiment of the present invention includes a tunnel insulating layer, a floating gate, a dielectric layer, a control gate, and a gate electrode layer stacked on a semiconductor substrate, and the edge sidewalls of the dielectric layer protrude.

상기 유전체막의 가장 자리는 5Å 내지 게이트폭의 1/4 돌출된다.The edge of the dielectric film protrudes from 5 Å to 1/4 of the gate width.

상기 터널 절연막의 가장자리 상부가 노출된다.An upper edge of the tunnel insulating film is exposed.

상기 터널 절연막과 인접한 상기 반도체 기판 상에 버퍼막이 더 형성된다.A buffer film is further formed on the semiconductor substrate adjacent to the tunnel insulating film.

상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽은 질산과 과산화 수소의 비율을 10:1로 혼합한 식각액을 사용하거나 KOH 또는 암머니아와 과수의 혼합액을 사용하여 식각한다.Sidewalls of the control gate conductive film and the floating gate conductive film are etched using an etchant in which a ratio of nitric acid and hydrogen peroxide are mixed at a ratio of 10: 1 or using a mixture of KOH or ammonia and fruit trees.

본 발명의 일실시 예에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상에 터널 절연막, 플로팅 게이트용 도전막, 유전체막, 콘트롤 게이트용 도전막, 및 게이트 전극막을 적층하여 형성하는 단계와, 상기 게이트 전극막, 상기 콘트롤 게이트용 도전막, 상기 유전체막, 상기 플로팅 게이트용 도전막, 및 상기 터널 절연막을 식각하여 게이트 패턴을 형성하는 단계, 및 노출되는 상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽을 식각하여 상기 유전체막의 가장자리 측벽부를 돌출시키는 단계를 포함한다.A method of manufacturing a flash memory device according to an embodiment of the present invention includes forming a tunnel insulating film, a floating gate conductive film, a dielectric film, a control gate conductive film, and a gate electrode film on a semiconductor substrate, Etching a electrode film, the control gate conductive film, the dielectric film, the floating gate conductive film, and the tunnel insulating film to form a gate pattern, and the exposed control gate conductive film and the floating gate conductive material Etching sidewalls of the film to project edge sidewalls of the dielectric film.

상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽은 질산을 이용하여 식각하는 것이 바람직하다.Sidewalls of the control gate conductive film and the floating gate conductive film may be etched using nitric acid.

상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽은 상기 유전체막의 측벽이 5Å 내지 게이트폭의 1/4 돌출되도록 실시하는 것이 바람직하다.Preferably, the sidewalls of the control gate conductive film and the floating gate conductive film are formed so that the sidewalls of the dielectric film protrude from 5 Å to 1/4 of the gate width.

상기 게이트 패턴 형성 단계는 상기 반도체 기판 상에 형성된 상기 터널 절연막을 잔류시켜 후속 이온 주입 공정의 버퍼막으로 활용할 수 있다.In the gate pattern forming step, the tunnel insulating layer formed on the semiconductor substrate may remain to be used as a buffer layer in a subsequent ion implantation process.

본 발명의 일실시 예에 따르면, 플래시 메모리 소자의 게이트 패턴 형성 공정시 게이트 전극막, 콘트롤 게이트용 도전막, 유전체막, 플로팅 게이트용 도전막, 및 터널 절연막을 패터닝한 후, 추가 식각 공정을 실시하여 콘트롤 게이트용 도전막과 플로팅 게이트용 도전막의 노출된 측벽을 식각하여 유전체막의 가장 자리 부 분을 노출시켜, 유전체막의 측벽에 도전성 부산물이 적층되어도 전류 패스가 발생하지 않도록 함으로써, 플래시 메모리 소자의 신뢰도를 개선할 수 있다. 또한, 터널 절연막의 가장자리 부분 상에 형성된 플로팅 게이트용 도전막도 식각되어 플로팅 게이트와 반도체 기판 사이의 전류 패스도 차단된다.According to an embodiment of the present invention, during the gate pattern forming process of the flash memory device, after the gate electrode film, the control gate conductive film, the dielectric film, the floating gate conductive film, and the tunnel insulating film are patterned, an additional etching process is performed. By etching the exposed sidewalls of the control gate conductive film and the floating gate conductive film to expose the edges of the dielectric film, the current path does not occur even if conductive by-products are stacked on the sidewall of the dielectric film, thereby ensuring reliability of the flash memory device. Can be improved. In addition, the conductive film for the floating gate formed on the edge portion of the tunnel insulating film is also etched to block the current path between the floating gate and the semiconductor substrate.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2 내지 도 4는 본 발명의 일실시 예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.2 to 4 are cross-sectional views of devices for describing a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 2를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 플로팅 게이트용 도전막(102), 유전체막(103), 콘트롤 게이트용 도전막(104), 게이트 전극막(105), 및 하드 마스크막(106)을 순차적으로 적층하여 형성한다.Referring to FIG. 2, the tunnel insulating film 101, the floating gate conductive film 102, the dielectric film 103, the control gate conductive film 104, the gate electrode film 105, and the like are formed on the semiconductor substrate 100. And the hard mask film 106 are sequentially stacked.

터널 절연막(101)은 산화막으로 형성하는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다. 유전체막(103)은 제1 산화막(103A), 질화막(103B), 및 제2 산화막(103C)이 순차적으로 적층된 ONO 구조로 형성하는 것이 바람직하다. 콘트롤 게이트용 도전막(104)은 폴리 실리콘막으로 형성하는 것이 바람직하다. 게이트 전극막(105)은 금속막(텅스텐막)으로 형성하는 것이 바람직하다.The tunnel insulating film 101 is preferably formed of an oxide film. The floating gate conductive film 102 is preferably formed of a double film composed of an amorphous polysilicon film containing no impurities and a polysilicon film containing impurities. The dielectric film 103 is preferably formed in an ONO structure in which the first oxide film 103A, the nitride film 103B, and the second oxide film 103C are sequentially stacked. The control film conductive film 104 is preferably formed of a polysilicon film. The gate electrode film 105 is preferably formed of a metal film (tungsten film).

도 3을 참조하면, 식각 공정을 실시하여 하드 마스크막(106)을 패터닝한다. 이 후, 패터닝된 하드 마스크막(106)을 식각 마스크로 이용하는 식각 공정을 실시한다. 즉, 게이트 전극막(105), 콘트롤 게이트용 도전막(104), 유전체막(103), 플로팅 게이트용 도전막(102), 및 터널 절연막을 식각하여 게이트 패턴을 형성한다.Referring to FIG. 3, the hard mask layer 106 is patterned by performing an etching process. Thereafter, an etching process using the patterned hard mask film 106 as an etching mask is performed. That is, the gate pattern is formed by etching the gate electrode film 105, the control gate conductive film 104, the dielectric film 103, the floating gate conductive film 102, and the tunnel insulating film.

이때 도면으로 도시되진 않았지만, 게이트 패턴과 인접한 반도체 기판(100) 상에 터널 절연막을 소정 두께(10 내지 20Å) 잔류시켜 후속 이온 주입 공정시 버퍼막으로 활용할 수 있다.Although not shown in the drawings, the tunnel insulating film may remain on the semiconductor substrate 100 adjacent to the gate pattern at a predetermined thickness (10 to 20 microns) to be used as a buffer film in a subsequent ion implantation process.

도 4를 참조하면, 식각 공정을 실시하여 플로팅 게이트용 도전막(102), 및 콘트롤 게이트용 도전막(104)의 측벽을 식각한다. 이때 식각 되는 플로팅 게이트용 도전막(102), 및 콘트롤 게이트용 도전막(104)의 측벽의 두께는 5Å 내지 게이트폭의 1/4가 되도록 제어하는 것이 바람직하다. 즉, 플로팅 게이트용 도전막(102), 및 콘트롤 게이트용 도전막(104)의 측벽을 식각하여 유전체막(103)의 가장자리가 게이트 패턴의 측벽에서 5Å 내지 게이트폭의 1/4 돌출된 구조로 형성한다. 이때 터널 절연막(101)의 가장 자리 부분 상부에 형성된 플로팅 게이트용 도전막(102)이 제거되어 게이트 패턴의 하부 가장 자리 부분은 계단 모양으로 형성된다. 즉, 터널 절 연막(101)의 가장 자리 부분이 돌출된다. 이때 식각 공정은 폴리 실리콘막의 식각률이 높은 식각액을 이용하여 실시하는 것이 바람직하다. 식각 공정은 질산과 과산화 수소의 비율을 10:1로 섞어 사용하는 것이 바람직하다. 일반적으로 질산은 폴리 실리콘과 산화막의 식각 비율이 8:1 정도로 폴리 실리콘의 식각률이 산화막에 비해 높다. 식각 공정은 KOH 또는 암머니아와 과수의 혼합액을 사용하여 실시하는 것이 바람직하다.Referring to FIG. 4, an etch process is performed to etch sidewalls of the floating gate conductive film 102 and the control gate conductive film 104. At this time, the thickness of the sidewalls of the floating gate conductive film 102 and the control gate conductive film 104 to be etched is preferably controlled to be 5 kW to 1/4 of the gate width. In other words, the sidewalls of the floating gate conductive film 102 and the control gate conductive film 104 are etched so that the edges of the dielectric film 103 protrude from 5 Å to 1/4 of the gate width from the sidewall of the gate pattern. Form. In this case, the floating gate conductive layer 102 formed on the edge portion of the tunnel insulating layer 101 is removed to form a stepped lower edge portion of the gate pattern. That is, the edge portion of the tunnel insulation film 101 protrudes. In this case, the etching process may be performed using an etching solution having a high etching rate of the polysilicon film. In the etching process, it is preferable to use a mixture of nitric acid and hydrogen peroxide in a ratio of 10: 1. In general, the etch rate of polysilicon is higher than that of the oxide film in the etching ratio of polysilicon and the oxide film is 8: 1. The etching step is preferably carried out using a mixture of KOH or ammonia and fruit water.

이는 게이트 패턴 식각 공정시 발생하는 게이트 전극막(105)의 식각 부산물(도전물질)이 유전체막(103)의 측벽에 적층되어도 유전체막(103)이 돌출되어 플로팅 게이트용 도전막(102), 및 콘트롤 게이트용 도전막(104)의 전류 패스로 작용하지 못하도록 함으로써 누설 전류를 감소시킬 수 있다. 또한, 터널 절연막(101)의 측벽에 도전성 부산물질이 적층되어도 터널 절연막(101)의 가장 자리 부분이 돌출되어 플로팅 게이트용 도전막(102)과 반도체 기판(100) 사이의 전류 패스가 차단된다. 이로 인하여 플래시 메모리 소자의 동작 신뢰도가 향상된다.This is because the dielectric film 103 protrudes even when the etch byproduct (conductive material) of the gate electrode film 105 generated during the gate pattern etching process is stacked on the sidewall of the dielectric film 103, and the conductive film 102 for the floating gate, and The leakage current can be reduced by preventing the control gate conductive film 104 from acting as a current path. In addition, even when conductive by-products are stacked on the sidewalls of the tunnel insulating film 101, edge portions of the tunnel insulating film 101 protrude to block current paths between the floating gate conductive film 102 and the semiconductor substrate 100. This improves the operation reliability of the flash memory device.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1 is a cross-sectional view of a device for explaining a method of manufacturing a flash memory device according to the prior art.

도 2 내지 도 4는 본 발명의 일실시 예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.2 to 4 are cross-sectional views of devices for describing a method of manufacturing a flash memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 터널 절연막100 semiconductor substrate 101 tunnel insulating film

102 : 플로팅 게이트용 도전막 103 : 유전체막102 conductive film for floating gate 103 dielectric film

104 : 콘트롤 게이트용 도전막 105 : 게이트 전극막104: conductive film for control gate 105: gate electrode film

106 : 하드 마스크막106: hard mask film

Claims (8)

반도체 기판 상에 적층된 터널 절연막, 플로팅 게이트, 유전체막, 콘트롤 게이트, 및 게이트 전극층을 포함하며,A tunnel insulating film, a floating gate, a dielectric film, a control gate, and a gate electrode layer stacked on a semiconductor substrate, 상기 플로팅 게이트와 상기 콘트롤 게이트 간의 누설 전류 현상을 억제하기 위하여 상기 유전체막의 가장 자리 측벽부가 돌출되어 형성된 플래시 메모리 소자.And a edge sidewall portion of the dielectric layer protrudes to suppress a leakage current phenomenon between the floating gate and the control gate. 제 1 항에 있어서,The method of claim 1, 상기 터널 절연막의 가장자리 상부가 노출된 플래시 메모리 소자.A flash memory device having an upper portion of an edge of the tunnel insulating layer exposed. 제 1 항에 있어서,The method of claim 1, 상기 터널 절연막과 인접한 상기 반도체 기판 상에 버퍼막이 더 형성된 플래시 메모리 소자.And a buffer film further formed on the semiconductor substrate adjacent to the tunnel insulating film. 반도체 기판 상에 터널 절연막, 플로팅 게이트용 도전막, 유전체막, 콘트롤 게이트용 도전막, 및 게이트 전극막을 적층하여 형성하는 단계;Forming a tunnel insulating film, a floating gate conductive film, a dielectric film, a control gate conductive film, and a gate electrode film on a semiconductor substrate; 상기 게이트 전극막, 상기 콘트롤 게이트용 도전막, 상기 유전체막, 상기 플 로팅 게이트용 도전막, 및 상기 터널 절연막을 식각하여 게이트 패턴을 형성하는 단계; 및Etching the gate electrode film, the control gate conductive film, the dielectric film, the floating gate conductive film, and the tunnel insulating film to form a gate pattern; And 상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽을 통해 흐르는 누설 전류를 차단하기 위하여 노출되는 상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽을 식각하여 상기 유전체막의 가장자리 측벽부를 돌출시키는 단계를 포함하는 플래시 메모리 소자의 제조 방법.Etching sidewalls of the control gate conductive film and the floating gate conductive film, which are exposed to block leakage current flowing through sidewalls of the control gate conductive film and the floating gate conductive film, protruding edge sidewalls of the dielectric film. A method of manufacturing a flash memory device comprising the step. 제 4 항에 있어서,The method of claim 4, wherein 상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽은 질산을 이용하여 식각하는 플래시 메모리 소자의 제조 방법.And sidewalls of the control gate conductive film and the floating gate conductive film are etched using nitric acid. 제 4 항에 있어서,The method of claim 4, wherein 상기 게이트 패턴 형성 단계는 상기 반도체 기판 상에 형성된 상기 터널 절연막을 잔류시켜 후속 이온 주입 공정의 버퍼막으로 활용하는 플래시 메모리 소자의 제조 방법.In the gate pattern forming step, the tunnel insulating film formed on the semiconductor substrate is left and utilized as a buffer film in a subsequent ion implantation process. 제 4 항에 있어서,The method of claim 4, wherein 상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽은 질산과 과산화 수소의 비율을 10:1로 혼합한 식각액을 사용하여 식각하는 플래시 메모리 소자의 제조 방법.And sidewalls of the control gate conductive film and the floating gate conductive film are etched using an etchant in which a ratio of nitric acid and hydrogen peroxide is mixed at a ratio of 10: 1. 제 4 항에 있어서,The method of claim 4, wherein 상기 콘트롤 게이트용 도전막 및 상기 플로팅 게이트용 도전막의 측벽은 KOH 또는 암머니아와 과수의 혼합액을 사용하여 식각하는 플래시 메모리 소자의 제조 방법.And sidewalls of the control gate conductive film and the floating gate conductive film are etched using KOH or a mixture of ammonia and fruit trees.
KR1020080062219A 2008-06-30 2008-06-30 Flash memory device and manufacturing method thereof KR20100002361A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080062219A KR20100002361A (en) 2008-06-30 2008-06-30 Flash memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080062219A KR20100002361A (en) 2008-06-30 2008-06-30 Flash memory device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20100002361A true KR20100002361A (en) 2010-01-07

Family

ID=41812393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062219A KR20100002361A (en) 2008-06-30 2008-06-30 Flash memory device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20100002361A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088186A (en) 2018-01-18 2019-07-26 한국철도기술연구원 Apparatus for checking wire and wireless inverter using ict and method for checking wire and wireless inverter using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088186A (en) 2018-01-18 2019-07-26 한국철도기술연구원 Apparatus for checking wire and wireless inverter using ict and method for checking wire and wireless inverter using the same

Similar Documents

Publication Publication Date Title
JP5127137B2 (en) Manufacturing method of semiconductor device
US7910438B2 (en) Method for fabricating semiconductor device including recess gate
KR100953034B1 (en) Semiconductor device and method for manufacturing the same
KR100953049B1 (en) Flash memory device and manufacturing method thereof
KR100946056B1 (en) Method for fabrication of semiconductor memory device
TWI647822B (en) Three-dimensional non-volatile memory and manufacturing method thereof
KR100691011B1 (en) Method of manufacturing semiconductor device
CN105762114B (en) The forming method of semiconductor structure
KR20100002361A (en) Flash memory device and manufacturing method thereof
KR20090103055A (en) Flash memory device and manufacturing method thereof
KR101085620B1 (en) Manufacturing method of gate pattern for nonvolatile memory device
US20080160742A1 (en) Method for fabricating semiconductor device with recess gate
KR101038378B1 (en) Method of forming contact hole in semiconductor device
KR20090104252A (en) Semiconductor device and method for manufacturing the same
KR100661216B1 (en) Fabrication method for flash memory device
KR101009068B1 (en) Method of manufacturing a semiconductor device
JP2007150239A (en) Method for forming gate of flash memory element
KR20100003833A (en) Semiconductor device and method for manufacturing the same
US7498221B2 (en) Method of forming gate of semiconductor device
KR100976684B1 (en) Method for forming the contact hall of semiconductor memory device
KR100967025B1 (en) Method for manufacturing flash memory device
KR100843014B1 (en) Method of manufacturing a semiconductor device
KR100983432B1 (en) Semiconductor memory device and method for manufacturing the same
KR100612558B1 (en) Method of manufacturing a nand flash memory device
KR20050031299A (en) Method for manufacturing control gate of the flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application