KR20100000406A - 발광 표시 패널 및 그의 제조 방법 - Google Patents

발광 표시 패널 및 그의 제조 방법 Download PDF

Info

Publication number
KR20100000406A
KR20100000406A KR1020080059893A KR20080059893A KR20100000406A KR 20100000406 A KR20100000406 A KR 20100000406A KR 1020080059893 A KR1020080059893 A KR 1020080059893A KR 20080059893 A KR20080059893 A KR 20080059893A KR 20100000406 A KR20100000406 A KR 20100000406A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
thin film
film transistor
contact spacer
Prior art date
Application number
KR1020080059893A
Other languages
English (en)
Inventor
김영미
배성준
김경만
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080059893A priority Critical patent/KR20100000406A/ko
Publication of KR20100000406A publication Critical patent/KR20100000406A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 흡습제 형성 영역의 면적을 넓힐 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것이다.
본 발명에 따른 발광 표시 패널은 다수의 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 발광 셀의 양극 사이에 접속된 구동 박막 트랜지스터와, 상기 다수의 게이트 라인 중 기수번째 게이트 라인과 접속된 다수의 서브 화소 영역과 마주보며 형성된 상기 다수의 게이트 라인 중 우수번째 게이트 라인과 접속된 다수의 서브 화소 영역과, 상기 구동 박막 트랜지스터의 드레인 전극과 컨택 스페이서를 통해 접속되는 유기 발광 셀과, 상기 컨택 스페이서가 형성된 영역을 제외한 상기 서브 화소 영역을 덮도록 형성하여 외부로부터 유입되는 수분 및 가스를 흡착하는 흡습제를 포함하는 것을 특징으로 한다.
흡습제, 화소 영역, 발광 표시 패널

Description

발광 표시 패널 및 그의 제조 방법{LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD OF THE SAME}
본 발명은 흡습제 형성 영역의 면적을 넓힐 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.
액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. OEL 셀은 셀 구동부와 접속된 화소 전극 및 그라운드와 접속된 공통 음극과, 화소 전극과 공통 음극 사이에 형성된 발광층으로 구성된다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀의 화소 전극을 구동한다.
이와 같이, 종래 발광 표시 패널은 하나의 기판 상에 셀 구동부와 이와 접속된 유기 전계 발광 셀을 형성하였지만, 셀 구동부와 유기 전계 발광 셀을 서로 다른 기판에 형성되어 합착된 듀얼 플레이트 타입(Dual Plate Type)의 발광 표시 패널이 제안되고 있다. 이때, 듀얼 프레이트 타입의 발광 표시 패널은 하판에 형성된 구동 박막 트랜지스터와 컨택 스페이서를 통해 유기 전계 발광 셀과 접속된다.
한편, 듀얼 플레이트 타입의 표시 패널은 게터 형성이 어려워 외부로부터 유입된 수분 및 가스에 의한 유기층의 열화가 발생되어 흡습제를 사용하고 있으나, 화소 영역 중 컨택 스페이서가 형성된 영역을 제외하고 흡습제를 형성해야 한다. 이와 같이, 흡습제를 형성할 수 있는 면적이 줄어들어 유기 발광 셀의 수명이 단축되게 됨으로써 흡습제를 형성할 수 있는 면적을 넓게 할 필요가 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 흡습제 형성 영역의 면적을 넓힐 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널은 다수의 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 발광 셀의 양극 사이에 접속된 구동 박막 트랜지스터와, 상기 다수의 게이트 라인 중 기수번째 게이트 라인과 접속된 다수의 서브 화소 영역과 마주보며 형성된 상기 다수의 게이트 라인 중 우수번째 게이트 라인과 접속된 다수의 서브 화소 영역과, 상기 구동 박막 트랜지스터의 드레인 전극과 컨택 스페이서를 통해 접속되는 유기 발광 셀과, 상기 컨택 스페이서가 형성된 영역을 제외한 상기 서브 화소 영역을 덮도록 형성하여 외부로부터 유입되는 수분 및 가스를 흡착하는 흡습제를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널의 제조 방법은 기판 상에 제1 전극 및 보조 전극을 형성하는 단계와, 상기 제1 전극 및 보조 전극이 형성된 기판 상에 보조 전극을 덮도록 뱅크 절여막을 형성하는 단계와, 상기 뱅크 절연막이 형성된 상기 기판 상에 밑면으로 갈수록 폭이 좁아지는 역테이퍼 형태의 세퍼레이터 및 밑면으로 갈수록 폭이 넓어지는 기둥 형태의 적어도 하나의 컨택 스페이서를 형성하는 단계와, 상기 세퍼레이터 및 컨택 스페이서 상에 유기층 및 제1 전극을 형성하는 단계와, 상기 세퍼레이터를 제외하고 흡습제를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 발광 표시 패널 및 그의 제조 방법은 다수의 게이트 라인 중 기수번째 게이트 라인과 접속된 다수의 서브 화소 영역과 다수의 게이트 라인 중 우수번째 게이트 라인과 접속된 다수의 서브 화소 영역이 서로 마주보며 형성됨으로써 흡습제를 형성할 수 있는 영역의 면적을 넓게 형성할 수 있다.
이와 같이 흡습제가 형성될 영역의 면적을 넓게 형성함으로써 수분 및 가스의 침투에 의해 유기층의 열화가 발생되는 방지할 수 있게 되어 유기 발광 셀의 수명을 증가시킬 수 있다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 4f을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 발광 표시 패널을 나타낸 평면도이고, 도 2는 도 1에 도시된 본 발명에 따른 발광 표시 패널의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
발광 표시 패널의 한 화소는 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 스위치 박막 트랜지스터 및 전원 라인과 OEL 셀의 양극 사이에 접속된 구동 박막 트랜지스터와, 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 캐패시터와, 구동 박막 트랜지스터와 접속된 OEL 셀을 포함한다.
또한, 도 1에 도시된 바와 같이 서브 화소 영역은 기수번째 게이트 라인과 접속된 다수의 서브 화소 영역과 우수번째 게이트 라인과 접속된 다수의 서브 화소 영역은 서로 마주보며 형성된다. 발광 표시 패널의 서브 화소 영역은 도 1와 같은 화소 구조로 형성될 수 있으며, 도 3와 같이 벌집 구조의 화소 구조로 형성될 수 있다.
스위치 박막 트랜지스터의 게이트 전극은 게이트 라인과 접속되고 소스 전극은 데이터 라인과 접속되며 드레인 전극은 구동 박막 트랜지스터의 게이트 전극 및 스토리지 캐패시터와 접속된다. 구동 박막 트랜지스터의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 제2 전극과 접속된다. 스토리지 캐패시터는 전원 라인과 구동 박막 트랜지스터의 게이트 전극 사이에 접속된다.
스위치 박막 트랜지스터는 게이트 라인에 스캔 펄스가 공급되면 턴-온되어 데이터 라인에 공급된 데이터 신호를 스토리지 캐패시터 및 구동 박막 트랜지스터의 게이트 전극으로 공급한다. 구동 박막 트랜지스터는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.
구동 박막 트랜지스터는 도 2에 도시된 바와 같이 하부 기판(101) 위에 형성 된 게이트 전극(102)과, 게이트 전극(102)을 덮는 게이트 절연막(106), 게이트 절연막(106)을 사이에 두고 게이트 전극(102)과 중첩되어 소스 전극(110) 및 드레인 전극(108) 사이에 채널을 형성하는 활성층(116)과, 소스 전극(110) 및 드레인 전극(108)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)으로 구성된다.
OEL 셀은 상부 기판(201) 상에 형성되며, 하부 기판(101)에 형성된 구동 박막 트랜지스터의 드레인 전극(110)과 접속된 제2 전극(214)과, 제2 전극(214)과 유기층(212)을 사이에 두고 형성된 제1 전극(202)으로 구성된다. 또한, 상부 기판(201)에는 도 2에 도시된 바와 같이 유기층(212)과 제2 전극(214)을 서브 화소 단위로 분리시키는 세퍼레이터(208)와, 제2 전극(214)과 박막 트랜지스터의 드레인 전극(110)과 접속시키기 위한 적어도 하나의 컨택 스페이서(210)가 형성된다.
세퍼레이터(208)는 각 서브 화소를 감싸는 격벽 형태로 형성되고, 컨택 스페이서(214)는 상/하부 기판(101,201)에서 전기적인 접속이 필요한 부분에 정렬되어 기둥 형태로 형성된다. 또한, 세퍼레이터(208)의 측면은 그 위에 적층되는 유기층(212)과 제2 전극(214)의 분리를 위하여 컨택 스페이서(210)와 반대되는 역테이퍼를 갖는다. 다시 말하여, 컨택 스페이서(210)는 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 갖지만, 세퍼레이터(208)는 밑면으로부터 위로 갈수록 폭이 점진적으로 증가하여 역방향의 경사면을 갖는다.
유기층(212)은 제2 전극(214)으로부터 전자 주입층, 전자 수송층, 발광층, 정공 주입층, 정공 주입층으로 순차적으로 적층된다. 이러한, 유기층(212)에 포함 된 발광층은 제1 전극(202)을 통하여 정공과 제2 전극(214)을 통하여 전자가 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 상부 기판(201) 방향으로 전면 발광하게 된다.
보조 전극(204)은 제1 전극(202)과 상부 기판(201) 사이에는 투명 도전층의 저항 성분을 보상하기 위해 금속층으로 형성된다. 보조 전극(204)은 발광층의 비발광 영역에 형성된다.
흡습제(216)는 외부로부터의 수분 및 가스를 흡착하여 표시 패널 내부로 유입되는 것을 차단한다. 흡습제(216)는 도 1 및 도 2에 도시된 바와 같이 우수번째 게이트 라인과 접속된 다수의 화소 영역과, 기수번째 게이트 라인과 접속된 다수의 화소 영역 중 각 화소 영역의 컨택 스페이서가 형성된 영역을 제외한 영역에 덮도록 형성된다. 흡습제(216)는 전도성을 가지는 1족 알카리 금속, 2족 알카리 토금속을 포함하여 형성되며, 비전도성인 산화칼슘(CaO), 산화바륨(BaO), 브롬화 칼륨(KBr), 수산화나트륨(NaOH) 등으로 형성된다.
이와 같이, 발광 표시 패널의 화소 구조를 기수번째 게이트 라인과 접속된 다수의 화소 영역과 우수번째 게이트 라인과 접속된 다수의 화소 영역이 서로 마주보도록 형성함으로써 흡습제를 형성할 수 있는 영역의 면적을 넓게 형성할 수 있다.
도 4a 내지 도 4f는 본 발명에 따른 상부 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 상부 기판(201) 상에 제1 전극(202) 및 보조 전극(204)을 형성된다.
구체적으로, 상부 기판(201) 상에 스퍼터링 등의 증착 방법을 통해 제1 전극(202), 보조 전극층이 증착된다. 제1 전극(202)은 ITO, IZO 등의 투명 도전 물질로 형성되며, 보조 전극층으로는 알루미늄(Al), 알루미늄 합금, 알루미늄-네오디뮴(AlAd), 구리(Cu), 티탄(Ti), 크롬(Cr) 등으로 이용된다. 보조 전극층은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 보조 전극(204)이 형성된다.
도 4b를 참조하면, 제1 전극(202) 및 보조 전극(204)이 형성된 상부 기판(201) 상에 보조 전극(204)을 덮도록 뱅크 절연막이 형성된다.
구체적으로, 제1 전극(202) 및 보조 전극(204)이 형성된 상부 기판(201) 상에 PPECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법 통해 무기 절연 물질이 전면 증착된다. 무기 절연 물질은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 뱅크 절연막(206)이 형성된다.
도 4c를 참조하면, 뱅크 절연막(206)이 형성된 상부 기판(201) 상에 역테이퍼 형태의 세퍼레이터(208) 및 컨택 스페이서(210)가 형성된다.
구체적으로, 뱅크 절연막(206)이 형성된 상부 기판(201) 상에 PECVD, 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 유기 절연 물질이 증착된다. 유기 절연 물질은 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 밑면으로 갈수록 폭이 좁아지는 역테이퍼 형태의 세퍼레이터(208) 및 밑면으로 갈수로 폭이 넓어지는 기둥 형태의 컨택 스페이서(210)를 형성한다.
도 4d를 참조하면, 세퍼레이터(208) 및 컨택 스페이서(210)가 형성된 상부 기판(201) 상에 발광층을 포함하는 유기층(212) 및 제2 전극(214)이 형성된다.
구체적으로, 세퍼레이터(208) 및 컨택 스페이서(210)가 형성된 상부 기판(201) 상에 스퍼터링 방법으로 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층이 포함된 유기층이 순차적으로 형성된다.
이후, 유기층(212)이 형성된 상부 기판(201) 상에 알루미늄(Al), 몰리브덴(Mo) 등과 같은 반사율이 높은 금속층으로 제2 전극(214)이 형성된다. 이때, 제2 전극(214)은 역테이퍼 형태의 세퍼레이터에 의해 서브 화소 단위로 구분할 수 있도록 형성된다.
도 4e를 참조하면, 유기층(212) 및 제2 전극(214)이 형성된 상부 기판(201) 상에 컨택 스페이서(210)가 형성된 영역을 제외한 서브 화소 영역을 덮도록 흡습제(216)가 형성된다.
이러한 흡습제(216)는 전도성을 가지는 1족 알카리 금속, 2족 알카리 토금속등을 포함하여 형성되는 것, 비전도성인 산화칼슘(CaO), 산화바륨(BaO), 브롬화 칼륨(KBr), 수산화나트륨(NaOH) 등으로 형성된다. 이때, 흡습제(216)는 각 발광 표시 패널에 형성된 화소 영역에 따라 다르게 형성될 수 있다.
도 4f를 참조하면, 박막 트랜지스터가 형성된 하부 기판(101)과 도 4a 내지 도 4e와 같이 제1 전극(202), 보조 전극(204), 뱅크 절연막(206), 세퍼레이터(208), 컨택 스페이서(210), 흡습제(216)가 형성된 상부 기판(201)을 합착하여 발광 표시 패널이 형성된다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예 를 참조하여 설명하였지만, 해당 기술분야의 숙력된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면 후술 될 특허 청구 범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음이 자명하다.
도 1은 본 발명에 따른 발광 표시 패널을 나타낸 평면도이다.
도 2는 도 1에 도시된 본 발명에 따른 발광 표시 패널의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 3은 본 발명의 화소 영역에 따른 다른 실시 예를 나타낸 평면도이다.
도 4a 내지 도 4f는 본 발명에 따른 상부 기판의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 하부 기판 102 : 게이트 전극
106 : 게이트 절연막 112 : 반도체층
108 : 소스 전극 110 : 드레인 전극
201 : 상부 기판 202 : 제1 전극
204 : 보조 전극 206 : 뱅크 절연막
208 : 세퍼레이터 210 : 컨택 스페이서
212 : 유기층 216 : 흡습제

Claims (7)

  1. 다수의 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와;
    상기 스위치 박막 트랜지스터 및 전원 라인과 유기 발광 셀의 양극 사이에 접속된 구동 박막 트랜지스터와;
    상기 다수의 게이트 라인 중 기수번째 게이트 라인과 접속된 다수의 서브 화소 영역과 마주보며 형성된 상기 다수의 게이트 라인 중 우수번째 게이트 라인과 접속된 다수의 서브 화소 영역과;
    상기 구동 박막 트랜지스터의 드레인 전극과 컨택 스페이서를 통해 접속되는 유기 발광 셀과;
    상기 컨택 스페이서가 형성된 영역을 제외한 상기 서브 화소 영역을 덮도록 형성하여 외부로부터 유입되는 수분 및 가스를 흡착하는 흡습제를 포함하는 것을 특징으로 하는 발광 표시 패널.
  2. 제1항에 있어서,
    상기 서브 화소 영역은 벌집 모양의 화소 구조를 가지는 것을 특징으로 하는 발광 표시 패널.
  3. 제1항에 있어서,
    상기 흡습제는 전도성을 가지는 1족 알카리 금속, 2족 알카리 토금속을 포함하여 형성되는 것을 특징으로 하는 발광 표시 패널.
  4. 제1항에 있어서,
    상기 흡습제는 비전도성인 산화칼슘(CaO), 산화바륨(BaO), 브롬화 칼륨(KBr), 수산화나트륨(NaOH)으로 형성되는 것을 특징으로 하는 발광 표시 패널.
  5. 기판 상에 제1 전극 및 보조 전극을 형성하는 단계와;
    상기 제1 전극 및 보조 전극이 형성된 기판 상에 보조 전극을 덮도록 뱅크 절여막을 형성하는 단계와;
    상기 뱅크 절연막이 형성된 상기 기판 상에 밑면으로 갈수록 폭이 좁아지는 역테이퍼 형태의 세퍼레이터 및 밑면으로 갈수록 폭이 넓어지는 기둥 형태의 적어도 하나의 컨택 스페이서를 형성하는 단계와;
    상기 세퍼레이터 및 컨택 스페이서 상에 유기층 및 제1 전극을 형성하는 단계와;
    상기 세퍼레이터를 제외하고 흡습제를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  6. 제5항에 있어서,
    상기 흡습제는 전도성을 가지는 1족 알카리 금속, 2족 알카리 토금속을 포함 하여 형성되는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  7. 제5항에 있어서,
    상기 흡습제는 비전도성인 산화칼슘(CaO), 산화바륨(BaO), 브롬화 칼륨(KBr), 수산화나트륨(NaOH)으로 형성되는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
KR1020080059893A 2008-06-24 2008-06-24 발광 표시 패널 및 그의 제조 방법 KR20100000406A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080059893A KR20100000406A (ko) 2008-06-24 2008-06-24 발광 표시 패널 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059893A KR20100000406A (ko) 2008-06-24 2008-06-24 발광 표시 패널 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100000406A true KR20100000406A (ko) 2010-01-06

Family

ID=41810796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059893A KR20100000406A (ko) 2008-06-24 2008-06-24 발광 표시 패널 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100000406A (ko)

Similar Documents

Publication Publication Date Title
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
US6917160B2 (en) Organic electroluminescent display and method of manufacturing the same
KR101699911B1 (ko) 유기 발광 표시 장치
US8040051B2 (en) Organic light emitting display and method of manufacturing the same
KR101649225B1 (ko) 유기전계발광 표시장치와 그 제조방법
JP4117985B2 (ja) Ｅｌ表示装置
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
KR20100002041A (ko) 발광 표시 패널 및 그의 제조 방법
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
KR100929167B1 (ko) 유기전계발광 표시소자 및 그 제조방법
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR101352121B1 (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20100025806A (ko) 발광 표시 패널 및 그의 제조 방법
KR20070062647A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR20100064868A (ko) 유기전계 발광소자 및 그 제조방법
KR20100024033A (ko) 유기발광 표시장치 및 그 제조방법
KR20100000406A (ko) 발광 표시 패널 및 그의 제조 방법
KR20100067218A (ko) 유기전계발광 표시장치와 그 제조방법
WO2022254655A1 (ja) 表示装置、および表示装置の製造方法
KR101696460B1 (ko) 유기전계발광표시장치
KR20100023504A (ko) 발광 표시 패널 및 그의 제조 방법
KR20070067502A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR20100013879A (ko) 유기 발광 표시 패널 및 그의 제조 방법
KR100669316B1 (ko) 유기 전계 발광 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid