KR20090131397A - 유기발광 표시장치 및 그 제조방법 - Google Patents

유기발광 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20090131397A
KR20090131397A KR1020080057244A KR20080057244A KR20090131397A KR 20090131397 A KR20090131397 A KR 20090131397A KR 1020080057244 A KR1020080057244 A KR 1020080057244A KR 20080057244 A KR20080057244 A KR 20080057244A KR 20090131397 A KR20090131397 A KR 20090131397A
Authority
KR
South Korea
Prior art keywords
layer
power
light emitting
organic light
pinhole
Prior art date
Application number
KR1020080057244A
Other languages
English (en)
Inventor
민경희
이준석
김도형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080057244A priority Critical patent/KR20090131397A/ko
Publication of KR20090131397A publication Critical patent/KR20090131397A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기발광 표시장치 및 그 제조방법에 관한 것으로, 기판 전면에 전원층을 형성하는 단계와, 상기 전원층 전면에 적어도 한 층의 전원 절연막을 형성하는 단계와, 상기 전원층과 반응하는 에천트에 상기 전원 절연막을 노출시키는 단계와, 상기 전원 절연막 상에 적어도 하나의 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터와 접속되는 유기 발광다이오드를 형성하는 단계를 포함하는 것을 특징으로 한다.
유기발광 표시장치, 핀홀, 전원 라인

Description

유기발광 표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR FABRICATING THE SAME}
본 발명은 유기발광 표시장치에 관한 것으로, 특히 절연막의 핀홀 발생으로 인한 게이트 금속층과 전원층의 쇼트를 방지할 수 있는 유기발광 표시장치 및 그 제조방법에 관한 것이다.
최근 다양한 정보를 화면으로 구현해 주는 다양한 표시 장치들 중 종이와 같이 박막화가 가능한 유기 전계발광(Electro-Luminescence) 표시장치가 주목받고 있다. 유기 전계발광 표시장치는 전극 사이의 얇은 유기 발광층을 이용한 자발광 소자로 유기 EL 또는 OLED(Organic Light Emitting Diode) 표시장치라고 부르며 이하에서는 OLED 표시장치를 사용한다. OLED 표시장치는 액정 표시장치와 비교하여 저소비전력, 박형, 자발광 등의 장점을 갖지만, 수명이 짧다는 단점을 갖는다.
OLED 표시장치는 한 화소를 구성하는 3색(R, G, B) 서브 화소 각각을 독립적으로 구동하여 동영상을 표시하기에 적합한 액티브 매트릭스 타입을 중심으로 발전되고 있다. 액티브 매트릭스 OLED(이하, AMOLED) 표시장치의 각 서브 화소는 양극 및 음극 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스토리지 커패시터를 포함하여 데이터 신호에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 밝기를 제어한다. OLED는 양극과 음극 사이에 유기물로 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다. 양극과 음극 사이에 순방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 발광층은 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 재결합으로 빛을 방출하고, 밝기는 양극과 음극 사이에 흐르는 전류량에 비례한다.
이러한 OLED 표시장치에서 OLED로 공급되는 전류를 조절하여 유기발광 다이오드(OLED)의 밝기를 제어하는 전원 라인에 접속되는 전원층이 기판 전면에 형성되는 구조일 경우, 전원층 상의 절연막은 핀홀(pin hole)에 취약하여 절연막을 사이에 두고 게이트 전극 및 게이트 라인을 포함하는 게이트 금속층 증착시 절연막의 핀홀을 통해 흘러내려 전원층과 쇼트가 발생하게 되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 절연막의 핀홀 발생으로 인한 게이트 금속층과 전원층의 쇼트를 방지할 수 있는 유기발광 표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 특징에 따른 유기발광 표시장치의 제조방법은 기판 전면에 전원층을 형성하는 단계와, 상기 전원층 전면에 적어도 한 층의 전원 절연막을 형성하는 단계와, 상기 전원층과 반응하는 에천트에 상기 전원 절연막을 노출시키는 단계와, 상기 전원 절연막 상에 적어도 하나의 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터와 접속되는 유기 발광다이오드를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 유기발광 표시장치는 기판 상에 화소 영역을 정의하는 게이트 라인, 데이터 라인 및 전원 라인과, 상기 화소 영역에 형성되는 유기발광 다이오드와, 상기 유기발광 다이오드를 구동하기 위한 적어도 하나의 박막 트랜지스터와, 상기 전원 라인에 접속되어 상기 기판 전면에 형성된 전원층과, 상기 박막 트랜지스터의 게이트 전극 및 상기 게이트 라인 각각과 상기 전원층 사이에 형성된 적어도 한 층의 전원 절연막과, 상기 전원층을 관통하여 상기 전원 절연막에 발생된 핀홀보다 넓은 폭으로 형성된 쇼트 방지홀을 구비하는 것을 특징으로 한다.
본 발명에 따른 유기발광 표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
전면 증착된 전원층 상의 전원 절연막에 핀홀 발생시, 에천트를 이용하여 핀홀 하부의 전원층을 과식각하여 쇼트 방지홀을 형성함으로써, 핀홀로 인한 게이트 금속층과 전원층의 연결을 근본적으로 차단시킴으로써 게이트 금속층과 전원층 간의 쇼트 불량을 방지할 수 있다. 또한, 종래와 같이 핀홀 발생수를 감소시키기 위해 한 층의 절연막을 추가로 증착하는 공정이 감소되므로 공정 시간, 공정 단순화 및 비용 감소의 효과를 구비한다.
도 1은 본 발명에 따른 유기발광 표시장치의 기본 화소에 대한 등가 회로도이다.
도 1에 도시된 유기발광 표시장치의 한 화소는 게이트 라인(GL)과 수직하게 교차하는 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위칭 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T1)와 전원 라인(PL) 사이에서 유기발광 다이오드(E)와 접속된 구동 박막 트랜지스터(T2)와, 구동 박막 트랜지스터(T2)의 게이트 전극과 전원 라인(152) 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 구동 박막 트랜지스터(T2)의 게이트 전극(30) 및 스토리지 캐패시터(C)에 공급한다. 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 데이터 신호에 응답하여 전원 라인(152)과 접속된 전원층으로부터 유기발광 다이오드(E)로 공급되는 전류를 조절하여 유기발광 다이오드(E)의 밝기를 제어한다. 스토리지 캐패시터(C)는 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호를 충전하고, 충전된 전압을 구동 박막 트랜지스터(T2)에 공급하여 스위칭 박막 트랜지스터(T1)가 오프(OFF)되더라도 구동 박막 트랜지스터(T2)가 일정한 전류를 공급할 수 있다.
이와 같은 유기발광 표시장치는 한 화소를 구성하는 3색(R, G, B) 서브 화소 각각을 독립적으로 구동하여 동영상을 표시하기에 적합한 액티브 매트릭스 타입을 중심으로 발전되고 있다. 액티브 매트릭스 OLED(이하, AMOLED) 표시장치의 각 서브 화소는 양극 및 음극 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터를 포함하여 데이터 신호에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 밝기를 제어한다. OLED는 양극과 음극 사이에 유기물로 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다. 양극과 음극 사이에 순방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 발광층은 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 재결합으로 빛을 방출하고, 밝기는 양극과 음극 사이에 흐르는 전류량에 비례한다.
AMOLED 표시장치는 서브화소 구동부 어레이와 OLED 어레이가 형성된 기판에 패키징판이 합착된 인캡슐레이션(Encapsulation) 구조로 그 기판을 통해 빛을 방출한다. 패키징 판에는 수분 및 가스를 흡착하는 게터가 형성되어 유기 발광층의 열화를 방지한다. 그러나, 종래의 AMOLED 표시장치는 서브화소 구동부의 공정이 완료된 다음 OLED 어레이의 공정에서 불량이 발생하면 기판 전체를 모두 불량 처리해야 하므로 전체 공정 수율이 낮은 문제점이 있다. 또한, 패키징판은 개구율을 제한하고 고해상도 표시장치에 적용되기 어려운 문제점이 있다.
이러한 문제점들을 해결하기 위한 방안으로 최근에는 서브 화소 구동부 어레이와 OLED 어레이가 서로 다른 기판에 분리 형성되어 합착된 듀얼 플레이트 타입(Dual Plate Type)의 AMOLED가 제안되었다. 듀얼 플레이트 타입의 AMOLED 표시장치는 상하판 합착시 스페이서에 의해 각 서브 화소의 서브 화소 구동부와 OLED가 단순하게 접촉되면서 전기적으로 연결된다.
도 2는 본 발명의 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치를 나타내는 단면도이다.
도 2를 참조하면, OLED 표시장치는 서브 화소 구동부 어레이가 형성된 하부 기판(101)과, OLED 어레이가 형성된 상부 기판(202)이 실링재(도시하지 않음)에 의해 합착된 구조를 갖는다.
여기서 서브 화소 구동부 어레이는 화상 표시부를 구성하는 다수의 서브 화소의 서브 화소 구동부들을 포함하고, OLED 어레이는 다수의 서브 화소의 OLED들을 포함한다.
하부 기판(101)은 제 1 절연 기판(100)에 형성된 다수의 신호 라인과 박막 트랜지스터를 포함하는 서브 화소 구동부 어레이를 포함한다.
각 서브 화소에 형성된 서브 화소 구동부는 주로 2개의 박막 트랜지스터와 하나의 커패시터를 포함한다. 예를 들면, 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 공급하는 스위치 박막 트랜지스터(도 1의 T1)와, 스위치 박막 트랜지스터(도 1의 T1)로부터의 데이터 신호에 응답하여 OLED를 흐르는 전류량을 제어하는 구동 박막 트랜지스터(도 1의 T2)와, 스위치 박막 트랜지스터(도 1의 T2)가 턴-오프되더라도 구동 박막 트랜지스터(도 1의 T2)를 통해 일정한 전류가 흐르게 하는 스토리지 커패시터를 포함한다. 이러한 서브 화소 구동부에서 도 2에 도시된 박막 트랜지스터는 OLED와 접속된 구동 박막 트랜지스터(T2)에 대응하는 것이다.
구동 박막 트랜지스터(T2)는 제 1 절연 기판(100) 전면에 형성된 전원층(102) 및 전원 절연막(104)과, 전원 절연막(104) 상에 형성된 게이트 전극(106) 및 게이트 라인(108)과, 게이트 절연막(110)을 사이에 두고 게이트 전극(106)과 중첩되도록 오믹 콘택층(112a) 및 활성층(112b)으로 구성된 반도체층(112)과, 반도체층(112) 상에 형성된 소스 전극(114a)과, 소스 전극(114a)과 마주하게 형성된 드레인 전극(114b)을 포함한다. 구동 박막 트랜지스터(T2)의 게이트 전극(106)은 스위치 박막 트랜지스터(도 1의 T1)의 소스 전극(도시하지 않음)과 접속되고, 구동 박막 트랜지스터(T2)의 드레인 전극(114b)은 보호막(120)을 관통하는 콘택홀을 통해 연결 전극(155)과 접속된다. 연결 전극(155)은 상부 기판(202)에 형성된 OLED의 제 1 전극(190)과 접속된다. 여기서, 전원층(102)은 고전위 공급전압(Vdd) 또는 저전위 공급전압(Vss)을 나타낸다.
상부 기판(202)은 하부 기판(101)의 서브 화소 구동부와 접속된 제 1 전극(190)과, 제 1 전극(190)과 유기 발광층(187)을 사이에 두고 형성된 제 2 전극(175)을 포함하는 OLED 어레이가 제 2 절연 기판(200)에 형성된 구조를 구비한다.
OLED의 제 2 전극(175)은 제 2 절연 기판(200) 전면에 형성되고, 유기 발광층(187)으로부터의 빛을 투과시키기 위하여 투명 도전층으로 형성된다. 제 2 전극(175)의 하부로 화상을 표시하는 액티브 영역에 각 서브 화소 단위로 분리시키는 격벽(181)과, 제 1 전극(190)을 하부 기판(101)과 접속시키기 위한 스페이서(184)가 형성되며 제 1 전극(190)은 스페이서(184)를 감싸도록 유기 발광층(187) 전면에 형성된다. 격벽(181)은 각 서브 화소를 감싸도록 형성되며, 격벽(181)으로 둘러싸인 내부에는 각 서브 화소별로 적색(R), 녹색(G), 청색(B)을 발광하는 유기 발광층(187)이 형성되어 있다. 여기서, 격벽(181) 및 스페이서(184) 하부에는 격벽(181) 및 스페이서(184) 각각의 면적보다 큰 면적의 절연막 패턴(177, 178)을 형성하게 되는데, 이는 제 2 전극(175)을 증착하는 공정 중 제 1 전극(190)과 제 2 전극(175)의 접촉 불량을 방지하기 위한 목적으로 형성한다.
스페이서(184)는 상부 및 하부 기판(202, 101)의 셀 갭 높이로 격벽(181)보다 상대적으로 높게 형성되며 상부 및 하부 기판(202, 101)에서 전기적인 접속이 필요한 부분, 즉 각 서브 화소 구동부와 OLED의 접속 부분에만 정렬되어 기둥형태 로 형성된다. 또한, 격벽(181)의 측면은 그 위에 형성되는 유기 발광층(187)과 제 1 전극(190)의 분리를 위하여 역테이퍼 형상을 갖는다. 다시 말하여, 스페이서(184)는 절연막 패턴(177, 178)과 접촉하는 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 갖지만, 격벽(181)은 절연막 패턴(177, 178)과 접촉하는 밑면으로부터 위로 갈수록 폭이 점진적으로 증가하여 역방향의 경사면을 갖는다. 따라서, 격벽(181)의 측면에는 유기 발광층(187) 및 제 1 전극(190)이 증착되지 않고 평면적으로 격벽(181)의 상부와 제 1 전극(190)의 상부에만 형성되게 된다.
그리고, 절연막 패턴(177, 178), 격벽(181) 및 스페이서(184)가 형성된 제 2 절연 기판(200) 상에 유기 발광층(187)이 형성되고, 유기 발광층(187) 상에 제 1 전극(190)이 형성된다. 유기 발광층(187)과 제 1 전극(190)은 격벽(181)의 역 경사면에 의해 서브 화소 단위로 분리된다. 유기 발광층(187)은 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다.
여기서, OLED의 제 1 전극(190)은 양극 및 음극 중 어느 하나의 전극으로 이용되고, 제 2 전극(175)은 나머지 전극으로 이용된다.
이와 같이, 서브화소 구동부 어레이가 형성된 하부 기판(101)과 OLED 어레이가 형성된 상부 기판(202)은 실링재(도시하지 않음)를 통해 합착되고, 이에 따라 상부 기판(202)의 스페이서(184) 상의 제 1 전극(190)이 하부 기판(101)의 연결 전극(155)과 전기적으로 연결된다.
이러한 유기발광 표시장치는 게이트 전극(106) 및 게이트 라인(108)을 포함 하는 게이트 금속층 하부에 전원 절연막(104)을 사이에 두고 전원층(102)이 절연 기판(100) 전면에 형성되는데, 전원 절연막(104)에 핀홀이 발생하게 되면 게이트 금속층 증착시 전원 절연막(104) 내의 핀홀을 통하여 게이트 금속물질이 유입되면서 전원 절연막(104) 하부의 전원층(102)과 게이트 금속층 간에 쇼트가 발생하게 된다. 최근에는 전원 절연막(104)의 핀홀 발생을 방지하기 위해 한 층의 절연막을 추가로 증착하는 공정을 진행하고 있으나, 이와 같은 방법은 핀홀 발생수를 감소시킬 수는 있으나 공정 증가뿐만 아니라 여전히 핀홀 발생으로 인한 전원층(102)과 게이트 금속층 간의 쇼트 불량이 발생하게 된다. 따라서, 핀홀 발생수를 감소시키는 공정보다는 전원층(102)과 게이트 금속층 간의 쇼트 불량을 근본적으로 미연에 방지하는 공정법이 요구되어지고 있다.
도 3a 내지 도 3c는 도 2의 OLED 표시장치 하부 기판(101)의 전원층(102), 전원 절연막(104), 게이트 전극(106) 및 게이트 라인(108)까지의 제조방법을 나타내는 단면도들이다.
도 3a를 참조하면, 제 1 절연 기판(100) 상에 전원층(102) 및 전원 절연막(104)을 순차적으로 형성한다.
구체적으로 제 1 절연 기판(100) 전면에 전원층(102)을 스퍼터링 등의 증착 방법으로 형성한 후, 전원층(102)을 포함하는 기판 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 전원 절연막(104)을 형성한다. 여기서, 전원층(102)은 고전위 공급전압(Vdd) 또는 저전위 공급전압(Vss)을 나타낸다.
전원층(102)은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성되며, 몰리브덴(Mo) 및 알루미늄-네오디미늄(Al-Nd)의 복수층으로 형성할 경우 몰리브덴(Mo)는 450∼550Å의 두께로, 알루미늄-네오디미늄(Al-Nd)는 1300∼1700Å의 두께로 형성된다.
전원 절연막(104)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질로 형성되거나, 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성되며 3800∼4200Å 두께의 단일층으로 형성된다.
여기서, 전원 절연막(104) 증착시 전원 절연막(104) 내에 다량의 핀홀(140)이 발생하게 될 경우, 도 3b와 같이 핀홀(140)이 발생된 전원 절연막 상에 전원층(102)과 반응하는 습식 에천트를 사용하여 핀홀(140) 하부의 전원층(102)을 과식각(over etch)한다. 습식 에천트는 전원 절연막(104)의 핀홀(140)을 따라 유입되어 전원층(102)을 과식각하여 핀홀(140)의 폭보다 넓은 폭의 쇼트 방지홀(160)을 형성한다. 쇼트 방지홀(160)은 핀홀(140)을 기준으로 편측 임계치수(critical dimension; CD)가 0.01∼5㎛로 형성된다. 이때, 전원 절연막(104)에 핀홀(140)이 형성되지 않았을 경우에는 전원층(102)이 습식 에천트에 반응하지 않기 때문에 전원층(102) 내에 쇼트 방지홀(160)은 형성되지 않는다.
이어서, 도 3c와 같이 전원 절연막(104) 상에 게이트 금속층을 스퍼터링 등 의 증착 방법으로 형성한다.
이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝하여 게이트 라인(108) 및 게이트 전극(106)을 형성한다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성되며, 몰리브덴(Mo) 및 알루미늄-네오디미늄(Al-Nd)의 복수층으로 형성할 경우 몰리브덴(Mo)는 450∼550Å의 두께로, 알루미늄-네오디미늄(Al-Nd)는 1300∼1700Å의 두께로 형성된다.
여기서, 전원층(102)은 고전위 공급전압(Vdd) 또는 저전위 공급전압(Vss)을 나타낸다.
상부 기판(202)은 하부 기판(101)의 서브 화소 구동부와 접속된 제 1 전극(190)과, 제 1 전극(190)과 유기 발광층(187)을 사이에 두고 형성된 제 2 전극(175)을 포함하는 OLED 어레이가 제 2 절연 기판(200)에 형성된 구조를 구비한다.
이와 같이, 전원 절연막(104) 상에 게이트 금속층을 증착시 전원 절연막(104) 내부의 핀홀(140)을 따라 게이트 금속층의 물질이 전원층(102)까지 유입되어도 핀홀(140) 하부의 전원층(102)을 과식각하여 쇼트 방지홀(160)을 형성함으로써, 핀홀(140)로 인한 게이트 금속층과 전원층(102)의 연결을 근본적으로 차단시킴으로써 게이트 금속층과 전원층(102) 간의 쇼트 불량을 방지할 수 있다. 또한, 종래와 같이 핀홀(140) 발생수를 감소시키기 위해 한 층의 절연막을 추가로 증착하는 공정이 감소되므로 공정 시간, 공정 단순화 및 비용 감소의 효과를 구비한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명에 따른 유기발광 표시장치의 기본 화소에 대한 등가 회로도이다.
도 2는 본 발명의 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치를 나타내는 단면도이다.
도 3a 내지 도 3c는 도 2의 유기발광 표시장치 하부 기판의 전원층, 전원 절연막, 게이트 전극 및 게이트 라인까지의 제조방법을 나타내는 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100, 200 : 절연 기판 101 : 하부 기판
102 : 전원층 104 : 전원 절연막
106 : 게이트 전극 108 : 게이트 라인
110 : 게이트 절연막 112 : 반도체층
114a, 114b : 소스 및 드레인 전극 120 : 보호막
155 : 연결 전극 175 : 제 2 전극
177, 178 : 절연막 패턴 181 : 격벽
184 : 스페이서 187 : 발광층
190 : 제 1 전극 202 : 상부 기판

Claims (6)

  1. 기판 전면에 전원층을 형성하는 단계와,
    상기 전원층 전면에 적어도 한 층의 전원 절연막을 형성하는 단계와,
    상기 전원층과 반응하는 에천트에 상기 전원 절연막을 노출시키는 단계와,
    상기 전원 절연막 상에 적어도 하나의 박막 트랜지스터를 형성하는 단계와,
    상기 박막 트랜지스터와 접속되는 유기 발광다이오드를 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 전원층과 반응하는 에천트에 상기 전원 절연막을 노출시키는 단계는,
    상기 전원 절연막에 핀홀 발생시 상기 핀홀을 통해 유입되는 에천트를 통해 과식각하여 상기 전원층에 상기 핀홀보다 넓은 폭의 쇼트 방지홀을 형성하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 에천트는 습식 에천트를 사용하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
  4. 제 2 항에 있어서,
    상기 쇼트 방지홀은 상기 핀홀을 기준으로 편측 임계치수가 0.01∼5㎛인 것을 특징으로 하는 유기발광 표시장치의 제조방법.
  5. 기판 상에 화소 영역을 정의하는 게이트 라인, 데이터 라인 및 전원 라인과,
    상기 화소 영역에 형성되는 유기발광 다이오드와,
    상기 유기발광 다이오드를 구동하기 위한 적어도 하나의 박막 트랜지스터와,
    상기 전원 라인에 접속되어 상기 기판 전면에 형성된 전원층과,
    상기 박막 트랜지스터의 게이트 전극 및 상기 게이트 라인 각각과 상기 전원층 사이에 형성된 적어도 한 층의 전원 절연막과,
    상기 전원층을 관통하여 상기 전원 절연막에 발생된 핀홀보다 넓은 폭으로 형성된 쇼트 방지홀을 구비하는 것을 특징으로 하는 유기발광 표시장치.
  6. 제 1 항에 있어서,
    상기 쇼트 방지홀은 상기 핀홀을 기준으로 편측 임계치수가 0.01∼5㎛인 것을 특징으로 하는 유기발광 표시장치.
KR1020080057244A 2008-06-18 2008-06-18 유기발광 표시장치 및 그 제조방법 KR20090131397A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080057244A KR20090131397A (ko) 2008-06-18 2008-06-18 유기발광 표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080057244A KR20090131397A (ko) 2008-06-18 2008-06-18 유기발광 표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090131397A true KR20090131397A (ko) 2009-12-29

Family

ID=41690618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057244A KR20090131397A (ko) 2008-06-18 2008-06-18 유기발광 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090131397A (ko)

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US6873100B2 (en) Organic electro luminescent display device and method of fabricating the same
US8729538B2 (en) Organic light emitting diode device and method for fabricating the same
KR100686120B1 (ko) 유기 ｅｌ 소자의 제조방법
US7321134B2 (en) Organic electroluminescent display device and method for fabricating the same
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
US7683538B2 (en) Dual panel-type organic electroluminescent display device
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
KR101352105B1 (ko) 유기발광표시장치 및 그 제조방법
KR20080001851A (ko) 유기 전계발광 표시장치와 그의 제조 방법
JP2009134905A (ja) 表示パネル及びその製造方法
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
KR20090068505A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20080062308A (ko) 유기 전계발광소자 및 그 제조방법
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
KR101469477B1 (ko) 유기발광 표시장치 및 그 제조방법
KR20090021442A (ko) 유기전계발광표시장치 및 그 제조방법
KR20070062647A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR20100024033A (ko) 유기발광 표시장치 및 그 제조방법
KR20100035455A (ko) 유기발광 표시장치 및 그 제조방법
KR101084244B1 (ko) 표시 장치
KR20100011525A (ko) 유기발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid