KR20090130631A - Printed circuit board electrically connected to the ground of electronic device - Google Patents

Printed circuit board electrically connected to the ground of electronic device Download PDF

Info

Publication number
KR20090130631A
KR20090130631A KR1020080056346A KR20080056346A KR20090130631A KR 20090130631 A KR20090130631 A KR 20090130631A KR 1020080056346 A KR1020080056346 A KR 1020080056346A KR 20080056346 A KR20080056346 A KR 20080056346A KR 20090130631 A KR20090130631 A KR 20090130631A
Authority
KR
South Korea
Prior art keywords
ground
layer
printed circuit
circuit board
ground layer
Prior art date
Application number
KR1020080056346A
Other languages
Korean (ko)
Other versions
KR101001360B1 (en
Inventor
강경일
이용구
Original Assignee
(주)기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)기가레인 filed Critical (주)기가레인
Priority to KR20080056346A priority Critical patent/KR101001360B1/en
Priority to PCT/KR2008/006904 priority patent/WO2009154335A1/en
Publication of KR20090130631A publication Critical patent/KR20090130631A/en
Application granted granted Critical
Publication of KR101001360B1 publication Critical patent/KR101001360B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A printed circuit board connected to a ground of an electronic device is provided to set a stable ground of a printed circuit board by electrically contacting an exposed region of a ground layer to a ground of an electronic device. CONSTITUTION: A first ground layer(120) is extended into one direction. A first dielectric layer(130) is laminated on the first ground layer, and is extended into the same direction as the first ground layer. A signal transmitting line is laminated on the first dielectric layer, and is extended into the same direction as the first dielectric layer. A cover layer(110) covers the first ground layer. A part of the cover layer is removed. A part of the first ground layer is exposed through the removed part.

Description

전자 기기의 접지에 전기적으로 연결되는 인쇄회로기판{printed circuit board electrically connected to the ground of electronic device}Printed circuit board electrically connected to the ground of electronic device

본 발명의 실시예는 인쇄회로기판에 관한 것으로써, 예를 들어 전자 기기의 접지에 전기적으로 연결되는 인쇄회로기판에 관한 것이다.Embodiments of the present invention relate to a printed circuit board, for example, to a printed circuit board electrically connected to the ground of an electronic device.

종래의 동축 케이블에서는 접지를 형성시키기 위하여, 동축 케이블의 피복을 까서 금속체를 둘러싼 다음에 휴대폰의 접지와 전기적으로 연결하였다. In the conventional coaxial cable, in order to form the ground, the sheath of the coaxial cable was covered with a metal body and then electrically connected with the ground of the mobile phone.

한편, 무선 통신기기들의 내부회로는 일반적으로 인쇄회로기판(printed circuit board: PCB)에 구현된다. 이러한 인쇄회로기판 기술은 비약적으로 발전하고 있으며, 현재에는 종래의 딱딱한 성질의 인쇄회로기판뿐만 아니라 자유로운 움직임이 가능한 연성회로기판(flexible PCB: FPCB)도 널리 사용되고 있다.On the other hand, internal circuits of wireless communication devices are generally implemented in a printed circuit board (PCB). Such printed circuit board technology is rapidly developing, and nowadays, flexible printed circuit boards (FPCBs) capable of free movement as well as conventional rigid printed circuit boards are widely used.

본 발명이 이루고자 하는 기술적 과제는, 전자 기기의 접지에 전기적으로 연결되는 인쇄회로기판을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a printed circuit board electrically connected to the ground of an electronic device.

본 발명이 이루고자 하는 다른 기술적 과제는, 커버 레이어의 일부분이 제거됨으로써 그라운드 레이어의 일부가 노출되는 인쇄회로기판을 제공하는 데 있다.Another object of the present invention is to provide a printed circuit board in which a part of the ground layer is exposed by removing a part of the cover layer.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판은, 한 방향으로 신장되는 제1그라운드 레이어; 상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 및 상기 제1그라운드 레이어를 덮는 커버 레이어를 구비한다. 상기 커버 레이어의 일부분은 제거되고 상기 제거된 부분을 통하여 상기 제1그라운드 레이어의 일부가 노출되고, 상기 제1그라운드 레이어의 노출된 부분은 상기 전자 기기의 접지에 전기적으로 접촉된다.A printed circuit board according to an embodiment of the present invention for achieving the above technical problem, the first ground layer extending in one direction; A first dielectric layer stacked on the first ground layer and extending in the same direction as the first ground layer; A signal transmission line stacked on the first dielectric layer and extending in the same direction as the first dielectric layer; And a cover layer covering the first ground layer. A portion of the cover layer is removed and a portion of the first ground layer is exposed through the removed portion, and the exposed portion of the first ground layer is in electrical contact with the ground of the electronic device.

본 발명의 실시예에 따른 인쇄회로기판은, 상기 신호전송라인 위에 배치되는 본딩 시트; 상기 본딩 시트 위에 배치되는 제2유전체 레이어; 및 상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어를 더 구비할 수 있다.The printed circuit board according to the embodiment of the present invention, the bonding sheet disposed on the signal transmission line; A second dielectric layer disposed on the bonding sheet; And a second ground layer disposed on the second dielectric layer.

본 발명의 실시예에 따른 인쇄회로기판은, 상기 제1그라운드 레이어의 노출된 부분과 상기 전자 기기의 접지 사이에 배치되는 도전성 물질을 더 구비할 수 있 다.The printed circuit board according to the exemplary embodiment of the present invention may further include a conductive material disposed between the exposed portion of the first ground layer and the ground of the electronic device.

본 발명의 다른 실시예에 따른 인쇄회로기판은, 전자 기기에 결합되는 인쇄회로기판에 있어서, 한 방향으로 신장되는 제1그라운드 레이어; 상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; 및 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인을 구비하고, 상기 제1그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 접촉된다. According to another aspect of the present invention, a printed circuit board includes: a printed circuit board coupled to an electronic device, the first ground layer extending in one direction; A first dielectric layer stacked on the first ground layer and extending in the same direction as the first ground layer; And a signal transmission line stacked on the first dielectric layer and extending in the same direction as the first dielectric layer, wherein the first ground layer is in electrical contact with the ground of the electronic device.

본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 전자 기기에 결합되는 인쇄회로기판에 있어서, 한 방향으로 신장되는 제1그라운드 레이어; 상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 및 상기 제1그라운드 레이어를 덮는 커버 레이어를 구비하고, 상기 커버 레이어의 일부분은 제거되고 상기 제거된 부분을 통하여 상기 제1그라운드 레이어의 일부가 노출되고, 상기 제1그라운드 레이어의 노출된 부분은 상기 전자 기기에 장착되는 부품의 접지에 전기적으로 접촉된다. According to still another aspect of the present invention, there is provided a printed circuit board, comprising: a first ground layer extending in one direction; A first dielectric layer stacked on the first ground layer and extending in the same direction as the first ground layer; A signal transmission line stacked on the first dielectric layer and extending in the same direction as the first dielectric layer; And a cover layer covering the first ground layer, wherein a portion of the cover layer is removed and a portion of the first ground layer is exposed through the removed portion, and an exposed portion of the first ground layer is exposed. It is in electrical contact with the ground of the component mounted on the electronic device.

본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 제1방향으로 신장되는 기판 유닛; 및 상기 기판 유닛의 장변의 측면으로부터 돌출 연장되는 하나 이상의 접지 유닛을 구비하고, 상기 기판 유닛과 상기 하나 이상의 접지 유닛은, 제1그라운드 레이어; 상기 제1그라운드 레이어 상에 적층되는 제1유전체 레이어; 및 상기 제1유전체 레이어 상에 적층되는 신호전송라인을 구비하고, 상기 하나 이상의 접지 유닛의 제1그라운드 레이어는, 전자 기기의 접지에 전기적으로 연결된다. According to another embodiment of the present invention, a printed circuit board includes: a substrate unit extending in a first direction; And at least one ground unit protruding from a side of the long side of the substrate unit, wherein the at least one ground unit comprises: a first ground layer; A first dielectric layer stacked on the first ground layer; And a signal transmission line stacked on the first dielectric layer, wherein the first ground layer of the one or more ground units is electrically connected to the ground of the electronic device.

본 발명의 실시예에 따른 인쇄회로기판은, 전자 기기의 접지에 전기적으로 연결됨으로써, 인쇄회로기판의 안정적인 접지를 설정할 수 있는 장점이 있다.The printed circuit board according to the embodiment of the present invention has an advantage of being able to set a stable ground of the printed circuit board by being electrically connected to the ground of the electronic device.

또한, 커버 레이어의 일부분을 제거함으로써 그라운드 레이어의 일부를 노출시키고, 그라운드 레이어의 노출된 영역을 전자 기기의 접지에 전기적으로 접촉시킨다. 그에 따라, 인쇄회로기판의 안정적인 접지를 설정할 수 있는 장점이 있다.In addition, by removing a part of the cover layer, a part of the ground layer is exposed, and the exposed area of the ground layer is electrically contacted with the ground of the electronic device. Accordingly, there is an advantage that can set a stable ground of the printed circuit board.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

본 명세서에 개시된 인쇄회로기판(printed circuit board: PCB)은 일반적인 인쇄회로기판일 수도 있고, 연성 인쇄회로기판일 수도 있다.The printed circuit board (PCB) disclosed herein may be a general printed circuit board or a flexible printed circuit board.

도 1은 본 발명의 제1실시예에 따른 인쇄회로기판을 나타내는 도면이다.1 is a view showing a printed circuit board according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 제1실시예에 따른 인쇄회로기판(100)은, 커버 레이어(110), 제1그라운드 레이어(120), 제1유전체 레이어(130), 및 신호전송라인(140)을 구비한다. 커버 레이어(110), 제1그라운드 레이어(120), 제1유전체 레이 어(130), 신호전송라인(140)은 순차적으로 적층되고, 동일한 방향으로 신장된다.Referring to FIG. 1, the printed circuit board 100 according to the first embodiment of the present invention includes a cover layer 110, a first ground layer 120, a first dielectric layer 130, and a signal transmission line ( 140). The cover layer 110, the first ground layer 120, the first dielectric layer 130, and the signal transmission line 140 are sequentially stacked and extended in the same direction.

커버 레이어(110)는 제1그라운드 레이어(120)의 한쪽 면을 덮는다. 커버 레이어(110)의 일부분은 제거된다. 이하에서는, 상기 제거된 영역을 커버 레이어 제거 영역(115)이라고 칭한다. 커버 레이어 제거 영역(115)을 통하여 제1그라운드 레이어(120)의 일부가 노출된다. 제1그라운드 레이어(120)의 노출된 영역은 전자 기기의 접지에 전기적으로 접촉될 수 있다. 그럼으로써, 제1그라운드 레이어(120)는 인쇄회로기판(100)의 접지 역할을 한다. 제1그라운드 레이어(120)의 노출된 영역이 전자 기기의 접지에 전기적으로 접촉되는 모습은 후술된다.The cover layer 110 covers one surface of the first ground layer 120. A portion of cover layer 110 is removed. Hereinafter, the removed region is referred to as a cover layer removal region 115. A portion of the first ground layer 120 is exposed through the cover layer removal region 115. The exposed area of the first ground layer 120 may be in electrical contact with the ground of the electronic device. As a result, the first ground layer 120 serves as a ground of the printed circuit board 100. The exposed area of the first ground layer 120 is in electrical contact with the ground of the electronic device will be described later.

제1그라운드 레이어(120)는 금속성 물질(예를 들어, 구리)로 이루어지고, 접지에 연결된다. 제1유전체 레이어(130)는 유전 물질(예를 들어, 폴리-이미드)로 이루어진다. 신호전송라인(140)은 금속성 물질(예를 들어, 구리)로 이루어진다.The first ground layer 120 is made of a metallic material (eg, copper) and is connected to ground. The first dielectric layer 130 is made of a dielectric material (eg, poly-imide). The signal transmission line 140 is made of a metallic material (for example, copper).

도 2는 본 발명의 제2실시예에 따른 인쇄회로기판을 나타내는 도면이다.2 is a view showing a printed circuit board according to a second embodiment of the present invention.

도 2를 참조하면, 본 발명의 제2실시예에 따른 인쇄회로기판(200)은, 커버 레이어(210), 제1그라운드 레이어(220), 제1유전체 레이어(230), 신호전송라인(240), 본딩 시트(250), 제2유전체 레이어(270), 및 제2그라운드 레이어(280)를 구비한다.2, the printed circuit board 200 according to the second embodiment of the present invention includes a cover layer 210, a first ground layer 220, a first dielectric layer 230, and a signal transmission line 240. ), A bonding sheet 250, a second dielectric layer 270, and a second ground layer 280.

커버 레이어(210)는 제1그라운드 레이어(220)의 한쪽 면을 덮는다. 커버 레이어(210)의 일부분은 제거됨으로써, 커버 레이어 제거 영역(215)이 형성된다. 커버 레이어 제거 영역(215)을 통하여 제1그라운드 레이어(220)의 일부가 노출된다. 제1그라운드 레이어(220)의 노출된 영역은 전자 기기의 접지에 전기적으로 접촉될 수 있다. 그럼으로써, 제1그라운드 레이어(220)는 인쇄회로기판(200)의 접지 역할을 한다. 제1그라운드 레이어(220)의 노출된 영역이 전자 기기의 접지에 전기적으로 접촉되는 모습은 후술된다.The cover layer 210 covers one side of the first ground layer 220. A portion of the cover layer 210 is removed, thereby forming a cover layer removal region 215. A portion of the first ground layer 220 is exposed through the cover layer removal region 215. The exposed area of the first ground layer 220 may be in electrical contact with the ground of the electronic device. As a result, the first ground layer 220 serves as a ground of the printed circuit board 200. The exposed area of the first ground layer 220 is in electrical contact with the ground of the electronic device will be described later.

한편, 도 1에 도시된 인쇄회로기판(100)에 비하여, 도 2에 도시된 인쇄회로기판(200)은 본딩 시트(250), 제2유전체 레이어(270), 및 제2그라운드 레이어(280)를 더 구비한다. 제2그라운드 레이어(280)는 금속성 물질(예를 들어, 구리)로 이루어지고, 접지에 연결된다. 제2유전체 레이어(270)는 유전 물질(예를 들어, 폴리-이미드)로 이루어진다. 본딩 시트(250)는 제2유전체 레이어(270)와 제2그라운드 레이어(280)를 신호전송라인(240)에 접합시킨다.On the other hand, compared to the printed circuit board 100 shown in FIG. 1, the printed circuit board 200 shown in FIG. 2 has a bonding sheet 250, a second dielectric layer 270, and a second ground layer 280. It is further provided. The second ground layer 280 is made of a metallic material (eg, copper) and is connected to ground. Second dielectric layer 270 is made of a dielectric material (eg, poly-imide). The bonding sheet 250 bonds the second dielectric layer 270 and the second ground layer 280 to the signal transmission line 240.

도 3은 본 발명의 제3실시예에 따른 인쇄회로기판을 나타내는 도면이다.3 is a view showing a printed circuit board according to a third embodiment of the present invention.

도 3을 참조하면, 본 발명의 제3실시예에 따른 인쇄회로기판(300)은 커버 레이어(310), 제1그라운드 레이어(320), 제1유전체 레이어(330), 신호전송라인(340), 본딩 시트(350), 제2유전체 레이어(370), 및 제2그라운드 레이어(380)를 구비한다. Referring to FIG. 3, the printed circuit board 300 according to the third embodiment of the present invention may include a cover layer 310, a first ground layer 320, a first dielectric layer 330, and a signal transmission line 340. , A bonding sheet 350, a second dielectric layer 370, and a second ground layer 380.

커버 레이어(310)는 제1그라운드 레이어(320)의 한쪽 면을 덮는다. 커버 레이어(310)의 일부분은 제거됨으로써, 커버 레이어 제거 영역(315)이 형성된다. 커버 레이어 제거 영역(315)을 통하여 제1그라운드 레이어(320)의 일부가 노출된다.The cover layer 310 covers one side of the first ground layer 320. A portion of the cover layer 310 is removed, thereby forming a cover layer removal region 315. A portion of the first ground layer 320 is exposed through the cover layer removal region 315.

본 발명의 제3실시예에 따른 인쇄회로기판(300)은 비어 홀(390)을 더 구비한다. 비어 홀(390)은 제1유전체 레이어(330)와 제2유전체 레이어(370)를 관통하여, 제1그라운드 레이어(320)와 제2그라운드 레이어(380)를 전기적으로 연결한다. The printed circuit board 300 according to the third embodiment of the present invention further includes a via hole 390. The via hole 390 penetrates the first dielectric layer 330 and the second dielectric layer 370 to electrically connect the first ground layer 320 and the second ground layer 380.

나머지 구성요소들은 도 2에 도시된 구성요소들에 대응되므로 그에 관한 설 명은 생략된다.Since the remaining components correspond to the components shown in FIG. 2, description thereof will be omitted.

커버 레이어 제거 영역(315)을 통하여 노출되는 제1그라운드 레이어(320)의 일부 영역을, 전자 기기의 접지에 전기적으로 접촉시킬 수 있다. 그럼으로써, 제1그라운드 레이어(320)는 인쇄회로기판(300)의 접지 역할을 할 수 있다. 이 경우, 제2그라운드 레이어(380)는 비어 홀(390)을 통하여 제1그라운드 레이어(320)에 전기적으로 연결되어 있으므로, 제2그라운드 레이어(380)도 접지 역할을 할 수 있다.A portion of the first ground layer 320 exposed through the cover layer removal region 315 may be electrically contacted with the ground of the electronic device. As a result, the first ground layer 320 may serve as a ground of the printed circuit board 300. In this case, since the second ground layer 380 is electrically connected to the first ground layer 320 through the via hole 390, the second ground layer 380 may also serve as a ground.

또는, 제1그라운드 레이어(320)의 노출된 영역을 전자 기기의 접지에 접촉시키지 않고, 제2그라운드 레이어(380)를 전자 기기의 접지에 전기적으로 접촉시킬 수 있다. 이 경우에도, 비어 홀(390)에 기인하여, 제1그라운드 레이어(320)와 제2그라운드 레이어(380)가 모두 접지 역할을 할 수 있다.Alternatively, the second ground layer 380 may be electrically contacted with the ground of the electronic device without contacting the exposed area of the first ground layer 320 with the ground of the electronic device. Even in this case, due to the via hole 390, both the first ground layer 320 and the second ground layer 380 may serve as grounds.

또는, 제1그라운드 레이어(320)의 노출된 영역과 제2그라운드 레이어(380)를 모두 전자 기기의 접지에 접촉시킬 수도 있다.Alternatively, both the exposed area of the first ground layer 320 and the second ground layer 380 may be in contact with the ground of the electronic device.

도 1 내지 도 3에는, 인쇄회로기판이 커버 레이어를 구비하는 실시예가 도시되었다. 그러나, 본 발명의 다른 실시예에 따른 인쇄회로기판은 커버 레이어를 구비하지 않을 수 있다.1 to 3, an embodiment in which a printed circuit board includes a cover layer is illustrated. However, the printed circuit board according to another exemplary embodiment of the present invention may not include a cover layer.

본 발명의 다른 실시예에 따른 인쇄회로기판은, 도 1의 인쇄회로기판(100)에서 커버 레이어(110)를 제외한 나머지 구성요소들을 구비하고, 제1그라운드 레이어(120)를 전자 기기의 접지에 전기적으로 연결할 수 있다.A printed circuit board according to another embodiment of the present invention includes the remaining components except for the cover layer 110 in the printed circuit board 100 of FIG. 1, and the first ground layer 120 is connected to the ground of the electronic device. Can be electrically connected

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은, 도 2의 인쇄회로기판(200)에서 커버 레이어(210)를 제외한 나머지 구성요소들을 구비하고, 제1그라운 드 레이어(220) 및/또는 제2그라운드 레이어(280)를 전자 기기의 접지에 전기적으로 연결할 수 있다.In addition, the printed circuit board according to another embodiment of the present invention, the remaining components other than the cover layer 210 in the printed circuit board 200 of Figure 2, the first ground layer 220 and / or The second ground layer 280 may be electrically connected to the ground of the electronic device.

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은, 도 3의 인쇄회로기판(300)에서 커버 레이어(310)를 제외한 나머지 구성요소들을 구비하고, 제1그라운드 레이어(320) 및/또는 제2그라운드 레이어(380)를 전자 기기의 접지에 전기적으로 연결할 수 있다.In addition, the printed circuit board according to another embodiment of the present invention, the remaining components other than the cover layer 310 in the printed circuit board 300 of Figure 3, the first ground layer 320 and / or The second ground layer 380 may be electrically connected to the ground of the electronic device.

도 4는 도 1의 인쇄회로기판(100)이 전자 기기(400)의 접지(420)에 전기적으로 연결되는 모습을 나타낸다.4 illustrates a state in which the printed circuit board 100 of FIG. 1 is electrically connected to the ground 420 of the electronic device 400.

도 4(a)를 참조하면, 커버 레이어(110)의 일부가 제거됨에 따라, 인쇄회로기판(100)의 제1그라운드 레이어(120)의 일부는 노출된다. 도 4(b)를 참조하면, 인쇄회로기판(100)은, 제1그라운드 레이어(120)의 노출된 영역이 아래쪽으로 오도록 하여, 전자 기기(400) 상에 놓여진다. 제1그라운드 레이어(120)의 노출된 영역은 전자 기기(400)의 접지(420)에 직접 접촉된다.Referring to FIG. 4A, as a portion of the cover layer 110 is removed, a portion of the first ground layer 120 of the printed circuit board 100 is exposed. Referring to FIG. 4B, the printed circuit board 100 is placed on the electronic device 400 with the exposed area of the first ground layer 120 facing downward. The exposed area of the first ground layer 120 is in direct contact with the ground 420 of the electronic device 400.

한편, 제1그라운드 레이어(120)의 노출된 영역과 전자 기기(400)의 접지(420)는 전기적으로 접촉되는 한, 직접 접촉될 필요는 없다. 예를 들어, 제1그라운드 레이어(120)의 노출된 영역과 전자 기기(400)의 접지(420) 사이에, 도전성 물질(미도시)이 배치될 수 있다. 도전성 물질(미도시)은 제1그라운드 레이어(120)의 노출된 영역과 전자 기기(400)를 전기적으로 연결함으로써, 제1그라운드 레이어(120)를 접지에 좀 더 확실히 연결한다. 그에 따라, 제1그라운드 레이어(120)를 완벽하게 접지시킬 수 있다. 도전성 물질(미도시)의 예에는, 도전성 실리콘 조각 또는 탄성체 등이 있을 수 있다.Meanwhile, the exposed area of the first ground layer 120 and the ground 420 of the electronic device 400 do not need to be in direct contact as long as they are electrically contacted. For example, a conductive material (not shown) may be disposed between the exposed area of the first ground layer 120 and the ground 420 of the electronic device 400. The conductive material (not shown) electrically connects the exposed area of the first ground layer 120 and the electronic device 400 to thereby more securely connect the first ground layer 120 to the ground. Accordingly, the first ground layer 120 may be completely grounded. Examples of the conductive material (not shown) may include conductive silicon pieces or elastic bodies.

나아가, 도전성 물질을 사용하는 구조 이외에도, 제1그라운드 레이어(120)의 노출된 영역과 전자 기기(300)의 접지(320)를 전기적으로 연결시키는 구조에 대하여, 당업자라면 변형하여 구현할 수 있을 것이다. 그러므로, 다양한 변형예들에 관한 자세한 설명은 생략된다.Furthermore, in addition to the structure using the conductive material, a structure for electrically connecting the exposed area of the first ground layer 120 and the ground 320 of the electronic device 300 may be modified and implemented by those skilled in the art. Therefore, detailed description of various modifications is omitted.

도 5는 도 1의 인쇄회로기판(100)이 전자 기기(500)에 장착되는 부품의 접지에 전기적으로 연결되는 모습을 나타낸다.5 illustrates a state in which the printed circuit board 100 of FIG. 1 is electrically connected to the ground of a component mounted on the electronic device 500.

도 4에는 제1그라운드 레이어(120)의 노출된 영역이 전자 기기(400)의 접지(320)에 접촉되는 모습이 도시되었다. 이에 대해, 도 5에는 제1그라운드 레이어(120)의 노출된 영역이 전자 기기(500)에 장착되는 부품(550)의 접지(570)에 접촉되는 모습이 도시된다.4 illustrates that the exposed region of the first ground layer 120 contacts the ground 320 of the electronic device 400. In contrast, FIG. 5 illustrates a state in which the exposed area of the first ground layer 120 contacts the ground 570 of the component 550 mounted on the electronic device 500.

도 5(a)를 참조하면, 커버 레이어(110)의 일부가 제거됨에 따라, 인쇄회로기판(100)의 제1그라운드 레이어(120)의 일부는 노출된다. 또한, 전자 기기(500)에 장착되는 부품(550)에는 접지(570)가 형성되어 있다. 도 5(b)를 참조하면, 전자 기기(500) 상에 인쇄회로기판(100)이 놓여진다. 인쇄회로기판(100)은, 제1그라운드 레이어(120)의 노출된 영역이 위쪽으로 오도록 하여, 전자 기기(500) 상에 놓여진다. 부품(550)은, 접지(570)가 아래쪽으로 오도록 하여, 인쇄회로기판(100) 상에 놓여진다. 제1그라운드 레이어(120)의 노출된 영역은 부품(550)의 접지(570)에 직접 접촉된다.Referring to FIG. 5A, as a portion of the cover layer 110 is removed, a portion of the first ground layer 120 of the printed circuit board 100 is exposed. In addition, the ground 570 is formed in the component 550 mounted on the electronic device 500. Referring to FIG. 5B, a printed circuit board 100 is placed on the electronic device 500. The printed circuit board 100 is placed on the electronic device 500 with the exposed area of the first ground layer 120 facing upward. The component 550 is placed on the printed circuit board 100 with the ground 570 down. The exposed area of the first ground layer 120 is in direct contact with the ground 570 of the component 550.

한편, 제1그라운드 레이어(120)의 노출된 영역과 부품(550)의 접지(570)는 전기적으로 접촉되는 한, 직접 접촉될 필요는 없다. 예를 들어, 제1그라운드 레이어(120)의 노출된 영역과 부품(550)의 접지(570) 사이에, 도전성 물질(미도시)이 배치될 수 있다. 도전성 물질(미도시)은 제1그라운드 레이어(120)의 노출된 영역과 부품(550)의 접지(570)를 전기적으로 연결함으로써, 제1그라운드 레이어(120)를 접지에 좀 더 확실히 연결한다. 그에 따라, 제1그라운드 레이어(120)를 완벽하게 접지시킬 수 있다. 도전성 물질(미도시)의 예에는, 도전성 실리콘 조각 또는 탄성체 등이 있을 수 있다.Meanwhile, the exposed area of the first ground layer 120 and the ground 570 of the component 550 do not need to be in direct contact as long as they are electrically contacted. For example, a conductive material (not shown) may be disposed between the exposed area of the first ground layer 120 and the ground 570 of the component 550. A conductive material (not shown) electrically connects the first ground layer 120 to the ground by electrically connecting the exposed area of the first ground layer 120 and the ground 570 of the component 550. Accordingly, the first ground layer 120 may be completely grounded. Examples of the conductive material (not shown) may include conductive silicon pieces or elastic bodies.

나아가, 도전성 물질을 사용하는 구조 이외에도, 제1그라운드 레이어(120)의 노출된 영역과 부품(550)의 접지(570)를 전기적으로 연결시키는 구조에 대하여, 당업자라면 변형하여 구현할 수 있을 것이다.Furthermore, in addition to the structure using the conductive material, a structure for electrically connecting the exposed area of the first ground layer 120 and the ground 570 of the component 550 may be modified and implemented by those skilled in the art.

도 4과 도 5에 도시된 전자 기기(400, 500)는 모바일 폰 일 수 있고, 도 5에 도시된 부품(550)은 모바일 폰에 장착되는 배터리 일 수 있다. 다만, 모바일 폰과 배터리는 단순한 예시라는 점은 당업자라면 인식할 수 있을 것이다. 즉, 제1그라운드 레이어(120)의 일부가 노출된 인쇄회로기판(100)은, 모바일 폰 뿐만 아니라 다양한 전자 기기에 연결될 수 있다.The electronic devices 400 and 500 illustrated in FIGS. 4 and 5 may be mobile phones, and the component 550 illustrated in FIG. 5 may be batteries installed in the mobile phones. However, those skilled in the art will recognize that the mobile phone and the battery are merely examples. That is, the printed circuit board 100 exposing a part of the first ground layer 120 may be connected to various electronic devices as well as a mobile phone.

도 4과 도 5에는 도 1의 인쇄회로기판(100)이 전자 기기(400)의 접지(420) 또는 부품(550)의 접지(570)에 연결되는 모습이 도시되어 있지만, 도 2의 인쇄회로기판(200)도 전자 기기(400)의 접지(420) 또는 부품(550)의 접지(570)에 전기적으로 연결될 수도 있다.4 and 5 illustrate that the printed circuit board 100 of FIG. 1 is connected to the ground 420 of the electronic device 400 or the ground 570 of the component 550, but the printed circuit of FIG. 2 is illustrated. The substrate 200 may also be electrically connected to the ground 420 of the electronic device 400 or the ground 570 of the component 550.

예를 들어, 도 2에 도시된 인쇄회로기판(200)은, 제1그라운드 레이어(220)의 노출된 영역이 아래쪽으로 오도록 하여, 전자 기기(400) 상에 놓여질 수 있다. 제1그라운드 레이어(220)의 노출된 영역은 전자 기기(400)의 접지(420)에 직접 접촉되거나 도전성 물질(미도시)을 통하여 전기적으로 접촉될 수 있다. 도 2에 도시된 인쇄회로기판(200)은, 제1그라운드 레이어(220)의 노출된 영역이 위쪽으로 오도록 하여, 전자 기기(500) 상에 놓여질 수 있다. 부품(550)은, 접지(570)가 아래쪽으로 오도록 하여, 인쇄회로기판(200) 상에 놓여질 수 있다. 제1그라운드 레이어(220)의 노출된 영역은 부품(550)의 접지(570)에 직접 접촉되거나 또는 도전성 물질(미도시)을 통하여 전기적으로 접촉될 수 있다.For example, the printed circuit board 200 illustrated in FIG. 2 may be placed on the electronic device 400 with the exposed area of the first ground layer 220 facing downward. The exposed area of the first ground layer 220 may be in direct contact with the ground 420 of the electronic device 400 or may be electrically contacted through a conductive material (not shown). The printed circuit board 200 illustrated in FIG. 2 may be placed on the electronic device 500 with the exposed area of the first ground layer 220 facing upward. Component 550 may be placed on printed circuit board 200 with ground 570 down. The exposed area of the first ground layer 220 may be in direct contact with the ground 570 of the component 550 or may be in electrical contact through a conductive material (not shown).

또한, 도 3의 인쇄회로기판(300)도 전자 기기(400)의 접지(420) 또는 부품(550)의 접지(570)에 전기적으로 연결될 수 있다. 이를 위하여, 제1그라운드 레이어(320)의 노출된 영역 및/또는 제2그라운드 레이어(380)를 전자기기(400)의 접지(420) 또는 부품(550)의 접지(570)에 직접 접촉시키거나 또는 도전성 물질(미도시)을 통하여 전기적으로 접촉시킬 수 있다.In addition, the printed circuit board 300 of FIG. 3 may also be electrically connected to the ground 420 of the electronic device 400 or the ground 570 of the component 550. To this end, the exposed areas of the first ground layer 320 and / or the second ground layer 380 are in direct contact with the ground 420 of the electronic device 400 or the ground 570 of the component 550. Alternatively, electrical contact may be made through a conductive material (not shown).

또한, 커버 레이어를 구비하지 않는 본 발명의 다른 실시예에 따른 인쇄회로기판도 전자 기기(400)의 접지(420) 또는 부품(550)의 접지(570)에 전기적으로 연결될 수 있다.In addition, the printed circuit board according to another embodiment of the present invention without the cover layer may be electrically connected to the ground 420 of the electronic device 400 or the ground 570 of the component 550.

도 6은 본 발명의 또 다른 실시예에 따른 인쇄회로기판이 전자 기기에 전기적으로 연결되는 모습을 나타낸다.6 illustrates a state in which a printed circuit board is electrically connected to an electronic device according to another embodiment of the present invention.

도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판(600)은 기판 유닛(605)과 하나 이상의 접지 유닛(662, 664)을 구비한다. 접지 유닛(662, 664)의 개수는 하나 이상 일 수 있다. 다만, 도 6에는 접지 유닛(662, 664)의 개수가 2개인 예시가 도시된다. 접지 유닛(662, 664)은 전자 기기(700)의 접지(720)에 전기적으로 연결될 수 있다. 접지 유닛(662, 664)은 직접 접촉되거나 또는 도전성 물질(미도시)을 통하여, 전자 기기(700)의 접지(720)에 연결될 수 있다.Referring to FIG. 6, a printed circuit board 600 according to another embodiment of the present invention includes a substrate unit 605 and one or more ground units 662 and 664. The number of ground units 662 and 664 may be one or more. 6 illustrates an example in which the number of the grounding units 662 and 664 is two. The ground units 662 and 664 may be electrically connected to the ground 720 of the electronic device 700. The ground units 662 and 664 may be directly contacted or connected to the ground 720 of the electronic device 700 through a conductive material (not shown).

기판 유닛(605)은 제1방향으로 신장된다. 접지 유닛들(662, 664)은 기판 유닛(605)의 장변의 양쪽 측면에 각각 연결된다. 즉, 접지 유닛들(662, 664)은 기판 유닛(605)의 장변의 측면으로부터 돌출 연장된다. 한편, 접지 유닛의 개수가 1개라면, 하나의 접지 유닛(예를 들어, 662)은 기판 유닛(605)의 한쪽 측면에 연결될 것이다. 기판 유닛(605)은 직사각형 형태를 가질 수 있다. 접지 유닛들(662, 664)은 직사각형 형태를 가지는 기판 유닛(605)의 양쪽 장변의 측면들에 각각 연결될 수 있다.The substrate unit 605 extends in the first direction. Ground units 662 and 664 are connected to both sides of the long side of substrate unit 605, respectively. That is, the ground units 662 and 664 extend from the side of the long side of the substrate unit 605. On the other hand, if the number of grounding units is one, one grounding unit (eg, 662) will be connected to one side of the substrate unit 605. The substrate unit 605 may have a rectangular shape. The ground units 662 and 664 may be connected to sides of both long sides of the substrate unit 605 having a rectangular shape, respectively.

기판 유닛(605)은, 도 2에 도시된 인쇄회로기판(200)과 유사한 구조를 가진다. 다만, 도 2에 도시된 인쇄회로기판(200)에서는 커버 레이어(210)의 일부분이 제거되는 반면에, 도 6에 도시된 기판 유닛(605)에서는 커버 레이어(미도시)가 제거되지 않거나, 또는 커버 레이어(미도시)를 구비하지 않는다. 기판 유닛(605)에 대해서는 도 7을 참조하여 후술된다. The substrate unit 605 has a structure similar to that of the printed circuit board 200 shown in FIG. 2. However, a portion of the cover layer 210 is removed from the printed circuit board 200 shown in FIG. 2, while a cover layer (not shown) is not removed from the substrate unit 605 shown in FIG. 6, or It does not have a cover layer (not shown). The substrate unit 605 will be described later with reference to FIG. 7.

접지 유닛들(662, 664)은 비어 홀들(692, 694)을 각각 구비한다. 비어 홀들(692, 694)은 접지 유닛들(662, 664)을 관통하여 형성되고, 접지 유닛들(662, 664)의 최상층과 최하층을 전기적으로 연결한다. 접지 유닛들(662, 664)과 비어 홀들(692, 694)에 대해서는 도 7을 참조하여 후술된다.Ground units 662 and 664 have via holes 692 and 694, respectively. The via holes 692 and 694 are formed through the ground units 662 and 664, and electrically connect the uppermost layer and the lowermost layer of the ground units 662 and 664. Ground units 662 and 664 and via holes 692 and 694 are described below with reference to FIG. 7.

도 7은 도 6의 인쇄회로기판의 측면도이다.FIG. 7 is a side view of the printed circuit board of FIG. 6.

도 7을 참조하면, 기판 유닛(605)은 커버 레이어(610), 제1그라운드 레이어(620), 제1유전체 레이어(630), 신호전송라인(640), 본딩 시트(650), 제2유전체 레이어(670), 및 제2그라운드 레이어(680)를 구비한다. 접지 유닛들(662, 664)은 커버 레이어(610)를 제외한 기판 유닛(605)의 레이어들(620, 630, 650, 670, 680)이 연장된 형태를 가진다. 즉, 접지 유닛(예를 들어, 662)도 순차적으로 적층되며 동일한 방향으로 신장되는 레이어들(622, 632, 652, 672, 682)을 구비할 수 있고, 접지 유닛(예를 들어, 664)도 순차적으로 적층되며 동일한 방향으로 신장되는 레이어들(624, 634, 654, 674, 684)을 구비할 수 있다.Referring to FIG. 7, the substrate unit 605 may include a cover layer 610, a first ground layer 620, a first dielectric layer 630, a signal transmission line 640, a bonding sheet 650, and a second dielectric. A layer 670, and a second ground layer 680. The ground units 662 and 664 have a form in which the layers 620, 630, 650, 670, and 680 of the substrate unit 605 except for the cover layer 610 extend. That is, the ground unit (eg, 662) may also have layers 622, 632, 652, 672, and 682 sequentially stacked and extending in the same direction, and the ground unit (eg, 664) may also be present. Layers 624, 634, 654, 674, 684 stacked sequentially and extending in the same direction may be provided.

비어 홀들(692, 694)은 접지 유닛들(662, 664)을 관통하여, 접지 유닛들(662, 664)의 제1그라운드 레이어들(622, 624)과 제2그라운드 레이어들(682, 684)을 전기적으로 연결한다. 그에 따라, 제1그라운드 레이어들(622, 624)과 제2그라운드 레이어들(682, 684) 중의 한쪽에만 접지를 연결하면, 나머지 한쪽에도 접지가 연결되는 효과를 발생시킬 수 있다. 또한, 비어 홀들(692, 694)은 신호전송 역할을 하는 기판 유닛(605)에 형성되지 않기 때문에, 인쇄회로기판(600)의 신호전송 기능에는 영향을 주지 않는다. 즉, 비어 홀들(692, 694)을 이용하여, 신호전송 기능에 영향 없이, 제1그라운드 레이어들(622, 624)과 제2그라운드 레이어들(682, 684) 모두를 간편하게 접지시킬 수 있다.The via holes 692 and 694 pass through the ground units 662 and 664 so that the first ground layers 622 and 624 and the second ground layers 682 and 684 of the ground units 662 and 664 are formed. Is electrically connected. Accordingly, when the ground is connected to only one of the first ground layers 622 and 624 and the second ground layers 682 and 684, the ground may be connected to the other side. In addition, since the via holes 692 and 694 are not formed in the substrate unit 605 serving as a signal transmission, the via holes 692 and 694 do not affect the signal transmission function of the printed circuit board 600. That is, the via holes 692 and 694 may be used to easily ground both the first ground layers 622 and 624 and the second ground layers 682 and 684 without affecting the signal transmission function.

한편, 인쇄회로기판(600)은 비어 홀들(692, 694)을 구비하지 않을 수도 있다. 이 경우, 제1그라운드 레이어들(622, 624)과 제2그라운드 레이어들(682, 684) 을 필요에 따라, 접지에 연결하거나 연결하지 않을 수 있다.Meanwhile, the printed circuit board 600 may not include the via holes 692 and 694. In this case, the first ground layers 622 and 624 and the second ground layers 682 and 684 may or may not be connected to ground as necessary.

커버 레이어(610)의 일부분은 제거되지 않는 것이 바람직하다. 그러나, 접지 유닛들(662, 664)을 구비하는 한, 일부분이 제거된 커버 레이어(610)가 기판 유닛(605)에 포함될 수도 있다. 또는, 도 7에는 기판 유닛(605)이 커버 레이어(610)를 구비하는 것으로 도시되었으나, 기판 유닛(605)은 커버 레이어를 구비하지 않을 수도 있다.A portion of cover layer 610 is preferably not removed. However, as long as the ground units 662 and 664 are provided, the cover layer 610 may be included in the substrate unit 605. Alternatively, although the substrate unit 605 is illustrated as having the cover layer 610 in FIG. 7, the substrate unit 605 may not have the cover layer.

한편, 도 7에 도시된 인쇄회로기판(600)은 스트립 라인 구조를 가진다. 이에 대해, 인쇄회로기판은 마이크로 스트립 라인 구조를 가질 수도 있다. 즉, 인쇄회로기판의 기판 유닛과 접지 유닛은, 제1그라운드 레이어, 제1유전체 레이어, 및 신호전송라인을 구비할 수 있다. 접지 유닛의 제1그라운드 레이어는 전자 기기의 접지에 전기적으로 연결될 수 있다.Meanwhile, the printed circuit board 600 shown in FIG. 7 has a strip line structure. In contrast, the printed circuit board may have a micro strip line structure. That is, the substrate unit and the ground unit of the printed circuit board may include a first ground layer, a first dielectric layer, and a signal transmission line. The first ground layer of the ground unit may be electrically connected to the ground of the electronic device.

또한, 마이크로 스트립 라인 구조의 인쇄회로기판은 제1그라운드 레이어를 덮는 커버 레이어를 더 구비할 수도 있다. 커버 레이어는 일부 영역이 제거된 형태를 가질 수도 있고, 일부 영역이 제거되지 않은 형태를 가질 수도 있다.In addition, the printed circuit board having the micro strip line structure may further include a cover layer covering the first ground layer. The cover layer may have a form in which some regions are removed or may have a form in which some regions are not removed.

도 8은 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타내는 도면이다.8 is a view showing a printed circuit board according to another embodiment of the present invention.

도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판(800)은, 커버 레이어(810), 제1그라운드 레이어(820), 제1유전체 레이어(830), 신호전송라인(840), 하나 이상의 연결 패턴(842, 844), 및 하나 이상의 비어 홀(892, 894)을 구비한다. 커버 레이어(810), 제1그라운드 레이어(820), 제1유전체 레이어(830), 신호전송라인(840), 및 하나 이상의 연결 패턴(842, 844)은 순차적으로 적층되고, 동일한 방향으로 신장된다.Referring to FIG. 8, the printed circuit board 800 according to another embodiment of the present invention may include a cover layer 810, a first ground layer 820, a first dielectric layer 830, and a signal transmission line 840. ), One or more connection patterns 842, 844, and one or more via holes 892, 894. The cover layer 810, the first ground layer 820, the first dielectric layer 830, the signal transmission line 840, and the one or more connection patterns 842 and 844 are sequentially stacked and extended in the same direction. .

커버 레이어(810)는 제1그라운드 레이어(820)의 한쪽 면을 덮는다. 커버 레이어(810)의 일부분은 제거된다. 이하에서는, 상기 제거된 영역을 커버 레이어 제거 영역(815)이라고 칭한다. 커버 레이어 제거 영역(815)을 통하여 제1그라운드 레이어(820)의 일부가 노출된다.The cover layer 810 covers one side of the first ground layer 820. A portion of cover layer 810 is removed. Hereinafter, the removed region is referred to as a cover layer removal region 815. A portion of the first ground layer 820 is exposed through the cover layer removal region 815.

한편, 도 1에 도시된 인쇄회로기판(100)에 비하여, 도 8에 도시된 인쇄회로기판(800)은 하나 이상의 연결 패턴(842, 844)과 하나 이상의 비어 홀(892, 894)을 더 구비한다.In contrast to the printed circuit board 100 shown in FIG. 1, the printed circuit board 800 shown in FIG. 8 further includes one or more connection patterns 842 and 844 and one or more via holes 892 and 894. do.

하나 이상의 연결 패턴(842, 844)은 신호 전송 라인(840)의 단축 방향으로 소정 거리만큼 떨어져서 동일한 방향으로 신장되며, 신호 전송 라인(840)과 동일한 층에 형성된다. 하나 이상의 연결 패턴(842, 844)은 신호 전송 라인(840)과 동일한 재질을 가질 수 있다. 하나 이상의 비어 홀(892, 894)은 제1유전체 레이어(830)를 관통하여, 연결 패턴(842, 844)과 제1그라운드 레이어(820)를 전기적으로 연결한다.One or more connection patterns 842 and 844 extend in the same direction at a predetermined distance apart from each other in the short direction of the signal transmission line 840 and are formed on the same layer as the signal transmission line 840. One or more connection patterns 842 and 844 may have the same material as the signal transmission line 840. One or more via holes 892 and 894 penetrate the first dielectric layer 830 to electrically connect the connection patterns 842 and 844 and the first ground layer 820.

도 8에는, 연결 패턴(842, 844)의 개수가 2개인 것으로 도시되었으나, 연결 패턴의 개수는 하나 일 수도 있고, 3개 이상일 수도 있다. 연결 패턴의 개수에 따라, 비어 홀들의 개수도 달라질 수 있다.In FIG. 8, the number of connection patterns 842 and 844 is illustrated as two, but the number of connection patterns may be one or three or more. Depending on the number of connection patterns, the number of via holes may also vary.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 제1실시예에 따른 인쇄회로기판을 나타내는 도면이다.1 is a view showing a printed circuit board according to a first embodiment of the present invention.

도 2는 본 발명의 제2실시예에 따른 인쇄회로기판을 나타내는 도면이다.2 is a view showing a printed circuit board according to a second embodiment of the present invention.

도 3은 본 발명의 제3실시예에 따른 인쇄회로기판을 나타내는 도면이다.3 is a view showing a printed circuit board according to a third embodiment of the present invention.

도 4는 도 1의 인쇄회로기판이 전자 기기의 접지에 전기적으로 연결되는 모습을 나타낸다.FIG. 4 illustrates a state in which the printed circuit board of FIG. 1 is electrically connected to the ground of the electronic device.

도 5는 도 1의 인쇄회로기판이 전자 기기에 장착되는 부품의 접지에 전기적으로 연결되는 모습을 나타낸다.FIG. 5 illustrates a state in which the printed circuit board of FIG. 1 is electrically connected to a ground of a component mounted on an electronic device.

도 6은 본 발명의 또 다른 실시예에 따른 인쇄회로기판이 전자 기기에 전기적으로 연결되는 모습을 나타낸다.6 illustrates a state in which a printed circuit board is electrically connected to an electronic device according to another embodiment of the present invention.

도 7은 도 6의 인쇄회로기판의 측면도이다.FIG. 7 is a side view of the printed circuit board of FIG. 6.

도 8은 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타내는 도면이다.8 is a view showing a printed circuit board according to another embodiment of the present invention.

Claims (24)

전자 기기에 결합되는 인쇄회로기판에 있어서,In a printed circuit board coupled to an electronic device, 한 방향으로 신장되는 제1그라운드 레이어;A first ground layer extending in one direction; 상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; A first dielectric layer stacked on the first ground layer and extending in the same direction as the first ground layer; 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 및A signal transmission line stacked on the first dielectric layer and extending in the same direction as the first dielectric layer; And 상기 제1그라운드 레이어를 덮는 커버 레이어를 구비하고,A cover layer covering the first ground layer, 상기 커버 레이어의 일부분은 제거되고 상기 제거된 부분을 통하여 상기 제1그라운드 레이어의 일부가 노출되는 것을 특징으로 하는 인쇄회로기판.A portion of the cover layer is removed and a portion of the first ground layer is exposed through the removed portion. 제1항에 있어서, 상기 인쇄회로기판은,The method of claim 1, wherein the printed circuit board, 상기 신호전송라인 위에 배치되는 본딩 시트;A bonding sheet disposed on the signal transmission line; 상기 본딩 시트 위에 배치되는 제2유전체 레이어; 및A second dielectric layer disposed on the bonding sheet; And 상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어를 더 구비하는 것을 특징으로 하는 인쇄회로기판.The printed circuit board further comprises a second ground layer disposed on the second dielectric layer. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제1그라운드 레이어의 노출된 부분은, The exposed portion of the first ground layer is 상기 전자 기기의 접지에 전기적으로 접촉되는 것을 특징으로 하는 인쇄회로기판.Printed circuit board, characterized in that the electrical contact with the ground of the electronic device. 제2항에 있어서, 상기 인쇄회로기판은,The method of claim 2, wherein the printed circuit board, 상기 제1유전체 레이어와 상기 제2유전체 레이어를 관통하여, 상기 제1그라운드 레이어와 상기 제2그라운드 레이어를 전기적으로 연결하는 비어 홀을 더 구비하는 것을 특징으로 하는 인쇄회로기판.And a via hole penetrating through the first dielectric layer and the second dielectric layer to electrically connect the first ground layer and the second ground layer. 제4항에 있어서, The method of claim 4, wherein 상기 제1그라운드 레이어의 노출된 부분 또는 상기 제2그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 접촉되거나,The exposed portion of the first ground layer or the second ground layer is in electrical contact with the ground of the electronic device, 상기 제1그라운드 레이어의 노출된 부분 및 상기 제2그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 접촉되는 것을 특징으로 하는 인쇄회로기판.The exposed portion of the first ground layer and the second ground layer, the printed circuit board, characterized in that the electrical contact with the ground of the electronic device. 제3항 또는 제5항에 있어서, 상기 인쇄회로기판은,The method of claim 3 or 5, wherein the printed circuit board, 상기 제1그라운드 레이어의 노출된 부분과 상기 전자 기기의 접지 사이에 배치되는 도전성 물질을 더 구비하는 것을 특징으로 하는 인쇄회로기판.And a conductive material disposed between the exposed portion of the first ground layer and the ground of the electronic device. 제3항 또는 제5항에 있어서, 상기 제1그라운드 레이어의 노출된 부분은, The method of claim 3 or 5, wherein the exposed portion of the first ground layer, 상기 전자 기기의 접지와 직접 접촉되는 것을 특징으로 하는 인쇄회로기판.Printed circuit board, characterized in that in direct contact with the ground of the electronic device. 제1항에 있어서, 상기 인쇄회로기판은,The method of claim 1, wherein the printed circuit board, 상기 신호 전송 라인의 단축 방향으로 소정 거리만큼 떨어져서 동일한 방향으로 신장되며, 상기 신호 전송 라인과 동일한 층에 형성되는 하나 이상의 연결 패턴; 및One or more connection patterns extending in the same direction at a predetermined distance apart from each other in a shorter direction of the signal transmission line and formed on the same layer as the signal transmission line; And 상기 제1유전체 레이어를 관통하여, 상기 연결 패턴과 상기 제1그라운드 레이어를 전기적으로 연결하는 비어 홀을 더 구비하며,And a via hole penetrating the first dielectric layer to electrically connect the connection pattern and the first ground layer. 상기 제1그라운드래이어의 노출된 부분은 상기 전자기기의 접지에 전기적으로 접촉되는 것을 특징으로 하는 인쇄회로기판.And wherein the exposed portion of the first ground layer is in electrical contact with the ground of the electronic device. 전자 기기에 결합되는 인쇄회로기판에 있어서,In a printed circuit board coupled to an electronic device, 한 방향으로 신장되는 제1그라운드 레이어;A first ground layer extending in one direction; 상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; 및A first dielectric layer stacked on the first ground layer and extending in the same direction as the first ground layer; And 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인을 구비하고,A signal transmission line stacked on the first dielectric layer and extending in the same direction as the first dielectric layer, 상기 제1그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 접촉되는 것을 특징으로 하는 인쇄회로기판.And the first ground layer is in electrical contact with the ground of the electronic device. 제9항에 있어서, 상기 인쇄회로기판은,The method of claim 9, wherein the printed circuit board, 상기 신호전송라인 위에 배치되는 본딩 시트;A bonding sheet disposed on the signal transmission line; 상기 본딩 시트 위에 배치되는 제2유전체 레이어; 및A second dielectric layer disposed on the bonding sheet; And 상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어를 더 구비하는 것을 특징으로 하는 인쇄회로기판.The printed circuit board further comprises a second ground layer disposed on the second dielectric layer. 제10항에 있어서, 상기 인쇄회로기판은,The method of claim 10, wherein the printed circuit board, 상기 제1유전체 레이어와 상기 제2유전체 레이어를 관통하여, 상기 제1그라운드 레이어와 상기 제2그라운드 레이어를 전기적으로 연결하는 비어 홀을 더 구비하는 것을 특징으로 하는 인쇄회로기판.And a via hole penetrating through the first dielectric layer and the second dielectric layer to electrically connect the first ground layer and the second ground layer. 제11항에 있어서, The method of claim 11, 상기 제1그라운드 레이어 또는 상기 제2그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 접촉되거나,The first ground layer or the second ground layer is in electrical contact with the ground of the electronic device, 상기 제1그라운드 레이어 및 상기 제2그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 접촉되는 것을 특징으로 하는 인쇄회로기판.And the first ground layer and the second ground layer are in electrical contact with the ground of the electronic device. 전자 기기에 결합되는 인쇄회로기판에 있어서,In a printed circuit board coupled to an electronic device, 한 방향으로 신장되는 제1그라운드 레이어;A first ground layer extending in one direction; 상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; A first dielectric layer stacked on the first ground layer and extending in the same direction as the first ground layer; 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 및A signal transmission line stacked on the first dielectric layer and extending in the same direction as the first dielectric layer; And 상기 제1그라운드 레이어를 덮는 커버 레이어를 구비하고,A cover layer covering the first ground layer, 상기 커버 레이어의 일부분은 제거되고 상기 제거된 부분을 통하여 상기 제1그라운드 레이어의 일부가 노출되고, 상기 제1그라운드 레이어의 노출된 부분은 상기 전자 기기에 장착되는 부품의 접지에 전기적으로 접촉되는 것을 특징으로 하는 인쇄회로기판.A portion of the cover layer is removed and a portion of the first ground layer is exposed through the removed portion, and the exposed portion of the first ground layer is in electrical contact with the ground of the component mounted to the electronic device. Printed circuit board characterized in that. 제13항에 있어서, 상기 인쇄회로기판은,The method of claim 13, wherein the printed circuit board, 상기 신호전송라인 위에 배치되는 본딩 시트;A bonding sheet disposed on the signal transmission line; 상기 본딩 시트 위에 배치되는 제2유전체 레이어; 및A second dielectric layer disposed on the bonding sheet; And 상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어를 더 구비하는 것을 특징으로 하는 인쇄회로기판.The printed circuit board further comprises a second ground layer disposed on the second dielectric layer. 제13항 또는 제14항에 있어서, 상기 부품은,The method according to claim 13 or 14, wherein the component, 배터리(battery)를 포함하는 것을 특징으로 하는 인쇄회로기판.Printed circuit board comprising a battery (battery). 제15항에 있어서, The method of claim 15, 상기 전자 기기는, 휴대폰이고,The electronic device is a mobile phone, 상기 부품은, 휴대폰 배터리를 포함하는 것을 특징으로 하는 인쇄회로기판.The component is a printed circuit board comprising a mobile phone battery. 제13항 또는 제14항에 있어서, 상기 인쇄회로기판은,The method of claim 13 or 14, wherein the printed circuit board, 상기 제1그라운드 레이어의 노출된 부분과 상기 전자 기기의 접지 사이에 배치되는 도전성 물질을 더 구비하는 것을 특징으로 하는 인쇄회로기판.And a conductive material disposed between the exposed portion of the first ground layer and the ground of the electronic device. 제1방향으로 신장되는 기판 유닛; 및A substrate unit extending in a first direction; And 상기 기판 유닛의 장변의 측면으로부터 돌출 연장되는 하나 이상의 접지 유닛을 구비하고,One or more grounding units protruding from a side of the long side of the substrate unit, 상기 기판 유닛과 상기 하나 이상의 접지 유닛은,The substrate unit and the at least one ground unit, 제1그라운드 레이어; A first ground layer; 상기 제1그라운드 레이어 상에 적층되는 제1유전체 레이어; 및A first dielectric layer stacked on the first ground layer; And 상기 제1유전체 레이어 상에 적층되는 신호전송라인을 구비하고,And a signal transmission line stacked on the first dielectric layer, 상기 하나 이상의 접지 유닛의 제1그라운드 레이어는, 전자 기기의 접지에 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.The first ground layer of the at least one ground unit, the printed circuit board, characterized in that electrically connected to the ground of the electronic device. 제18항에 있어서,The method of claim 18, 상기 기판 유닛과 상기 하나 이상의 접지 유닛은,The substrate unit and the at least one ground unit, 상기 신호전송라인 위에 배치되는 본딩 시트;A bonding sheet disposed on the signal transmission line; 상기 본딩 시트 위에 배치되는 제2유전체 레이어; 및A second dielectric layer disposed on the bonding sheet; And 상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어를 더 구비하는 것 을 특징으로 하는 인쇄회로기판.And a second ground layer disposed on the second dielectric layer. 제18항 또는 제19항에 있어서, 상기 기판 유닛은,The method of claim 18 or 19, wherein the substrate unit, 상기 제1그라운드 레이어를 덮는 커버 레이어를 더 구비하는 것을 특징으로 하는 인쇄회로기판.The printed circuit board further comprises a cover layer covering the first ground layer. 제19항에 있어서, 상기 접지 유닛은, The method of claim 19, wherein the ground unit, 상기 접지 유닛의 상기 제1유전체 레이어, 상기 본딩 시트, 및 상기 제2유전체 레이어를 관통하여, 상기 접지 유닛의 상기 제1그라운드 레이어와 상기 제2그라운드 레이어를 전기적으로 연결하는 비어 홀(via hole)을 더 구비하는 것을 특징으로 하는 인쇄회로기판.Via holes penetrating the first dielectric layer, the bonding sheet, and the second dielectric layer of the ground unit to electrically connect the first ground layer and the second ground layer of the ground unit. Printed circuit board, characterized in that it further comprises. 제19항 내지 제21항 중의 어느 하나의 항에 있어서, The method according to any one of claims 19 to 21, 상기 하나 이상의 접지 유닛의 제1그라운드 레이어 또는 제2그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 연결되거나,The first ground layer or the second ground layer of the at least one ground unit is electrically connected to the ground of the electronic device, 상기 하나 이상의 접지 유닛의 제1그라운드 레이어 및 제2그라운드 레이어는, 상기 전자 기기의 접지에 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.The first ground layer and the second ground layer of the at least one ground unit, the printed circuit board, characterized in that electrically connected to the ground of the electronic device. 제22항에 있어서, 상기 인쇄회로기판은,The method of claim 22, wherein the printed circuit board, 상기 접지 유닛과 상기 전자 기기의 접지 사이에 배치되는 도전성 물질을 더 구비하는 것을 특징으로 하는 인쇄회로기판.And a conductive material disposed between the ground unit and the ground of the electronic device. 제1항, 제9항, 제13항 및 제18항 중의 어느 하나의 항에 있어서, 상기 인쇄회로 기판은,19. The printed circuit board of any one of claims 1, 9, 13, and 18, wherein: 연성(flexible) 인쇄회로 기판인 것을 특징으로 하는 인쇄회로기판.A printed circuit board, characterized in that it is a flexible printed circuit board.
KR20080056346A 2008-06-16 2008-06-16 printed circuit board electrically connected to the ground of electronic device KR101001360B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080056346A KR101001360B1 (en) 2008-06-16 2008-06-16 printed circuit board electrically connected to the ground of electronic device
PCT/KR2008/006904 WO2009154335A1 (en) 2008-06-16 2008-11-21 Printed circuit board electrically connected to the ground of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080056346A KR101001360B1 (en) 2008-06-16 2008-06-16 printed circuit board electrically connected to the ground of electronic device

Publications (2)

Publication Number Publication Date
KR20090130631A true KR20090130631A (en) 2009-12-24
KR101001360B1 KR101001360B1 (en) 2010-12-14

Family

ID=41434232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080056346A KR101001360B1 (en) 2008-06-16 2008-06-16 printed circuit board electrically connected to the ground of electronic device

Country Status (2)

Country Link
KR (1) KR101001360B1 (en)
WO (1) WO2009154335A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103253A1 (en) * 2012-01-06 2013-07-11 주식회사 기가레인 Printed circuit board having shielding member for reducing dielectric loss

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681969B (en) 2014-01-23 2020-01-11 美商再生元醫藥公司 Human antibodies to pd-1
RU2729371C1 (en) 2015-10-02 2020-08-06 Ф. Хоффманн-Ля Рош Аг Bispecific antibodies specific to pd1 and tim3
KR102382320B1 (en) * 2015-12-11 2022-04-04 엘지이노텍 주식회사 Pressure sensor device
KR20170088046A (en) * 2016-01-22 2017-08-01 엘지전자 주식회사 Circuit structure and mobile terminal
US9839117B2 (en) * 2016-04-11 2017-12-05 Microsoft Technology Licensing, Llc Flexible printed circuit with enhanced ground plane connectivity
EP3243832A1 (en) 2016-05-13 2017-11-15 F. Hoffmann-La Roche AG Antigen binding molecules comprising a tnf family ligand trimer and pd1 binding moiety
TW201829462A (en) 2016-11-02 2018-08-16 英商葛蘭素史克智慧財產（第二）有限公司 Binding proteins
KR102346336B1 (en) 2017-04-05 2022-01-04 에프. 호프만-라 로슈 아게 Bispecific antibodies that specifically bind to PD1 and LAG3
KR101938105B1 (en) 2018-01-25 2019-01-14 주식회사 기가레인 Flexible circuit board with improved bonding position accuracy
EP3746480A1 (en) 2018-01-31 2020-12-09 F. Hoffmann-La Roche AG Bispecific antibodies comprising an antigen-binding site binding to lag3
KR20220132598A (en) 2020-01-28 2022-09-30 제넨테크, 인크. IL15/IL15R alpha heterodimer Fc-fusion protein for cancer treatment
CA3168743A1 (en) 2020-08-26 2022-03-03 Matthew G. Fury Methods of treating cancer by administering a pd-1 inhibitor
KR20230159590A (en) 2021-03-23 2023-11-21 리제너론 파아마슈티컬스, 인크. Method for treating cancer in immunosuppressed or immunocompromised patients by administering PD-1 inhibitors
WO2023015198A1 (en) 2021-08-04 2023-02-09 Genentech, Inc. Il15/il15r alpha heterodimeric fc-fusion proteins for the expansion of nk cells in the treatment of solid tumours
WO2023159102A1 (en) 2022-02-17 2023-08-24 Regeneron Pharmaceuticals, Inc. Combinations of checkpoint inhibitors and oncolytic virus for treating cancer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274782B1 (en) * 1996-04-04 2001-01-15 윤종용 Printed circuit board
KR100278609B1 (en) * 1998-10-08 2001-01-15 윤종용 Printed circuit board
KR100578312B1 (en) * 1998-11-13 2006-09-14 삼성전자주식회사 Printed circuit board having a direct interface structure and a liquid crystal display device employing the same
KR100512738B1 (en) * 2003-05-31 2005-09-07 삼성전자주식회사 Printed circuit board and electronic machine using thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103253A1 (en) * 2012-01-06 2013-07-11 주식회사 기가레인 Printed circuit board having shielding member for reducing dielectric loss

Also Published As

Publication number Publication date
WO2009154335A1 (en) 2009-12-23
KR101001360B1 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
KR101001360B1 (en) printed circuit board electrically connected to the ground of electronic device
KR101153165B1 (en) High frequency transmission line using printed circuit board
KR101200279B1 (en) Flexible printed circuit board with watwerproof structure
CN101946567A (en) Printed circuit board
WO2006057424A1 (en) Connector with shield, and circuit board device
US7559777B2 (en) Electrical connector for connecting electrically an antenna module to a grounding plate
JP2016502262A (en) Electronic devices and land grid array modules
CN201585196U (en) Flexible PCB and connection structure employing same
KR100851683B1 (en) Shielding for emi-endangered electronic components and/or circuits of electronic device
CN109714882B (en) Mobile terminal and flexible circuit board
KR101261983B1 (en) Mobile terminal having FPCB cable
US20080123309A1 (en) Slim design main board
US9706657B2 (en) Flexible substrate and electronic apparatus equipped with same
KR101531098B1 (en) Communication package module
KR101294782B1 (en) Connector Assembly
KR101133630B1 (en) Receptacle connector improved in mounting structure
KR100690780B1 (en) Mobile communication terminal
KR20190110371A (en) Flexible circuit board and manufacturing method thereof
KR101551145B1 (en) Communication package module
CN101730384A (en) Soft hard circuit board
KR20090088717A (en) Connector capable of coupling to printed circuit board
TWI474707B (en) Mobile communication terminal
JP2010186804A (en) Electronic apparatus, and method of reinforcing ground of flexible printed circuit board
KR20150024244A (en) Flexible Intenna
KR101460764B1 (en) Board assembly and board module having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 10