KR20090127447A

KR20090127447A - 수신된 가변 레이트 스피치 프레임의 검출된 레이트를 검증하는 방법 및 시스템

Info

Publication number: KR20090127447A
Application number: KR1020097024705A
Authority: KR
Inventors: 카레드 에이치 엘-마레; 에디-룬 틱 초이; 아라사니팔라이 케이 아난사패드마나반; 앤드류 피 데자코; 펑쥔 황
Original assignee: 퀄컴 인코포레이티드
Priority date: 2000-12-04
Filing date: 2001-11-29
Publication date: 2009-12-11
Also published as: KR100955787B1; KR20030055337A; CA2794099A1; EP1340332A2; JP2004515965A; KR100915560B1; NO20032496D0; US20050050407A1; IL204015A; WO2002047316A2; US7590096B2; TW536880B; US8243695B2; CA2430883C; BRPI0115905B1; RU2003119971A; CN101488831B; JP4754769B2; HK1063121A1; JP5059795B2

Abstract

본 발명은 가변 레이트 통신 시스템 수신기에서 레이트 결정 알고리즘 에러의 검출을 위한 시스템 및 방법을 개시한다. 개시된 실시 형태는 레이트 결정 알고리즘 에러가 스크리치 또는 비프와 같은 가청 인공음을 초래하는 것을 방지한다. 개시된 시스템 및 방법은 부정확하게 결정된 데이터 레이트를 갖는 프레임을 검출하고, 프레임 이레이저 프로세싱 및/또는 메모리 상태 클린 업을 수행하여 다중 프레임을 통과하는 왜곡의 전파를 방지한다. 부정확하게 결정된 데이터 레이트를 갖는 프레임은 불법 레이트 천이, 리버스된 비트를 검사하고, 필터 유형 비트 조합을 검증하고, 고정된 코드북 이득과 선형 예측 계수 이득 사이의 관계를 분석함으로써 검출된다.

가변 레이트 수신기, 불법 레이트 천이, 레이트 에러 검출기, 레이트 프레임, CRC 유닛, RDA 에러

Description

수신된 가변 레이트 스피치 프레임의 검출된 레이트를 검증하는 방법 및 시스템{METHOD AND SYSTEM FOR VALIDATING DETECTED RATES OF RECEIVED VARIABLE RATE SPEECH FRAMES}

개시된 실시 형태는 무선 통신에 관한 것이다. 특히, 개시된 실시 형태는 가변 레이트 통신 시스템의 수신기에서, 데이터가 송신을 위해 인코딩되는 레이트의 결정에서 에러를 검출하기 위한 새로운 개선된 방법 및 장치에 관한 것이다.

도 1은 공중 인터페이스 표준 TIA/EIA 잠정 표준 95, 및 예를 들어, IS-95B (이하, 일괄하여 IS-95로 참조) 와 같은 그것의 파생물을 통해 전기 통신 산업 협회에서 설명하는 가변 레이트 CDMA 송신 시스템 (10) 의 설명적인 스텝 다이어그램이다. 이러한 송신 시스템은 예를 들어, 이동국을 둘러싸고 있는 셀 내의 이동 전화 가입자 유닛으로 신호를 송신하는데 사용하기 위해 셀룰러 통신 시스템의 기지국 내에 제공될 수 있다. 또한, 이러한 송신 시스템이 기지국으로 신호를 송신하는데 사용하기 위해 이동 전화 가입자 유닛 내에 제공될 수 있다.

마이크로폰 (11) 은 샘플되어서 아날로그-디지털 변환기 (도시 생략) 에 의해 디지털화되는 스피치 신호를 검출한다. 가변 레이트 데이터 소스 (12) 는 스피치 신호의 디지털화된 샘플을 수신하고, 신호를 인코딩하여 동일한 프레임 길이의 인코딩된 음성의 패킷을 제공한다. 예를 들어, 가변 레이트 데이터 소스 (12) 는 입력 스피치의 디지털화된 샘플을 선형 예측 코딩 (LPC; Linear Predictive Coding) 기술을 사용하여 입력 음성 신호의 전형적인 디지털화된 스피치 파라미터로 변환시킬 수 있다. 예시적인 실시 형태에서, 가변 레이트 데이터 소스는 본 발명의 양수인에게 양도되고 참조로 본 명세서에 통합되는 미국 특허 제 5,414,796 호에 상세히 설명된 바와 같은 가변 레이트 보코더이다. 가변 레이트 데이터 소스 (12) 는 4 개의 가능한 프레임 레이트, 즉, 초당 9600 비트 (bps), 4800 bps, 2400 bps, 및 1200 bps (본 명세서에서는, 풀 (full), 하프 (half), 1/4, 및 1/8 레이트라 칭한다) 로 데이터의 가변 레이트 패킷을 제공한다. 풀 레이트로 인코딩된 패킷은 172개 정보 비트를 포함하고, 하프 레이트로 인코딩된 패킷은 80개의 정보 피트를 포함하고, 1/4 레이트로 인코딩된 패킷은 40개의 정보 비트를 포함하고, 1/8 레이트로 인코딩된 패킷은 16개의 정보 비트를 포함한다. 패킷 포맷을 도 2a 내지 2d에 도시한다. 크기에 관계없이 패킷은 지속기간, 즉, 20ms에서 1 프레임 길이이다. 여기서, 용어 "프레임" 및 "패킷"은 교환 가능하게 사용될 수 있다.

패킷은 상이한 레이트로 인코딩 및 송신되어 프레임에 의해 표현되는 정보의 복잡성 또는 양에 부분적으로 기초하여 거기에 포함되는 데이터를 압축한다. 예를 들어, 아마도 화자가 말을 하지 않기 때문에, 입력 음성 신호가 변동을 거의 포함하지 않는 경우에, 대응하는 패킷의 정보 비트는 1/8 레이트로 압축 및 인코딩 될 수 있다. 이러한 압축은 음성 신호의 대응하는 부분의 분해능의 손실을 발생시키지만, 음성 신호의 대응하는 부분이 정보를 거의 포함하지 않는다고 가정하면, 신호 분해능의 감소는 일반적으로 현저하지 않다. 또한, 화자가 활발하게 말을 하기 때문에, 패킷의 대응하는 입력 음성 신호가 많은 정보를 포함하는 경우에는, 패킷을 풀 레이트로 인코딩되고 입력 스피치의 압축이 감소하여 더 양호한 음성 품질을 달성한다.

이러한 압축 및 인코딩 기술은 동시에 송신되는 정보의 양을 평균적으로 제한하기 위해 사용되어서, 송신 시스템의 전체 대역폭을 더욱 효율적으로 활용할 수 있고, 예를 들어, 다수의 전화 호출을 동시에 처리할 수 있게 한다.

데이터 소스 (12) 에 의해 발생되는 가변 레이트 패킷은 순환 중복 검사 (CRC; Cyclic Redundancy Check) 비트 및 꼬리 비트를 선택적으로 첨부하는 패킷화기 (13) 에 제공된다. 도 2a에 도시한 바와 같이, 가변 프레임이 가변 레이트 데이터 소스 (12) 에 의해 풀 레이트로 인코딩될 때, 패킷화기 (13) 는 12개의 CRC 비트 및 8개 꼬리 비트를 발생 및 첨부시킨다. 유사하게, 도 2b에 도시한 바와 같이, 프레임이 가변 레이트 데이터 소스 (12) 에 의해 하프 레이트로 인코딩될 때, 패킷화기 (13) 는 8개 CRC 비트 및 8개 꼬리 비트를 발생 및 첨부시킨다. 도 2c에 도시한 바와 같이, 프레임이 가변 레이트 데이터 소스에 의해 1/4 레이트로 인코딩될 때, 패킷화기 (13) 는 8개 꼬리 비트를 발생 및 첨부시킨다. 도 2d에 도시한 바와 같이, 프레임이 가변 레이트 데이터 소스 (12) 에 의해 1/8 레이트로 인코딩될 때, 패킷화기 (13) 는 8개 꼬리 비트를 발생 및 첨부시킨다.

그 후, 패킷화기 (13) 로부터의 가변 레이트 패킷은 에러 검출 및 정정을 위해 가변 레이트 패킷의 비트를 인코딩시키는 인코더 (14) 에 제공된다. 예시적인 실시 형태에서, 인코더 (14) 는 레이트 1/3 콘볼루션 인코더이다. 그 후, 콘볼루션하게 인코딩된 심볼은 CDMA 확산기 (16) 에 제공되고, 그 구현이 미국 특허 제 5,103,459 호 및 4,901,307 호에 상세히 기재되어 있다. CDMA 확산기 (16) 는 8개의 인코딩된 심볼을 64-비트 왈쉬 심볼에 매핑하고, 그 후, 의사-랜덤 잡음 (PN) 코드에 따라 왈쉬 심볼을 확산시킨다.

반복 발생기 (17) 는 확산 패킷을 수신한다. 풀 레이트 보다 적은 패킷에 대하여, 반복 발생기 (17) 는 패킷에서 심볼의 중복을 발생시켜서 일정한 데이터 레이트의 패킷을 제공한다. 가변 레이트 패킷이 하프 레이트일 때, 반복 발생기 (17) 는 2개의 리던던시의 인자를 도입하고, 즉, 각 확산 심볼은 출력 패킷 내에서 2회 반복된다. 가변 레이트 패킷이 1/4 레이트일 때, 반복 발생기 (17) 는 4개의 리던던시의 인자를 도입한다. 가변 레이트 패킷이 1/8 레이트일 때, 반복 발생기 (17) 는 8개의 리던던시의 인자를 도입한다.

반복 발생기 (17) 는 확산 데이터 패킷을 "전력 제어 그룹" 이라 칭하는 더 작은 서브-패킷으로 분할함으로써 전술한 리던던시를 제공한다. 예시적인 실시 형태에서, 각 전력 제어 그룹은 6 PN 확산 왈쉬 심볼을 포함한다. 일정한 레이트 프레임이 전술한 바와 같이 프레임을 채우기 위해 필요한 횟수로 각 전력 제어 그룹을 연속적으로 반복함으로써 발생한다.

그 후, 확산 패킷은 본 발명의 양수인에게 양도된 미국 특허 제 5,535,239 호에 기재되어 있는 바와 같이 의사-랜덤 프로세스에 따라 확산 패킷으로부터 리던던시를 제거하는 데이터 버스트 랜덤화기 (18) 에 제공된다. 데이터 버스트 랜덤화기 (18) 는 의사-랜덤 선택 프로세스에 따른 송신을 위해 확산 전력 제어 그룹중의 하나를 선택하고, 상기 전력 제어 그룹의 다른 리던던트 카피를 게이트시킨다.

패킷은 유한 임펄스 응답 (FIR) 필터 (20) 로 데이터 버스트 랜덤화기 (18) 에 의해 제공되고, 그 예가 본 발명의 양수인에게 양도된 미국 특허 제 5,659,569 호에 기재되어 있다. 그 후, 필터된 신호는 디지털-아날로그 변환기 (22) 로 제공되어 아날로그 신호로 변환된다. 그 후, 아날로그 신호는 안테나 (26) 를 통한 송신을 위해 신호를 업-변환 및 증폭시키는 송신기 (24) 에 제공된다.

도 3은 기지국의 부속 구성 소자를 도시한다. 또 다른 실시 형태에서, 도 3의 장치는 이동 전화 (28) 또는 송신 신호를 수신하는 다른 이동국에 내재할 수 있다. 신호는 안테나 (30) 에 의해 수신되고, 필요한 경우에, 수신기 (32) 에 의해, 다운-변환 및 증폭된다. 그 후, 신호는 패킷으로 신호를 재분할하고 각 패킷에 대해 대응하는 프레임 레이트를 결정하는 프레임 레이트 검출 유닛 (33) 으로 제공된다. 프레임 레이트는 프레임의 개별 비트의 지속기간을 검출함으로써, 구현에 따라 결정될 수 있다. 그 후, 패킷 및 패킷에 대한 검출된 프레임 레이트를 식별하는 신호는 송신 에러 또는 프레임 레이트 검출 에러가 나타나지 않았다는 것을 검증하기 위한 시도로서 순환 리던던시 검사 또는 관련 에러 검출 검사를 수행하는 CRC 유닛 (34) 으로 전송된다. 프레임 레이트 검출 에러는 실제 적으로 랜덤한 비트 시퀀스를 발생시키는 정확하지 않는 레이트에서 샘플된 패킷을 발생시킨다. 일반적으로, 송신 에러는 에러 상태에 있는 하나 또는 두 개의 비트만을 발생시킨다. 일반적으로, 송신 에러 또는 프레임 레이트 검출 에러가 발생하는 경우에, CRC 유닛은 에러를 검출한다. CRC 를 실패한 "불량" 프레임은 이레이저되거나, 프레임 이레이저 유닛 (36) 에 의해 폐기된다. CRC를 통과한 "양호한" 프레임은 디지털화된 음성 신호로의 역 변환을 위해 가변 레이트 디코더 (40) 로 라우트된다. 디지털화된 음성 신호는 이동 전화의 스피커 (42) 를 통한 최종 출력을 위해 디지털-아날로그 변환기 (도시 생략) 에 의해 아날로그 신호로 변환된다.

구현에 따라서, 개별 프레임 이레이저 유닛 (36) 이 반드시 필요한 것은 아니다. 대신, CRC 유닛 (34) 은 단지 가변 레이트 디코더 (40) 로 불량 프레임을 출력시키지 않도록 구성될 수도 있다. 그러나, 프레임 이레이저 유닛을 제공함으로써, 기지국에 프레임 이레이저 에러를 통지하기 위해 기지국으로 역으로 전송하는 프레임 이레이저 신호의 발생을 촉진시킬 수 있다. 기지국은 프레임 에러를 최소화시키면서 송신된 전력을 최소화시키려는 피드백 시스템의 일부분으로서, 송신 신호에 사용된 전력의 양을 조절시키기 위해 프레임 이레이저 정보를 사용할 수 있다.

전술한 바와 같이, 패킷의 프레임 레이트를 변화시켜서 정보를 압축시킴으로써, 시스템의 전체 대역폭은 일반적으로 송신된 신호에 어떤 현저한 영향을 미치지 않고 더욱 효율적으로 활용된다. 그러나, 현저한 영향을 미치는 문제점이 때때로 발생한다. 이러한 문제점은 프레임이 프레임 레이트 검출 에러에 영향을 받거나 그럼에도 불구하고 송신 에러가 CRC를 통과하는 경우에 발생한다. 이러한 경우에, 불량 프레임은 이레이저되지 않지만 다른 양호한 프레임과 함께 처리된다. 에러는 현저할 수 있거나 현저하지 않을 수 있다. 예를 들어, 에러가 인코딩된 스피치의 하나 또는 두 개의 비트가 에러 상태에 있는 송신 에러인 경우에는, 에러는 출력 음성 신호에 대해 매우 작고 현저하지 않은 영향을 가질 것이다. 그러나, 에러가 프레임 레이트 검출 에러인 경우에는, 디코더로 입력되는 실제 랜덤 비트를 초래하는 정정되지 않은 프레임 레이트를 사용하여 처리되어서, 출력 음성 신호에서 현저한 인공음을 발생시킨다. 프레임 레이트 검출 에러에 의해 초래되는 현저한 인공음은 스크리치 (screeches), 또는 비프 (beeps) 와 같은 허용할 수 없는 왜곡이다. 어떤 시스템에서, 정정되지 않은 프레임 레이트 검출이 약 .005%의 가능성으로 발생한다는 것이 발견되었는데, 이것은 대화 시간의 16분 마다 출력 음성 신호에서 정확하지 않게 수신된 패킷 및 대응하는 인공음을 야기한다. IS-95 프로토콜을 사용하는 CDMA 시스템에 관하여 설명하였지만, 유사한 문제점이 가변 송신 레이트를 사용하는 대부분의 송신 시스템 및 관련 시스템에서 발생할 수 있다.

노이즈와 같은 채널 상태, 및 수신된 파라미터에 대한 다중-경로 페이딩의 영향으로 인해, 프레임 레이트 검출 유닛 (33) 의 레이트 결정 알고리즘 (RDA) 은 수신된 프레임 레이트가 정확하다는 것을 보장하지 못한다. 이것이 RDA의 한계라는 것을 가정하면, 이러한 RDA 에러가 스크리치, 또는 비프와 같은 가청 인공음 을 야기하지 않도록 확실히 하는 것이 바람직하다. 수신된 프레임이 불량한 채널 상태로 인해 정확한 레이트-결정에 적합하지 않을 때, RDA는 프레임이 이레이저되어야 할지를 결정하거나 정확하지 않은 레이트를 패킷에 할당한다. 일반적으로, 스피치 디코더는 이전 (past) 프레임을 사용하여 손실 (lost) 프레임을 지각적으로 평활화시키고, 듣는 사람을 불쾌하게 하지 않는 스피치를 생성하는 프레임-이레이저 프로세싱 메카니즘을 갖는다. 그러나, 프레임 이레이저 대신에, RDA가 정확하지 않은 레이트를 프레임에 할당하는 경우에, 램덤 비트가 가변 레이트 디코더 (40) 에 공급된다. 검출되지 않는 경우에, 랜덤 비트는 스크리치 및 비프와 같은 매우 요란하고, 불쾌한 인공음을 생성할 수 있다. 일반적으로, 프레임-이레이저가 정확하지 않은 레이트 프레임 만큼 스피치 품질 저하를 생성하지 못한다는 것은 사실이다.

가청 인공음을 발생시키지 않고 이러한 정확하지 않은 레이트 프레임을 처리하는 것이 바람직하다. 정확하지 않은 레이트 프레임을 검출하고, 프레임-이레이저 프로세싱을 수행하거나 가변 레이트 디코더 (40) 의 메모리 상태를 클린-업 (clean-up) 시켜서, 정확하지 않은 레이트 결정의 영향을 많은 프레임을 통해 전파시키지 않는 것이 바람직하다.

따라서, 무선 통신 시스템에서 레이트 결정 에러를 검출하고, 합성적인 가청 인공음을 제거하는 방법에 대한 필요성이 상당히 존재한다는 것을 알 수 있다.

개시된 실시 형태는 가변 레이트 통신 시스템 수신기에서 레이트 결정 알고리즘 에러의 검출을 위한 시스템 및 방법에 관한 것이다 [도 4]. 따라서, 인코딩된 스피치 신호를 수신하는 단계, 스피치 신호에 대해 레이트 결정 알고리즘을 수행하여 인코딩된 레이트를 제공하는 단계, 및 제공된 레이트에서 에러를 검출하는 단계를 포함하는, 가변 레이트 수신기에서 레이트 에러를 검출하는 방법을 설명한다.

또 다른 실시 형태에서, 인코딩된 스피치 신호를 수신하는 수신기, 스피치 신호에 대해 레이트 결정 알고리즘을 수행하여 인코딩된 레이트를 제공하는 레이트 결정 소자, 및 제공된 레이트에서 에러를 검출하는 레이트 에러 검출기를 구비하는 레이트 에러 검출 시스템을 설명한다.

가변 레이트 수신기에서 레이트 에러의 개선된 검출의 예시적인 실시 형태가 선택 가능한 모드 보코더 (SMV; Selectable Mode Vocoder) 에서 구현된다.

가변 레이트 수신기에서 레이트 에러의 개선된 검출의 예시적인 실시 형태가 선택 가능한 모드 보코더 (SMV; Selectable Mode Vocoder) 에서 구현된다. SMV는 가변 레이트 보코더이고, 제 3 세대 CDMA, IS2000에 의해 사용될 후보이다. SMV 보코더 알고리즘은 소스-제어 레이트, 프레임-형, LP 계수, 적응, 및 고정된 코드-북 파라미터와 같은 다양한 파라미터를 사용한다. 인코딩될 스피치는 그것을 포함하는 지각적 정보의 양에 대해 분석된다. 분석은 배경 노이즈, 정지 (stationary) 무음의 스피치, 정지 음성 스피치, 및 비-정지 스피치 (개시 (onsets), 과도 (transients) 등) 와 같은 다양한 유형으로 스피치를 분류한다. 스피치간 배경 잡음은 1/8 레이트를 사용하여 인코딩된다. 정지 무음 스피치는 1/4-레이트 노이즈 여기된 (Excited) 선형 예측 (NELP) 구조를 사용하여 인코딩된다. 정지 음성 스피치는 풀 또는 하프 레이트 유형-1 CELP 구조를 사용하여 인코딩된다. 비-정지 스피치는 풀 또는 하프 레이트 유형-0 CELP 구조를 사용하여 인코딩된다. 유형 정보는 서브-프레임 크기, 스피치 표현을 위해 사용된 파라미터, 및 이러한 파라미터용 코딩 구조와 같은 프레임의 코딩의 여러 양태를 제어한다. 유형 0의 프레임은 "비-주기적" 프레임이고, 여기서, 피치 상관 및 피치 랙과 같은 대표적인 파라미터가 신속하게 변화할 수 있다. 따라서, 유형-0 CELP에서, 피치 랙은 더욱 빈번하게 (즉, 서브-프레임 마다) 코딩되어 송신된다. 유형-1의 프레임은 높은 주기성을 갖는 "주기적" 프레임이고, 평활화 피치 트랙으로 지각적으로 잘 표현된다. 유형-1 CELP에서, 피치 랙은 프레임 마다 1회 코딩되고, 보간된 피치 트랙이 이러한 랙으로부터 도출된다. 높은 주기성 및 평활 피치 트랙 때문에, 피치 이득은 매우 안정한 동작을 나타내고, 함께 양자화된 다. 각 정지 음성 및 비-정지 스피치 프레임중의 일 비트가 CELP 구조 유형을 나타내기 위해 사용된다.

SMV가 필드-프로그램 가능한 게이트 어레이 (FPGAs), 프로그램 가능한 논리 장치 (PLDs), 디지털 신호 프로세서 (DSPs), 하나 이상의 마이크로프로세서, 응용 주문형 집적 회로 (ASIC), 또는 전술한 SMV 기능을 수행할 수 있는 어떤 다른 장치를 사용하여 구현될 수 있다는 것을 당업자는 알 것이다.

개시된 실시 형태를 CDMA 전화 상황에 대하여 설명한다. 그러나, 개시된 실시 형태가 개인 통신 서비스 (PCS; Personal Communication System), 무선 로컬 루프 (WLL; wirelesss local loop), 전용 브랜치 교환 (PBX; Private branch exchange), 또는 다른 공지된 시스템과 같은 다른 유형의 통신 시스템 및 변조 기술에 응용 가능하다는 것을 이해할 수 있다. 또한, TDMA 및 FDMA 뿐만 아니라 다른 확산 스펙트럼 시스템과 같은 다른 널리 공지된 송신 변조 구조를 활용하는 시스템이 개시된 실시 형태를 사용할 수 있다.

일 실시형태에 따라, 도 4는 가변 레이트 패킷을 갖는 신호가 송신되는, 도 1의 시스템과 같은 기지국 송신 시스템에 의해 제공되는 신호를 수신하는 다른 이동국, 또는 이동 가입자 유닛 (28) 의 부속 구성 소자를 도시한다. 프레임 레이트는 도 2a 내지 도 2d 에 도시된 바와 같은 풀 레이트, 하프 레이트, 1/4 레이트, 및 1/8 레이트를 포함한다. 패킷은 압축된 음성 신호를 나타내는 인코딩된 스피치 파라미터를 포함한다. 또한, 각 패킷은 CRC 비트 및/또는 인코더 꼬리 비트를 포함한다. 패킷의 컨텐츠에 관한 추가의 상세한 설명을 상기 참조한 도 1 및 미국 특허 제 5,414,796 호와 관련하여 제공하였다.

도 4의 도시된 구성 소자는 도 3의 구성 소자와 유사하고, 부속적인 차이점만을 상세히 설명할 것이다. 송신된 신호는 안테나 (30) 에 의해 수신되고, 수신기 (32) 에 의해 다운 변환 및 증폭된다. 그 후, 신호는 레이트 결정 알고리즘 (RDA) 을 사용하여, 패킷에 대한 대응하는 프레임 레이트 결정을 시도하는 프레임 레이트 검출 유닛 (33) 에 제공된다. 그 후, 패킷은 발생한 프레임 레이트 검출 에러 또는 송신 에러가 없다는 것을 검증하기 위한 시도로서 수신된 신호의 프레임에 대해 순환 리던던시 검사를 수행하는 CRC 유닛 (34) 에 제공된다. CRC를 실패한 프레임, 즉, 불량 프레임은 프레임 이레이저 유닛 (36) 에 의해 이레이저된다. 전술한 바와 같이, 개별적 프레임 이레이저 유닛이 반드시 필요한 것은 아니다. 단지, CRC 에러에 영향을 받는 프레임이 CRC 유닛 (34) 으로부터 출력될 수 없다. 다른 경우에, CRC를 통과한 프레임, 즉, 양호한 프레임은 레이트 에러 검출기 (38) 로 라우팅된다. 구현에 따라서, 개별적 레이트 에러 검출기 (38) 가 반드시 필요한 것은 아니다. 단지, 레이트 에러 검출기 (38) 가 SMV에서 구현될 수 있거나 다른 수신기 구성 소자와 집적될 수 있다.

레이트 에러 검출기 (38) 는 프레임 레이트 검출 유닛 (33) 의 RDA 에 의해 검출된 프레임 레이트가 실제로 정정되었는지 검증하기 위해 프레임을 더 검사한다. 프레임은 도 5-8을 참조하여 상세히 후술할 풀, 하프, 1/4, 및 1/8 레이트 프레임용 검증 방법을 사용하는 레이트 에러 검출기 (38) 에 의해 더 검증된다. 검증 실패한 프레임은 프레임 이레이저 유닛 (36) 에 의해 이레이저될 수 있다. 또한, 검증 실패한 프레임은 가변 레이트 디코더 (40) 에서의 메모리 상태를 클린 업시키도록 처리될 수 있어서, 왜곡이 다수의 프레임을 통해 전파하지 않는다. 레이트, 제어, 및 프레임 정보가 클린업 프로세싱을 위해 레이트 에러 검출기 (38) 로부터 가변 레이트 디코더 (40) 로 출력된다. 레이트 에러 검출기 검증을 통과한 프레임은 가변 레이트 디코더 (40) 로 직접 라우팅된다.

가변 레이트 디코더 (40) 는 디지털화된 음성 신호로의 역 변환을 위해 포함되는 스피치 파라미터를 디코딩함으로써 프레임을 프로세스한다. 디지털화된 음성 신호는 수신기가 이동 가입자 유닛일 때, 듣는 사람에게 스피커 (42) 를 통한 출력을 위해 디지털-아날로그 변환기 (도시 생략) 에 의해 아날로그 신호로 최종 변환된다. 디지털 신호는 수신기가 기지국일 때 무선 시스템내에서 더 전파될 수 있다.

도 5 내지 도 8 은 레이트 에러 검출기 (도 4, 소자 38) 에 의해 수행되는 풀, 하프, 1/4, 및 1/8 레이트 프레임에 대한 실시 형태에 따른 프레임 레이트 검증 방법을 상세히 설명한다. 검증 방법은 특정 레이트 및 유형의 프레임에 대한 불법 분류 천이, 리버스 비트 검사, 불법 필터 유형 검증, 및 고정된 코드북 (FCB) 대 LPC 임계 이득 곡선의 분석의 새로운 사용법을 이용한다. 또한, 도 5 내지 도 8 의 개시된 실시 형태는 검출된 프레임 레이트 에러의 영향을 평활화시키기 위해 프레임 이레이저 프로세싱 및 메모리 상태 조작의 새로운 사용법을 이용한다.

개시된 실시 형태는 대화 스피치의 음성 특성 및 스피치 분류의 지식에 기초 하여 연속적 프레임의 레이트 천이에 새로운 상태 천이 구조를 이용한다. 구조를 위반하는 레이트 천이는 불법이고, 프레임 레이트 에러를 검출하기 위해 사용된다. 이러한 불법 레이트 천이는 :

1/8-레이트 프레임에 의해 추종되는 풀-레이트 프레임;

1/8-레이트 프레임에 의해 추종되는 풀-레이트 프레임, 유형-1 프레임;

1/8-레이트 프레임에 의해 추종되는 하프-레이트, 유형-1 프레임;

유형-1 풀-레이트 프레임에 의해 추종되는 1/4-레이트 프레임;

유형-1 하프-레이트 프레임에 의해 추종되는 1/4-레이트 프레임;

유형-1 풀-레이트 프레임에 의해 추종되는 1/8-레이트 프레임;

유형-1 하프-레이트 프레임에 의해 추종되는 1/8-레이트 프레임;

1/8-레이트 프레임에 의해 추종되는 1/4-레이트 프레임에 의해 추종되는 1/8-레이트 프레임;

1/8-레이트 프레임에 의해 추종되는 하프-레이트 프레임에 의해 추종되는 1/8-레이트 프레임; 및

1/8-레이트 프레임에 의해 추종되는 풀-레이트 프레임에 의해 추종되는 1/8-레이트 프레임을 포함하는 것으로 정의된다.

현재 및 이전 프레임 레이트 및 유형에 기초하여, 불법 천이의 존재는 현재 프레임 또는 이전 프레임에서의 RDA 에러를 나타낸다.

개시된 실시 형태는 RDA 에러를 검출하는 풀 레이트 및 1/4 레이트 예약되어 송신된 비트의 새로운 사용법을 이용한다. 풀-레이트 패킷은 1 비트가 보류 비 트인, 20 ms 마다 171개 정보 비트를 갖는다. 보류 비트는 0 또는 1의 고정된 값으로 인코더에 의해 설정될 수 있다. 보류 비트는 수신된 보류 비트가 예상된 고정 인코딩 값을 갖는지를 결정하기 위해 레이트 에러 검출기 (도 4, 소자 38) 에 의해 검사된다. 예상한 바와 같이 수신되지 않은 보류 비트는 현재의 풀 레이트 프레임에서의 RDA 에러를 나타낸다. 1/4-레이트 패킷은 1개의 비트가 사용되지 않는 동안, NELP가 39개 비트를 사용하는, 20 ms 마다 40 비트를 갖는다. 다시, 미사용 비트는 0 또는 1의 고정된 값으로 인코더에 의해 설정될 수 있다. 미사용 비트는 수신된 미사용 비트가 예상된 고정 인코딩 값을 갖는지를 결정하기 위해 레이트 에러 검출기 (도 4, 소자 38) 에 의해 검사된다. 예상한 바와 같이 수신되지 않은 미사용 비트는 현재의 1/4 레이트 프레임에서의 RDA 에러를 나타낸다.

개시된 실시 형태는 레이트 에러를 검출하기 위해 1/4 레이트 NELP 프레임에 대해 검사하는 불법 필터 유형의 새로운 사용법을 이용한다. NELP 인코딩은 3개의 상이한 형상 필터중의 하나를 사용하여 의사-랜덤 여기의 스펙트럼 형상을 이용한다. 2개의 비트가 선택된 필터의 인덱스를 송신하기 위해 사용된다. 2-비트 패턴들중의 3개가 선택된 형상 필터를 식별하기 위해 사용되고, 사용되지 않거나 불법인 제 4의 2-비트 패턴을 남긴다. 사용되지 않거나 불법 패턴의 존재는 현재의 1/4 레이트 NDLP 프레임에서의 RDA 에러를 나타낸다.

개시된 실시 형태는 레이트 에러를 검출하기 위한 인코딩된 파라미터의 새로운 사용법을 이용한다. 보코더에 대한 RDA 에러의 영향의 조사가 스크리치 및 비프와 같은 오디오 인공음이 높은 LPC 예측 이득 값에 의해 얻어지는 과도하게 높은 FCB 이득 값에 의해 주로 초래된다는 것을 밝혔다. 파라미터를 인코딩하기 위해 인코더에 의해 분석될 때, 천연의 스피치는 서로에 관하여 인버스 관계를 갖는 FCB 이득 및 LPC 예측 이득을 생성한다. 다시 말해서, LPC 이득이 높을 때, FCB 이득은 일반적으로 낮아지고, LPC 이득이 낮을 때, FCB 이득이 일반적으로 높아진다.

천연의 스피치에서의 FCB 이득 및 LPC 이득의 인버스 관계는 양호한 천연의 스피치의 표현이 없는 FCB 이득 대 LPC 이득의 그래프에서 곡선을 생성한다. FCB 이득, 및 그래프적 곡선은 입력 스피치 레벨의 함수일 수 있다. 양호한 천연의 스피치의 표현이 없는 곡선 이상의 레벨에서 수신된 프레임은 프레임에서의 레이트 에러를 나타낸다. 레이트 에러가 그래프적으로 검출될 때, 입력 레벨로 인한 변동을 제거하는 새로운 방법은 이전 프레임으로부터 계산된 평균 에너지 값을 사용하여 FCB 이득을 정규화하는 것이다. 도 9는 정규화된 FCB 이득 및 LPC 예측 이득 사이의 관계를 나타내는 스캐터 (scatter) 도면을 도시한다. 실선 곡선 아래의 서클은 스피치를 클린함으로써 발생되고, 실선 상부의 별표는 RDA 에러에 의해 야기되는 허용할 수 없는 스크리치에 대응한다. 실선 곡선은 허용할 수 없는 스크리치 또는 다른 인공음으로부터 양호한 스피치의 영역을 분리시키는 임계 곡선을 나타낸다. 이러한 임계값은 파라미터적인 형태로 용이하게 표현할 수 있고 레이트 에러 검출기 (도 4, 소자 38) 로 통합될 수 있다. FCB 이득 및 LPC 이득이 수신된 패킷에 대해 설정된 이후에, 프레임이 임계 곡선 아래에 있는지 를 결정하기 위한 검사가 수행될 수 있다. 프레임이 임계 곡선 아래에 있지 않은 경우에, RDA 에러로 인한 스크리치가 표시된다.

개시된 실시 형태는 레이트 에러를 검출하기 위해 1/8 레이트 여기 이득의 새로운 사용법을 이용한다. 1/8-레이트 코딩 구조가 스피치의 배경 노이즈부에 대해서만 사용되기 때문에, 이득 파라미터를 사용하여 양자화되는 여기 에너지는 상한값을 갖는다. 여기 이득이 수신된 패킷으로부터 얻어질 때, 여기 이득이 이득 파라미터 상한값 아래에 있는지를 알아보기 위한 검사가 수행될 수 있다. 이득 파라미터가 상한값 아래에 있지 않은 경우에 RDA 에러가 표시된다.

개시된 검출 매카니즘중의 어느 것이 현재의 프레임 또는 선행하는 프레임에서 프레임 레이트 에러를 표시할 때, 개시된 실시 형태는 결과적인 왜곡을 제거하고/또는 다중 프레임을 통과하는 전파로부터 왜곡을 방지하기 위한 디코딩 동안 하나 이상의 새로운 구조를 이용할 수 있다. 구조는 프레임 이레이저 프로세싱, FCB 이득의 감소, 및 메모리 상태의 리셋팅을 구비한다.

일반적으로, 보코더는 파라미터 이레이저를 처리하기 위한 내장 프로세스를 갖는다. 프레임 이레이저 프로세스는 레이트 에러 검출기 (도 4, 소자 38) 가 RDA 에러를 검출하는 어떤 프레임에 대해 개시된 실시 형태에 의해 사용될 수 있다. 프레임 이레이저 프로세스는 현재의 프레임으로부터 어떤 정보를 사용하지 않고 스피치를 합성하고, 이전의 프레임에 관하여 지각적으로 평활화된 스피치를 생성하기 위해 이전 메모리로부터 모든 디코더 파라미터를 유도한다.

양호한 천연의 스피치의 표현이 없는 FCB 대 LPC 이득 곡선 이상의 레벨에서 프레임이 수신되기 때문에, 레이트 에러가 검출될 때, 디코더 (도 4, 소자 40) 는 높은 에너지 스크리치 또는 비프가 디코더 (도 4, 소자 40) 의 출력에서 생성되는 것을 방지하는 더 작은 값으로 FCB 이득을 강제로 감소시킬 수 있다.

일반적으로, 보코더 알고리즘은 이전 메모리 상태를 사용하여 스피치를 재구성한다. 이러한 메모리 상태는 FCB 이득에 대한 이동-평균 벡터 양자화기 (MAVQ) 메모리, 여기 메모리, LPC 합성 메모리, 및 포스트-필터 합성 메모리를 구비한다. 검출되지 않은 RDA 에러는 이러한 메모리로 불량 값을 주입할 수 있다. 모든 장래의 프레임이 이상이 없는 프레임이라 할지라도, 불량 값의 영향이 장래에 다수의 프레임에 대해 계속될 수 있다. 현재의 또는 이전의 프레임에서 전술한 바와 같이 검출된 장래의 프레임 RDA 에러의 불순화를 방지하기 위해, FCB 이득 MAVQ, 여기, LPC 합성 필터, 및 포스트-필터 합성 필터 메모리를 높은 에너지 스크리치를 생성하지 않는 소정의 값으로 리셋되게 할 수 있다. 일 실시 형태에서, 메모리 값은 0으로 오버라이트 (overwritten) 된다. 또 다른 실시 형태에서, 메모리 값은 각각의 초기 값으로 오버라이트된다.

도 5는 풀 레이트 프레임으로서 RDA에 의해 식별된 프레임에서의 레이트 에러의 검출을 위해 일 실시 형태에 따른 방법을 나타낸다. 당업자는 도 5에 나타낸 단계의 순서를 제한하지 않는다는 것을 알 수 있을 것이다. 방법은 개시된 실시 형태의 범위를 벗어나지 않고 나타낸 단계의 생략 또는 재-순서화에 의해 쉽게 정정된다.

단계 502에서, 레이트 에러 검출기는 RDA에 의해 풀 레이트 프레임으로 결정 된 데이터 프레임을 입력한다. 제어는 단계 504로 흐른다.

단계 504에서, 수신된 값이 인코더에 의해 설정된 고정 값과 동일한지를 결정하기 위해 보류 비트 또는 정상 비트가 테스트된다. 비트가 프레임 레이트 에러를 나타내는, 인코더에 의해 설정된 고정 값과 동일하지 않는 경우에, 제어 흐름은 단계 506으로 계속된다. 동일한 경우에는, 제어 흐름은 단계 510으로 계속된다.

단계 506에서, 프레임 이레이저 프로세싱 및/또는 메모리 상태 리셋 프로세싱이 수행된다. 제어 흐름은 디코딩이 계속되는 단계 508로 계속된다.

단계 510에서, 프레임이 어떤 프레임 유형인지를 결정하기 위해 검사된다. 프레임이 유형-0 프레임인 경우에, 제어 흐름은 단계 512로 계속된다. 프레임이 유형-1 프레임인 경우에, 제어 흐름은 단계 520으로 계속된다.

단계 512에서, 유형-0 프레임에 대해, FCB 및 LPC 이득이 프레임에 대해 설정되고, 프레임이 임계 곡선 아래에 있는지를 결정하기 위한 검사가 수행된다. 프레임이 임계 곡선 아래에 있는 경우에, 제어 흐름은 디코딩이 계속되는 단계 514로 계속된다. 프레임이 임계 곡선 아래에 있지 않은 경우에, 제어 흐름은 단계 516으로 계속된다.

단계 516에서, 프레임 이레이저 프로세싱, 및/또는 FCB 이득 감소, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수도 있다. 제어 흐름은 디코딩이 계속되는 단계 518로 계속된다.

단계 520에서, 유형-1 프레임에 대해, 프레임이 1/8 레이트 프레임, 또는 1/4 레이트 프레임인지를 결정하기 위해 이전의 프레임이 검사된다. 이전의 프레임이 1/8 레이트 또는 1/4 레이트 프레임이 아닌 경우에, 적법한 레이트 천이를 나타내고, 제어 흐름은 풀 레이트 디코딩이 계속되는 단계 526으로 계속된다. 이전의 프레임이 1/8, 또는 1/4 레이트 프레임인 경우에, 불법 레이트 천이를 나타내고, 제어 흐름은 단계 522로 계속된다.

단계 522에서, 프레임 이레이저 프로세싱, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수도 있다. 제어 흐름은 디코딩이 계속되는 단계 524로 계속된다.

도 6은 하프 레이트 프레임으로서 RDA에 의해 식별된 프레임에서의 레이트 에러의 검출을 위한 일 실시 형태에 따른 방법을 나타낸다. 당업자는 도 6에 나타낸 단계의 순서를 제한하지 않는다는 것을 알 수 있을 것이다. 방법은 개시된 실시 형태의 범위를 벗어나지 않고 나타낸 단계의 생략 또는 재-순서화에 의해 쉽게 정정된다.

단계 602에서, 레이트 에러 검출기는 RDA에 의해 하프 레이트 프레임으로서 결정된 데이터 프레임을 입력한다. 제어는 단계 604로 흐른다.

단계 604에서, 프레임은 프레임 유형에 대해 검사된다. 프레임이 유형-0 프레임인 경우에, 제어 흐름은 단계 606으로 계속된다. 프레임이 유형-1 프레임인 경우에, 제어 흐름은 단계 614로 계속된다.

단계 606에서, 유형-0 프레임에 대해, FCB 및 LPC 이득이 프레임에 대해 설정되고, 프레임이 임계 곡선 아래에 있는지를 결정하기 위해 검사가 수행된다. 프레임이 임계 곡선 아래에 있는 경우에, 제어 흐름은 디코딩이 계속되는 단계 610 으로 계속된다. 프레임이 임계 곡선 아래에 있지 않은 경우에, 제어 흐름은 단계 608로 계속된다.

단계 608에서, 프레임 이레이저 프로세싱, 및/또는 FCB 이득 감소, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수도 있다. 제어 흐름은 디코딩이 계속되는 단계 612로 계속된다.

단계 614에서, 유형-1 프레임에 대해, 프레임이 1/8 레이트, 또는 1/4 레이트 프레임인지를 결정하기 위해 이전의 프레임이 검사된다. 이전의 프레임이 1/8 레이트 또는 1/4 레이트 프레임이 아닌 경우에, 적법한 레이트 천이를 나타내고, 제어 흐름은 하프 레이트 디코딩이 계속되는 단계 620으로 계속된다. 이전의 프레임이 1/8 레이트 또는 1/4 레이트 프레임인 경우에, 불법 레이트 천이를 나타내고, 제어 흐름은 단계 616으로 계속된다.

단계 616에서, 프레임 이레이저 프로세싱, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수도 있다. 제어 흐름은 디코딩이 계속되는 단계 618로 계속된다.

도 7은 RDA에 의해 1/4 레이트 프레임으로서 식별된 프레임에서의 레이트 에러의 검출을 위해 일 실시 형태에 따른 방법을 나타낸다. 당업자는 도 7에 나타낸 단계의 순서를 제한하지 않는다는 것을 알 수 있을 것이다. 방법은 개시된 실시 형태의 범위를 벗어나지 않고 나타낸 단계의 생략 또는 재-순서화에 의해 쉽게 정정된다.

단계 702에서, 레이트 에러 검출기는 RDA에 의해 1/4 레이트 프레임으로서 결정된 데이터 프레임을 입력한다. 제어는 단계 704로 흐른다.

단계 704에서, 수신된 값이 인코더에 의해 설정된 고정 값과 동일한지를 결정하기 위해 보류 비트 또는 정상 비트가 테스트된다. 비트가 인코더에 의해 설정된 고정 값과 동일하지 않는 경우에, 프레임 레이트 에러를 나타내고, 제어 흐름은 단계 706으로 계속된다. 동일한 경우에는, 제어 흐름은 단계 710으로 계속된다.

단계 706에서, 프레임 이레이저 프로세싱 및/또는 메모리 상태 리셋 프로세싱이 수행된다. 제어 흐름은 디코딩이 계속되는 단계 708로 계속된다.

단계 710에서, 선택된 형상 필터를 식별하기 위해 사용된 2-비트 패턴이 유효 검사된다. 2-비트 패턴이 유효한 경우에, 제어 흐름은 1/4 레이트 디코딩이 계속되는 단계 716으로 계속된다. 2-비트 패턴이 유효하지 않은 경우에, 제어 흐름은 단계 712로 계속된다.

단계 712에서, 프레임 이레이저 프로세싱 및/또는 메모리 상태 리셋 프로세싱이 수행된다. 제어 흐름은 디코딩이 계속되는 단계 714로 계속된다.

도 8은 RDA에 의해 1/8 레이트 프레임으로서 식별된 프레임에서의 레이트 에러의 검출을 위한 일 실시 형태에 따른 방법을 나타낸다. 당업자는 도 8에 나타낸 단계의 순서를 제한하지 않는다는 것을 알 수 있을 것이다. 방법은 개시된 실시 형태의 범위를 벗어나지 않고 나타낸 단계의 생략 또는 재-순서화에 의해 쉽게 정정된다.

단계 802에서, 레이트 에러 검출기는 RDA에 의해 1/8 레이트 프레임으로서 결정된 데이터 프레임을 입력한다. 제어는 단계 804로 흐른다.

단계 804에서, 풀 레이트 프레임인지를 결정하기 위해 이전의 프레임이 검사된다. 이전의 프레임이 풀 레이트 프레임이 아닌 경우에, 적법한 레이트 천이를 나타내고, 제어 흐름은 단계 810으로 계속된다. 이전의 프레임이 풀 레이트 프레임인 경우에, 불법 레이트 천이를 나타내고, 제어 흐름은 단계 806으로 계속된다.

단계 806에서, 프레임 이레이저 프로세싱, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수 있다. 제어 흐름은 디코딩이 계속되는 단계 808로 계속된다.

단계 810에서, 1/4 레이트, 하프 레이트, 또는 풀 레이트 프레임인지를 결정하기 위해 이전의 프레임이 검사된다. 이전의 프레임이 1/4 레이트, 하프 레이트, 또는 풀 레이트 프레임인 경우에, 가능한 불법 레이트 천이를 나타내고, 제어 흐름은 단계 820으로 계속된다. 이전의 프레임이 1/4, 하프, 또는 풀 레이트 프레임이 아닌 경우에, 적법한 1/8 레이트 천이를 나타내고, 제어 흐름은 단계 812로 계속된다.

단계 812에서, 1/8 레이트 여기 이득이 최대 임계값과 비교된다. 1/8 레이트 여기 이득이 임계값 보다 작은 경우에, 제어 흐름은 1/8 레이트 디코딩이 계속되는 단계 818로 계속된다. 1/8 레이트 여기 이득이 임계값 보다 더 큰 경우에, 레이트 에러를 나타내고, 제어 흐름은 단계 814로 계속된다.

단계 814에서, 프레임 이레이저 프로세싱, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수도 있다. 제어 흐름은 디코딩이 계속되는 단계 816으로 계속된다.

단계 820에서, 1/8 레이트 프레임인지를 결정하기 위해 제 2의 이전의 프레임이 검사된다. 제 2의 이전의 프레임이 1/8 레이트 프레임이 아닌 경우에, 적법한 레이트 천이를 나타내고, 제어 흐름은 단계 826으로 계속된다. 제 2의 이전의 프레임이 1/8 프레임인 경우에, 불법 레이트 천이를 나타내고, 제어 흐름은 단계 822로 계속된다.

단계 822에서, 프레임 이레이저 프로세싱, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수도 있다. 제어 흐름은 디코딩이 계속되는 단계 824로 계속된다.

단계 826에서, 하프 레이트 유형-1, 또는 풀 레이트 유형-1 프레임인지를 결정하기 위해 이전의 프레임이 검사된다. 이전의 프레임이 하프 레이트 유형-1, 또는 풀 레이트 유형-1 프레임이 아닌 경우에, 적법한 레이트 천이를 나타내고, 제어 흐름은 단계 832로 계속된다. 이전의 프레임이 하프 레이트 유형-1 또는 풀 레이트 유형-1 프레임인 경우에, 불법 레이트 천이를 나타내고, 제어 흐름은 단계 828로 계속된다.

단계 828에서, 프레임 이레이저 프로세싱, 및/또는 메모리 상태 리셋 프로세싱이 수행될 수 있다. 제어 흐름은 디코딩이 계속되는 단계 830으로 계속된다.

단계 832에서, 1/8 레이트 여기 이득이 최대 임계값과 비교된다. 1/8 레이트 여기 이득이 임계값 보다 작은 경우에, 제어 흐름은 1/8 레이트 디코딩이 계속되는 단계 838로 계속된다. 1/8 레이트 여기 이득이 임계값 보다 더 큰 경우에, 레이트 에러를 나타내고, 제어 흐름은 단계 834로 계속된다.

단계 834에서, 프레임 이레이저 프로세싱, 및/또는 메모리 상태 리셋 프로세 싱이 수행될 수 있다. 제어 흐름은 디코딩이 계속되는 단계 836으로 계속된다.

도 9는 정규화된 FCB 이득 및 LPC 예측 이득 사이의 관계를 도시하는 스캐터 도면이다. 실선 곡선 아래의 원은 스피치를 클린함으로써 발생하고, 실선 상부의 별표는 RDA 에러에 의해 초래되는 허용할 수 없는 스크래치에 대응한다. 실선 곡선은 허용할 수 없는 스크래치로부터 양호한 스피치의 영역을 분리시키는 임계 곡선을 나타낸다. 이러한 임계값은 파라미터적 형태로 쉽게 표현할 수 있고 레이트 에러 검출기에 통합된다.

따라서, 가변 레이트 수신기에서 레이트 에러의 검출을 위한 새롭고 개선된 방법 및 장치를 설명하였다. 당업자는 본 명세서에 개시된 실시 형태와 관련하여 설명한 여러 예시적인 논리 블록, 모듈, 회로, 및 알고리즘 단계가 전자 하드웨어, 컴퓨터 소프트웨어, 또는 그것의 결합으로서 구현될 수 있다는 것을 알 수 있을 것이다. 일반적으로, 여러 예시적인 구성 소자, 블록, 모듈, 회로, 및 단계를 그들의 기능성에 관하여 설명하였다. 기능성이 특정한 어플리케이션 및 전체 시스템에 부과되는 설계 제한에 따라 하드웨어 또는 소프트웨어로서 구현되더라도, 당업자는 이러한 환경 하에서 하드웨어 및 소프트웨어의 상호 교환성을 인식하고, 각 특정한 어플리케이션에 대해 전술한 기능성을 어떻게 최상으로 구현할 지를 인식할 것이다. 예로서, 본 명세서에 개시된 실시 형태와 관련하여 전술한 여러 예시적인 논리 블록, 모듈, 회로, 및 알고리즘 단계는 디지털 신호 프로세서 (DSP), 응용 주문형 집적 회로 (ASIC), 필드 프로그램 가능한 게이트 어레이 (FPGA) 또는 다른 프로그램 가능한 논리 장치, 이산 게이트 또는 트랜지스터 논리, 예를 들어, 레지스터 및 FIFO와 같은 이산 하드웨어 구성 소자, 일련의 펌웨어 지시를 실행하는 프로세서, 어떤 종래의 프로그램 가능한 소프트웨어 모듈 및 프로세서, 또는 이들의 결합으로 구현 또는 수행될 수 있다. 프로세서는 마이크로프로세서일 수 있지만, 대안으로는, 프로세서는 어떤 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 소프트웨어는 RAM 메모리, 플래쉬 메모리, ROM 메모리, 레지스터, 하드 디스크, 제거 가능한 디스크, CD-ROM, 또는 당업계에 공지된 어떤 다른 형태의 저장 매체에 내재할 수 있다. 당업자는 상기 상세한 설명 전반에 참조할 수 있는 데이터, 지시, 명령, 정보, 신호, 비트, 심볼, 및 칩이 전압, 전류, 전자기파, 자기계 또는 입자, 광학계 또는 입자, 또는 이들의 어떤 결합으로 표현된다는 것을 또한 이해할 것이다.

바람직한 실시 형태의 상기 상세한 설명은 당업자가 개시된 실시 형태를 제조하거나 사용할 수 있도록 제공된다. 이러한 실시 형태에 대한 여러 변형은 당업자에게는 명백할 것이고, 본 명세서에 정의된 일반적인 원리가 새로운 기술을 사용하지 않고 다른 실시 형태에 사용될 수 있다. 따라서, 개시된 실시 형태는 본 명세서에 나타낸 실시 형태에 제한하려는 것이 아니라 본 명세서에 개시된 원리 및 새로운 특징과 일치하는 가장 광범위한 범위를 부여하려는 것이다.

이하, 개시된 실시 형태의 특징, 목적, 및 장점은 유사한 참조 문자가 도면 전반에 대응하는 도면과 함께 설명하는 상세한 설명으로부터 명백할 것이다.

도 1은 디지털 셀룰러 전화 시스템 기지국의 종래의 송신부의 스텝 다이어그램이다.

도 2a 내지 도 2d 는 도 1의 시스템에 의해 사용된 종래의 프레임 포맷을 도시하는 도면이다.

도 3은 개시된 실시 형태 없이 구성된, 도 1의 시스템에 의해 송신된 신호를 수신하는 셀룰러 전화의 종래의 수신부의 스텝 다이어그램이다.

도 4는 레이트 에러 검출기의 실시 형태에 따라 구성된, 도 1의 시스템에 의해 송신되는 신호를 수신하는 이동 가입자 유닛의 수신부의 스텝 다이어그램이다.

도 5는 풀 레이트 프레임으로서 식별된 프레임에서 레이트 에러의 검출을 위한 방법의 순서도이다.

도 6은 하프 레이트 프레임으로서 식별된 프레임에서 레이트 에러의 검출을 위한 방법의 순서도이다.

도 7은 1/4 레이트 프레임으로서 식별된 프레임에서 레이트 에러의 검출을 위한 방법의 순서도이다.

도 8은 1/8 레이트 프레임으로서 식별된 프레임에서 레이트 에러의 검출을 위한 방법의 순서도이다.

도 9는 예시적인 고정 코드북 이득 대 LPC 임계 곡선을 도시하는 그래프이 다.

* 도면의 주요 부분에 대한 설명

32 : 수신기 33 : 프레임 레이트 검출 유닛

34 : CRC 유닛 36 : 프레임 이레이저 유닛

38 : 레이트 에러 검출기 40 : 가변 레이트 디코더

Claims

가변 레이트 수신기에서 레이트 에러를 검출하는 방법으로서,

인코딩된 오디오 신호를 수신하는 단계;

인코딩된 레이트를 제공하기 위해, 수신된 상기 인코딩된 오디오 신호로부터 인코딩된 레이트를 추출하는 단계;

인코딩된 보류(reserved) 비트를 제공하기 위해, 수신된 상기 인코딩된 오디오 신호로부터 인코딩된 보류 비트를 추출하는 단계; 및

상기 인코딩된 레이트에서 에러를 검출하는 단계를 포함하고,

상기 인코딩된 레이트에서 에러를 검출하는 단계는 상기 인코딩된 보류 비트의 소정의 값을 검증하는 단계를 포함하고,

상기 보류 비트는 제로(0) 값으로서 인코딩되는, 레이트 에러 검출 방법.
제 1 항에 있어서,

상기 오디오 신호는 스피치 신호인, 레이트 에러 검출 방법.
레이트 에러 검출 시스템으로서,

인코딩된 오디오 신호를 수신하는 수단;

인코딩된 레이트를 제공하기 위해, 수신된 상기 인코딩된 오디오 신호로부터 인코딩된 레이트를 추출하는 수단;

인코딩된 보류 비트를 제공하기 위해, 수신된 상기 인코딩된 오디오 신호로부터 인코딩된 보류 비트를 추출하는 수단; 및

상기 인코딩된 레이트에서 에러를 검출하는 수단을 구비하고,

상기 인코딩된 레이트에서 에러를 검출하는 수단은 상기 인코딩된 보류 비트의 소정의 값을 검증하는 수단을 구비하고,

상기 보류 비트는 제로 값으로서 인코딩되는, 레이트 에러 검출 시스템.
제 3 항에 있어서,

상기 인코딩된 오디오 신호를 수신하는 수단은 이동 가입자 유닛인, 레이트 에러 검출 시스템.
제 3 항에 있어서,

상기 인코딩된 오디오 신호를 수신하는 수단은 기지국 트랜스시버인, 레이트 에러 검출 시스템.
제 3 항에 있어서,

상기 오디오 신호는 스피치 신호인, 레이트 에러 검출 시스템.
레이트 에러 검출 시스템으로서,

인코딩된 오디오 신호를 수신하는 수신기;

인코딩된 레이트를 제공하기 위해, 수신된 상기 인코딩된 오디오 신호로부터 인코딩된 레이트를 추출하는 레이트 추출 소자;

인코딩된 보류 비트를 제공하기 위해, 수신된 상기 인코딩된 오디오 신호로부터 인코딩된 보류 비트를 추출하는 비트 추출 소자; 및

상기 인코딩된 레이트에서 에러를 검출하는 레이트 에러 검출기를 구비하고,

상기 레이트 에러 검출기는 상기 인코딩된 보류 비트의 소정의 값을 검증하도록 구성되고,

상기 보류 비트는 제로 값으로서 인코딩되는, 레이트 에러 검출 시스템.
제 7 항에 있어서,

상기 오디오 신호는 스피치 신호인, 레이트 에러 검출 시스템.