JP2009207141A - 可変レート受信器におけるレートエラーの改良された検出のための方法および装置 - Google Patents

Abstract

【課題】可変レート通信システム受信器内のレート決定アルゴリズムエラーを検出するシステムおよび方法において、レート決定アルゴリズムエラーが、金切り声またはピーッという音のような可聴周波の人為的影響を生じることを防止する。
【解決手段】システムおよび方法は、不正確に決定されたデータレートを有するフレームを検出し、フレーム消去処理および／またはメモリ状態クリーンアップを実行し、歪みが複数のフレームに伝搬するのを防止する。不正確に決定されたデータレートを有するフレームは、非合法なレート遷移、予約ビットをチェックし、未使用のフィルタタイプビットの組合せを正当であると確認し、固定コードビット利得と線形予測係数利得との間の関係を解析することにより検出される。
【選択図】図４

Description

開示された実施の形態は無線通信システムに関する。特に、開示された実施の形態は、可変レート通信システムの受信器において、データが送信のために符号化されたレートの決定におけるエラーを検出するための新規で改良された方法に関する。

図１は米電子通信工業会無線インターフェースＴＩＡ／ＥＩＡアイエス９５(Interim Standard 95）および例えばＩＳ−９５Ｂ（ここでは集合的にＩＳ−９５と呼ぶ）のようなその派生物に記載された可変レートＣＤＭＡ送信システム１０の実例となる段階図である。この送信システムは、例えば、基地局を取り巻くセル内の携帯電話加入者ユニットに信号を送信するために使用するセルラ送信システムの基地局内に設けることができる。それは、また信号を基地局に送信するのに使用するために携帯電話加入者ユニット内に設けてもよい。

マイクロフォン１１は音声信号を検出する。音声信号はアナログ／デジタル変換器（図示せず）によりサンプリングされデジタル化される。可変レートデータ源１２は音声信号のデジタル化されたサンプルを受信し、その信号を符号化して等しいフレーム長の符号化された音声のパケットを供給する。可変レートデータ源１２は線形予測符号化（ＬＰＣ）技術を用いて、入力音声のデジタル化されたサンプルを入力音声信号を表すデジタル化された音声パラメータに変換する。例示実施の形態において、可変レートデータ源は、この発明の譲受人に譲渡され、参照することによりここに組み込まれる米国特許第５，４１４，７９６号に詳細に記載された可変レートボコーダである。可変レートデータ源１２は、ここではフルレート、ハーフレート、１／４レート、および１／８レートと呼ぶ９６００ビット／秒（ｂｐｓ）、４８００ｂｐｓ、２４００ｂｐｓ、および１２００ｂｐｓでデータの可変レートパケットを供給する。フルレートで符号化されたパケットは１７２の情報ビットを含み、ハーフレートで符号化されたパケットは８０の情報ビットを含み、１／４レートで符号化されたパケットは４０の情報ビットを含み、１／８レートで符号化されたパケットは１６の情報ビットを含む。パケットフォーマットは図２Ａ乃至２Ｄに示される。パケットは、サイズに関係無く、すべて１フレーム長の期間、すなわち２０ｍｓである。ここでは、用語「フレーム」および「パケット」は交換できるように使用することができる。

パケットは、一部分、フレームにより表される情報の複雑さまたは量に基づいて、そこに含まれるデータを圧縮するために異なるレートで符号化され送信される。例えば、恐らくスピーカが話していないので、入力音声信号がほとんどあるいは全く変動を含まないなら、対応するパケットの情報ビットは１／８レートに圧縮し符号化することができる。この圧縮は音声信号の対応する部分の分解能の損失を生じるが、音声信号の対応する部分がほとんどあるいは全く情報を含んでいないならば、信号分解能の減少は、典型的に目立たない。あるいは、恐らくスピーカが積極的に発声しているので、パケットの対応する入力音声信号が多くの情報を含むなら、パケットはフルレートで符号化され、入力音声の圧縮が低減されてより良い音声品質が得られる。

この圧縮および符号化技術はどの時点においても、送信される情報の量を平均して制限するために採用され、それにより、送信システムの帯域幅がより効率的に利用可能にし、例えば、どの時点においても、処理される通話の数を多くすることができる。

データ源１２により発生された可変レートパケットはパケッタイザ(packetizer)１３に供給される。パケッタイザ１３は、選択的に巡回冗長検査（ＣＲＣ）ビットおよびテールビットを付加する。図２Ａに示すように、フルレートで可変レートデータ源１２により符号化されるとき、パケッタイザ１３は１２のＣＲＣビットおよび８のテールビットを発生し、付加する。同様に、図２Ｂに示すように、フレームがハーフレートで可変レートデータ源１２により符号化されるとき、パケッタイザ１３は８のＣＲＣビットと８のテールビットを発生し、付加する。図２Ｃに示すように、フレームが１／４レートで可変レートデータ源１２により符号化されるとき、パケッタイザ１３は８のテールビットを発生し付加する。図２Ｄに示すように、フレームが１／８レートで可変レートデータ源１２により符号化されるとき、パケッタイザ１３は８のテールビットを発生し付加する。

パケッタイザ１３からの可変レートパケットは次にエンコーダ１４に供給される。エンコーダ１４はエラー検出およびエラー訂正のために可変レートパケットのビットを符号化する。例示実施の形態において、符号器１４はレート１／３畳み込み符号器である。次に、畳み込み符号化された記号はＣＤＭＡ拡散器１６に供給される。ＣＤＭＡ拡散器の実施は、米国特許第５，１０３，４５９および第４，９０１，３０７に詳細に記載されている。ＣＤＭＡ拡散器１６は８の符号化された記号を６４ビットのウオルシュ記号にマッピングし、次に、擬似ランダム雑音（ＰＮ）符号に従ってウオルシュ記号を拡散する。

繰り返し発生器１７は拡散パケットを受信する。フルレート未満のパケットについては、繰り返し発生器１７はパケットに記号の複製を発生し、一定データレートのパケットを供給する。可変レートパケットがハーフレートのとき、繰り返し発生器１７は２の換算係数の冗長度を導入する。すなわち、各拡散記号は出力パケット内において２回反復される。可変レートパケットが１／４レートのとき、繰り返し発生器１７は４の換算係数の冗長度を導入する。可変レートパケットが１／８レートのとき、繰り返し発生器１７は８の換算係数の冗長度を導入する。

繰り返し発生器１７は、拡散データパケットをより小さな「パワーコントロールグループ」と呼ばれるサブパケットに分割することにより上述した冗長度を供給する。例示実施の形態において、各パワーコントロールグループは６ＰＮ拡散ウオルシュ記号から構成される。一定のレートフレームは、上述したようにフレームを充填するために必要な回数、パワーコントロールグループを連続的に反復することにより発生される。

次に、拡散パケットはデータバースト無作為抽出装置１８に供給される。データバースト無作為抽出装置１８は、この発明の譲受人に譲渡された米国特許第５，６５９，５６９に一例が記載される、有限インパルス応答（ＦＩＲ）フィルタ２０に供給される。フィルタリングされた信号は次にデジタル／アナログ変換器２２に供給されアナログ信号に変換される。次に、アナログ信号は送信器２４に供給される。送信器２４は、アンテナ２６を介して送信するために信号をアップコンバートし増幅する。

図３は基地局の関連のある構成要素を図解する。他の実施の形態において、図３の装置は携帯電話２８または送信された信号を受信する他の移動局に存在することができる。信号はアンテナ３０により受信され、必要なら受信器３２によりダウンコンバートされ、増幅される。信号は次にフレームレート検出ユニット３３に供給される。フレームレート検出ユニット３３は信号をパケットに再分割し、各パケットについて対応するフレームレートを決定する。フレームレートは、実施に応じて、フレームの個々のビットの期間を検出することにより決定してもよい。次に、パケットと、そのパケットについて検出されたフレームレートを識別する信号は、送信エラーまたはフレームレート検出エラーが生じていないことを検証しようとして巡回冗長検査または関連するエラー検出チェックを実行するためにＣＲＣユニット３４に送られる。フレームレートエラー検出は、事実上ランダムなビットの系列を生じる正しくないレートでパケットがサンプリングされる。送信エラーは典型的にわずかに１つまたは２つのビットがエラーになる。通常、送信エラーまたはフレームレート検出エラーが生じると、ＣＲＣユニットはエラーを検出する。ＣＲＣを失敗する「悪い」フレームはフレーム消去ユニット３６により消去されまたはそうでなければ破棄される。ＣＲＣを通過する「良い」フレームは、デジタル化音声信号に変換しなおすために可変レートデコーダ４０に送られる。デジタル化された音声信号は、携帯電話のスピーカ４２を介して最終出力されるためにデジタル／アナログ変換器（図示せず）によりアナログ信号に変換される。

実施に依存して、別個のフレーム消去装置３６は必ずしも必要ではない。むしろ、ＣＲＣユニット３４は単に悪いフレームを可変レートデコーダ４０に出力しないように構成するようにしてもよい。しかしながら、フレーム消去ユニットを設けることにより、基地局にフレーム消去エラーを通知するために基地局に転送するためのフレーム消去信号の発生を容易にする。基地局は、恐らくフレームエラーも最小にしながら、送信されたパワーを最小にするように意図されたフィードバックシステムの一部として、フレーム消去情報を用いて、信号を送信するために使用されたパワーの量を変調する。

上述したように、パケットのフレームレートを変え、それによりそこに含まれる情報を圧縮することにより、通常送信される信号に顕著な影響なしに、システム全体の帯域幅がより効率的に利用される。しかしながら、顕著な影響をもつ問題が時たま起こる。フレームレート検出エラーまたは送信エラーに従うフレームがそれにもかかわらずＣＲＣを通過するなら、そのような問題の１つが起こる。そのような場合、悪いフレームは消去されず、他の良いフレームとともに処理される。このエラーは顕著であるかもしれないし、顕著でないかもしれない。例えば、エラーが、符号化された音声のわずか１または２ビットがエラーである送信エラーならば、このエラーは極めて軽度に過ぎず、出力音声信号に顕著でない影響を与えるかもしれない。しかしながら、このエラーがフレームレート検出エラーなら、それにより正しくないフレームレートを用いて全体のパケットが処理され、事実上ランダムビットをデコーダに入力させ、おそらく、出力音声信号に顕著な人為的影響を生じる。フレームレート検出エラーにより生じる顕著な人為的影響は、金切り声またはピーッと鳴る音のような受け入れられない歪みである。あるシステムについて、正しくないフレームレート検出は約０．００５％の確率で生じ、不正確に受信したパケットを生じ、会話時間の約１６分毎に、出力音声信号に、対応する人為的な影響を生じることが判明した。ＩＳ−９５プロトコルを用いたＣＤＭＡシステムに関して記載したけれども、可変送信レートを採用するほとんどのいかなる送信システムおよび同様に関連するシステムにおいて同様の問題が起こりうる。

雑音のようなチャネル条件の影響、および受信したパラメータについてのマルチパスフェージングの影響により、フレームレート検出ユニット３３のレート決定アルゴリズム（ＲＤＡ）は、受信したフレームレートが正しいことを保証しない。これがＲＤＡの制限ならば、そのようなＲＤＡエラーが、金切り声やピーッという音のような可聴式の人為的影響を生じないように保証することが望ましい。受信したフレームが質の悪いチャネル条件により正確なレート決定に適していないとき、ＲＤＡは、そのフレームは消去しなければならないと決定するかまたは不正確なレートをそのパケットに割当てる。典型的に、音声デコーダは過去のフレームを用いて、失われたフレームを知覚的に平滑化するフレーム消去処理機構を有し、聴者にうっとうしくない音声を形成する。しかしながら、フレーム消去の代わりに、ＲＤＡが不正確なレートをフレームに割当てるなら、ランダムビットが可変レートデコーダ４０に供給される。検出しない限り、ランダムビットは金切り声やピーッという音のような非常に音の高い、うっとうしい人為的影響を形成することができる。フレーム消去は、不正確なレートフレームと同じ程度の音声品質の劣化を形成しないことは一般的に真実である。

可聴式の人為的影響を発生することなしにこれらの不正確なレートフレームを取り扱うことが望ましい。不正確なレート決定の影響が多くのフレーム間に伝搬しないように、不正確なレートフレームを検出し、フレーム消去処理を実行し、および／または可変レートデコーダ４０内のメモリ状態をきれいに掃除することが望ましい。

それゆえ、無線通信システム内のレート決定エラーを検出し、結果として生じる可聴式の人為的影響を消去する方法の特筆すべき必要性があることが理解できる。

開示された実施の形態は、可変レート通信システム受信器［図４］においてレート決定アルゴリズムエラーを検出するためのシステムおよび方法に向けられている。従って、可変レート受信器においてレートエラーを検出するための方法は、符号化された音声信号を受信し、その音声信号に関してレート決定アルゴリズムを実行して符号化されたレートを供給し、および供給されたレート内のエラーを検出することから構成されることが記載される。

他の実施の形態において、符号化された音声信号を受信する受信器と、その音声信号に関してレート決定アルゴリズムを実行して符号化されたレートを供給するレート決定エレメントと、供給されたレート内のエラーを検出するレートエラー検出器とから構成されるレートエラー検出システムが記載される。

図１は、デジタル携帯電話システム基地局の一般的な送信部分の段階図。 図２Ａは図１のシステムにより採用される一般的なフレームフォーマットの説明図である。 図２Ｂは図１のシステムにより採用される一般的なフレームフォーマットの説明図である。 図２Ｃは図１のシステムにより採用される一般的なフレームフォーマットの説明図である。 図２Ｄは図１のシステムにより採用される一般的なフレームフォーマットの説明図である。 図３は、図１のシステムにより送信された信号を受信するための、開示された実施の形態なしに構成された、携帯電話の一般的な受信部分の段階図である。 図４は、図１のシステムにより送信された信号を受信するための、レートエラー検出器の開示された実施の形態に従って構成された、移動加入者ユニットの受信部分の段階図である。 図５は、フルレートフレームとして識別されたフレーム内のレートエラーを検出するための方法のフローチャート図である。 図６は、ハーフレートフレームとして識別されるフレーム内のレートエラーを検出するための方法のフローチャート図である。 図７は１／４レートフレームとして識別されるフレーム内のレートエラーを検出するための方法のフローチャート図である。 図８は１／８レートフレームとして識別されるフレーム内のレートエラーを検出するための方法のフローチャート図である。 図９は、例示固定コードブック利得対ＬＰＣしきい値曲線を図解するグラフである。

開示された実施の形態の特徴、目的および利点は、ここでおよび全体を通して同一部に同付号が付される図面と関連して、以下に述べる詳細説明からさらに明白になるであろう。

可変レート受信器におけるレートエラーの改良された検出の例示実施の形態は選択可能モードボコーダ（ＳＭＶ）において実施される。ＳＭＶは可変レートボコーダであり、第三世代ＣＤＭＡシステム、ＩＳ２０００により使用される候補である。ＳＭＶボコーダアルゴリズムは、ソース制御レート、フレームタイプ、ＬＰ係数、アダプティブ(adaptive)、および固定コードブックパラメータのような多種のパラメータを使用する。符号化される音声は、音声が含む知覚情報の量について解析される。この解析は音声を、背景雑音、静止無声音声、静止有声音声、非静止音声（頭子音、過度的等）のような種種のタイプに分類する。音声間背景雑音は、１／８レートを用いて符号化される。静止無声音声は、１／４レート雑音励起線形予測（ＮＥＬＰ）スキームを用いて符号化される。静止有声音声はフルレートまたはハーフレートのタイプ１ＣＥＬＰスキームを用いて符号化される。非静止音声は、フルレートまたはハーフレートのタイプ０のＣＥＬＰスキームを用いて符号化される。タイプ情報は、サブフレームサイズ、音声表現のために使用されるパラメータ、およびこれらのパラメータの符号化スキームのようなフレームの符号化のいくつかの観点を制御する。タイプ０のフレームは「非周期的」なフレームであり、ピッチ相関およびピッチラグのような典型的なパラメータは迅速に変わることができる。従って、タイプ０ＣＥＬＰにおいて、ピッチラグは符号化されより頻繁に（すなわちサブフレーム毎に）送信される。タイプ１のフレームは「周期的」なフレームであり、高い周期性を有し、平滑的ピッチトラックを用いて知覚的によく表される。タイプ１のＣＥＬＰにおいて、ピッチラグはフレームあたり１回符号化され、補間されたピッチトラックはこのラグから派生される。高い周期性と平滑なピッチトラックのために、ピッチ利得は非常に安定した反応を示し、一緒に量子化される。各静止有声フレームおよび非静止音声フレームの１ビットはＣＥＬＰスキームタイプを示すために使用される。

当業者は、ＳＭＶがフィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、プログラマブルロジックデバイス（ＰＬＤｓ）、デジタルシグナルプロセッサ（ＤＳＰｓ）、１つ以上のマイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、または上述したＳＭＶ機能を実行することができる他の何らかの装置を用いて実施してもよいことを、認識するであろう。

開示された実施の形態は、ＣＤＭＡ電話との関連で記載されている。しかしながら、開示された実施の形態は、パーソナルコミュニケーションシステム（ＰＣＳ）、無線ローカルループ（ＷＬＬ）、構内交換機（ＰＢＸ）、あるいは他の周知のシステムのような他のタイプの通信システムおよび変調技術に適用可能である。さらに、ＴＤＭＡおよびＦＤＭＡ並びに他のスペクトル拡散システムのような他の良く知られた送信変調スキームを利用したシステムは開示された実施の形態を採用することができる。

一実施の形態に従って、図４は、移動加入者ユニット２８、または可変レートパケットを持つ信号が送信される図１のシステムのような基地局送信システムにより供給される信号を受信する他の移動局の関連のある構成要素を図解する。フレームレートは図２Ａ乃至２Ｄに示すようにフルレート、ハーフレート、１／４レートおよび１／８レートを含む。パケットは圧縮された音声信号を表す符号化音声パラメータを含む。さらに、各パケットはＣＲＣビットおよび／またはエンコーダテールビットを含む。パケットの内容に関するさらなる詳細は、図１に関連して上で提供されており、および上で参照した米国特許第５，４１４，７９６号において提供される。

図４の図解された構成要素は、図３の構成要素と類似しており、関連のある相違のみについて詳細に記載する。送信された信号はアンテナ３０により受信され、受信器３２によりダウンコンバートされ、増幅される。次に、信号はフレームレート検出ユニット３３に供給される。フレームレート検出ユニット３３は、レート決定アルゴリズム（ＲＤＡ）を用いて、そのパケットの対応するフレームレートを決定しようと試みる。次に、パケットは、フレームレート検出エラーまたは送信エラーが起きていないことを検証しようとして、受信した信号のフレームに巡回冗長検査を実行するためのＣＲＣユニット３４に供給される。ＣＲＣに失敗したフレーム、すなわち悪いフレームはフレーム消去ユニット３６により消去される。上述したように、別個のフレーム消去ユニットは必ずしも必要ではない。むしろ、ＣＲＣエラーになるフレームは単にＣＲＣユニット３４から出力されないようにすることもできる。いずれにせよ、ＣＲＣを通過するフレーム、すなわち潜在的に良いフレームはレートエラー検出器３８に導かれる。実施に応じて、別個のレートエラー検出ユニット３８は必ずしも必要ではない。むしろ、レートエラー検出器ユニット３８はＳＭＶの中に実現してもよいしあるいは他の受信器の構成要素と一緒に集積してもよい。

レートエラー検出器３８は、フレームレート検出ユニット３３のＲＤＡにより検出されたフレームレートが実際に正しいことを検証するためにフレームをさらに調べる。フレームレートはさらに、図５乃至８を参照して以下に詳細に記載される、フルレート、ハーフレート、１／４レートおよび１／８レートのための検証方法を用いて、レートエラー検出器３８によりさらに検証される。検証に失敗したフレームはフレーム消去ユニット３６により消去してもよい。検証に失敗したフレームはまた、歪みが多くのフレームにわたって伝搬しないように、可変レートデコーダ４０内のメモリ状態をきれいに掃除するように処理してもよい。掃除処理のために、レート情報、制御情報およびフレーム情報は、レートエラー検出器３８から可変レートデコーダ４０に出力される。レートエラー検出器の検証を通過したフレームは直接可変レートデコーダ４０に導かれる。

可変レートデコーダ４０はデジタル化された音声信号に変換しなおすために、フレームに含まれる音声パラメータを復号することによりフレームを処理する。受信器が移動加入者ユニットであるとき、スピーカ４２を介して聴者に出力するために、デジタル音声信号は最終的にデジタル／アナログ変換器（図示せず）によりアナログ信号に変換される。受信器が基地局であるとき、デジタル信号はさらに無線システム内を伝搬する可能性がある。

図５乃至８は、レートエラー検出器（図４、エレメント３８）により実行される、フルレートフレーム、ハーフレートフレーム、１／４レートフレームおよび１／８レートフレームのための実施の形態に従うフレームレート検証方法を詳細に記載する。検証方法は、指定されたレート及びタイプのフレームについての非合法な分類遷移の新規な使用、予約されたビットチェッキング、非合法のフィルタタイプ検証、および固定コードブック（ＰＣＢ）対ＬＰＣしきい値利得曲線を採用する。さらに、図５乃至８の開示された実施の形態は、検出されたフレームレートエラーの影響を平滑にするために、フレーム消去処理およびメモリ状態操作の新規な使用を採用する。

開示された実施の形態は、会話音声の音声分類および音声特徴の知識に基づいて、連続したフレームのレート遷移に、新規な状態遷移構造を課する。その構造に違反するレート遷移は非合法であり、フレームレートエラーを検出するために使用される。これらの非合法なレート遷移は、
１／８レートフレームに引き続くフルレートフレーム；
１／８レートフレームに引き続くフルレート、タイプ１フレーム；
１／８レートフレームに引き続くハーフレート、タイプ１フレーム；
タイプ１、フルレートフレームに引き続く１／４レートフレーム；
タイプ１、ハーフレートフレームに引き続く１／４レートフレーム；
タイプ１、フルレートフレームに引き続く１／８レートフレーム；
タイプ１、ハーフレートフレームに引き続く１／８レートフレーム；
１／８フレームに引き続く１／４フレームに引き続く１／８レートフレーム；
１／８レートフレームに引き続く、ハーフレートフレームに引き続く１／８レートフレーム；および
１／８レートフレームに引き続く、フルレートフレームに引き続く、１／８レートフレームを構成するように定義される。現在のおよび以前のフレームレートおよびタイプに基づいて、非合法な遷移の存在は、現在のフレームまたは以前のフレームのＲＤＡエラーを示す。

開示された実施の形態は、ＲＤＡエラーを検出するために、フルレートおよび１／４レートの予約された送信されたビットの新規な使用を採用する。フルレートパケットは１７１情報ビット／２０ｍｓフレームを有する。このうち、１ビットは予約ビットである。予約ビットは、エンコーダにより、０または１の固定値に設定可能である。予約ビットは、レートエラー検出器（図４、エレメント３８）によりチェックされ、受信した予約ビットが期待される固定の符号化された値を有するかどうか判断する。予想どおりに受信されない予約ビットは、現在のフルレートフレーム内のＲＤＡエラーを示す。１／４レートパケットは４０ビット／２０ｍｓフレームを有し、そのうちＮＥＬＰは３９ビットを使用し、一方１ビットは使用されない。先と同様に、未使用ビットはエンコーダにより０または１の固定値に設定することができる。未使用ビットはレートエラー検出器（図４、エレメント３８）によりチェックされ、受信した未使用ビットが期待された固定の符号化された値を有するかどうか判断する。予想通りに受信されない未使用ビットは、現在の１／４レートフレーム内のＲＤＡエラーを示す。

開示された実施の形態は、レートエラーを検出するために、１／４レートＮＥＬＰフレームに対して非合法なフィルタタイプチェッキングの新規な使用を採用する。ＮＥＬＰ符号化は３つの異なる整形フィルタの１つを用いて、擬似ランダム励起のスペクトル整形を採用する。選択されたフィルタのインデックスを送信するために２ビットが使用される。２ビットパターンのうちの３つが、選択された整形フィルタ、４番目の２ビットパターンを未使用のままにしておく、または非合法かを識別するために使用される。未使用または非合法パターンの存在は、現在の１／４レートＮＥＬＰフレーム内のＲＤＡエラーを示す。

開示された実施の形態は、レートエラーを検出するための符号化されたパラメータの新規な使用を採用する。ボコーダに対するＲＤＡエラーの影響の調査の結果、金切り声やピーッという音のような、可聴周波の人為的影響は、主に高ＬＰＣ予測利得値を伴う過度の高ＦＣＢ利得により生じることが明らかになった。自然な音声は、パラメータを符号化するエンコーダにより解析されると、互いに関して逆の関係を有するＦＣＢ利得およびＬＰＣ予測利得を形成する。言い換えれば、ＬＰＣ利得が高いとき、ＦＣＢ利得は一般に低く、ＬＰＣ利得が低いとき、ＦＣＢ利得は一般に高い。

自然な音声におけるＦＣＢ利得とＬＰＣ利得の逆の関係は、ＦＣＢ利得対ＬＰＣ利得のグラフ内に、良好な自然な音声の表現が無いある曲線を形成する。ＦＣＢ利得、それゆえグラフ曲線は入力音声レベルの関数になることができる。良好な自然な音声の表現が無い曲線より上のレベルで受信したフレームは、フレーム内のレートエラーを示す。レートエラーがグラフ式に検出されるとき、入力レベルによる変動を除去するための新規な方法は、過去のフレームから計算した平均エネルギー値を用いてＦＣＢ利得を正規化することである。図９は正規化ＦＣＢ利得とＬＰ予測利得との間の関係を示す散布図を示す。実曲線より下の円はクリーンな音声により発生されたものであり、実線より上のアスタリスクは、ＲＤＡエラーにより生じた受け入れられない金切り声に相当する。実曲線は、受け入れられない金切り声または他の人為的影響から良好な音声の領域を分離するしきい値曲線を表す。このしきい値はパラメータのフォームに容易に表すことができ、レートエラー検出器（図４、エレメント３８）に組み込むことができる。受信したパケットに対して、ＦＣＢ利得とＬＰＣ利得が確立された後、フレームがしきい値曲線より下に位置するかどうかを判断するためにチェックを行なうことができる。フレームがしきい値曲線より下に位置していないなら、ＲＤＡエラーによる金切り声が示される。

開示された実施の形態は、レートエラーを検出するために、１／８レート励起利得の新規な使用を採用する。１／８レート符号化スキームは音声の背景雑音部分に対してのみ使用されるので、利得パラメータを用いて量子化される励起エネルギーは上限値を有する。励起利得が受信したパケットから得られると、励起利得が利得パラメータ上限値より下に位置するかどうかを見るためにチェックを行なうことが出来る。利得パラメータが上限値より下に位置しないなら、ＲＤＡエラーが示される。

開示した検出機構のいずれかが、現在のフレームまたは直前のフレーム内のフレームレートエラーを示す時、開示された実施の形態は、結果として生じる歪みを消去するために、および／または歪みが複数のフレームに伝搬するのを防止するために、復号しながら、１つ以上の新規なスキームを採用することができる。スキームは、フレームの消去処理と、ＦＣＢ利得の低減と、メモリ状態のリセットから構成される。

ボコーダはフレーム消去を取り扱うための組み込み機能を有する。フレーム消去プロセスは、レートエラー検出器（図４、エレメント３８）がＲＤＡエラーを検出したいかなるフレームに対しても、開示した実施の形態により使用することができる。フレーム消去プロセスは、現在のフレームから何らの情報も用いることなく音声を合成し、以前のフレームに対して知覚的に平滑化された音声を形成するために過去のメモリからすべてのデコーダパラメータを引き出す。

良好な自然な音声の表現が無い、ＦＣＢ対ＬＰＣ利得曲線より上のレベルにおいてフレームが受信されたためにレートエラーが検出されたとき、デコーダ（図４、エレメント４０）は、デコーダ（図４、エレメント４０）の出力に、高エネルギーの金切り声またはピーッという音が出力されるのを防止するであろうより小さい値に、ＦＣＢ利得を強制的に低減することができる。

ボコーダアルゴリズムは典型的に過去のメモリ状態を用いて音声を再構成する。これらのメモリは、ＦＣＢ利得のための移動平均ベクトル量子化器（ＭＡＶＱ）メモリ、励起メモリ、ＬＰＣ合成メモリ、およびポストフィルタ合成メモリを含む。検出されないＲＤＡエラーは悪い値をこれらのメモリに注入することができる。悪い値の影響は、例えばすべての将来のフレームが健康的なフレームであるとしても、将来的に多くのフレームに対して、存続することができる。将来フレームの改悪を防止するために、現在のフレームまたは直前のフレームにおいて上述したように検出されたＲＤＡエラーは、ＦＣＢ利得ＭＡＶＱメモリ、励起メモリ、ＬＰＣ合成メモリ、およびポストフィルタ合成メモリを、高エネルギーの金切り声を形成しない所定値にリセットさせることができる。一実施の形態において、メモリ値はゼロで上書きされる。他の実施の形態において、メモリ値は、それぞれの初期設定値で上書きされる。

図５はフルレートフレームとしてＲＤＡにより識別されるフレーム内のレートエラーを検出するための一実施の形態に従う方法を図解する。当業者は、図５に図解されたステップの順序付けは限定されないことを理解するであろう。この方法は、開示された実施の形態の範囲を逸脱することなく、図解されたステップの消去または再順序付けにより容易に補正される。

ステップ５０２において、レートエラー検出器は、フルレートフレームであると、ＲＤＡにより決定されたデータフレームを入力する。制御はステップ５０４に流れる。

ステップ５０４において、受信された値が、エンコーダにより設定された固定値に等しいかどうかを決定するために、受信されたビットまたは健全ビットがテストされる。ビットがエンコーダにより設定された固定値に等しくないなら、すなわちフレームレートエラーを示しているなら、制御フローはステップ５０６に進む。そうでなければ、制御フローはステップ５１０に進む。

ステップ５０６において、フレーム消去処理および／またはメモリ状態リセット処理が実行される。制御フローはステップ４５０８に進み、そこで復号が続く。

ステップ５１０において、フレームタイプかどうかを決定するためにフレームがチェックされる。フレームがタイプ０フレームなら、制御フローはステップ５１２に進む。フレームがタイプ１フレームなら、制御フローはステップ５２０に進む。

ステップ５１２において、タイプ０フレームの場合、そのフレームに対してＦＣＢ利得およびＬＰＣ利得が確立され、そのフレームがしきい値曲線より下に位置するかどうかを判断するためにチェックが実行される。フレームがしきい値曲線より下に位置するなら、制御フローはステップ５１４に進み、そこで、復号が続く。フレームがしきい値曲線より下に位置しないなら、制御フローはステップ５１６に進む。

ステップ５１６において、フレーム消去処理、および／またはＰＣＢ利得低減、および／またはメモリ状態リセット処理を実行してもよい。制御フローはステップ５１８に進み、そこで復号が続く。

ステップ５２０において、タイプ１のフレームの場合、フレームが１／８レートフレームかまたは１／４レートフレームかを判断するために以前のフレームがチェックされる。以前のフレームが１／８レートフレームまたは１／４レートフレームでないなら、すなわち、合法的なレート遷移を示すなら、制御フローはステップ５２６に進み、そこで、フルレート復号が続く。以前のフレームが１／８レートフレームまたは１／４レートフレームならば、すなわち、非合法なレート遷移を示すなら、制御フローはステップ５２２に進む。

ステップ５２２において、フレーム消去処理および／またはメモリ状態リセット処理を行なってもよい。制御フローはステップ５２４に進みそこで、復号が続く。

図６はハーフレートフレームとしてＲＤＡにより識別されたフレーム内のレートエラーの検出のための一実施の形態に従う方法を図解する。図６に図解したステップの順序付けは限定されないことを当業者は理解するであろう。この方法は、開示された実施の形態の範囲から逸脱することなしに図解されたステップの消去または再順序付けにより容易に補正される。

ステップ６０２において、レートエラー検出器は、ハーフレートフレームであるとＲＤＡにより決定されたデータフレームを入力する。制御はステップ６０４に流れる。

ステップ６０４において、フレームタイプについてフレームがチェックされる。そのフレームがタイプ０フレームなら、制御フローはステップ６０６に進む。そのフレームがタイプ１のフレームなら、制御フローはステップ６１４に進む。

ステップ６０６において、タイプ０フレームの場合、ＦＣＢ利得とＬＰＣ利得がそのフレームについて確立され、そのフレームがしきい値曲線より下に位置するかどうかを判断するためにチェックが行なわれる。フレームがしきい値曲線より下に位置するなら、制御フローはステップ６１０に進み、そこで復号が続く。フレームがしきい値曲線より下に位置しないなら、制御フローはステップ６０８に進む。

ステップ６０８において、フレーム消去処理、および／またはＦＣＢ利得低減、および／又はメモリ状態リセット処理を実行するようにしてもよい。制御フローはステップ６１２に進み、そこで復号が続く。

ステップ６１４において、タイプ１のフレームの場合、フレームが１／８レートフレームまたは１／４レートフレームかどうかを判断するために以前のフレームがチェックされる。以前のフレームが１／８レートフレームまたは１／４レートフレームでないなら、すなわち合法的なレート遷移なら、制御フローはステップ６２０に進み、そこで、ハーフレート復号が続く。以前のフレームが１／８レートフレームまたは１／４レートフレームなら、すなわち非合法なレート遷移を示すなら、制御フローはステップ６１６に進む。

ステップ６１６において、フレーム消去処理および／またはメモリ状態リセット処理を実行するようにしてもよい。制御フローはステップ６１８に進み、そこで、復号が続く。

図７は１／４レートフレームとしてＲＤＡにより識別されるフレーム内のレートエラーの検出のための一実施形態に従う方法を図解する。図７に図解されるステップの順序付けは限定されないことを当業者は理解するであろう。図７は開示された実施の形態の範囲から逸脱することなく図解されたステップを消去または再順序付けすることにより容易に補正される。

ステップ７０２において、レートエラー検出器は１／４レートフレームであるとＲＤＡにより決定されたデータフレームを入力する。制御はステップ７０４に流れる。

ステップ７０４において、受信した値がエンコーダにより設定された固定値に等しいかどうかを判断するために予約されたビットまたは健全ビットがテストされる。そのビットがエンコーダにより設定された固定ビットに等しくないなら、すなわちフレームレートエラーを示すなら、制御はステップ７０６に進む。そうでなければ、制御はステップ７１０に進む。

ステップ７０６において、フレーム消去処理および／またはメモリ状態リセット処理が実行される。制御フローはステップ７０８に進み、そこで、復号が続く。

ステップ７１０において、選択された整形フィルタを識別するために使用される２ビットパターンが正当であると確認する。２ビットパターンが正当であるなら、制御フローはステップ７１６に進みそこで１／４レート復号が続く。２ビットパターンが正当でなければ、制御フローはステップ７１２に進む。

ステップ７１２において、フレーム消去処理および／またはメモリ状態リセット処理が実行される。制御フローはステップ７１４に進み、そこで、復号が続く。

図８は１／８レートフレームとしてＲＤＡにより識別されるフレーム内のレートエラーの検出のための一実施の形態に従う方法を図解する。図８に図解するステップの順序付けは限定されないと当業者は理解するであろう。この方法は、開示した実施の形態の範囲から逸脱することなく図解されたステップの消去または再順序付けにより容易に補正される。

ステップ８０２において、レートエラー検出器は１／８レートフレームであるとＲＤＡにより判断されたデータフレームを入力する。制御はステップ８０４に流れる。

ステップ８０４において、以前のフレームがフルレートフレームかどうかを判断するために以前のフレームがチェックされる。以前のフレームがフルレートフレームでないなら、すなわち合法的なレート遷移を示しているなら、制御フローはステップ８１０に進む。以前のフレームがフルレートフレームなら、すなわち非合法なレート遷移を示しているなら、制御フローはステップ８０６に進む。

ステップ８０６において、フレーム消去処理および／またはメモリ状態リセット処理を実行してもよい。制御フローはステップ８０８に進み、そこで復号が続く。

ステップ８１０において、以前のフレームが１／４レートフレーム、ハーフレートフレームまたはフルレートフレームかどうかを判断するために以前のフレームがチェックされる。以前のフレームが１／４レートフレーム、ハーフレートフレームまたはフルレートフレームなら、すなわち、起こりうる非合法なレート遷移なら、制御フローはステップ８２０に進む。以前のフレームが１／４レートフレーム、ハーフレートフレームまたはフルレートフレームでなければ、すなわち合法的な１／８レート遷移を示しているなら、制御フローはステップ８１２に進む。

ステップ８１２において、１／８レート励起利得は最大しきい値と比較される。１／８レート励起利得がしきい値より小さいならば、制御フローはステップ８１８に進み、そこで、１／８レート復号が続く。１／８レート励起利得がしきい値より大きければ、すなわちレートエラーを示しているなら、制御フローはステップ８１４に進む。

ステップ８１４において、フレーム消去処理および／またはメモリ状態リセット処理を実行してもよい。制御フローはステップ８１６に進みそこで、復号が続く。

ステップ８２０において、第２の以前のフレームが１／８レートフレームかどうかを判断するために、第２の以前のフレームがチェックされる。第２の以前のフレームが１／８レートフレームでないなら、すなわち合法的なレート遷移を示しているなら、制御フローはステップ８２６に進む。第２の以前のフレームが１／８フレームなら、すなわち非合法なレート遷移を示しているなら、制御フローはステップ８２２に進む。

ステップ８２２において、フレーム消去処理および／またはメモリ状態リセット処理を実行してもよい。制御フローはステップ８２４に続き、そこで、復号が続く。

ステップ８２６において、以前のフレームがハーフレートタイプ１フレームまたはフルレートタイプ１フレームかどうかを判断するために以前のフレームがチェックされる。以前のフレームがハーフレートタイプ１またはフルレートタイプ１フレームでないなら、すなわち、合法的なレート遷移を示すなら、制御フローはステップ８３２に進む。以前のフレームがハーフレートタイプ１フレームまたはフルレートタイプ１フレームなら、すなわち、合法的なレート遷移を示すなら、制御フローはステップ８２８に進む。

ステップ８２８において、フレーム消去処理および／またはメモリ状態リセット処理を実行してもよい。制御フローはステップ８３０に進み、そこで、復号が続く。

ステップ８３２において、１／８レート励起利得が最大しきい値と比較される。１／８レート励起利得がしきい値より小さければ、制御フローはステップ８３８に進み、そこで、１／８レート復号が続く。１／８レート励起利得がしきい値より大きければ、すなわちレートエラーを示していれば、制御フローはステップ８３４に進む。

ステップ８３４において、フレーム消去処理、および／またはメモリ状態リセット処理を実行してもよい。制御フローはステップ８３６に進み、そこで復号が続く。

図９は正規化されたＦＣＢ利得とＬＰ予測利得との間の関係を示す散布図である。実曲線より下の円は、クリーンな音声により発生された、そして実線より上のアスタリスクはＲＤＡエラーにより生じた受け入れられない金切り声に相当する。実曲線は、受け入れられない金切り声から良好な音声の領域を分離するしきい値曲線を表す。このしきい値はパラメータのフォームに容易に表すことができ、レートエラー検出器に組み込むことができる。

従って、可変レート受信器におけるレートエラーの検出のための新規で改良された方法および装置が記載された。当業者は、ここに開示した実施の形態に関連して記載した種々の実例となる論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウエア、コンピュータソフトウエアまたは両者の組合せとして実施してもよいことを理解するであろう。種々の実例となる部品、ブロック、モジュール、回路およびステップは一般にそれらの機能の点から記載した。この機能性がハードウエアとして実施されるかまたはソフトウエアとして実施されるかは、特定の応用および全体のシステムに課せられた設計制約に依存する。当業者は、これらの環境下においてハードウエアおよびソフトウエアの互換性を認識し、各特定の応用に対して、記載された機能性をどのように最善に実施するかを認識する。一例として、ここに開示した実施の形態に関連して記載した種々の実例となる論理ブロック、モジュール、回路、およびアルゴリズムステップは、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、例えばレジスタおよびＦＩＦＯのようなディスクリートハードウエア部品、ファームウエア命令のセットを実行するプロセッサ、何らかの一般的なプログラマブルソフトウエアモジュールおよびプロセッサ、またはそれらのいずれかの組合せを用いて実現または実行してもよい。プロセッサは有利にはマイクロプロセッサであるが、プロセッサは、いかなる一般的プロセッサ、コントローラ、マイクロコントローラ、または状態機械であってもよい。ソフトウエアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、脱着可能ディスク、ＣＤ−ＲＯＭ、または技術的に知られているその他のいずれかの形態の記憶媒体に存在することができる。さらに、当業者は、上述の記載の全体に渡って参照してもよいデータ、命令、コマンド、情報、信号、ビット、記号、およびチップは有利に、電圧、電流、電磁波、磁界、磁性粒子、光学界、光学粒子、またはそれらのいずれかの組合せにより表現されることを理解するであろう。

好適実施形態の上述の記載は、この分野のいかなる技術者もこの発明を製作または使用することを可能にするために提供される。これらの実施形態への種々の変更は、この分野の技術者にはたやすく明白であろうし、その中に定義された包括的な原理は、発明力の使用なしに他の実施の形態に適用されてもよい。従って、この発明は、その中に示された実施の形態に制限されることを意図したものではなく、しかしむしろこの中に開示された原理および新規な特徴と矛盾しない最も広い範囲が許容されるべきである。

Claims (55)

1. 下記を具備する、可変レート受信器におけるレートエラーを検出するための方法：
   符号化された音声信号を受信する；
   符号化されたレートを供給するために音声信号にレート決定アルゴリズムを実行する；および
   供給されたレート内のエラーを検出する。
2. 前記供給されたレート内のエラーを検出する工程は下記を具備する、請求項１の方法：
   音声分類の知識および会話音声の音声特性に基づいて音声の連続するフレームの非合法なレート遷移のセットを作成する；
   非合法レート遷移の発生を決定する。
3. 前記非合法レート遷移のセットは１／８レートフレームに引き続くフルレートフレームを具備する、請求項２の方法。
4. 前記非合法レート遷移のセットは１／８レートフレームに引き続くフルレート、タイプ１フレームを具備する、請求項２の方法。
5. 前記非合法レート遷移のセットは１／８レートフレームに引き続くハーフレート、タイプ１フレームを具備する、請求項２の方法。
6. 前記非合法レート遷移のセットはタイプ１フルレートフレームに引き続く１／４レートフレームを具備する、請求項２の方法。
7. 前記非合法レート遷移のセットはタイプ１ハーフレートフレームに引き続く１／４レートフレームを具備する、請求項２の方法。
8. 前記非合法レート遷移のセットはタイプ１フルレートフレームに引き続く１／８レートフレームを具備する、請求項２の方法。
9. 前記非合法レート遷移のセットはタイプ１ハーフレートフレームに引き続く１／８レートフレームを具備する、請求項２の方法。
10. 前記非合法レート遷移のセットは、１／８レートフレームに引き続く、１／４レートフレームに引き続く、１／８レートフレームを具備する、請求項２の方法。
11. 前記非合法レート遷移のセットは、１／８レートフレームに引き続く、ハーフレートフレームに引き続く、１／８レートフレームを具備する、請求項２の方法。
12. 前記非合法レート遷移のセットは、１／８レートフレームに引き続く、フルレートフレームに引き続く、１／８レートフレームを具備する、請求項２の方法。
13. 前記供給されたレート内のエラーを検出する工程は下記を具備する、請求項１の方法：
    音声のフレームの少なくとも１つの予約されたビットを所定の値に符号化する；および
    前記符号化された予約ビットに対応する受信した予約ビットの所定値を正当であると確認する。
14. 前記供給されたレート内のエラーを検出する工程は下記を具備する、請求項１の方法：
    音声のフレームに対する未使用のフィルタタイプ識別子を所定の値に符号化する；
    および
    前記符号化されたフィルタタイプ識別子に対応する未使用のフィルタタイプ識別子の所定値を正当であると確認する。
15. 前記フィルタタイプ識別子は２ビットで構成される、請求項１４の方法。
16. ４つの２ビットの組合せのうちの３つが３つのフィルタタイプを識別し、１つの２ビットのフィルタタイプ識別子組合せは使用されない、請求項１５の方法。
17. 供給されたレート内でエラーを検出する工程は、固定コードブック利得と線形予測係数利得との間の関係を解析し、しきい値曲線を作成し、前記しきい値曲線に対して前記受信した音声が正当であると確認することを具備する、請求項１の方法。
18. メモリ状態リセット処理を実行することにより、検出されたレートエラーの影響を知覚的に平滑化することをさらに具備する、請求項１の方法。
19. 前記メモリ状態リセット処理はゼロでメモリ値を上書きすることを具備する、請求項１８の方法。
20. 前記メモリ状態リセット処理は初期化値でメモリ値を上書きすることを具備する、請求項１８の方法。
21. 前記メモリ状態リセット処理は、固定コードブック利得のための移動平均ベクトル量子化器メモリに関して実行される、請求項１８の方法。
22. 前記メモリ状態リセット処理は、励起メモリに関して実行される、請求項１８の方法。
23. 前記メモリ状態リセット処理は、ＬＰＣ合成メモリに関して実行される、請求項１８の方法。
24. 前記メモリ状態リセット処理は、ポストフィルタ合成メモリに関して実行される、請求項１８の方法。
25. 下記を具備する、レートエラー検出システム：
    符号化された音声信号を受信する手段；
    符号化されたレートを供給するために、音声信号に関してレート決定アルゴリズムを実行する手段；および
    前記供給されたレート内のエラーを検出する手段。
26. 前記符号化された音声信号を受信する手段は、移動加入者ユニットである、請求項２５のエラー検出システム。
27. 前記符号化された音声信号を受信する手段は、基地局トランシーバである、請求項２５のエラー検出システム。
28. 前記供給されたレート内のエラーを検出する手段は、下記を具備する請求項２５のエラー検出システム：
    音声分類の知識および会話音声の音声特性に基づいて、音声の連続するフレームの非合法な遷移のセットを作成する手段；および
    非合法なレート遷移の発生を決定する手段。
29. 前記非合法なレート遷移のセットを作成する手段は、１／８レートフレームに引き続くフルレートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
30. 前記非合法なレート遷移のセットを作成する手段は、１／８レートフレームに引き続くフルレート、タイプ１フレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
31. 前記非合法なレート遷移のセットを作成する手段は、１／８レートフレームに引き続くハーフレート、タイプ１フレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
32. 前記非合法なレート遷移のセットを作成する手段は、タイプ１フルレートフレームに引き続く１／４レートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
33. 前記非合法なレート遷移のセットを作成する手段は、タイプ１ハーフレートフレームに引き続く１／４レートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
34. 前記非合法なレート遷移のセットを作成する手段は、タイプ１フルレートフレームに引き続く１／８レートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
35. 前記非合法なレート遷移のセットを作成する手段は、タイプ１ハーフレートフレームに引き続く１／８レートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
36. 前記非合法なレート遷移のセットを作成する手段は、１／８レートフレームに引き続く、１／４レートフレームに引き続く、１／８レートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
37. 前記非合法なレート遷移のセットを作成する手段は、１／８レートフレームに引き続く、ハーフレートフレームに引き続く、１／８レートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
38. 前記非合法なレート遷移のセットを作成する手段は、１／８レートフレームに引き続く、フルレートフレームに引き続く、１／８レートフレームの非合法なレート遷移を作成する手段を具備する、請求項２５のエラー検出システム。
39. 前記供給されたレート内のエラーを検出する手段は下記を具備する、請求項２５のエラー検出システム：
    音声のフレームの少なくとも１つの予約ビットを所定値に符号化する手段；および
    前記符号化された予約ビットに対応する受信した予約されたビットの前記所定値を正当であると確認する。
40. 前記供給されたレート内のエラーを検出する手段は下記を具備する、請求項２５のエラー検出システム：
    音声のフレームのための未使用フィルタタイプ識別子を所定値に符号化する手段；および
    前記符号化されたフィルタタイプ識別子に対応する未使用のフィルタタイプ識別子の前記所定値を正当であると確認する。
41. 前記供給されたレート内のエラーを検出する手段は、固定コードブック利得と線形予測係数利得との間の関係を解析し、しきい値曲線を作成する手段を具備する、請求項３７のエラー検出システム。
42. メモリ状態リセット処理を実行することにより前記検出されたレートエラーの影響を知覚的に平滑化する手段をさらに具備する、請求項２５のエラー検出システム。
43. 前記メモリ状態リセット処理手段は、メモリ値をゼロで上書きする手段を具備する、請求項２５のエラー検出システム。
44. 前記メモリ状態リセット処理手段は、メモリ値を初期化値で上書きする手段を具備する、請求項２５のエラー検出システム。
45. 前記メモリ状態リセット処理手段は、固定コードブック利得のための移動平均ベクトル量子化器メモリに関してメモリ状態リセット処理を実行するための手段を具備する、請求項２５のエラー検出システム。
46. 前記メモリ状態リセット処理手段は、励起メモリに関してメモリ状態リセット処理を実行するための手段を具備する、請求項２５のエラー検出システム。
47. 前記メモリ状態リセット処理手段は、ＬＰＣ合成メモリに関してメモリ状態リセット処理を実行するための手段を具備する、請求項２５のエラー検出システム。
48. 前記メモリ状態リセット処理手段は、ポストフィルタ合成メモリに関してメモリ状態リセット処理を実行するための手段を具備する、請求項２５のエラー検出システム。
49. 前記メモリ状態リセット処理は、メモリ値を初期化値で上書きする手段を具備する、請求項２５のエラー検出システム。
50. 下記を具備する、レートエラー検出システム：
    符号化された音声信号を受信するための受信器；
    前記音声信号にレート決定アルゴリズムを実行し、符号化されたレートを供給する、レート決定エレメント；および
    前記供給されたレート内のエラーを検出するレートエラー検出器。
51. 前記レートエラー検出器は、音声分類の知識と会話音声の音声特性に基づいて音声の連続するフレームの非合法なレート遷移のセットを作成し、非合法なレート遷移の発生を決定する非合法レート遷移発生器を具備する、請求項５０のレートエラー検出システム。
52. 前記レートエラー検出器は下記を具備する、請求項５０のレートエラー検出システム：
    音声のフレームの少なくとも１つの予約ビットを所定値に符号化するエンコーダ；および
    前記符号化された予約ビットに対応する受信された予約ビットの前記所定値を正当であると確認するレートエラー検出器。
53. 前記レートエラー検出器は下記を具備する、請求項５０のレートエラー検出システム：
    音声のフレームの未使用のフィルタタイプ識別子を所定値に符号化するエンコーダ；および
    符号化されたフィルタタイプ識別子に対応する未使用のフィルタタイプ識別子の前記所定値を正当であると確認するレートエラー検出器。
54. 前記レートエラー検出器は、固定コードブック利得と線形予測係数利得との間の関係を解析し、しきい値曲線を作成し、前記しきい値曲線に対して前記受信した音声を正当化することにより前記供給されたエラー内のエラーを検出するレートエラー検出器を具備する、請求項５０のレートエラー検出システム。
55. 前記レートエラー検出器は、メモリ状態リセット処理を実行することにより検出されたレートエラーの影響を知覚的に平滑化するためのレートエラー検出器を具備する、請求項５０のレートエラー検出システム。

Images