BRPI0115905B1

BRPI0115905B1 - método e sistema para validar taxas detectadas de quadros de fala de taxa variável recebidos

Info

Publication number: BRPI0115905B1
Application number: BRPI0115905A
Authority: BR
Inventors: P Dejaco Andrew; K Ananthapadmanabhan Arasanipalai; Tik Choy Eddie-Lun; H El-Maleh Khaled; Huang Pengjun
Original assignee: Qualcomm Inc
Priority date: 2000-12-04
Filing date: 2001-11-29
Publication date: 2018-09-18
Also published as: IL156249A; JP5059795B2; IL156249A0; WO2002047316A2; IL204015A; US7590096B2; NO20032496D0; MXPA03004991A; BR0115905A; AU1991402A; CN100588143C; CA2430883A1; CA2794099A1; US8243695B2; RU2284664C2; CN101488831B; NO20032496L; WO2002047316A3; JP2009207141A; US20100036668A1

Abstract

"método e equipamento para detecção apropriada de erros de taxa em receptores de taxa variável". um sistema e um método para detecção de erros de algoritmos de determinação de taxa em receptores de sistemas de comunicações de taxa variável. as modalidades descritas impedem que erros de algoritmos de determinação de taxa causem ocorrências audíveis tais como chiados ou "bips". o sistema e o método descritos detectam frames com taxas de dados incorretamente determinadas e efetuam o processamento de apagamento de frames e/ou limpeza de memória armazenada para impedir a propagação de distorções através de múltiplos frames. os frames com taxas de dados incorretamente determinadas são detectados por verificação por transições de taxa ilegais, bits reservados, validação de combinações de bits do tipo filtro não utilizado e análise de relações entre ganhos de livro código fixo e ganhos de coeficientes de previsão linear.

Description

(54) Título: MÉTODO E SISTEMA PARA VALIDAR TAXAS DETECTADAS DE QUADROS DE FALA DE TAXA VARIÁVEL RECEBIDOS (51) Int.CI.: H04L 1/20; G10L 19/005 (30) Prioridade Unionista: 04/12/2000 US 09/730,147 (73) Titular(es): QUALCOMM INCORPORATED (72) Inventor(es): KHALED H. EL-MALEH; EDDIE-LUN TIK CHOY; ARASANIPALAI K. ANANTHAPADMANABHAN; ANDREWP. DEJACO; PENGJUN HUANG (85) Data do Início da Fase Nacional: 03/06/2003 “MÉTODO E SISTEMA PARA VALIDAR TAXAS DETECTADAS DE QUADROS DE FALA DE TAXA VARIÁVEL RECEBIDOS.

FUNDAMENTO

I. CAMPO.

A presente invenção refere-se às comunicações sem fio. Mais particularmente, a presente invenção refere-se a um método e um equipamento novos e aperfeiçoados para detectar, em um receptor de um sistema de comunicação de taxa variável, erros na determinação da taxa em que os dados foram codificados para transmissão.

II. FUNDAMENTO.

A Figura 1 é um diagrama de etapas ilustrativo de um sistema de transmissão CDMA de taxa variável 10 descrito no padrão de interface aérea da “Telecommunications Industry Association TIA/EIA IS-95” e seus derivados, tais como, por exemplo, o IS-95 (a seguir coletivamente designados como IS-95). Tal sistema de transmissão pode ser fornecido, por exemplo, no interior de uma estação base de um sistema de transmissão celular para utilização na transmissão de sinais para unidades de assinantes de telefonia móvel dentro de uma célula que circunda a estação base. Ele pode também ser fornecido no interior de unidades de assinantes de telefonia móvel para utilização na transmissão de sinais para uma estação base.

Um microfone 11 detecta um sinal de fala que é a seguir amostrado e digitalizado por um conversor analógico/digital (não mostrado). Uma fonte de dados de taxa variável 12 recebe as amostras digitalizadas do sinal de fala e codifica o sinal para fornecer pacotes de fala codificada de iguais comprimentos de quadros. A fonte de dados de taxa variável 12 pode, por exemplo, converter as amostras digitalizadas da fala inserida para parâmetros de fala digitalizados representativos do sinal de voz inserido utilizando técnicas de codificação preditiva linear (LPC 2/26

Linear Predictive Coding). Em uma modalidade exemplar, a fonte de dados de taxa variável é um vocoder de taxa variável tal como descrito em detalhes na Patente U.S. N- 5 414 796, em nome da Requerente da presente invenção e aqui incorporada em sua totalidade pela presente referência. A fonte de dados de taxa variável 12 fornece pacotes de taxa variável de dados em quatro taxas de quadros possíveis de 9600 bits por segundo (bps), 4 00 bps, 2400 bps e 120 bps, designadas aqui como taxa total, meia-taxa, um quarto e um oitavo de taxa, respectivamente. Os pacotes codificados na taxa total contêm 172 bits de informação, os pacotes codificados em meia-taxa contêm 0 bits de informação, os pacotes codificados em um quarto de taxa contêm 40 bits de informação e os pacotes codificados em um oitavo de taxa contêm 16 bits de informação. Os formatos dos pacotes são mostrados nas Figuras 2A a 2D. Os pacotes, independentemente do tamanho, possuem todos um quadro de duração, isto é, 20 ms. Aqui os termos quadro e pacote podem ser utilizados de forma intercambiável.

Os pacotes são codificados e transmitidos em taxas diferentes para comprimir os dados neles contidos com base, em parte, na complexidade ou quantidade de informações representadas pelo quadro. Como exemplo, caso o sinal de voz de entrada inclua pouca ou nenhuma variação, talvez porque o locutor não esteja falando, os bits de informação do pacote correspondente podem ser comprimidos e codificados em um oitavo de taxa. Tal compressão resulta em uma perda de resolução da porção correspondente do sinal de voz porém, dado que a porção correspondente do sinal de voz contém pouca ou nenhuma informação, a redução na resolução do sinal não é tipicamente perceptível. Alternativamente, caso o sinal de voz inserido do pacote correspondente inclua muitas informações, talvez porque o locutor esteja falando ativamente, o pacote é codificado na taxa total e a

3/26 compressão da fala de entrada é reduzida para se obter melhor qualidade de voz.

Tal técnica de compressão e codificação é empregada para limitar, na média, a quantidade de informações sendo transmitidas para, desse modo, permitir que a amplitude de banda total do sistema de transmissão seja utilizada de forma mais eficaz para permitir, por exemplo, que um maior número de chamadas telefônicas seja processado em um dado período.

Os pacotes de taxa variável gerados pela fonte de dados 12 são fornecidos ao empacotador (packetizer) 13, que anexa seletivamente bits de verificação por redundância cíclica (CRC) e bits de cauda (tail bits). Como mostrado na Figura 2A, quando um quadro é codificado pela fonte de dados de taxa variável 12 na taxa total, o empacotador 13 gera e anexa doze bits CRC e oito bits de cauda. De forma similar, como mostrado na Figura 2B, quando um quadro é codificado pela fonte de dados de taxa variável 12 em meiataxa, o empacotador 13 gera e anexa oito bits CRC e oito bits de cauda. Como mostrado na Figura 2C, quando um quadro é codificado pela fonte de dados de taxa variável 12 em um quarto de taxa, o empacotador 13 gera e anexa oito bits de cauda. Como mostrado na Figura 2D, quando um quadro é codificado pela fonte de dados de taxa variável 12 em um oitavo de taxa, o empacotador 13 gera e anexa oito bits de cauda.

Os pacotes de taxa variável provenientes do empacotador 13 são a seguir fornecidos ao codificador 14, que codifica os bits dos pacotes de taxa variável com o propósito de detecção correção de erros

Em uma modalidade exemplar, o codificador 14 é um codificador convolucional de convolucionalmente símbolos codificados fornecidos para um taxa 1/3. os são a seguir espalhador CDMA 16, uma implementação do qual está descrita em detalhes nas Patentes U.S. N— 5 103 459 e 4 901 307. O

4/26 espalhador CDMA 16 mapeia oito símbolos codificados para um símbolo Walsh de 64 bits e a seguir espalha os símbolos Walsh de acordo com um código de ruído pseudo-aleatório (PN) .

O gerador de repetição 17 recebe os pacotes espalhados. Para pacotes com taxa menor que a total, o gerador de repetição 17 gera duplicatas dos símbolos nos pacotes para fornecer pacotes com taxa de dados constante. Quando o pacote de taxa variável for de meia-taxa, o gerador de repetição 17 introduz uma redundância de fator dois, isto é, cada símbolo espalhado é repetido duas vezes dentro do pacote emitido. Quando o pacote de taxa variável é de um quarto de taxa, o gerador de repetição 17 introduz uma redundância de fator quatro. Quando o pacote de taxa variável é de um oitavo de taxa, o gerador de repetição 17 introduz uma redundância de fator oito.

O gerador de repetição 17 fornece a redundância acima mencionada pela divisão do pacote de dados espalhado em subpacotes menores designados como “grupos de controle de potência”. Na modalidade exemplar, cada grupo de controle de potência compreende 6 símbolos Walsh espalhados por PN. O quadro de taxa constante é gerado por repetição consecutiva de cada grupo de controle de potência pelo número necessário de vezes para preencher o quadro tal como foi acima descrito.

Os pacotes espalhados são a seguir fornecidos a um aleatorizador de rajadas de dados 1 , que remove a redundância dos pacotes espalhados de acordo com um processo pseudo-aleatório tal como descrito na Patente U.S. N- 5 535 239, em nome da Requerente da presente invenção. O aleatorizador de rajadas de dados 1 seleciona um dos grupos de controle de potência espalhados para transmissão de acordo com um processo de seleção pseudo-aleatório e chaveia (Gates) as outras cópias redundantes de tal grupo de controle de potência.

5/26 recebido pela (downconverted)

Os pacotes são fornecidos pelo aleatorizador de rajadas de dados 1 ao filtro de resposta de impulso finito (FIR) 20, um exemplo do qual está descrito na Patente U.S. N- 5 659 569, em nome da Requerente da presente invenção. O sinal filtrado é a seguir fornecido ao conversor digital/analógico 22 e convertido a um sinal analógico. O sinal analógico é a seguir fornecido ao transmissor 24, que converte para transmissão (upconverts) e amplifica o sinal para transmissão através da antena 26.

A Figura 3 ilustra os componentes pertinentes de uma estação base. Em outra modalidade, o equipamento da Figura 3 poderia residir em um telefone móvel 2 ou outra estação móvel recebendo o sinal transmitido. O sinal é antena 30, convertido para recepção e amplificado, caso necessário, pelo receptor 32. O sinal é a seguir fornecido à unidade de detecção de taxa de quadro 33, que subdivide o sinal em pacotes e determina a correspondente taxa de quadros para cada pacote. A taxa de quadros pode ser determinada, dependendo da implementação, pela detecção da duração de bits individuais do quadro. O pacote e um sinal identificando a taxa de quadro detectada para o pacote são a seguir repassados para a unidade CRC 34 para executar a verificação por redundância cíclica ou verificação por detecção de erros relacionadas em uma tentativa de verificar se não ocorreram erros de transmissão ou de detecção de taxa de quadros. Um erro de detecção de taxa de quadros resulta em o pacote ser amostrado em uma taxa incorreta, resultando em uma seqüência de bits que são eficazmente aleatórios. Um erro de transmissão resulta tipicamente em apenas um ou dois bits em erro. Usualmente, caso ocorra um erro de transmissão ou erro de detecção de taxa de quadros, a unidade de CRC detecta o erro. Os quadros ruins que falham na CRC são apagados ou de outra forma descartados pela unidade de apagamento de quadros 36.

6/26

Os quadros bons que passam na CRC são direcionados ao decodificador de taxa variável 40 para conversão de volta a sinais de voz digitalizados. Os sinais de voz digitalizados são convertidos a sinais analógicos por um conversor digital/analógico (não mostrado) para emissão final através de um alto-falante 42 do telefone móvel.

Dependendo da implementação, não é necessariamente requerida uma unidade de apagamento de quadros 36 separada. Ao contrário, a unidade de CRC 34 pode ser configurada para meramente não emitir quadros ruins para o decodificador de taxa variável 40. No entanto, o fornecimento de uma unidade de apagamento de quadros facilita a geração de sinais de apagamento de quadros para repasse de volta à estação base para notificar à estação base sobre o erro de apagamento de quadro. A estação base pode utilizar as informações de apagamento de quadro para modular a quantidade de potência empregada para a transmissão de sinais, talvez como parte de um sistema de feedback destinado a minimizar a potência transmitida, minimizando concomitantemente os erros de quadros.

Como foi acima mencionado, ao variar a taxa de quadros dos pacotes para desse modo comprimir as informações neles contidas, a amplitude de banda total do sistema é utilizada de forma mais eficaz, usualmente sem qualquer efeito perceptível sobre o sinal transmitido. No entanto, ocorrem ocasionalmente problemas que possuem um efeito perceptível. Um de tais problemas ocorre caso um quadro sujeito a um erro de detecção de taxa de quadro ou a um erro de transmissão mesmo assim passa pela CRC. Em tais casos, o quadro ruim não é apagado, sendo porém processado juntamente com outros quadros bons. O erro pode ou não ser perceptível. Como exemplo, caso o erro seja um erro de transmissão em que somente um ou dois bits de fala codificada estão com erro, o erro pode ter apenas um efeito extremamente leve e provavelmente não notado no sinal de

7/26 voz emitido. No entanto, caso o erro seja um erro de detecção de taxa de quadro, todo o pacote será portanto, processado utilizando-se a taxa de quadro incorreta, causando eficazmente que bits aleatórios sejam inseridos ao decodificador, resultando provavelmente em uma ocorrência perceptível no sinal de voz emitido. As ocorrências perceptíveis causadas por erros de detecção de taxa de quadros consistem em distorções inaceitáveis tais como chiados ou bips. Para alguns sistemas, foi constatado que detecções incorretas de taxa de quadros ocorrem com uma probabilidade de cerca de 0,005 %, produzindo um pacote recebido incorretamente e uma correspondente ocorrência no sinal de voz emitido aproximadamente a cada dezesseis minutos de tempo de conversação. Apesar de descritos com referência a um sistema CDMA utilizando protocolos IS-95, problemas similares podem ocorrer em quase qualquer sistema de transmissão que empregue taxas de transmissão variáveis e também em sistemas correlacionados.

Devido aos efeitos das condições de canal, tais como ruídos e desvanescimento por múltiplas trajetórias, sobre os parâmetros recebidos, os algoritmos de determinação de taxa (RDA) das unidades de detecção de taxa de quadro 33 não garantem que a taxa do quadro recebido esteja correta. Considerando que esta é uma limitação da RDA, é desejável assegurar que tais erros dos RDA não causem ocorrências audíveis tais como chiados ou bips. Quando o quadro recebido não é adequado para determinação acurada da taxa devido às condições ruins do canal, o RDA ou determina que o quadro deve ser apagado, ou ele designa uma taxa incorreta para o pacote. Tipicamente, o decodificador de fala possui um mecanismo de processamento de apagamento de quadro que suaviza de forma perceptiva os quadros perdidos utilizando quadros anteriores, produzindo uma fala que não é perturbadora para o ouvinte. No entanto, caso em lugar de um apagamento de quadro o RDA designa uma /26 taxa incorreta para o quadro, bits aleatórios são inseridos ao decodificador de taxa variável 40. A menos que sejam detectados, os bits aleatórios podem produzir ocorrências muito altas e perturbadoras tais como chiados e bips. É de um modo geral verdadeiro que um apagamento de quadro não produza tantas degradações da qualidade de fala quanto um quadro de taxa incorreta.

É desejável lidar com tais quadros de taxa incorreta sem gerar ocorrências audíveis. É desejável detectar um quadro de taxa incorreta e executar o processamento de apagamento de quadro e/ou limpar os estados de memória no decodificador de taxa variável 40, de tal forma que os efeitos da determinação incorreta da taxa não se propaguem através de muitos quadros.

Portanto, pode ser constatado que existe uma demanda significativa por um método que detecte erros de determinação de taxa em um sistema de comunicação sem fio e elimine as ocorrências audíveis deles resultantes.

SUMÁRIO

As modalidades descritas estão direcionadas a um sistema e um método para a detecção de erros do algoritmo de determinação de taxa em receptores de um sistema de comunicações de taxa variável (Figura 4). Assim sendo, é descrito um método para detecção de erros de taxa em um receptor de taxa variável, compreendendo receber um sinal de fala codificado, executar um algoritmo de determinação de taxa sobre o sinal de fala para fornecer uma taxa codificada e detectar erros na taxa fornecida.

Em outra modalidade é descrito um sistema de detecção de erros de taxa, compreendendo um receptor para receber um sinal de fala codificado, um elemento de determinação de taxa para executar um algoritmo de determinação de taxa sobre o sinal de fala para fornecer uma taxa codificada e um detector de erros de taxa para detectar erros na taxa fornecida.

9/26

REVE DESCRIÇÃO DOS DESENHOS

As características, objetivos e vantagens da presente invenção ficarão mais claros através da descrição detalhada apresentada a seguir, quando tomada em conjunto com os desenhos, nos quais referências numéricas similares identificam itens correspondentes e nos quais:

A Figura 1 é um diagrama de etapas de uma porção de transmissão convencional de uma estação base de um sistema de telefonia celular;

As Figuras 2A a 2D são ilustrações de formatos de quadro convencionais empregados pelo sistema da Figura 1;

A Figura 3 é um diagrama de etapas de uma porção de recepção de um telefone celular, configurado sem as modalidades descritas, para a recepção de sinais transmitidos pelo sistema da Figura 1;

A Figura 4 é um diagrama de etapas de uma porção de recepção de uma unidade móvel de assinante, configurada de acordo com as modalidades descritas de um detector de erros de taxa, para receber sinais transmitidos pelo sistema da Figura 1;

	A	Figura	5	é um	fluxograma	de	um método	para
detecção	de	erros	de	taxa	em quadros	identificados	como
quadros	de taxa total;
	A	Figura	6	é um	fluxograma	de	um método	para
detecção	de	erros	de	taxa	em quadros	identificados	como
quadros	de meia-taxa;
	A	Figura	7	é um	fluxograma	de	um método	para
detecção	de	erros	de	taxa	em quadros	identificados	como
quadros	de um quarto de taxa	^;
	A	Figura		é um	fluxograma	de	um método	para
detecção	de	erros	de	taxa	em quadros	identificados	como

quadros de um oitavo de taxa;

A Figura 9 é um gráfico que ilustra um exemplo de ganho de livro código (codebook) fixo contra versus limite de LPC.

10/26

DESCRIÇÃO DETALHADA DAS MODALIDADES PREFERIDAS

Uma modalidade exemplar de detecção aperfeiçoada de erros de taxa em receptores de taxa variável é implementada em um vocoder de modo selecionável (SMV). O SMV é um vocoder de taxa variável e é um candidato a ser utilizado pelo sistema CDMA de terceira geração IS-2000. O algoritmo do vocoder SMV utiliza uma variedade de parâmetros, tais como taxa controlada por fonte, tipo de quadro, coeficientes LP, parâmetros de livro código fixo e adaptável. A fala a ser codificada é analisada quanto à quantidade de informações perceptivas que ela contém. A análise classifica a fala em vários tipos tais como ruído de fundo, fala estacionária sem voz, fala estacionária com voz e fala não-estacionária (inicializações, transientes, etc.). O ruído de fundo entre falas é codificado utilizando-se taxa de um oitavo. A fala estacionária sem voz é codificada utilizando-se um esquema de previsão linear excitado por voz (NELP) de um quarto de taxa. A fala estacionária com voz é codificada utilizando-se um esquema CELP do tipo 1 de taxa total ou meia-taxa. A fala nãoestacionária é codificada utilizando-se um esquema CELP tipo 0 de taxa total ou meia-taxa. As informações de tipo controlam vários aspectos da codificação do quadro, tais como o tamanho do subquadro, os parâmetros utilizados para representação de fala e o esquema de codificação para tais parâmetros. Os quadros do tipo 0 são quadros “nãoperiódicos, em que os parâmetros típicos, tais como a correlação de pitch e o atraso (atraso) de pitch, podem mudar rapidamente. Dessa forma, no CELP de tipo 0 o atraso de pitch é codificado e transmitido mais freqüentemente (isto é, para cada subquadro). Os quadros do tipo 1 são quadros “periódicos que apresentam elevada periodicidade e são bem representados de forma perceptiva por uma trilha de pitch suave. No CELP de tipo 1 o atraso de pitch é codificado uma vez por quadro e a trilha de pitch

11/26 interpolada é derivada a partir de tal atraso. Devido à elevada periodicidade e à pista de pitch suave, os ganhos de pitch apresentam comportamento muito estável e são quantificados em conjunto. Um bit de cada quadro de fala estacionária com voz e de fala não-estacionária é utilizado para indicar o tipo de esquema CELP.

Os versados na técnica notarão que o SMV pode ser implementado utilizando-se arranjos de porta programáveis no campo (FPGAs), dispositivo lógicos programáveis (PLDs), processadores de sinais digitais (DSPs), um ou mais microprocessadores, um circuito integrado de aplicação específica (ASIC), ou qualquer outro dispositivo capaz de executar as funções SMV acima descritas.

As modalidades descritas são apresentadas no contexto de telefones CDMA. No entanto, deve ficar claro que as modalidades descritas podem ser aplicadas a outros tipos de sistemas de comunicações e técnicas de modulação, tais como um sistema pessoal de comunicação (PCS), sistemas sem fio de circuito local (WLL), redes privadas de comutação para ramais (PBX), ou outros sistemas conhecidos. Além disso, sistemas que utilizam outros esquemas bem conhecidos de modulação de transmissão tais como o TDMA e o FDMA, bem como outros sistemas de espectro espalhado podem empregar as modalidades descritas.

De acordo com uma modalidade, a Figura 4 ilustra os componentes pertinentes de uma unidade móvel de assinante 2 , ou outra estação móvel, que recebe um sinal fornecido por um sistema de transmissão de estação base, tal como o sistema da Figura 1, em que é transmitido um sinal possuindo pacotes de taxa variável. As taxas de quadros incluem a taxa total, meia-taxa, um quarto de taxa e um oitavo de taxa, tal como mostrado nas Figuras 2A a 2D. Os pacotes incluem parâmetros de fala codificados representativos de um sinal de voz comprimido. Além disso, cada pacote inclui bits CRC e/ou bits de cauda de

12/26 codificador. Detalhes adicionais com referência ao conteúdo dos pacotes foram fornecidos acima em conexão com a Figura 1 e na Patente U.S. N- 5 414 796 acima mencionada.

Os componentes ilustrados da Figura 4 são similares àqueles da Figura 3 e somente as diferenças pertinentes serão descritas em detalhes. O sinal transmitido é recebido pela antena 30 e convertido para receptor e amplificado pelo receptor 32. O sinal é a seguir fornecido a uma unidade de detecção de taxa de quadros 33 que tenta determinar a taxa de quadro correspondente para o pacote utilizando um algoritmo de determinação de taxa (RDA). O pacote é a seguir fornecido a uma unidade de CRC 34 para executar conferências de redundância cíclica sobre os quadros do sinal recebido em uma tentativa de verificar se não ocorreu qualquer erro de detecção de taxa de quadro ou erro de transmissão. Os quadros que falham na CRC, isto é, os quadros ruins, são apagados pela unidade de apagamento de quadros 36. Como foi acima mencionado, uma unidade de apagamento de quadros separada não é necessariamente requerida. Ao contrário, os quadros sujeitos a erros na CRC podem meramente não ser emitidos a partir da unidade de CRC 34. Em qualquer dos casos, os quadros que passam na CRC, isto é, quadros potencialmente bons, são direcionados para um detector de erros de taxa 3 . Dependendo da implementação, não é necessariamente requerida uma unidade de detecção de erro de taxa 3 separada. Ao contrário, a unidade de detecção de erro de taxa 3 pode ser implementada no SMV ou integrada com outros componentes do receptor.

O detector de erros de taxa 3 examina adicionalmente os quadros para verificar se a taxa de quadros detectada pelo RDA ou pela unidade de detecção de taxa de quadro 33 está realmente correta. Os quadros são adicionalmente verificados pelo detector de erros de taxa 3 utilizando os métodos de verificação para quadros de

13/26 taxa total, meia-taxa, um quarto ou um oitavo de taxa descritos em detalhes mais adiante com referência às Figuras 5 a . Os quadros que falham na verificação podem ser apagados pela unidade de apagamento de quadros 36. Os quadros que falham na verificação podem também ser processados para limpar estados de memória no decodificador de taxa variável 40 de forma a que a distorção não se propague através de muitos quadros. As informações de taxa, controle e quadro são emitidas a partir do detector de erros de taxa 3 para o decodificador de taxa variável 40 para processamento de limpeza. Os quadros que passam na verificação do detector de erros de taxa são direcionados diretamente para o decodificador de taxa variável 40.

O decodificador de taxa variável 40 processa os quadros por decodificação dos parâmetros de fala neles contidos para reconversão a sinais de voz digitalizados. Os sinais de voz digitalizados são finalmente convertidos para sinais analógicos por um conversor digital/analógico (não mostrado) para saída por um alto-falante 42 para um ouvinte quando o receptor for uma unidade móvel de assinante. O sinal digital pode ser adicionalmente propagado dentro de um sistema sem fio quando o receptor for uma estação base.

As Figuras 5 a descrevem em detalhes os métodos de verificação de taxas de quadros de acordo com as modalidades para quadros de taxa total, meia-taxa, um quarto e um oitavo de taxa executadas pelo detector de erros de taxas (Figura 4, elemento 3 ). Os métodos de verificação empregam uma nova utilização de transições de classificação ilegal para quadros de tipos e taxas especificados, verificação por bit reservado, verificação por tipo de filtro ilegal e análise de livro código fixo (FCB) contra curvas de ganho limite LPC. Adicionalmente, as modalidades descritas das Figuras 5 a empregam uma nova utilização de processamento de apagamento de quadros e

14/26 manipulação de estado de memória para suavizar os efeitos de erros de taxas de quadros detectados.

As modalidades descritas impõem uma nova estrutura de transição de estado sobre as transições de taxa de quadros consecutivos com base no conhecimento da classificação da fala e no caráter fonético da fala de conversação. As transições de taxa que violam a estrutura são ilegais e são utilizadas para detectar erros de taxas de quadros. Tais transições de taxa ilegais são definidas como compreendendo:

Um quadro de taxa total seguido por um quadro de um oitavo de taxa;

	Um quadro	de	taxa total	do	tipo 1	seguido	por	um
quadro	de	um oitavo	de	taxa;
		Um quadro	de	meia-taxa	do	tipo 1	seguido	por	um
quadro	de	um oitavo	de	taxa;
		Um quadro	de	um quarto	de	taxa	seguido	por	um
quadro	de	taxa total	do	tipo 1;
		Um quadro	de	um quarto	de	taxa	seguido	por	um
quadro	de	meia-taxa	do	tipo 1;
		Um quadro	de	um oitavo	de	taxa	seguido	por	um
quadro	de	taxa total	do	tipo 1;
		Um quadro	de	um oitavo	de	taxa	seguido	por	um
quadro	de	meia-taxa	do	tipo 1;
		Um quadro	de	um oitavo	de	taxa	seguido	por	um
quadro	de	um quarto	de taxa seguido	por um quadro	de	um
oitavo	de	taxa;
		Um quadro	de	um oitavo	de	taxa	seguido	por	um
quadro	de	meia-taxa	seguido por um quadro	de um oitavo	de
taxa;

Um quadro de um oitavo de taxa seguido por um quadro de taxa total seguido por um quadro de um oitavo de taxa.

15/26

Com base nos tipos e taxas de quadros corrente e anterior, a presença de transições ilegais indica um erro RDA no quadro corrente ou no quadro anterior.

As modalidades descritas empregam uma nova utilização de bits reservados transmitidos de taxa total e um quarto de taxa para detectar erros de RDA. Um pacote de taxa total possui 171 bits de informação por quadro de 20 ms, em que 1 bit é um bit de reserva. O bit de reserva pode ser ajustado por um codificador para um valor fixo de zero ou um. O bit reservado é checado pelo detector de erros de taxa (Figura 4, elemento 3 ) para determinar se o bit reserva recebido possui o valor codificado fixo esperado. Os bits reservados não recebidos como esperado indicam um erro de RDA no quadro corrente de taxa total. Um pacote de um quarto de taxa possui 40 bits por quadro de 20 ms em que o NELP utiliza 39 bits, um bit ficando sem utilização. Novamente, o bit não utilizado pode ser ajustado pelo codificador para um valor fixo de zero ou um. O bit não utilizado é checado pelo detector de erros de taxa (Figura 4, elemento 3 ) para determinar se o bit não utilizado recebido possui o valor codificado fixo esperado. Bits não utilizados não recebidos como esperado indicam um erro de RDA no quadro corrente de um quarto de taxa.

As modalidades descritas empregam uma nova utilização de verificação por tipo de filtro ilegal para quadros NELP de um quarto de taxa para detecção de erros. A codificação NELP emprega conformação espectral de excitação pseudo-aleatória utilizando um dentre três diferentes filtros de conformação. Dois bits são utilizados para transmitir o índice do filtro selecionado. Três dos arranjos de dois bits são utilizados para identificar o filtro de conformação selecionado, deixando um quarto arranjo de dois bits sem utilização, ou ilegal. A presença do arranjo não utilizado, ou ilegal, indica um erro de RDA no quadro NELP corrente de um quarto de taxa.

16/26

As modalidades descritas empregam uma nova utilização de parâmetros codificados para detecção de erros de taxa. As investigações sobre os efeitos de erros de RDA sobre os vocoders revelam que ocorrências de áudio tais como chiados e bips são causados principalmente por valores de ganho FCB excessivamente elevados acompanhados por valores de ganho de previsão LPC elevados. A fala natural, quando analisada por um codificador para codificar parâmetros, produz ganhos FCB e ganhos de previsão LPC que possuem uma relação inversa uns com os outros. Dito de outra forma, quando o ganho LPC é elevado, os ganhos FC são de um modo geral baixos e quando o ganho LPC é baixo, o ganho FCB é de um modo geral alto.

A relação inversa dos ganhos FCB e ganhos LPC na voz natural produz uma curva no gráfico de ganho FCB contra ganho LPC acima da qual não há representação de fala natural boa. O ganho FCB, e portanto a curva do gráfico, pode ser uma função do nível de fala de entrada. Os quadros recebidos em níveis acima da curva, onde não há representação de fala natural boa, indicam um erro de taxa no quadro. Um método novo para remover a variância devido

ao nível de	entrada,	quando um	erro	de	taxa	for
graficamente	detectado,	é o de normalizar	o	ganho	FC
utilizando-se	um valor de energia médio computado a partir
de quadros anteriores.	A Figura 9	mostra	uma	curva	de
espalhamento	indicando	a relação	entre	o	ganho	FC
normalizado e	o ganho LP	de previsão.	Os círculos	abaixo	da
curva contínua	foram gerados por fala	limpa e	os	asteriscos

acima das linhas contínuas correspondem a chiados inaceitáveis utilizados por erros de RDA. A curva contínua representa uma linha ou curva limite que separa a região de fala boa de chiados ou outras ocorrências inaceitáveis. Tal limite pode ser facilmente representado em uma forma paramétrica e incorporado ao detector de erros de taxa (Figura 4, elemento 3 ) . Após terem sido estabelecidos o

17/26 ganho FC e os ganhos LPC para um pacote recebido, pode ser executada uma conferência para determinar se o quadro fica abaixo da curva limite. Caso o quadro não fique abaixo da curva limite, é indicado o chiado devido a um erro de RDA.

As modalidades descritas empregam uma nova utilização de ganho de excitação de um oitavo de taxa para detectar erros de taxa. Devido ao fato de que o esquema de um oitavo de taxa é utilizado somente para porções de ruído de fundo da fala, a energia de excitação, que é quantificada utilizando-se um parâmetro de ganho, possui um limite superior. Quando o ganho de excitação é obtido a partir dos pacotes recebidos pode ser executada uma conferência para ver se o ganho de excitação fica abaixo do limite superior do parâmetro de ganho. Um erro de RDA é indicado caso o parâmetro de ganho não fique abaixo do limite superior.

Quando qualquer dos mecanismos de detecção descritos indica um erro de taxa de quadro no quadro corrente ou nos quadros imediatamente anteriores, as modalidades descritas podem empregar um ou mais novos esquemas durante a decodificação para eliminar a distorção resultante e/ou impedir que a distorção se propague através de múltiplos quadros. Os esquemas compreendem o processamento de apagamento de quadro, redução do ganho FCB e reajuste de estados de memória.

Os vocoders possuem tipicamente um processo embutido para lidar com apagamentos de quadro. O processo de apagamento de quadro pode ser utilizado pelas modalidades descritas para qualquer quadro em que o detector de erros de taxa (Figura 4, elemento 3 ) detectou um erro de RDA. O processo de apagamento de quadro fala sem utilizar do quadro corrente sintetiza a provenientes quaisquer informações e deriva todos os parâmetros de decodificador a partir da memória anterior de /26 modo a produzir uma fala que está suavizada de forma perceptiva com referência aos quadros anteriores.

Quando é detectado um erro de taxa por um quadro ter sido recebido em um nível acima da curva de ganho FCB contra LPC, onde não há representação de fala natural boa, o decodificador (Figura 4, elemento 40) pode reduzir forçosamente o ganho FCB para um valor menor que irá impedir a produção de um chiado de alta energia ou bip na saída do decodificador (Figura 4, elemento 40).

Os algoritmos de vocoders tipicamente reconstroem a fala utilizando estados de memórias anteriores. Tais estados de memória incluem a memória de quantizador de vetor de média móvel (MAVQ) para o ganho FCB, a memória de excitação, a memória de síntese LPC e a memória de síntese pós-filtro. Um erro de RDA não detectado pode injetar valores ruins em tais memórias. Os efeitos de valores ruins podem durar por vários quadros no futuro, mesmo que todos os quadros futuros sejam quadros sadios. Para impedir a corrupção de quadros futuros os erros RDA detectados, tal como descrito nos quadros correntes ou imediatamente anteriores, podem levar as memórias MAVQ de ganho FCB, de excitação, de filtro de síntese LPC e síntese pós-filtro a serem reajustadas para valores predefinidos que não produzem chiados de alta energia. Em uma modalidade, os valores de memória são sobrescritos com zeros. Em outra modalidade, os valores de memória são sobrescritos com seus respectivos valores de inicialização.

A Figura 5 ilustra um método de acordo com uma modalidade para detecção de erros de taxa em quadros identificados pelo RDA como quadros de taxa total. Os versados na técnica notarão que a ordenação das etapas ilustradas na Figura 5 não é limitante. O método pode ser facilmente modificado por omissão ou reordenamento das etapas ilustradas sem constituir um afastamento do escopo das modalidades descritas.

19/26

Na etapa 502, o detector de erros de taxa insere um quadro de dados determinado pelo RDA como sendo um quadro de taxa total. O fluxo de controle passa à etapa 504 .

Na etapa 504, o bit reservado ou bit de sanidade é testado para determinar se o valor recebido é igual ao valor fixo ajustado pelo codificador. Se o bit não for igual ao valor fixo ajustado pelo codificador, indicando um erro de taxa de quadro, o fluxo de controle passa à etapa 506. Caso contrário, o fluxo de controle passa à etapa 510.

Na etapa 506 são executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 50 onde a decodificação continua.

Na etapa 510, o quadro é checado para determinar seu tipo de quadro. Caso o quadro seja um quadro do tipo 0, o fluxo de controle passa à etapa 512. Caso o quadro seja um quadro do tipo 1, o fluxo de controle passa à etapa 520.

Na etapa 512, para um quadro do tipo 0, os ganhos FCB e LPC são estabelecidos para o quadro e é executada uma verificação para determinar se o quadro está abaixo da curva limite. Caso o quadro esteja abaixo da curva limite, o fluxo de controle passa à etapa 514 onde a decodificação continua. Caso o quadro não esteja abaixo da curva limite, o fluxo de controle passa à etapa 516.

Na etapa 516 podem ser executados o processamento de apagamento de quadro e/ou a redução do ganho FCB e/ou o processamento de reajuste do estado de memória. O fluxo de controle passa à etapa 51 onde a decodificação continua.

Na etapa 520, para um quadro do tipo 1, o quadro anterior é checado para determinar se o quadro é um quadro de um oitavo de faixa, ou um quadro de um quarto de taxa. Caso o quadro anterior não seja um quadro de um oitavo de taxa ou de um quarto de taxa, indicando uma transição de taxa legal, o fluxo de controle passa à etapa 526 onde a

20/26 decodificação de taxa total continua. Caso o quadro anterior seja um quadro de um oitavo ou um quarto de taxa, indicando uma transição de taxa ilegal, o fluxo de controle passa à etapa 522.

Na etapa 522, podem ser executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 524 onde a decodificação continua.

A Figura 6 ilustra um método de acordo com uma modalidade para detecção de erros de taxa em quadros identificados pelo RDA como quadros de meia-taxa. Os versados na técnica notarão que a ordenação das etapas ilustradas na Figura 6 não é limitante. O método pode ser facilmente modificado por omissão ou reordenamento das etapas ilustradas sem constituir um afastamento do escopo das modalidades descritas.

Na etapa 602, o detector de erros de taxa insere um quadro de dados determinado pelo RDA como sendo um quadro de meia-taxa. O fluxo de controle passa à etapa 604.

Na etapa 604, o quadro é checado quanto ao tipo de quadro. Caso o quadro seja um quadro tipo 0, o fluxo de controle passa à etapa 606. Caso o quadro seja um quadro do tipo 1, o fluxo de controle passa à etapa 614.

Na etapa 606, para um quadro tipo 0, são estabelecidos os ganhos FBC e LPC para o quadro e é executada uma verificação para determinar se o quadro está abaixo da curva limite. Caso o quadro fique abaixo da curva limite, o fluxo de controle passa à etapa 610 onde a decodificação continua. Caso o quadro não esteja abaixo da curva limite, o fluxo de controle passa à etapa 60 .

Na etapa 60 , podem ser executados o processamento de apagamento de quadro e/ou o processamento de redução de ganho FCB e/ou o reajuste de estado de memória. O fluxo de controle passa à etapa 612 onde a decodificação continua.

21/26

Na etapa 614, para um quadro do tipo 1, o quadro anterior é checado para determinar se o quadro é um quadro de um oitavo ou um quarto de taxa. Caso o quadro anterior não seja um quadro de um oitavo ou um quarto de taxa, indicando uma transição de taxa legal, o fluxo de controle passa à etapa 620 onde continua a decodificação de meiataxa. Caso o quadro anterior seja um quadro de um oitavo ou um quarto de taxa, indicando uma transição de taxa ilegal, o fluxo de controle passa à etapa 616.

Na etapa 616, podem ser executados o processamento de apagamento de quadro e/ou processamento de reajuste de memória. O fluxo de controle passa à etapa 61 onde a decodificação continua.

A Figura 7 ilustra um método de acordo com uma modalidade para detecção de erros de taxas em quadros identificados pelo RDA como quadros de um quarto de taxa. Os versados na técnica notarão que a ordenação das etapas ilustradas na Figura 7 não é limitante. O método pode ser facilmente modificado por omissão ou reordenamento das etapas ilustradas sem constituir um afastamento do escopo das modalidades descritas.

Na etapa 702, o detector de erros de taxa insere um quadro de dados determinado pelo RDA como sendo um quadro de um quarto de taxa. O fluxo de controle passa à etapa 704.

Na etapa 704, o bit reservado ou bit de sanidade é testado para determinar se o valor recebido é igual ao valor fixo ajustado pelo codificador. Caso o bit não seja igual ao valor fixo ajustado pelo codificador, indicando um erro de taxa de quadro, o fluxo de controle passa à etapa 706. Caso contrário, o fluxo de controle passa à etapa 710.

Na etapa 706 são executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 70 onde a decodificação continua.

22/26

Na etapa 710 o arranjo de dois bits utilizado para identificar o filtro de conformação selecionado é validado. Caso o arranjo de dois bits seja válido, o fluxo de controle passa à etapa 716 onde continua a decodificação de um quarto de taxa. Caso o arranjo de dois bits não seja válido, o fluxo de controle passa à etapa 712.

Na etapa 712, são executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 714 onde a decodificação continua.

A Figura ilustra um método de acordo com uma modalidade para detecção de erros de taxa em quadros identificados pelo RDA como quadros de um oitavo de taxa. Os versados na técnica notarão que a ordenação das etapas ilustradas na Figura não é limitante. O método pode ser facilmente modificado por omissão ou reordenamento das etapas ilustradas sem constituir um afastamento do escopo das modalidades descritas.

Na etapa 02, o detector de erros de taxa insere um quadro de dados determinado pelo RDA como sendo um quadro de um oitavo de taxa. O fluxo de controle passa à etapa 04.

Na etapa 04, o quadro anterior é checado para determinar se ele é um quadro de taxa total. Caso o quadro anterior não seja um quadro de taxa total, indicando uma transição de taxa legal, o fluxo de controle passa à etapa 10. Caso o quadro anterior seja um quadro de taxa total, indicando uma transição de taxa ilegal, o fluxo de controle passa à etapa 06.

Na etapa 06, podem ser executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 0 onde a decodificação continua.

Na etapa 10, o quadro anterior é checado para determinar se ele é um quadro de um quarto de taxa, meia23/26 taxa, ou taxa total. Caso o quadro anterior seja um quadro de um quarto de taxa, meia-taxa, ou taxa total, indicando uma possível transição de taxa ilegal, o fluxo de controle passa à etapa 20. Caso o quadro anterior não seja um quadro de um quarto de taxa, meia-taxa, ou taxa total, indicando uma transição de um oitavo de faixa legal, o fluxo de controle passa à etapa 12.

Na etapa 12, o ganho de excitação de oitavo de taxa é comparado a um valor máximo limite. Caso o ganho de excitação de oitavo de taxa seja menor que o valore limite, o fluxo de controle passa à etapa 1 , onde a decodificação de um oitavo de taxa continua. Caso o ganho de excitação de um oitavo de taxa seja maior que o valor limite, indicando um erro de taxa, o fluxo de controle passa à etapa 14.

Na etapa 14, podem ser executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 16 onde a decodificação continua.

Na etapa 20, o segundo quadro anterior é checado para determinar se ele é um quadro de um oitavo de taxa. Caso o segundo quadro anterior não seja um quadro de um oitavo de taxa, indicando uma transição de taxa legal, o fluxo de controle passa à etapa 26. Caso o segundo quadro anterior seja um quadro de um oitavo de taxa, indicando uma transição de taxa ilegal, o fluxo de controle passa à etapa .

Na etapa 22, podem ser executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 24 onde a decodificação continua.

Na etapa 26 o quadro anterior é checado para determinar se ele é um quadro de meia-taxa do tipo 1, ou um quadro de taxa total de tipo 1. Caso o quadro anterior não seja um quadro de meia-taxa do tipo 1, ou um quadro de taxa total de tipo 1, indicando uma transição de taxa legal, o

24/26 fluxo de controle passa à etapa 32. Caso o quadro anterior seja um quadro de meia-taxa do tipo 1, ou um quadro de taxa total de tipo 1, indicando uma transição de taxa ilegal, o fluxo de controle passa à etapa 2 .

Na etapa 2 , podem ser executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 30 onde a decodificação continua.

Na etapa	32, o	ganho de excitação	de um oitavo
de taxa é comparado	a um valor	limite máximo.	Caso	o ganho
de excitação de um	oitavo	de	taxa seja menor	que	o valor
limite, o fluxo de	controle	passa à etapa	3 ,	onde a
decodificação de um	oitavo	de	taxa continua.	Caso	o ganho
de excitação de um	oitavo	de	taxa seja maior	que	o valor
limite, indicando um erro	de	taxa, o fluxo	de	controle

passa à etapa 34.

Na etapa 34, podem ser executados o processamento de apagamento de quadro e/ou o processamento de reajuste de estado de memória. O fluxo de controle passa à etapa 36 onde a decodificação continua.

A Figura 9 mostra uma curva de espalhamento indicando a relação entre o ganho FCB normalizado e o ganho LP de previsão. Os círculos abaixo da curva contínua foram gerados por fala limpa e os asteriscos acima das linhas contínuas correspondem a chiados inaceitáveis causados por erros de RDA. A curva contínua representa uma linha ou curva limite que separa a região de fala boa de chiados inaceitáveis. Tal limite pode ser facilmente representado em uma forma paramétrica e incorporado ao detector de erros de taxa.

Dessa forma, foram descritos um método e um equipamento novos e aperfeiçoados para detecção de erros de taxa em receptores de taxa variável. Os versados na técnica notarão que os vários exemplos de blocos lógicos, módulos, circuitos e etapas de algoritmos descritos em conexão às

25/26 modalidades aqui descritas podem ser implementados na forma de hardware eletrônico, software de computador, ou combinações de tais. Os vários exemplos de componentes, blocos, módulos, circuitos e etapas foram descritos de um modo geral em termos de sua funcionalidade. Se a funcionalidade é implementada na forma de hardware ou software depende da aplicação específica e restrições de projeto impostas sobre o sistema como um todo. Os versados na técnica notarão a intercambialidade de hardware e software sob tais circunstâncias e como melhor implementar a funcionalidade descrita para cada aplicação específica. Como exemplo, os vários exemplos de blocos lógicos, módulos, circuitos e etapas de algoritmos descritos em conexão às modalidades aqui descritas podem ser implementados ou executados com processadores de sinais digitais (DSP), um circuito integrado de aplicação específica (ASIC), arranjos de porta programáveis no campo (FPGA) ou outro dispositivo lógicos programáveis, portas individuais, ou lógica de transistores, componentes de hardware individuais, tais como, por exemplo, registradores e FIFO, um processador executando um conjunto de instruções de firmware, quaisquer módulos de software programável convencional e um processador, ou qualquer combinação de tais. O processador pode ser vantajosamente um microprocessador, porém como alternativa, o processador pode ser qualquer processador, controlador, microcontrolador ou máquina de estado convencionais. O módulo de software poderia residir em uma memória RAM, memória flash, memória ROM, registradores, disco rígido, um disco removível, um CD-ROM, ou qualquer outra forma de meio de armazenamento conhecido pelos versados na técnica. Os versados na técnica notarão também que os dados, instruções, comandos, informações, sinais, bits, símbolos e chips, que possam ter sido mencionados por toda a descrição acima são vantajosamente representados por voltagens,

26/26 correntes, ondas eletromagnéticas, campos ou partículas magnéticos, campos ou partículas ópticos, ou quaisquer combinações de tais.

A descrição acima das modalidades preferidas é 5 fornecida para permitir que os versados na técnica criem ou façam utilização da presente invenção. As diferentes modificações dessas modalidades ficarão prontamente claras para os versados na técnica e os princípios genéricos aqui definidos podem ser aplicados a outras modalidades sem a utilização das faculdades inventivas. Dessa forma, a presente invenção não deve ser limitada às modalidades aqui apresentadas, devendo receber o escopo mais amplo, consistente com os princípios e características novas aqui descritos.

1/9

Claims

REIVINDICAÇÕES

1. Método para detecção de erros de taxa em um receptor de taxa variável, CARACTERIZADO pelo fato de que compreende as etapas de:

5 receber (502, 602, 702) um sinal de fala codificado;

executar (502, 602, 702) um algoritmo de determinação de taxa sobre o sinal de fala para fornecer uma taxa para um quadro atual;

10 prover (520, 614, 810, 820) um conjunto de transições de taxa ilegais, as quais são baseadas no conhecimento de classificação de fala e caráter fonético de fala de conversação; e detectar (504, 510, 604, 704) erros na taxa

15 fornecida ao determinar se uma transição de taxa de uma taxa para um quadro anterior para a taxa do quadro atual está dentro do conjunto de transições de taxa ilegais.
2. Método, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que também compreende armazenar

20 o conjunto de transições de taxa ilegais de quadros de fala consecutivos no receptor de taxa variável.
3. Método, de acordo com a reivindicação 2, CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de taxa total seguido por

25 um quadro de um oitavo de taxa.
4. Método, de acordo com a reivindicação 2, CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de taxa total do tipo 1 seguido por um quadro de um oitavo de taxa.

30 5. Método, de acordo com a reivindicação 2,

CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de meia-taxa do tipo 1 seguido por um quadro de um oitavo de taxa.

Petição 870160033215, de 01/07/2016, pág. 8/18

2/9

6. Método, de acordo com a reivindicação 2, CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de um quarto de taxa seguido por um quadro de taxa total do tipo 1.

5 7. Método, de acordo com a reivindicação 2,

CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de um quarto de taxa seguido por um quadro de meia-taxa do tipo 1.

8. Método, de acordo com a reivindicação 2, 10 CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de um oitavo de taxa seguido por um quadro de taxa total do tipo 1.

9. Método, de acordo com a reivindicação 2, CARACTERIZADO pelo fato de que o conjunto de transições de

15 taxa ilegais compreende um quadro de um oitavo de taxa seguido por um quadro de meia-taxa do tipo 1.

10. Método, de acordo com a reivindicação 2, CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de um oitavo de taxa

20 seguido por um quadro de um quarto de taxa seguido por um quadro de um oitavo de taxa.

11. Método, de acordo com a reivindicação 2, CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de um oitavo de taxa

25 seguido por um quadro de meia-taxa seguido por um quadro de um oitavo de taxa.

12. Método, de acordo com a reivindicação 2, CARACTERIZADO pelo fato de que o conjunto de transições de taxa ilegais compreende um quadro de um oitavo de taxa

30 seguido por um quadro de taxa total seguido por um quadro de um oitavo de taxa.

Petição 870160033215, de 01/07/2016, pág. 9/18

3/9

13. Método, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que a detecção de erros na taxa fornecida compreende as etapas de:

codificar pelo menos um bit reservado de um quadro de fala para um valor predeterminado; e validar o valor predeterminado de um bit reservado recebido correspondente ao bit reservado codificado.

14. Método, de acordo com a reivindicação 1,

CARACTERIZADO pelo fato de que a detecção de erros na taxa fornecida compreende as etapas de:

codificar um identificador de tipo de filtro não

utilizado para um quadro de fala em um valor predeterminado; e validar o valor predeterminado de um identificador de tipo de filtro não utilizado correspondente ao identificador de tipo de filtro

codificado.

15. Método, de a cordo com a reivindicação 14, CARACTERIZADO pelo fato de que o identificador de tipo de filtro compreende dois bits ^. 16. Método, de a cordo com a reivindicação 15, CARACTERIZADO pelo fato de que três de quatro combinações de dois bits identificam três tipos de filtro, e uma combinação de identificador de tipo de filtro de dois bits não é utilizada. 17. Método, de acordo com a reivindicação 1,

CARACTERIZADO pelo fato de que compreende adicionalmente a suavização de forma perceptiva dos efeitos de erros de taxa detectados pela execução de processamento de reajuste de estado de memória.

18. Método, de acordo com a reivindicação 17, CARACTERIZADO pelo fato de que o processamento de reajuste

Petição 870160033215, de 01/07/2016, pág. 10/18

4/9 de estado de memória compreende sobrescrever valores de memória com zeros.

19. Método, de acordo com a reivindicação 17, CARACTERIZADO pelo fato de que o processamento de reajuste de estado de memória compreende a subscrição de valores de memória com valores de inicialização.

20. Método, de acordo com a reivindicação 17, CARACTERIZADO pelo fato de que o processamento de reajuste de estado de memória é executado sobre a memória de quantizador de vetor de média móvel para ganho de livro código fixo.

21. Método, de acordo com a reivindicação 17, CARACTERIZADO pelo fato de que o processamento de reajuste de estado de memória é executado sobre a memória de excitação.

22. Método, de acordo com a reivindicação 17, CARACTERIZADO pelo fato de que o processamento de reajuste de estado de memória é executado sobre a memória de síntese

LPC.

20 23. Método, de acordo com a reivindicação 17,

CARACTERIZADO pelo fato de que o processamento de reajuste de estado de memória é executado sobre a memória de síntese pós-filtro.

24. Sistema de detecção de erros de taxa,

25 CARACTERIZADO pelo fato de que compreende:

dispositivo (32) para receber (502, 602, 702) um sinal de fala codificado;

dispositivo (33) para executar (502, 602, 702) um algoritmo de determinação de taxa sobre o sinal de fala

30 para fornecer uma taxa para um quadro atual;

dispositivo (34, 36) para prover (520, 614, 810,

820) um conjunto de transições de taxa ilegais, as quais

Petição 870160033215, de 01/07/2016, pág. 11/18

5/9 são baseadas no conhecimento de classificação de fala e caráter fonético de fala de conversação; e dispositivo (38) para detectar (504, 510, 604,

704) erros na taxa fornecida ao determinar se uma transição

5 de taxa de uma taxa para um quadro anterior para a taxa do quadro atual está dentro do conjunto de transições de taxa ilegais.

25. Sistema de detecção de erros, de acordo com a reivindicação 24, CARACTERIZADO pelo fato de que o

10 dispositivo para receber um sinal de fala codificado consiste em uma unidade móvel de assinante.

26. Sistema de detecção de erros, de acordo com a reivindicação 24, CARACTERIZADO pelo fato de que o dispositivo para receber um sinal de fala codificado

15 consiste em um transceptor de estação base.

27. Sistema de detecção de erros, de acordo com a reivindicação 24, CARACTERIZADO pelo fato de que compreende adicionalmente o dispositivo para armazenar o conjunto de transições de taxa ilegais de quadros de fala consecutivos.

20 28. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de taxa total seguido por um

25 quadro de um oitavo de taxa.

29. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de

30 taxa ilegal para um quadro de taxa total do tipo 1 seguido por um quadro de um oitavo de taxa.

30. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o

Petição 870160033215, de 01/07/2016, pág. 12/18

6/9 dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de meia-taxa do tipo 1 seguido por um quadro de um oitavo de taxa.

5 31. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de um quarto de taxa seguido por

10 um quadro de taxa total do tipo 1.

32. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de

15 taxa ilegal para um quadro de um quarto de taxa seguido por um quadro de meia-taxa do tipo 1.

33. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o dispositivo para prover um conjunto de transições de taxa

20 ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de um oitavo de taxa seguido por um quadro de taxa total do tipo 1.

34. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o

25 dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de um oitavo de taxa seguido por um quadro de meia-taxa do tipo 1.

35. Sistema de detecção de erros, de acordo com a

30 reivindicação 27, CARACTERIZADO pelo fato de que o dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de um oitavo de taxa seguido por

Petição 870160033215, de 01/07/2016, pág. 13/18
7/9 um quadro de um quarto de taxa seguido por um quadro de um oitavo de taxa.

36. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o

5 dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de um oitavo de taxa seguido por um quadro de meia-taxa seguido por um quadro de um oitavo de taxa.

10 37. Sistema de detecção de erros, de acordo com a reivindicação 27, CARACTERIZADO pelo fato de que o dispositivo para prover um conjunto de transições de taxa ilegais compreende dispositivo para prover uma transição de taxa ilegal para um quadro de um oitavo de taxa seguido por

15 um quadro de taxa total seguido por um quadro de um oitavo de taxa.

38. Sistema de detecção de erros, de acordo com a reivindicação 24, CARACTERIZADO pelo fato que o dispositivo para detectar erros na taxa fornecida compreende:

20 dispositivo para codificar pelo menos um bit reservado de um quadro de fala para um valor predeterminado; e dispositivo para validar o valor predeterminado de um bit reservado recebido correspondente ao bit

25 reservado codificado.

39. Sistema de detecção de erros, de acordo com a reivindicação 24, CARACTERIZADO pelo fato de que o dispositivo para detectar erros na taxa fornecida compreende:

30 dispositivo para codificar um identificador de tipo de filtro não utilizado para um quadro de fala em um valor predeterminado; e

Petição 870160033215, de 01/07/2016, pág. 14/18
8/9 dispositivo para validar o valor predeterminado de um identificador de tipo de filtro não utilizado correspondente ao identificador de tipo de filtro codificado.

5 40. Sistema de detecção de erros, de acordo com a reivindicação 24, CARACTERIZADO pelo fato de que compreende adicionalmente dispositivo para suavizar de forma perceptiva os efeitos de erros de taxa detectados pela execução de processamento de reajuste de estado de memória.

10 41. Sistema de detecção de erros, de acordo com a reivindicação 40, CARACTERIZADO pelo fato de que o dispositivo para suavizar de forma perceptiva os efeitos de erros de taxa detectados compreende dispositivo para sobrescrever valores de memória com zeros.

15 42. Sistema de detecção de erros, de acordo com a reivindicação 40, CARACTERIZADO pelo fato de que o dispositivo para suavizar de forma perceptiva os efeitos de erros de taxa detectados compreende dispositivo para

sobrescrever valores de memória com valores de 20 inicialização. 43. Sistema de detecção de erros, de acordo com a reivindicação 40, CARACTERIZADO pelo fato de que o

dispositivo para suavizar de forma perceptiva os efeitos de erros de taxa detectados compreende dispositivo para

25 executar o processamento de reajuste de estado de memória sobre a memória de quantizador de vetor de média móvel para ganho de livro código fixo.

44. Sistema de detecção de erros, de acordo com a reivindicação 40, CARACTERIZADO pelo fato de que o

30 dispositivo para suavizar de forma perceptiva os efeitos de erros de taxa detectados compreende dispositivo para executar o processamento de reajuste de estado de memória sobre a memória de excitação.

Petição 870160033215, de 01/07/2016, pág. 15/18
9/9

45. Sistema de detecção de erros, de acordo com a reivindicação 40, CARACTERIZADO pelo fato de que o dispositivo para suavizar de forma perceptiva os efeitos de erros de taxa detectados compreende dispositivo para

5 executar o processamento de reajuste de estado de memória sobre a memória de síntese LPC.

46. Sistema de detecção de erros, de acordo com a reivindicação 40, CARACTERIZADO pelo fato de que o dispositivo para suavizar de forma perceptiva os efeitos de
10 erros de taxa detectados compreende dispositivo para executar o processamento de reajuste de estado de memória sobre a memória de síntese pós-filtro.

Petição 870160033215, de 01/07/2016, pág. 16/18

Ύ/9