KR20090126069A - Plasma display device thereof - Google Patents
Plasma display device thereof Download PDFInfo
- Publication number
- KR20090126069A KR20090126069A KR1020080052236A KR20080052236A KR20090126069A KR 20090126069 A KR20090126069 A KR 20090126069A KR 1020080052236 A KR1020080052236 A KR 1020080052236A KR 20080052236 A KR20080052236 A KR 20080052236A KR 20090126069 A KR20090126069 A KR 20090126069A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- protruding
- discharge
- width
- partition wall
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/36—Spacers, barriers, ribs, partitions or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
- H01J2211/323—Mutual disposition of electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
- H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electromagnetism (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 장치에 구비되는 패널(Panel)의 전극 구조에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to an electrode structure of a panel provided in the plasma display device.
일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between an upper substrate and a lower substrate to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays (Vacu μm Ultraviolet rays), and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.
일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다.In a typical plasma display panel, a scan electrode and a sustain electrode are formed on an upper substrate, and the scan electrode and the sustain electrode are laminated with a transparent electrode and a bus electrode made of expensive ITO (Indiμm Tin Oxide) to secure an aperture ratio of the panel. Has a structure.
최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.Recently, the focus is on manufacturing a plasma display panel that can secure sufficient viewing characteristics, driving characteristics, and the like, while reducing manufacturing costs.
본 발명은 플라즈마 디스플레이 장치에 구비되는 패널에 있어, ITO로 이루어진 투명 전극을 제거하여 패널의 제조 원가를 감소시키는 동시에 디스플레이 영상의 휘도를 개선할 수 있는 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display device capable of reducing the manufacturing cost of a panel and improving the brightness of a display image by removing the transparent electrode made of ITO in a panel provided in the plasma display device.
상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판; 상기 상부기판에 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극 및 격벽을 포함하고, 상기 격벽은 상기 제3 전극과 교차하는 방향으로 형성되며 격벽 상에 블랙 매트릭스가 형성된 가로 격벽을 포함하고, 상기 제1 전극은 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극 라인; 상기 제1, 2 전극 라인 중 방전셀의 중심에 더 인접한 상기 제1 전극 라인으로부터 상기 방전셀의 중심 방향으로 돌출된 제1 돌출 전극; 및 상기 제2 전극 라인으로부터 상기 가로 격벽 방향으로 돌출된 제2 돌출 전극을 포함하며, 상기 블랙 매트릭스는 상기 가로 격벽 중 상기 제2 돌출 전극의 연장선과 적어도 일부가 중첩되는 제1 영역을 사이에 두고 서로 분리된 제1, 2 블랙 매트릭스를 포함하는 것을 특징으로 한다.Plasma display device according to the present invention for solving the above technical problem, the upper substrate; First and second electrodes formed on the upper substrate; A lower substrate disposed to face the upper substrate; And a third electrode and a partition wall formed on the lower substrate, wherein the partition wall includes a horizontal partition wall formed in a direction crossing the third electrode and having a black matrix formed on the partition wall. First and second electrode lines formed in a direction crossing the three electrodes; A first protruding electrode protruding toward the center of the discharge cell from the first electrode line further adjacent to the center of the discharge cell among the first and second electrode lines; And a second protruding electrode protruding from the second electrode line in the transverse bulkhead direction, wherein the black matrix has a first region of the transverse bulkhead overlapping at least a portion of an extension line of the second protruding electrode. And first and second black matrices separated from each other.
상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의 하면, ITO(Indium Tin Oxide)로 이루어진 투명 전극을 제거하여 플라즈마 디스플레이 패널의 제조 원가를 감소시킬 수 있으며, 돌출 전극을 이용해 방전 효율 및 디스프레이 영상의 휘도를 향상시킬 수 있다. 또한, 패널의 격벽 상에 형성되는 블랙 매트릭스의 구조를 변경함에 의해, 패널 상부 기판의 불량 발생을 감소시킴과 동시에 제조 공정을 단순화할 수 있다.According to the plasma display device according to the present invention configured as described above, it is possible to reduce the manufacturing cost of the plasma display panel by removing the transparent electrode made of indium tin oxide (ITO), discharge efficiency and display using the protruding electrode The brightness of the image can be improved. In addition, by changing the structure of the black matrix formed on the partition wall of the panel, it is possible to reduce the occurrence of defects of the panel upper substrate and to simplify the manufacturing process.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view illustrating an embodiment of a structure of a plasma display panel according to the present invention.
도 1을 참조하면, 플라즈마 디스플레이 패널은 소정의 간격을 두고 합착되는 상부패널(10)과 하부패널(20)을 포함한다.Referring to FIG. 1, the plasma display panel includes an
상부패널(10)은 상부기판(11)상에 쌍을 이루며 형성되는 유지전극쌍(12, 13)을 포함한다. 유지전극쌍(12, 13)은 그 기능에 따라 스캔전극(12)과 서스테인전극(13)으로 구분된다. 유지전극쌍(12, 13)은 방전 전류를 제한하며 전극 쌍간을 절연시켜주는 상부유전체층(14)에 의해 덮혀지고, 상부유전체층(204) 상면에는 보호막층(15)이 형성되어, 가스 방전 시에 발생되는 하전입자들의 스퍼터링으로부터 상부유전체층(14)을 보호하고, 2차 전자의 방출효율을 높이게 된다.The
상부기판(11), 하부기판(21) 및 격벽(22) 사이에 마련된 방전 공간에는 방전 가스가 주입된다. 상기 방전 가스에는 크세논(Xe)이 10% 이상 포함되는 것이 바람직하다. 상기 크세논(Xe)이 상기와 같은 혼합비를 가지고 방전 가스에 포함되는 경 우, 플라즈마 디스플레이 패널의 방전/발광효율 및 휘도가 향상시킬 수 있다.Discharge gas is injected into the discharge space provided between the
하부패널(20)은 하부기판(21)상에 복수 개의 방전공간 즉, 방전셀을 구획하는 격벽(22)이 형성된다. 또한, 어드레스전극(23)이 유지전극쌍(22, 23)에 교차하는 방향으로 배치되고, 하부유전체층(25)과 격벽(22)의 표면에는 가스방전시 발생된 자외선에 의해 발광되어 가시광이 발생되는 형광체(24)가 도포된다. The
이때, 격벽(22)은 어드레스전극(23)과 나란한 방향으로 형성된 세로격벽(22a)과, 어드레스전극(23)과 교차하는 방향으로 형성된 가로격벽(22b)으로 구성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In this case, the partition wall 22 includes a
또한, 본 발명에 따른 플라즈마 디스플레이 패널에서, 유지전극쌍(12, 13)은 불투명한 금속 전극만으로 이루어진다. 즉, 종래의 투명전극 재질인 ITO는 사용하지 않고, 종래의 버스전극의 재질인 은(Ag), 구리(Cu) 또는 크롬(Cr)등을 사용하여 유지전극쌍(12, 13)을 형성한다. 즉, 본 발명에 따른 플라즈마 디스플레이 패널의 유진전극쌍(12, 13) 각각은 종래의 ITO전극을 포함하지 아니하고, 버스전극 하나의 단일층(one layer)으로 이루어진다.Further, in the plasma display panel according to the present invention, the
예컨대, 본 발명의 실시에에 따른 유지전극쌍(12, 13) 각각은 은으로 형성되는 것이 바람직하며, 은(Ag)은 감광성 성질을 갖는 것이 바람직하다. 또한, 본 발명의 실시예에 따른 유지전극쌍(12, 13) 각각은 상부기판(11)에 형성되는 상부유전체층(14) 또는 하부유전체층(14)보다 색이 더 어둡고, 빛의 투과도가 더 낮은 성질을 가질 수 있다.For example, each of the sustain electrode pairs 12 and 13 according to the embodiment of the present invention is preferably formed of silver, and silver (Ag) preferably has photosensitive properties. In addition, each of the
상기 방전셀은 R(Red), G(Green), B(Blue) 각각의 형광체층(24)은 폭(pitch)이 서로 동일한 대칭 구조이거나, 폭(pitch)이 서로 상이한 비대칭 구조일 수 있다. 방전셀이 비대칭 구조를 가지는 경우, R(Red) 셀의 폭 < G(Green) 셀의 폭 < B(Blue) 셀의 폭의 크기 순을 가지도록 할 수 있다.The discharge cell may have a symmetrical structure in which the
도 1에 도시된 바와 같이, 하나의 방전셀 내에 유지 전극(12, 13)이 각각 복수 개의 전극 라인으로 형성될 수 있다. 즉, 제1 유지 전극(12)이 두 개의 전극 라인(12a, 12b)으로 형성되고, 제2 유지 전극(13)이 방전셀의 중심을 기준으로 제1 유지 전극(12)과 대칭하여 배열되며 두 개의 전극 라인(13a, 13b)으로 형성될 수 있다.As shown in FIG. 1, sustain
상기 제1, 2 유지 전극(12, 13)은 각각 스캔 전극과 서스테인 전극인 것이 바람직하다. 이는 불투명한 유지 전극 쌍(12, 13)을 사용함에 따른 개구율과 방전 확산 효율을 고려한 것이다. 즉, 개구율을 고려하여 좁은 폭을 갖는 전극 라인을 사용하는 한편, 방전 확산 효율을 고려하여 복수 개의 전극 라인을 사용한다. 이때, 전극 라인의 개수는 개구율과 방전 확산 효율을 동시에 고려하도록 하여 결정할 수 있다.Preferably, the first and second sustain
도 1에 도시된 구조는 본 발명에 따른 플라즈마 패널의 구조에 대한 일실시예에 불과하므로, 본 발명은 도 1에 도시된 플라즈마 디스플레이 패널 구조에 한정되지 아니한다. 예컨대, 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(11)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 상부 기판(11) 상에 형성될 수 있으 며, 상기 블랙 매트릭스는 분리형 및 일체형 BM 구조가 모두 가능하다.Since the structure shown in FIG. 1 is only an embodiment of the structure of the plasma panel according to the present invention, the present invention is not limited to the structure of the plasma display panel shown in FIG. For example, a black matrix (BM) that absorbs external light generated from the outside to reduce reflection and improves the purity and contrast of the
또한, 도 1에 도시된 패널의 격벽 구조는 세로격벽(22a)과 가로격벽(22b)에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type)을 나타내고 있으나, 세로격벽만을 포함하는 스트라이프 타입(Stripe Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.In addition, although the barrier rib structure of the panel shown in FIG. Stripe Type) or a structure such as a Fish Bone having a protrusion formed at a predetermined interval on the vertical partition wall.
도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.
도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down or left and right in the center portion of the panel.
도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키 는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.
여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.
각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the
각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control) 단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to the weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.
또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.
도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.4 is a timing diagram illustrating an embodiment of a drive signal for driving a plasma display panel.
상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. It may include a reset section for initializing the discharge cells of the entire screen by using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells. have.
리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되 어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section is composed of a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharge in all discharge cells. As a result, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.
어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.In the address period, a scan signal having a negative scan voltage Vsc is sequentially applied to the scan electrode, and at the same time, a positive data signal is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. On the other hand, in order to increase the efficiency of the address discharge, a sustain bias voltage Vzb is applied to the sustain electrode during the address period.
상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.During the address period, the plurality of scan electrodes Y may be divided into two or more groups, and scan signals may be sequentially supplied to each group, and each of the divided groups may be further divided into two or more subgroups and sequentially by the subgroups. Scan signals can be supplied. For example, the plurality of scan electrodes Y is divided into a first group and a second group, and scan signals are sequentially supplied to scan electrodes belonging to the first group, and then scan electrodes belonging to the second group Scan signals may be supplied sequentially.
본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.According to an embodiment of the present invention, the plurality of scan electrodes Y may be divided into a first group located at an even number and a second group located at an odd number according to a position formed on a panel. In another embodiment, the panel may be divided into a first group positioned above and a second group positioned below the center of the panel.
상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.The scan electrodes belonging to the first group divided by the above method are further divided into a first subgroup located at an even number and a second subgroup located at an odd number, or the first group. The first subgroup positioned above and the second group positioned below may be divided based on the center of the.
서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse having a sustain voltage Vs is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.
서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.The width of the first sustain signal or the last sustain signal among the plurality of sustain signals alternately supplied to the scan electrode and the sustain electrode in the sustain period may be greater than the width of the remaining sustain pulses.
상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.After the sustain discharge occurs, an erase period for erasing the wall charge remaining in the scan electrode or the sustain electrode of the selected ON cell in the address period by generating a weak discharge may be further included after the sustain period.
상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.The erase period may be included in all or some of the plurality of subfields, and the erase signal for the weak discharge is preferably applied to the electrode to which the last sustain pulse is not applied in the sustain period.
상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.The cancellation signal is a ramp-type signal that gradually increases, a low-voltage wide pulse, a high-voltage narrow pulse, an exponential signal, or half Sinusoidal pulses can be used.
또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.In addition, a plurality of pulses may be sequentially applied to the scan electrode or the sustain electrode to generate the weak discharge.
도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are exemplary embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited to the waveforms shown in FIG. 4. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.
도 5 내지 도 20은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 단면도로 도시한 것으로, 도 1에 도시된 플라즈마 디스플레이 패널 중 하나의 방전셀에 형성되는 유지 전극 쌍(12, 13)의 구조만을 간략하게 도시한 것이다.5 to 20 illustrate cross-sectional views of embodiments of an electrode structure formed on an upper substrate of a plasma display panel according to the present invention, wherein a pair of sustain electrodes formed in one discharge cell of the plasma display panel shown in FIG. Only the structure of (12, 13) is shown briefly.
도 5를 참조하면, 본 발명의 일실시예에 따른 유지 전극(110, 120)은 기판상에 방전셀의 중심을 기준으로 대칭되게 쌍을 이루며 형성된다. 유지 전극(110, 120) 각각은 방전셀을 가로지르는 적어도 두 개의 전극 라인(111, 112, 121, 122)및 방전셀의 중심에 가장 가까운 전극 라인(112, 121)에 연결되며 상기 방전셀의 중심 방향으로 돌출되는 두개의 돌출 전극(114, 115, 124, 125)을 포함할 수 있다.Referring to FIG. 5, the
또한, 상기 유지 전극(110, 120) 각각은 상기 두 개의 전극 라인(111과 112, 121과 122)을 연결하는 연결 전극(113, 123)을 더 포함할 수 있다.In addition, each of the sustain
전극 라인들(111, 112, 121, 122)은 방전셀을 가로지르며, 플라즈마 디스플레이 패널의 일 방향으로 연장된다. 본 발명의 일실시예에 따른 전극 라인은 개구율을 항상시키기 위해 폭을 좁게 형성한다. 또한, 방전 확산 효율을 향상시키기 위해 복수개의 전극 라인(111, 112, 121, 122)을 사용하되, 개구율을 고려하여 전극 라인의 개수를 결정하는 것이 바람직하다.The electrode lines 111, 112, 121, and 122 cross the discharge cells and extend in one direction of the plasma display panel. The electrode line according to the embodiment of the present invention is formed to have a narrow width to always maintain the aperture ratio. In addition, although a plurality of
돌출 전극(114, 115, 124, 125)은 플라즈마 디스플레이 패널 구동시 방전 개시 전압을 낮춘다. 즉, 서로 인접하게 형성된 돌출 전극(111, 112, 121, 122) 사이에는 낮은 방전 개시 전압에도 방전이 개시되므로 플라즈마 디스플레이 패널의 방전 개시 전압을 낮출 수 있다. 여기서, 방전 개시 전압은 유지 전극 쌍(110, 120) 중 적어도 어느 하나의 전극에 펄스를 공급할 때, 방전이 시작되는 전압 레벨을 의미할 수 있다.The protruding
연결 전극(113, 123)은 돌출 전극들(111, 112, 121, 122)을 통해 개시된 방전이 방전셀의 중심에서 먼 전극 라인(111, 122)까지의 쉽게 확산 되도록 돕는다.The connecting
상기한 바와 같이, 돌출 전극(111, 112, 121, 122)에 의해 방전 개시 전압을 감소시키고, 연결 전극(113, 123) 및 복수의 전극 라인들(111, 112, 121, 122)을 이용해 방전 확산 효율을 증가시킴으로써, 전체적으로 플라즈마 디스플레이 패널의 발광 효율을 향상시킬 수 있다. 그에 따라, 플라즈마 디스플레이 패널의 휘도를 감 소시키지 아니하고 ITO 투명 전극을 제거할 수 있다.As described above, the discharge start voltage is reduced by the protruding
도 6을 참조하면, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가할 수록 패널의 개구율은 증가하나 방전 확산 효율이 감소될 수 있으며, 방전을 발생시키는 두 돌출 전극(114, 124) 사이의 간격(d2)가 증가하는 경우 방전 개시 전압이 증가할 수 있다.Referring to FIG. 6, as the distance d1 between two
다음의 표 1은 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 돌출 전극(114, 124) 사이의 간격(d2)의 변화에 따라 방전 개시 전압을 측정한 결과이다. 방전셀의 크기가 제한되어 있으므로, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가함에 따라 돌출 전극(114, 124) 사이의 간격(d2)은 감소할 수 있다.Table 1 below shows the result of measuring the discharge start voltage according to the change of the distance d1 between two
도 21은 상기 표 1의 측정 결과에 따라 d1/d2와 방전 개시 전압 사이의 관계를 도시한 것이다.FIG. 21 illustrates the relationship between d1 / d2 and the discharge start voltage according to the measurement result of Table 1. FIG.
표 1 및 도 21을 참조하면, d1/d2가 감소함에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 감소하여 방전 확산 효율이 향상되고, 그에 따라 d1이 d2의 4.6배일때 방전 개시 전압이 180V 이하로 감소되게 된다.Referring to Table 1 and FIG. 21, as d1 / d2 decreases, the distance d1 between two
그러나, d1/d2가 1.8배를 초과하는 경우, 돌출 전극(114, 124) 사이의 간격(d2)의 증가에 따라 방전 개시 전압이 급격히 증가하여 187V 이상으로 증가하게된다.However, when d1 / d2 exceeds 1.8 times, the discharge start voltage rapidly increases with the increase of the interval d2 between the protruding
따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 1.8배 내지 4.6배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.Therefore, when the distance d1 between two
또한, 패널의 개구율을 확보하여 디스플레이 영상의 휘도 저하를 방지하고 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하기 위해, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 2.1배 내지 2.8배일 수 있다.In addition, the gap d1 between two
돌출 전극(114, 124)의 길이가 50㎛ 내지 100㎛라고 가정하면, 상기 표 1의 측정 결과에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 서로 다른 두 유지 전극 라인(112, 121) 사이 간격(d4)의 0.6배 내지 1.5배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.Assuming that the lengths of the protruding
한편, 돌출 전극(114, 124) 사이의 간격(d2)이 일정하다고 가정할 때, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 전극 라인(111)과 격벽(100) 사이의 간격(d3)은 반비례하는 관계일 수 있다. 상기한 바와 같이 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가하는 경우 방전셀의 방전 발생 영역이 넓어지나 방전 확산 효율은 감소할 수 있다.On the other hand, assuming that the spacing d2 between the protruding
방전셀의 일부 영역에서만 방전이 발생하는 경우, 디스플레이 영상에 얼룩 무늬의 화질 저하가 생길 수 있다.When discharge occurs only in a partial region of the discharge cell, deterioration of the quality of the speckle may occur in the display image.
따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 전극 라인(111)과 격벽(100) 사이의 간격(d3)의 1배 내지 1.7배일 때, 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하여 디스플레이 영상에서 발생하는 화질 저하를 감소시킬 수 있다.Therefore, when the distance d1 between the two
도 7을 참조하면, 서로 인접한 두 전극 라인(111, 112)의 폭(b1, b2)이 서로 상이할 수 있다.Referring to FIG. 7, widths b1 and b2 of two
어드레스 방전에 의해 두 전극 라인(111, 112)에 형성되는 벽전하량이 상이한 경우 서스테인 방전 시 발생하는 광의 량이 두 전극 라인(111, 112)의 위치에 따라 상이해질 수 있으며, 그에 따라 디스플레이 영상에 얼룩 무늬의 화질 저하가 생길 수 있다.When the wall charges formed on the two
예를 들어, 두 전극 라인(111, 112) 중 방전셀의 외곽에 위치하는 전극 라인(111)은 확산되는 방전에 의해 벽전하가 형성되므로, 방전셀의 중심에 인접한 전극 라인(112)보다 어드레스 방전에 의해 형성되는 벽전하량이 작을 수 있다. 따라서 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)을 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)보다 크게 함으로써, 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하게 할 수 있다.For example, since the wall charges are formed by the discharge of the
상기와 같이, 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하게 함으로써, 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하여 디스플레이 영상에서 발생하는 화질 저하를 감소시킬 수 있다.As described above, by uniformizing the amount of wall charges formed on the two
다음의 표 2는 서로 인접한 두 전극 라인(111, 112)의 폭(b1, b2)의 변화에 따라 디스플레이 영상의 얼룩 무늬 발생 여부 및 휘도를 측정한 결과이다.Table 2 below shows the result of measuring the occurrence and the luminance of the speckle in the display image according to the change of the width (b1, b2) of the two adjacent electrode lines (111, 112).
표 2를 참조하면, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 44㎛ 이상일때 디스플레이 영상에 얼룩 무늬와 같은 화질 저하가 발생하지 아니한다. 그러나, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 80㎛를 초과하는 경우, 디스플레이 영상의 휘도가 460cd/m2 이하로 급격히 감소한다.Referring to Table 2, when the width b1 of the
따라서 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)의 1.1배 내지 2배일 때, 디스플레이 영상의 화질 저하를 방지함과 동시에 휘도를 개선할 수 있다.Therefore, when the width b1 of the
또한, 방전 확산 효율을 크게 감소시키지 아니하고 방전셀의 외곽에 위치하는 전극 라인(111)에 형성되는 벽전하량을 증가시켜 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하기 위해, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)의 1.15배 내지 1.5배일 수 있다.Also, in order to increase the wall charges formed in the
상기 표 1을 참조하여 설명한 바와 같이 서로 인접한 두 전극 라인(111, 112) 사이 간격(d1)은 180㎛ 내지 230㎛일 수 있고, 상기 표 2를 참조하여 설명한 바와 같이 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)은 44㎛ 내지 80㎛일 수 있으므로, 서로 인접한 두 전극 라인(111, 112) 사이 간격(d1)은 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)의 2.25배 내지 5.2배일 수 있다.As described with reference to Table 1, the distance d1 between two
상기한 바와 같은 이유로, 방전셀의 하측에 위치하는 서로 인접한 두 전극 라인(121, 122)의 폭(c1, c2)은 상기한 범위 내에서 서로 상이한 값을 가질 수 있다.For the above reason, the widths c1 and c2 of the two
도 8을 참조하면, 전극 라인들(212, 221)로부터 돌출되는 돌출 전극(214, 215, 224, 225)은 전극 라인들(212, 221)과 연결되는 하단 폭이 상단 폭과 상이할 수 있다. 그에 따라, 외부 충격등에 의해 돌출 전극(214, 215, 224, 225)이 전극 라인들(212, 221)로부터 분리되어 플라즈마 디스플레이 패널이 손상되는 것을 방지할 수 있다.Referring to FIG. 8, the bottom widths of the protruding
상기와 같은 돌출 전극(214, 215, 224, 225) 구조에 의해, 돌출 전극(214, 215, 224, 225) 사이에서 방전이 발생할 수 있는 표면적을 증가시켜 방전 효율을 향상시킬 수 있다.By the structure of the protruding
다음의 표 3은 돌출 전극(214)의 하단 폭(w1)의 변화에 따라 전극 손상 여부 및 디스플레이 영상의 얼룩 무늬 발생 여부를 측정한 결과이다.Table 3 below shows the result of measuring the damage of the electrode and the generation of the speckles of the display image according to the change of the bottom width w1 of the protruding
표 3을 참조하면, 돌출 전극(214)의 하단 폭(w1)이 20㎛일 때 외부 압력 등에 의한 돌출 전극의 손상이 발생하지 아니하며, 돌출 전극(214)의 하단 폭(w1)이 135㎛를 초과하는 경우에는 인접한 돌출 전극들(214, 224) 간의 간격이 불균일하여 디스플레이 영상에서 세로 방향의 얼룩 무늬가 발생한다.Referring to Table 3, when the bottom width w1 of the protruding
따라서 돌출 전극(214)의 하단 폭(w1)이 상단 폭(w2)의 0.7배 내지 4.5배일 때, 돌출 전극의 손상을 방지함과 동시에 디스플레이 영상의 화질 저하를 감소시킬 수 있다.Therefore, when the lower width w1 of the protruding
그와 더불어, 방전 개시 전압을 감소시키고 방전 확산 효율을 향상시키기 위해, 돌출 전극(214)의 하단 폭(w1)은 상단 폭(w2)의 2배 이상일 수 있다.In addition, in order to reduce the discharge start voltage and improve the discharge diffusion efficiency, the bottom width w1 of the protruding
또한, 서로 인접한 두 돌출 전극(214, 215)의 하단 사이 간격이 돌출 전극(214)의 하단 폭(w1)의 0.9배 내지 2배일 때, 패널의 개구율을 확보함과 동시에 방전셀 전 영역에서 고르게 방전이 발생할 수 있도록 할 수 있다.In addition, when the distance between the lower ends of the two protruding
또한, 도 10 및 도 11에 도시된 바와 같이 돌출 전극(216, 217, 218, 219)의 경사면의 단면 형상을 곡선 형태로 함으로써, 방전을 위한 돌출 전극(216, 217, 218, 219)의 표면적을 증가시켜 방전 효율을 향상시킬 수 있다.In addition, as shown in FIGS. 10 and 11, the cross-sectional shape of the inclined surfaces of the protruding
도 12를 참조하면, 패널의 개구율을 향상시키기 위해 블랙 매트릭스(330, 340)가 격벽(300) 상에 형성될 수 있으며, 블랙 매트릭스(330, 340)의 폭(a1)이 격벽(300)의 폭(a2)보다 작을 수 있다.Referring to FIG. 12, the
또한, 패널의 개구율 향상과 동시에 디스플레이 영상의 명실 콘트라스트를 향상시키기 위해, 블랙 매트릭스(330, 340)의 폭(a1)은 격벽(300)의 폭(a2)의 0.5배 이상일 수 있다.In addition, to improve the aperture ratio of the panel and to improve the clear contrast of the display image, the width a1 of the
한편, 격벽 상에 형성되는 블랙 매트릭스(330, 340)와 패널의 상부기판에 형성되는 전극(310, 320)은 동시 소성될 수 있으며, 그로 인해 패널 제조 공정을 단순화하고 공정에 소모되는 시간을 감소시킬 수 있다.Meanwhile, the
그러나, 도 12에 도시된 바와 같은 구조를 가지는 전극(310, 320)과 블랙 매트릭스(330, 340)를 동시 소성하는 경우, 외곽의 전극 라인(311, 322)과 블랙 매트릭스(330, 340)가 서로 단락(short)되는 등 전극 패널 형성에 어려움이 있을 수 있다.However, when simultaneously firing the
특히, 도 13에 도시된 바와 같이 상부기판의 전극(310, 320)이 외곽의 전극 라인(311, 322)으로부터 그에 인접한 가로 격벽 방향으로 돌출된 제2 돌출 전극(316, 326)을 포함하는 경우, 동시 소성시 제2 돌출 전극(316, 326)과 블랙 매트릭스(330, 340)가 단락되어 패널 구동에 오류가 발생할 수 있다.In particular, as shown in FIG. 13, when the
본 발명에 따른 플라즈마 디스플레이 장치의 경우, 가로 격벽 상에 형성된 블랙 매트릭스(331, 332)는 가로 격벽의 중앙 부분에서 분리된 구조를 가질 수 있으며, 그로 인해 상부기판의 전극들(310, 320)의 패턴 형성을 용이하게 할 수 있으며, 상부기판의 전극들(310, 320)과 블랙 매트릭스(330, 340)가 단락되는 것을 방지할 수 있다.In the case of the plasma display device according to the present invention, the
도 13은 본 발명에 따른 플라즈마 디스플레이 장치의 상부 기판에 형성된 블랙 매트릭스 구조에 대한 제1 일실시예를 단면도로 도시한 것이다.13 is a cross-sectional view showing a first embodiment of a black matrix structure formed on the upper substrate of the plasma display device according to the present invention.
도 13을 참조하면, 제2 돌출 전극(316, 326)은 제1 돌출 전극(314, 315, 324, 325) 사이에서 발생한 방전이 방전셀의 상하 외곽 부분까지 확산되도록 하여, 방전 효율을 향상시켜 디스플레이 영상의 휘도를 증가시킬 수 있다.Referring to FIG. 13, the second
또한, 블랙 매트릭스(331, 332)는 가로 격벽 중 제2 돌출 전극(316)의 연장선(점선으로 표시됨)과 중첩되는 제1 영역(350)을 사이에 두고 분리된 구조를 가질 수 있다. 그에 따라 동시 소성시 가로 격벽 상의 블랙 매트릭스(331, 332)와 제2 돌출 전극(316)이 단락되는 것을 방지할 수 있다.In addition, the
도 14를 참조하면, 동시 소성시 가로 격벽 상의 블랙 매트릭스(331, 332)와 제2 돌출 전극(316)이 단락되는 것을 효과적으로 방지하기 위해, 서로 분리된 두 블랙 매트릭스(331, 332) 사이의 간격(e1)은 제2 돌출 전극(316)의 폭(e2)보다 큰 것이 바람직하다.Referring to FIG. 14, the spacing between two
다만, 두 블랙 매트릭스(331, 332) 사이의 간격(e1)이 증가할 수록 디스플레이 영상의 콘트라스트가 저하될 수 있으며, 제2 돌출 전극(316)의 폭(e2)이 감소할 수록 방전 확산의 효율이 감소할 수 있다.However, as the distance e1 between the two
따라서 디스플레이 영상의 콘트라스트를 크게 저하시키지 아니하고 방전 확산 효율 및 전극 패턴 형성의 용이성을 개선하기 위해, 서로 분리된 두 블랙 매트릭스(331, 332) 사이의 간격(e1)은 제2 돌출 전극(316)의 폭(e2)의 1.4배 내지 2.1배인 것이 바람직하다.Therefore, in order to improve the discharge diffusion efficiency and the ease of forming the electrode pattern without significantly reducing the contrast of the display image, the distance e1 between the two
본 발명에 따른 플라즈마 디스플레이 장치의 또 다른 실시예로서, 가로 격벽 상에 형성된 블랙 매트릭스(330)는 가로 격벽의 중앙 부분에서의 폭이 나머지 부분의 폭보다 작을 수 있다. 그로 인해 상부기판의 전극들(310, 320)의 패턴 형성을 용이하게 할 수 있으며, 상부기판의 전극들(310, 320)과 블랙 매트릭스(330)가 단락되는 것을 방지할 수 있다.As another embodiment of the plasma display device according to the present invention, the
도 15는 본 발명에 따른 플라즈마 디스플레이 장치의 상부 기판에 형성된 블랙 매트릭스 구조에 대한 제2 일실시예를 단면도로 도시한 것이다.15 is a cross-sectional view of a second embodiment of a black matrix structure formed on an upper substrate of a plasma display device according to the present invention.
도 15를 참조하면, 블랙 매트릭스(330)에는 제2 돌출 전극(316) 방향으로 오목한 홈이 형성되어 있을 수 있으며, 좀더 구체적으로 블랙 매트릭스(330) 중 가로 격벽 중 제2 돌출 전극(316)의 연장선(점선으로 표시됨)과 중첩되는 제1 영역(350)에 홈이 형성되어 있을 수 있다.Referring to FIG. 15, the
즉, 블랙 매트릭스(330)는 가로 격벽 중 제2 돌출 전극(316)의 연장선(점선으로 표시됨)과 중첩되는 제1 영역(350)에서의 폭(t1)이 나머지 영역에서의 폭(t2)보다 작을 수 있다. 그에 따라 동시 소성시 가로 격벽 상의 블랙 매트릭스(330)와 제2 돌출 전극(316)이 단락되는 것을 방지할 수 있다.That is, the
다만, 제1 영역(350)에서의 블랙 매트릭스(330)의 폭(t1)이 감소할 수록 디스플레이 영상의 콘트라스트가 저하되고 블랙 매트릭스(330)의 패턴 형성에 어려움이 발생할 수 있다.However, as the width t1 of the
도 16을 참조하면, 디스플레이 영상의 콘트라스트를 크게 저하시키지 아니하는 동시에 블랙 매트릭스(330) 및 상부기판 전극(310, 320)의 패턴 형성을 용이하게 하고 블랙 매트릭스(330)와 제2 돌출 전극(316)의 단락을 방지하기 위해, 블랙 매트릭스(330)에 형성된 홈(333)의 깊이(g2)는 제2 돌출 전극(316)의 길이(g1)의 0.85배 내지 1.5배인 것이 바람직하다.Referring to FIG. 16, the
도 17을 참조하면, 블랙 매트릭스(330)에 형성된 홈(333)의 형상은 도 16에 도시된 형상 이외의 단면이 둥근 형태를 가질 수도 있다.Referring to FIG. 17, the shape of the
또한, 도 18을 참조하면, 상하로 인접한 두 방전셀에 형성된 제2 돌출 전극들(316, 366)과 가로 격벽 상에 형성된 블랙 매트릭스(330)가 동시 소성시 단락되지 않도록 하기 위해, 블랙 매트릭스(330)의 중앙 부분(350)에는 상하 방향으로 오목한 2 이상의 홈들이 형성되어 있을 수 있다.In addition, referring to FIG. 18, in order to prevent the second
이때, 디스플레이 영상의 콘트라스트를 크게 저하시키지 아니하는 동시에 블랙 매트릭스(330) 및 상부기판 전극(310, 320)의 패턴 형성을 용이하게 하고 블랙 매트릭스(330)와 제2 돌출 전극들(316, 366)의 단락을 방지하기 위해, 블랙 매트릭스(330)는 제1 영역(350)에서의 폭(h1)이 나머지 영역에에서의 폭(h2)의 0.15배 내지 0.4배인 것이 바람직하다.At this time, the contrast of the display image is not greatly reduced, and the pattern of the
도 19를 참조하면, 블랙 매트릭스(330)에 형성된 2 이상의 홈들의 형상은 도 18에 도시된 형상 이외의 여러 다른 형상들을 가질 수도 있다.Referring to FIG. 19, the shape of two or more grooves formed in the
도 20에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 전극 라인들 중 방전셀의 외곽에 위치하는 전극 라인(411, 422)으로부터 돌출된 돌출 전극(417, 427)을 더 포함할 수 있다.As shown in FIG. 20, the plasma display panel according to the present invention may further include protruding
또한, 전극 라인들 중 방전셀의 중심에 인접한 전극 라인(412, 421)으로부터 돌출된 돌출 전극(414, 415, 416, 424, 425, 426)의 개수가 6 이상일 수도 있다.In addition, the number of protruding
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view showing an embodiment of the structure of a plasma display panel according to the present invention.
도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다. 2 is a diagram illustrating an embodiment of an electrode arrangement of a plasma display panel.
도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.
도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.4 is a timing diagram illustrating an embodiment of a waveform of a driving signal for driving a plasma display panel.
도 5 내지 도 20은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.5 to 20 are cross-sectional views illustrating embodiments of an electrode structure formed on an upper substrate of a plasma display panel according to the present invention.
도 21은 본 발명에 따른 플라즈마 디스플레이 패널의 방전 개시 전압 측정 결과를 나타내는 그래프이다.21 is a graph showing a discharge start voltage measurement result of the plasma display panel according to the present invention.
Claims (9)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080052236A KR20090126069A (en) | 2008-06-03 | 2008-06-03 | Plasma display device thereof |
US12/667,962 US8232726B2 (en) | 2008-06-03 | 2009-02-12 | Plasma display apparatus with black matrices |
PCT/KR2009/000683 WO2009148211A1 (en) | 2008-06-03 | 2009-02-12 | Plasma display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080052236A KR20090126069A (en) | 2008-06-03 | 2008-06-03 | Plasma display device thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090126069A true KR20090126069A (en) | 2009-12-08 |
Family
ID=41687362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080052236A KR20090126069A (en) | 2008-06-03 | 2008-06-03 | Plasma display device thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090126069A (en) |
-
2008
- 2008-06-03 KR KR1020080052236A patent/KR20090126069A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100762252B1 (en) | Plasma display apparatus | |
KR20090124298A (en) | Plasma display device thereof | |
KR100762249B1 (en) | Plasma display apparatus | |
KR20090126069A (en) | Plasma display device thereof | |
KR20090050312A (en) | Plasma display device thereof | |
KR20090050315A (en) | Plasma display device thereof | |
KR20090126070A (en) | Plasma display device thereof | |
KR20090050313A (en) | Plasma display device thereof | |
KR20090050314A (en) | Plasma display device thereof | |
KR20100045779A (en) | Plasma display device thereof | |
KR20090072158A (en) | Plasma display device thereof | |
KR100785314B1 (en) | Plasma display apparatus | |
US8232726B2 (en) | Plasma display apparatus with black matrices | |
KR20090072157A (en) | Plasma display device thereof | |
KR20100038703A (en) | Plasma display device thereof | |
KR100853168B1 (en) | Plasma display apparatus | |
EP2061065B1 (en) | Plasma display panel device | |
KR20100042522A (en) | Plasma display device thereof | |
KR20090083735A (en) | Plasma display device thereof | |
KR20100113896A (en) | Plasma display device | |
KR20090048071A (en) | Plasma display device thereof | |
KR20100059525A (en) | Plasma display device | |
US20080259002A1 (en) | Plasma display apparatus | |
KR20100032194A (en) | Plasma display appartus | |
KR20100116032A (en) | Plasma display device device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |