KR20090125424A - 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그셀의 프로그램 방법 - Google Patents

비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그셀의 프로그램 방법 Download PDF

Info

Publication number
KR20090125424A
KR20090125424A KR1020080051529A KR20080051529A KR20090125424A KR 20090125424 A KR20090125424 A KR 20090125424A KR 1020080051529 A KR1020080051529 A KR 1020080051529A KR 20080051529 A KR20080051529 A KR 20080051529A KR 20090125424 A KR20090125424 A KR 20090125424A
Authority
KR
South Korea
Prior art keywords
gate
program
read
cell
gate stack
Prior art date
Application number
KR1020080051529A
Other languages
English (en)
Inventor
곽철상
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080051529A priority Critical patent/KR20090125424A/ko
Publication of KR20090125424A publication Critical patent/KR20090125424A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)

Abstract

비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그 셀의 프로그램 방법이 개시된다. 이 셀은, 셀 활성 영역과 교차하여 형성된 독출 게이트 스택 및 셀 활성 영역과 교차하며, 독출 게이트 스택과 이격되어 나란히 형성되고, 셀 활성 영역과 교차되는 부분의 측부에 독출되어 형성된 보조 게이트를 갖는 프로그램 게이트 스택을 구비하는 것을 특징으로 한다. 그러므로, 프로그램 게이트의 측부에 돌출된 형태로 보조 게이트를 형성하여, 보조 게이트로 전자가 집중되므로 낮은 전압에서도 프로그램 동작을 수행할 수 있어 프로그램 특성을 향상시킬 수 있고 프로그램된 셀의 저항값을 조절하여 낮출 수 있는 효과를 갖는다.
비휘발성 프로그래머블 메모리 셀, OTP, 고전압, 항복(breakdown)

Description

비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그 셀의 프로그램 방법{Nonvolatile programmable memory cell, method for manufacturing the cell, and method for programming the cell}
본 발명은 반도체 소자에 관한 것으로서, 특히 온 타임 프로그래머블(OTP:One-Time Programmable) 비휘발성(nonvolatile) 메모리(memory) 셀(cell)과 같은 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그 셀의 프로그램 방법에 관한 것이다.
일반적으로, OTP 비휘발성 퓨즈(fuse) 메모리 셀은 그의 데이터 성분을 독출하기 위해 디코딩(decoding)이나 어드레싱(addressing)을 요구하지 않는다. 퓨즈 메모리 셀은 작은 면적을 차지하며 낮은 비트 카운트 응용에 적합하다. 따라서, 이러한 메모리 셀은 코드 축적 메모리(code storage memory), 직렬 구현 메모리(serial configuration memory), 또는 ID(IDendification) 트래밍(trimming)을 위한 개별 퓨즈 비트들로서 유용하게 사용된다. OTP 비휘발성 퓨즈 메모리 셀에 대해서는 미국 특허 공개 번호 US2007/0183181을 참조할 수 있다.
이하, 일반적인 산화막 항복(breakdown) 방식의 퓨즈 OTP 셀의 구조 및 동작 을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 1 (a) 및 (b)는 일반적인 산화막 항복 방식의 퓨즈 OTP 셀의 도면으로서, 도 1 (a)는 평면도를 나타내고, 도 1 (b)는 도 1 (a)의 A-A'선을 절취한 단면도를 나타낸다. 여기서, 참조부호 10은 반도체 기판을 나타내고, 20은 소자 분리 영역을 나타내고, 40은 드레인 콘텍(drain contact)을 나타내고, 52는 독출(read) 게이트 산화막을 나타내고, 50은 독출 게이트를 나타내고, 54 및 64는 스페이서(spacer)를 나타내고, 70은 저농도 도핑 영역(LDD:Lighted Doped Drain)(70)을 나타내고 72는 드레인 영역을 나타낸다.
도 1 (a) 및 (b)를 참조하면, 활성 영역(30)과 독출용 폴리(poly) 게이트(50)가 교차하고, 활성 영역(30)과 교차하는 별도의 프로그램용 폴리 게이트(60)가 존재한다. 도 1 (a)에 도시된 셀의 프로그램 동작을 위해, 프로그램용 폴리 게이트(60)에 고 전압의 전계를 인가하고, 독출용 폴리 게이트(50)는 패스(pass) 트랜지스터(transistor)의 개념으로 턴 온시킨다. 이때, 과 전압에 의해 프로그램용 폴리 게이트(60)의 게이트 산화막(62)은 항복되어 모스(MOS:Metal Oxide Semiconductor) 트랜지스터(또는, 퓨즈)로부터 레지스터(resisor)로 그의 기능이 변하게 된다. 그러므로, 온 셀 코딩(on cell coding)이 이루어진다. 이러한 프로그램 동작의 경우, 게이트 산화막(62)을 파괴시키기 위해 고 전압이 필요하며, 고 전압에 따른 불균일한 값의 레지스터가 생성되어 메모리 어레이(memory array) 독출 동작시에 오류 값을 읽을 수 있어 셀의 신뢰성 및 품질에 악 영향이 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 낮은 전압에 의해서도 쉽게 프로그램 동작을 수행할 수 있어 프로그램 특성을 향상시킬 수 있는 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 비휘발성 프로그래머블 메모리 셀의 프로그램 방법을 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 비휘발성 프로그래머블 메모리 셀은, 셀 활성 영역과 교차하여 형성된 독출 게이트 스택 및 상기 셀 활성 영역과 교차하며, 상기 독출 게이트 스택과 이격되어 나란히 형성되고, 상기 셀 활성 영역과 교차되는 부분의 측부에 독출되어 형성된 보조 게이트를 갖는 프로그램 게이트 스택으로 구성되는 것이 바람직하다.
또는, 본 발명에 의한 비휘발성 프로그래머블 메모리 셀의 제조 방법은, 반도체 기판상에 셀 활성 영역과 교차하게 독출 게이트 스택을 형성하는 단계 및 상기 반도체 기판상에 상기 셀 활성 영역과 교차하고, 상기 독출 게이트 스택과 나란히 이격되고, 상기 셀 활성 영역과 교차되는 부분의 측부에 보조 게이트가 돌출된 프로그램 게이트 스택을 형성하는 단계로 이루어지는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 셀 활성 영역과 교차하여 형성된 독출 게이트 스택, 및 상기 셀 활성 영역과 교차하며 상기 독출 게이트 스택과 이격되어 나 란히 형성되고 상기 셀 활성 영역과 교차되는 부분의 측부에 돌출되어 형성된 보조 게이트를 갖는 프로그램 게이트 스택을 갖는 비휘발성 프로그래머블 메모리 셀의 본 발명에 의한 프로그램 방법은, 상기 프로그램 게이트 스택에 전압을 인가하여 상기 프로그램 게이트 스택의 프로그램 게이트 절연막을 항복시키는 것이 바람직하다.
본 발명에 의한 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그 셀의 프로그램 방법은 프로그램 게이트의 측부에 돌출된 형태로 보조 게이트를 형성하여, 보조 게이트로 전자가 집중되므로 낮은 전압에서도 프로그램 동작을 수행할 수 있어 프로그램 특성을 향상시킬 수 있고 프로그램된 셀의 저항값을 조절하여 낮출 수 있는 효과를 갖는다.
이하, 본 발명에 의한 비휘발성 프로그래머블 메모리 셀의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2 (a) 및 (b)는 본 발명의 실시예에 의한 비휘발성 메모리 셀의 도면으로서, 도 2 (a)는 평면도를 나타내고, 도 2 (b)는 도 2 (a)의 B-B'선을 절취한 단면도를 나타낸다.
도 2 (a) 및 (b)에 도시된 비휘발성 메모리 셀은 그의 데이터 내용(content)을 독출하기 위해 디코딩이나 어드레싱을 요구하지 않은 OTP(One-Time Programmable) 비휘발성 퓨즈(nonvolatile fuse) 메모리 셀(memory cell)을 의미할 수 있다.
도 2 (a)를 참조하면, 본 발명에 의한 비휘발성 프로그래머블 메모리 셀에서, 독출 게이트 스택(stack)은 셀 활성 영역(130)과 교차하여 형성되어 있다. 도 2 (b)를 참조하면, 독출 게이트 스택은 독출 게이트 절연막(152)과 독출 게이트(150)로 구성될 수 있다. 독출 게이트 절연막(152)은 소자 분리 영역(120)과 셀 활성 영역(130)으로 정의되는 반도체 기판(100)상에 형성되어 있다. 독출 게이트(150)는 독출 게이트 절연막(152)상에 형성되어 있다. 또한, 비휘발성 프로그래머블 메모리 셀은 독출 게이트 절연막(152)과 독출 게이트(150)의 측부에 형성된 독출 스페이서(154)를 더 가질 수 있다, 이때, 독출 게이트 절연막(152)과 독출 게이트(150)의 측부 아래의 반도체 기판(100)에는 저 농도 도핑 영역(LDD)(170)이 형성되어 있다. 독출용 스페이서(164)의 측부 아래의 반도체 기판(100)에는 드레인 영역(172)이 형성되어 있다. 여기서, 드레인 영역(172)의 상부에 드레인 콘텍(140)이 더 형성되어 있다.
프로그램 게이트 스택은 셀 활성 영역(130)과 교차하며, 워드 라인(word line) 방향으로 독출 게이트 스택(150 및 152)과 이격되어 나란히 형성되고, 셀 활성 영역(130)과 교차되는 부분의 측부에 돌출된 형태의 보조 게이트(166)를 갖고 있다. 프로그램 게이트 스택은 프로그램 게이트 절연막(162), 프로그램 게이트(160) 및 보조 게이트(166)로 구성될 수 있다. 프로그램 게이트 절연막(162)은 반도체 기판(100)상에 형성되어 있고 프로그램 게이트(160)는 프로그램 게이트 절연막(162) 상에 형성되어 있다. 보조 게이트(164)는 프로그램 게이트 절연막(162)상에서 프로그램 게이트(160)의 측부에 비트 라인(bitline) 방향으로 돌출되어 형성되어 있다. 이때, 비휘발성 프로그래머블 메모리 셀은 프로그램 게이트 스택의 측부에 형성된 프로그램 스페이서(164)를 더 가질 수 있다. 프로그램 스페이서(164)중 하나는 보조 게이트(166)와 프로그램 게이트 절연막(162)의 측부에 형성되고 나머지 하나는 프로그램 게이트(160)와 프로그램 게이트 절연막(162)의 측부에 형성된다.
본 발명에 의하면, 도 2 (a)에 도시된 보조 게이트(166)의 높이(h)는 독출 게이트(150)와 프로그램 게이트(160)의 이격 거리(d)의 절반이 될 수 있다.
이하, 본 발명에 의한 비휘발성 프로그래머블 메모리 셀의 제조 방법의 실시예를 첨부한 도 2 (a) 및 (b)를 참조하여 다음과 같이 설명한다.
먼저, 반도체 기판(100)의 소자 분리 영역에 소자 분리막(120)을 형성한다. 소자 분리막(120)은 STI(Shallow Trench Isolation) 기법에 의해 형성할 수도 있고, LOCOS 기법에 의해 형성할 수도 있다.
이후, 반도체 기판(100) 상에 셀 활성 영역(130)과 교차하게 독출 게이트 스택(150 및 152) 및 프로그램 게이트 스택(160, 162 및 166)을 형성한다. 구체적으로 살펴보면, 반도체 기판(100) 상에 게이트 절연막(152 및 162)를 위한 게이트 절연물과 게이트(150 및 160)를 위한 폴리 실리콘(polysilicon)을 순차적으로 증착하여 형성하고, 적층된 물질들을 사진 및 식각 공정에 의해 패터닝하여 독출 게이트 절연막(152)과 독출 게이트(150) 및 프로그램 게이트 절연막(162)과 프로그램 게이트(160)를 형성한다. 여기서, 독출 게이트 스택(150 및 152)과 프로그램 게이트 스 택(160, 162 및 164)은 셀 활성 영역(130)과 교차하도록 형성하며, 서로 워드 라인 방향으로 나란히 이격되도록 형성한다. 또한, 프로그램 게이트(160)를 형성할 때, 셀 활성 영역(130)과 교차되는 부분의 측부에 비트 라인 방향으로 돌출된 형태의 보조 게이트(166)를 동시에 형성한다. 이를 위해, 프로그램 게이트 스택(160, 162 및 164)을 형성하기 위한 마스크는 셀 활성 영역(130)과 교차되는 부분에 비트 라인 방향으로 홈(groove)을 갖는다. 도 2 (a)의 경우 홈의 모양이 삼각형 모양으로 되어 있지만, 홈의 모양은 이에 국한되지 않고 원형이나 사각형의 모양을 가질 수도 있다.
결국, 반도체 기판(100)상에 독출 게이트 절연막(152)이 형성되고, 독출 게이트 절연막(152)의 상부에 독출 게이트(150)가 형성될 수 있다. 또한, 반도체 기판(100)상에 프로그램 게이트 절연막(162)이 형성되고, 프로그램 게이트 절연막(162)상에 프로그램 게이트(160)와 보조 게이트(166)가 동시에 형성될 수 있다.
이하, 본 발명에 의한 비휘발성 프로그래머블 메모리 셀의 프로그램 및 독출 방법의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2 (a) 및 (b)에 도시된 메모리 셀의 프로그램과 독출 방법에 대해 살펴보면, 먼저, 프로그램 게이트 스택(160, 162 및 164)에 전압을 인가하여 프로그램 게이트 스택(160, 162 및 164)의 프로그램 게이트 절연막(162)을 항복시킨다. 이때, 독출 게이트 스택(150 및 152)는 패스 트랜지스터의 개념으로 턴 온시킨다. 즉, 프로그램 게이트 절연막(162)이 항복되므로, 프로그램 게이트 스택(160, 162 및 164) 은 MOS 트랜지스터로부터 레지스터로 그의 기능이 변하게 되어, 온 셀 코딩이 이루어질 수 있다. 종래와 달리 본 발명에 의한 메모리 셀의 프로그램 게이트 스택은 보조 게이트(164)를 가지고 있다. 따라서, 프로그램 게이트 스택(160, 162 및 164)으로 전압이 인가될 때, 보조 게이트(164)로 전자가 집중되므로 종래보다 낮은 전압을 프로그램 게이트 스택(160, 162 및 164)으로 인가해도 프로그램 게이트 절연막(162)이 항복될 수 있다.
메모리 셀의 독출 동작에 대해 살펴보면, 프로그램 게이트 스택에 의해 구현되는 트랜지스터를 통과한 전류가 독출 게이트 스택(150 및 152)에 의해 구현되는 트랜지스터에서 감지되고, 감지된 결과를 통해 데이터가 '1'인가 '0'인가를 결정한다. 예를 들면, 프로그램 게이트 스택에 구현되는 트랜지스터에 항복이 일어났을 경우 전류가 감지되지 않아 데이터가 '1'인 것으로 결정하고, 프로그램 게이트 스택에 의해 구현되는 트랜지스터에 항복이 일어나지 않았을 경우 전류가 감지되어 데이터가 '0'인 것으로 결정한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1 (a) 및 (b)는 일반적인 산화막 항복 방식의 퓨즈 OTP 셀의 도면이다.
도 2 (a) 및 (b)는 본 발명의 실시예에 의한 비휘발성 메모리 셀의 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10, 100 : 반도체 기판 20, 120 : 소자 분리 영역
30, 130 : (셀) 활성 영역 40, 140 : 콘텍
50, 150 : 독출 게이트 52, 152 : 독출 게이트 절연막
54, 154 : 독출 게이트 스페이서 60, 160 : 프로그램 게이트
62, 162 : 프로그램 게이트 절연막 64, 164 : 프로그램 게이트 스페이서
70, 170 : 저농도 도핑 영역 72, 172 : 드레인 영역

Claims (10)

  1. 셀 활성 영역과 교차하여 형성된 독출 게이트 스택; 및
    상기 셀 활성 영역과 교차하며, 상기 독출 게이트 스택과 이격되어 나란히 형성되고, 상기 셀 활성 영역과 교차되는 부분의 측부에 독출되어 형성된 보조 게이트를 갖는 프로그램 게이트 스택을 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀.
  2. 제1 항에 있어서, 상기 독출 게이트 스택은
    반도체 기판상에 형성된 독출 게이트 절연막; 및
    상기 독출 게이트 절연막상에 형성된 독출 게이트를 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀.
  3. 제2 항에 있어서, 상기 비휘발성 프로그래머블 메모리 셀은
    상기 독출 게이트 산화막과 상기 독출 게이트의 측부에 형성된 독출 스페이서를 더 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀.
  4. 제1 항에 있어서, 상기 프로그램 게이트 스택은
    반도체 기판상에 형성된 프로그램 게이트 절연막;
    상기 프로그램 게이트 절연막상에 형성된 프로그램 게이트; 및
    상기 프로그램 게이트 절연막상에 상기 프로그램 게이트의 측부에 독출되어 형성된 상기 보조 게이트를 갖는 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀.
  5. 제4 항에 있어서, 상기 비휘발성 프로그래머블 메모리 셀은
    상기 프로그램 게이트 스택의 측부에 형성된 프로그램 스페이서를 더 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀.
  6. 제1 항에 있어서, 상기 보조 게이트의 높이는 상기 독출 게이트 스택과 상기 프로그램 게이트 스택의 이격 거리의 절반에 해당하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀.
  7. 반도체 기판상에 셀 활성 영역과 교차하게 독출 게이트 스택을 형성하는 단계; 및
    상기 반도체 기판상에 상기 셀 활성 영역과 교차하고, 상기 독출 게이트 스택과 나란히 이격되고, 상기 셀 활성 영역과 교차되는 부분의 측부에 보조 게이트가 돌출된 프로그램 게이트 스택을 형성하는 단계를 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀의 제조 방법.
  8. 제7 항에 있어서, 상기 독출 게이트 스택을 형성하는 단계는
    반도체 기판상에 독출 게이트 절연막을 형성하는 단계; 및
    상기 독출 게이트 절연막 상에 독출 게이트를 형성하는 단계를 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀의 제조 방법.
  9. 제7 항에 있어서, 상기 프로그램 게이트 스택을 형성하는 단계는
    반도체 기판상에 프로그램 게이트 절연막을 형성하는 단계; 및
    상기 프로그램 게이트 절연막상에 프로그램 게이트와 상기 보조 게이트를 동시에 형성하는 단계를 구비하는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀의 제조 방법.
  10. 셀 활성 영역과 교차하여 형성된 독출 게이트 스택, 및 상기 셀 활성 영역과 교차하며 상기 독출 게이트 스택과 이격되어 나란히 형성되고 상기 셀 활성 영역과 교차되는 부분의 측부에 돌출되어 형성된 보조 게이트를 갖는 프로그램 게이트 스택을 갖는 비휘발성 프로그래머블 메모리 셀의 프로그램 방법에 있어서,
    상기 프로그램 게이트 스택에 전압을 인가하여 상기 프로그램 게이트 스택의 프로그램 게이트 절연막을 항복시키는 것을 특징으로 하는 비휘발성 프로그래머블 메모리 셀의 프로그램 방법.
KR1020080051529A 2008-06-02 2008-06-02 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그셀의 프로그램 방법 KR20090125424A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080051529A KR20090125424A (ko) 2008-06-02 2008-06-02 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그셀의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051529A KR20090125424A (ko) 2008-06-02 2008-06-02 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그셀의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20090125424A true KR20090125424A (ko) 2009-12-07

Family

ID=41686924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051529A KR20090125424A (ko) 2008-06-02 2008-06-02 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그셀의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20090125424A (ko)

Similar Documents

Publication Publication Date Title
US9324381B2 (en) Antifuse OTP memory cell with performance improvement, and manufacturing method and operating method of memory
US7843718B2 (en) Non-volatile memory devices including stacked NAND-type resistive memory cell strings and methods of fabricating the same
US20170117287A1 (en) Nonvolatile memory devices having single-layered gates and methods of fabricating the same
US8547763B2 (en) Memory cell, methods of manufacturing memory cell, and memory device having the same
US9941289B2 (en) Anti-fuse type nonvolatile memory cells, arrays thereof, and methods of operating the same
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
US9601500B2 (en) Array of non-volatile memory cells with ROM cells
US9831288B2 (en) Integrated circuit cointegrating a FET transistor and a RRAM memory point
KR20020082668A (ko) 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자
TW201541563A (zh) 具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法
CN112234061A (zh) 一种反熔丝一次性可编程存储单元
JP2007184620A (ja) マスクｒｏｍを具備する半導体装置及びその製造方法
KR100660283B1 (ko) 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
US7072210B2 (en) Memory array
JPH1140782A (ja) 不揮発性半導体メモリ素子の製造方法
US7091090B2 (en) Nonvolatile memory device and method of forming same
KR101498170B1 (ko) 반도체 기억 장치 및 그의 제조 방법
US6440803B1 (en) Method of fabricating a mask ROM with raised bit-line on each buried bit-line
KR20090125424A (ko) 비휘발성 프로그래머블 메모리 셀 및 그의 제조 방법과 그셀의 프로그램 방법
US10388660B2 (en) Semiconductor device and method for manufacturing the same
TWI845240B (zh) 具有環繞式閘極電晶體的反熔絲型一次編程記憶胞
US11189357B1 (en) Programmable memory device
US11380694B2 (en) Low-voltage anti-fuse element
JP2002158296A (ja) 読み出し専用不揮発性メモリ
US10629607B1 (en) Semiconductor CMOS non-volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application