KR20090123662A - Method and apparatus for packet shaper using dadule regulator - Google Patents

Method and apparatus for packet shaper using dadule regulator Download PDF

Info

Publication number
KR20090123662A
KR20090123662A KR1020080049837A KR20080049837A KR20090123662A KR 20090123662 A KR20090123662 A KR 20090123662A KR 1020080049837 A KR1020080049837 A KR 1020080049837A KR 20080049837 A KR20080049837 A KR 20080049837A KR 20090123662 A KR20090123662 A KR 20090123662A
Authority
KR
South Korea
Prior art keywords
regulator
bag
packet shaper
frame
double
Prior art date
Application number
KR1020080049837A
Other languages
Korean (ko)
Other versions
KR100973082B1 (en
Inventor
박부식
신대교
정한균
임기택
최종찬
윤종호
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080049837A priority Critical patent/KR100973082B1/en
Publication of KR20090123662A publication Critical patent/KR20090123662A/en
Application granted granted Critical
Publication of KR100973082B1 publication Critical patent/KR100973082B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/22—Traffic shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/215—Flow control; Congestion control using token-bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/35—Flow control; Congestion control by embedding flow control information in regular packets, e.g. piggybacking

Abstract

PURPOSE: A packet shaper device using a double regulator and a method thereof are provided to prevent bottleneck by adjusting twice a generated data frame with two regulators. CONSTITUTION: If frames are received from a plurality of subsystems, first regulators(210a-210c) adjust the frames. The frames have burstness of a predetermined level according to a primary bandwidth allocation gap value through adjustment. The second regulator(220) adjusts the frames outputted from the first regulators. The frames have the burstness of the predetermined level again through the adjustment.

Description

더블 레귤레이터를 이용한 패킷 쉐이퍼 장치 및 방법{Method and apparatus for packet shaper using dadule regulator}Packet shaper apparatus and method using a double regulator {Method and apparatus for packet shaper using dadule regulator}

본 발명은 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치 및 방법에 관한 것으로, 특히 항공전자공학용 양방향 스위치 이더넷 시스템(Avionic Full Duplex Switched Ethernet system, AFDX)에서 데이터 프레임의 집중도(burstness)를 조정하여 병목현상을 방지하는 장치 및 방법에 관한 것이다. The present invention relates to a packet shaper device and method using a double regulator, in particular to adjust the concentration of the data frame (burstness) in the Avionic Full Duplex Switched Ethernet system (AFDX) for avionics to prevent bottlenecks An apparatus and method are provided.

일반적으로 네트워크 장애에 대한 끊임없는 연결을 제공하기 위한 망 구조를 고장 감내형 구조라 하고, 이를 위하여 스위치나 링크를 2중, 3중으로 추가된다. 스위치들로 연결된 기존의 이더넷 망에서는 ARINC 664 표준의 항공전자공학용 양방향 스위치 이더넷 시스템(Avionic Full Duplex Switched Ethernet system, AFDX)을 이용하여 단말 및 스위치 간에 이중 링크로 전달 링크를 설정하여 이러한 고장 감내 기능을 제공하였다. In general, a network structure for providing a continuous connection to a network failure is called a fault-tolerant structure, and for this purpose, a switch or a link is added as a double or a triple. In existing Ethernet networks connected by switches, this fault tolerance feature is established by establishing a forward link between terminals and switches using the ARINC 664 standard Avionic Full Duplex Switched Ethernet system (AFDX). Provided.

도 1은 종래 AFDX에서의 고장 감내 절차를 보인 구성 블록도이다. 1 is a block diagram illustrating a fault tolerance procedure in the conventional AFDX.

도 1을 참조하면, AFDX에서 고장 감내 기술의 핵심은 데이터 무결성 및 2,3중의 링크를 사용한 내고장성 지원이다. 즉 이것은 일반 사무실 환경에서 사용되는 LAN과는 달리 2개 이상의 링크 상에 하나의 프레임을 동시에 전송하고 이를 수신 측에서 비교 검출하는 2계층에서의 내고장성 기능을 지원한다. 특히 수신되는 프레임의 중복 검사를 위하여 이더넷 프레임 내에 2계층용 순서번호 영역이 추가된 특징을 갖는다. Referring to FIG. 1, the key to fault tolerance in AFDX is data integrity and fault tolerance support using two or three links. In other words, unlike LANs used in general office environments, it supports fault tolerance at Layer 2, which simultaneously transmits one frame on two or more links and compares and detects them on the receiving side. In particular, the second layer sequence number region is added to the Ethernet frame for redundancy checking of received frames.

또한, A와 B의 스위치 망으로부터 중복된 프레임을 수신한 수신측 단말은 "First valid message Wins" 정책을 사용하는데, 이는 A 또는 B 네트워크를 통해 수신된 동일한 순서번호를 갖는 프레임들 중에서 먼저 무결성 검사부에서의 FCS검사를 통과한 프레임을 받아들이고 나중에 수신된 프레임은 버리는 정책이다. In addition, the receiving terminal receiving a duplicate frame from the switch network of A and B uses the "First valid message Wins" policy, which is the integrity checker first among the frames having the same sequence number received through the A or B network It accepts a frame that passes the FCS check and discards a frame received later.

이렇듯 AFDX는 2개의 이더넷 링크를 사용함으로써 단말이나 링크의 장애가 발생하더라도 끊임없는 데이터의 전송이 가능한 특성을 가지고 있다. As such, AFDX uses two Ethernet links to enable continuous transmission of data even in the event of a terminal or link failure.

또한, 상기 개시된 종래의 AFDX 기술에 있어서는 도 2에 도시된 바와 같이 하나의 물리 매체에 여러 개의 가상 링크(Virtual Link, VL)를 가상으로 제공하여 응용 프로그램에 하나 혹은 다수 개의 가상 링크(VL)를 할당하여 통신 채널을 제공하지만, 이 가상 링크(VL)는 할당된 대역폭이 있어서 그 정해진 대역폭 이상은 사용하지 못하며, 단말도 정해진 대역폭에 맞춰 전송해야 한다. In addition, in the above-described conventional AFDX technology, as shown in FIG. 2, a plurality of virtual links (VLs) are virtually provided on a single physical medium to provide one or more virtual links (VLs) to an application program. Although this channel is allocated to provide a communication channel, the virtual link (VL) has an allocated bandwidth and thus cannot use more than the predetermined bandwidth, and the terminal must also transmit according to the predetermined bandwidth.

즉, 전송주기를 결정하는 대역폭 할당 간격(bandwidth allocation Gap, BAG)에 의한 대역할당을 준수하여 송신해야 하며, 이 간격보다 적은 간격을 두고 프레임을 전송하면 이 프레임을 수신한 수신측 단말에서 폐기를 하게 된다. That is, the transmission should be performed in compliance with the bandwidth allocation by the bandwidth allocation gap (BAG) that determines the transmission period, and if the frame is transmitted at intervals smaller than this interval, the receiving terminal receiving the frame discards the discard. Done.

그러나, 하나의 단말에는 여러 개의 서브 시스템이 있는데, 이들에 각각의 별개의 가상 링크(VL)가 할당되며, 이때 그 가상 링크(VL)의 간격이 공배수 시점이 될 때 즉 도 3에 도시된 바와 같이 전송 시점이 겹치게 되어 버스트(burst)하게 프레임이 발생하게 되면 이 프레임을 수신하는 수신측 단말은 이 처리를 위해 준비하는 버퍼(buffer)의 수가 충분하지 않으면 병목현상을 유발하고, 이 병목현상을 방지하기 위해 많은 수의 버퍼를 항시 준비해 두어야 하는 문제점이 있었다. However, one terminal has several subsystems, each of which is assigned a separate virtual link (VL), when the interval of the virtual link (VL) is a common multiple time, that is, as shown in FIG. When the transmission time overlaps and bursts occur, the receiving terminal receiving the frame causes a bottleneck if the number of buffers prepared for the processing is not sufficient. There was a problem that a large number of buffers should be prepared at all times to prevent them.

또한, 상기 버퍼의 용량이 한계를 넘어서는 경우에 버퍼에서 버려지는 프레임이 존재하게 된다는 문제점이 있었다. In addition, when the capacity of the buffer exceeds the limit there is a problem that there is a frame discarded in the buffer.

본 발명의 목적은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 2개의 레귤레이터를 이용하여 발생하는 데이터 프레임을 두 번에 걸쳐 더 조정하여 병목현상을 방지하는 장치 및 방법을 제공하는 데 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to solve the conventional problems as described above, and to provide an apparatus and method for preventing bottlenecks by further adjusting data frames generated by using two regulators twice. There is this.

본 발명의 다른 목적은 프레임 용량의 조정을 통해 버려지는 프레임을 최소화하는 장치 및 방법을 제공하는 것이다. It is another object of the present invention to provide an apparatus and method for minimizing dropped frames through adjustment of frame capacity.

상기 목적을 달성하기 위해 본 발명의 제1의 특징은, 항공전자공학용 양방향 스위치 이더넷 시스템(Avionic Full Duplex Switched Ethernet system, AFDX)의 패킷 쉐이퍼 장치에 있어서, 다수 개의 서브 시스템으로부터 각각의 별개의 가상 링크(VL)가 할당된 후 프레임이 수신되면 1차적으로 설정한 대역폭 할당 간격(BAG) 값에 따라 일정 수준의 집중도를 가지도록 조정하는 제1 레귤레이터, 상기 제1 레귤레이터에서 출력한 프레임을 설정한 대역폭 할당 간격(BAG) 값으로 다시 일정 수준의 집중도를 가지도록 조정하는 제2 레귤레이터를 포함하는 것을 특징으로 를 포함하는 것이다. In order to achieve the above object, a first feature of the present invention is a packet shaper apparatus of an avionic full duplex switched ethernet system (AFDX) for avionics, wherein each separate virtual link from a plurality of subsystems is provided. When the frame is received after the VL is allocated, the first regulator adjusts to have a certain level of concentration according to the primarily set bandwidth allocation interval (BAG) value, and the bandwidth that sets the frame output from the first regulator. It characterized in that it comprises a second regulator for adjusting to have a certain level of concentration back to the allocation interval (BAG) value.

본 발명의 제2의 특징은 제1의 특징에 있어서, 상기 제1,2 레귤레이터는 데이터 프레임을 저장하는 토큰 버킷 구조의 버퍼를 포함하는 것이다.A second aspect of the invention is that in the first aspect, the first and second regulators comprise a buffer of token bucket structure for storing data frames.

본 발명의 제3의 특징은 제2의 특징에 있어서, 상기 제1,2 레귤레이터는 버 킷(bucket)에 프레임의 크기와 동일한 토큰(token)이 생성되면 전송하는 것이다. According to a second aspect of the present invention, in the second aspect, the first and second regulators transmit a token generated when a token equal to the size of a frame is generated in a bucket.

본 발명의 제4의 특징은 제1의 특9징9에 있어서, 상기 가상 링크(VL) 할당 시 대역폭을 사전에 예약하는 것이다. According to a fourth aspect of the present invention, in the first aspect 9, a bandwidth is reserved in advance when the virtual link (VL) is allocated.

본 발명의 제5의 특징은 제1의 특징에 있어서, 상기 대역폭은 가상 링크(VL)에서 전송될 수 있는 가장 큰 프레임 크기 및 BAG 값으로부터 결정하는 것이다.A fifth aspect of the invention is that in the first aspect, the bandwidth is determined from the largest frame size and BAG value that can be transmitted in the virtual link (VL).

본 발명의 제6의 특징은 제1의 특징에 있어서, 상기 제1 레귤레이터는 1 ~ 128 msec의 범위에서 BAG 값을 설정하는 것이다. A sixth feature of the present invention is the first feature, wherein the first regulator sets the BAG value in the range of 1 to 128 msec.

본 발명의 제7의 특징은 제1의 특징에 있어서, 상기 제2 레귤레이터는 제1 레귤레이터에서 설정한 BAG 값 이하로 설정하는 것이다. According to a seventh aspect of the present invention, in the first aspect, the second regulator is set to be equal to or less than the BAG value set in the first regulator.

본 발명의 제8의 특징은 제1의 특징에 있어서, 상기 제1 레귤레이터는 상기 다수 개의 서브 시스템과 일대일로 대응하는 다수 개로 구성하고, 상기 제2 레귤레이터는 상기 다수개의 제1 레귤레이터와 대응할 수 있도록 적어도 하나 이상의 개수로 구성하는 것이다. An eighth aspect of the present invention is the first aspect, wherein the first regulator is composed of a plurality of one-to-one correspondence with the plurality of subsystems, so that the second regulator can correspond to the plurality of first regulators It consists of at least one number.

본 발명의 제9의 특징은, 항공전자공학용 양방향 스위치 이더넷 시스템(Avionic Full Duplex Switched Ethernet system, AFDX)의 패킷 쉐이퍼 방법에 있어서, 송신측 단말로부터 데이터 프레임이 수신되면 1차적으로 설정한 대역폭 할당 간격(BAG) 값에 따라 일정 수준의 집중도를 가지도록 조정하는 제1 조정단계, 상기 제1 조정단계에서 출력한 프레임을 설정한 대역폭 할당 간격(BAG) 값으로 다시 일정 수준의 집중도를 가지도록 조정하는 제2 조정단계를 포함하는 것이다. A ninth aspect of the present invention is a packet shaper method of an avionic full duplex switched ethernet system (AFDX) for avionics, wherein a bandwidth allocation interval set primarily when a data frame is received from a transmitting terminal. The first adjustment step of adjusting the concentration to have a certain level of concentration according to the value (BAG), and adjusts the frame output from the first adjustment step to have a certain level of concentration again with the bandwidth allocation interval (BAG) value set A second adjustment step.

본 발명의 제10의 특징은 제9의 특징에 있어서, 상기 제1 조정단계는 1 ~ 128 msec의 범위에서 BAG 값을 설정하는 것이다. A tenth feature of the present invention is the ninth feature, wherein the first adjustment step is to set a BAG value in the range of 1 to 128 msec.

본 발명의 제11의 특징은 제9의 특징에 있어서, 상기 제2 조정단계는 제1 조정단계에서 설정한 BAG 값 이하로 설정하는 것이다. An eleventh aspect of the present invention is the ninth aspect, wherein the second adjustment step is set to be equal to or less than the BAG value set in the first adjustment step.

본 발명의 제12의 특징은 제8의 특징에 있어서, 상기 제1,2 조정단계는 버킷(bucket)에 프레임의 크기와 동일한 토큰(token)이 생성되면 프레임을 전송하는 것이다. A twelfth feature of the present invention is the eighth feature, wherein the first and second adjustment steps are to transmit the frame when a token equal to the size of the frame is generated in the bucket.

본 발명의 제13의 특징은 제9의 특징에 있어서, 다수 개의 서브 시스템으로부터 각각의 별개의 가상 링크(VL)를 미리 할당하는 단계를 더 포함하는 것이다. A thirteenth aspect of the present invention is the ninth aspect, further comprising pre-assigning each separate virtual link (VL) from the plurality of subsystems.

본 발명의 제14의 특징은 제13의 특징에 있어서, 상기 가상 링크(VL) 할당 시 대역폭을 사전에 예약하는 단계를 더 포함하는 것이다. A fourteenth aspect of the present invention is the thirteenth aspect of the present invention further comprising the step of pre-reserving a bandwidth in the virtual link (VL) allocation.

본 발명의 제15의 특징은 제14의 특징에 있어서, 상기 대역폭은 가상 링크(VL)에서 전송될 수 있는 가장 큰 프레임 크기 및 BAG 값으로부터 결정하는 것이다. A fifteenth feature of the present invention is the feature of the fourteenth feature, wherein the bandwidth is determined from the largest frame size and BAG value that can be transmitted in the virtual link (VL).

상술한 바와 같이, 본 발명에 따른 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치 및 방법에 의하면, 2개의 레귤레이터를 이용하여 발생하는 데이터 프레임을 두 번에 걸쳐 더 조정함으로써 병목현상을 방지하고, 버려지는 프레임을 최소화한다는 효과가 얻어진다. As described above, according to the packet shaper apparatus and method using the double regulator according to the present invention, by adjusting the data frame generated by using two regulators in two more times to prevent bottlenecks, minimize the discarded frame Effect is obtained.

본 발명에 대해 간략하게 설명하자면, 본 발명은 송신측 단말과 다수개의 레귤레이터를 구비한 수신측 단말로 구성된다. Briefly, the present invention comprises a transmitting terminal and a receiving terminal having a plurality of regulators.

특히, 수신측 단말에서 발생하는 병목현상을 방지하기 위해 상기 다수개의 레귤레이터는 전송주기를 결정하는 대역폭 할당 간격(bandwidth allocation Gap, BAG)에 따라 일정 수준의 집중도를 가지도록 재 조정하여 병목현상을 해소하고 버려지는 프레임을 최소화하는 방법을 이용한다. In particular, in order to prevent bottlenecks occurring at the receiving terminal, the plurality of regulators are re-adjusted to have a certain level of concentration according to a bandwidth allocation gap (BAG) that determines a transmission period, thereby eliminating the bottleneck. To minimize dropped frames.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 상세하게 설명한다. 또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. In addition, in describing this invention, the same code | symbol is attached | subjected and the repeated description is abbreviate | omitted.

도 4는 본 발명의 실시예에 따른 AFDX에서의 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치의 구성을 보인 블록도이고 도 6은 본 발명의 실시예에 따른 더블 레귤레이터의 구조를 간략하게 보인 구성도이다. 4 is a block diagram showing a configuration of a packet shaper device using a double regulator in AFDX according to an embodiment of the present invention, and FIG. 6 is a block diagram showing a structure of a double regulator according to an embodiment of the present invention.

도 4 및 도 6에 도시한 바와 같이, 다수 개의 서브 시스템(100a~100n)으로부터 프레임이 수신되면 1차적으로 설정한 대역폭 할당 간격(BAG) 값에 따라 일정 수준의 집중도를 가지도록 조정하는 제1 레귤레이터(210a~210n), 상기 제1 레귤레이터(210)에서 출력한 프레임을 설정한 대역폭 할당 간격(BAG) 값으로 다시 일정 수 준의 집중도를 가지도록 조정하는 제2 레귤레이터(220)를 포함하는 수신측 단말(200)로 구성한다. As shown in FIGS. 4 and 6, when frames are received from the plurality of subsystems 100a to 100n, a first adjustment is performed to have a certain level of concentration according to a bandwidth allocation interval (BAG) value set first. Receiving including a regulator (210a ~ 210n), the second regulator 220 for adjusting the frame output from the first regulator 210 to have a certain level of concentration again to the bandwidth allocation interval (BAG) value set It consists of the side terminal 200.

상기 제1,2 레귤레이터(210a~210n, 220)는 데이터 프레임을 저장하는 토큰 버킷 구조의 버퍼(211. 221)를 포함하며, 버킷(bucket)에 프레임의 크기와 동일한 토큰(token)이 생성되면 전송한다. The first and second regulators 210a to 210n and 220 include buffers 211 and 221 having a token bucket structure for storing data frames, and when a token equal to a frame size is generated in the bucket, send.

상기 제1 레귤레이터(210a~210n)는 상기 다수 개의 서브 시스템과 일대일로 대응하기 위해 다수 개로 구성하지만, 상기 제2 레귤레이터(220)는 상기 다수개의 제1 레귤레이터(210a~210n)와 대응할 수 있도록 적어도 하나 이상의 개수로 구성한다. The first regulators 210a to 210n are configured in plural to correspond one-to-one with the plurality of subsystems, but the second regulator 220 may at least correspond to the plurality of first regulators 210a to 210n. It consists of one or more numbers.

이와 같이 구성한 본 발명에 따른 실시예의 동작 과정을 첨부한 도면을 참조하여 설명하면 다음과 같다. Referring to the accompanying drawings, the operation of the embodiment according to the present invention configured as described above is as follows.

도 5는 본 발명의 실시예에 따른 더블 레귤레이터를 이용한 패킷 쉐이퍼 과정을 보인 흐름도이다. 5 is a flowchart illustrating a packet shaper process using a double regulator according to an embodiment of the present invention.

도 5를 참조하면, 먼저 다수 개의 서브 시스템()으로부터 각각의 별개의 가상 링크(VL)를 미리 할당하는데, 이때 가상 링크(VL) 할당 시에 대역폭을 사전에 예약한다(S100, S200). Referring to FIG. 5, first, each separate virtual link (VL) is pre-allocated from a plurality of subsystems (A). In this case, bandwidth is reserved in advance when the virtual link (VL) is allocated (S100 and S200).

즉, 상기 대역폭은 [수학식 1]에서와 같이 두 개의 파라미터인 가상 링크(VL)에서 전송될 수 있는 가장 큰 프레임 크기(Lmax) 및 BAG 값으로부터 결정한 다. That is, the bandwidth is determined from the largest frame size (L max ) and the BAG value that can be transmitted in two parameters, the virtual link (VL) as shown in [Equation 1].

Figure 112008038316294-PAT00001
Figure 112008038316294-PAT00001

이후, 송신측 단말로부터 데이터 프레임이 수신되면 1차적으로 설정한 대역폭 할당 간격(BAG) 값에 따라 일정 수준의 집중도를 가지도록 조정한다. 이때 1 ~ 128 msec의 범위의 BAG 값에서 설정한다(S300). After that, when the data frame is received from the transmitting terminal, the control unit adjusts to have a certain level of concentration according to the primary bandwidth allocation interval (BAG) value. At this time, it is set in the BAG value of the range of 1 ~ 128 msec (S300).

즉, 크기가 C인 버킷에 설정한 대역폭 할당 간격(BAG) 값에 따라 토큰이 들어가고, 송신 노드에서 들어온 데이터 프레임은 버퍼(211a~211n)에 저장된다. 버퍼(211a~211n)에 있는 프레임은 버킷에 토큰이 있으면 전송하고, 만약 토큰을 받지 못한 프레임이 존재한다면 기다렸다가 토큰이 생성되면 전송한다. 버킷에 토큰이 가득 차면 이후에 들어오는 토큰은 버려진다. 버킷에 n개의 토큰이 있으면 n개의 패킷을 전송한다. 즉 n Byte 크기의 프레임이 전송되기 위해서는 n byte의 토큰이 버킷에 있어야 한다.That is, the token is entered according to the bandwidth allocation interval (BAG) value set in the bucket of size C, and the data frames received from the transmitting node are stored in the buffers 211a to 211n. The frames in the buffers 211a to 211n are transmitted if there are tokens in the bucket, and if there are frames that do not receive tokens, they are waited and transmitted when the tokens are generated. When the bucket is full of tokens, subsequent incoming tokens are discarded. If there are n tokens in the bucket, n packets are sent. In other words, to transfer a frame of size n bytes, the token of n bytes must be in the bucket.

이어서, 상기 1차 조정한 프레임을 설정한 대역폭 할당 간격(BAG) 값으로 다시 일정 수준의 집중도를 가지도록 조정하는데, 이때 설정되는 BAG 값은 상기에서 설정한 1차 BAG 값 이하로 설정하여 좀더 정교한 BAG 값으로 조정한다(S400). Subsequently, the first adjusted frame is adjusted to have a certain level of concentration again with a set bandwidth allocation interval (BAG) value, wherein the set BAG value is set to be equal to or less than the set first BAG value. Adjust to the BAG value (S400).

즉, 예를 들어 도 6에 도시한 바와 같이 제1 레귤레이터(210a ~ 210n)에 각각 BAG는 2, 4, 8 ms로 설정하고, 프레임 크기(Lmax)는 1518, 1024, 1518로 설정하 면, 상기 제1 레귤레이터(210a ~ 210n)의 최소 BAG 값이 2 ms이고, 최대 크기가 1518이므로, 상기 제2 레귤레이터(220)는 BAG 값을 1 ms로, 프레임 크기(Lmax)는 1518로 각각 설정한다. For example, as shown in FIG. 6, when the BAG is set to 2, 4, and 8 ms, and the frame size L max is set to 1518, 1024, and 1518, respectively, in the first regulators 210a to 210n, respectively. Since the minimum BAG values of the first regulators 210a to 210n are 2 ms and the maximum size is 1518, the second regulator 220 has a BAG value of 1 ms and a frame size L max of 1518, respectively. Set it.

도 7은 본 발명의 실시예에 따른 더블 레귤레이터를 통과하는 프레임의 입출력 결과를 보인 그레프이고, 도 8a,b는 본 발명의 실시예에 따른 트래픽 로드 손실률과 버퍼의 크기에 따른 손실률을 비교한 그래프이다. 7 is a graph illustrating input and output results of a frame passing through a double regulator according to an embodiment of the present invention, and FIGS. 8A and 8B are graphs comparing the traffic load loss rate and the loss rate according to the size of a buffer according to an embodiment of the present invention. to be.

상기 도 7에 도시한 바와 같이 전송 시점이 겹치게 되어 버스트(burst)하게 프레임이 발생하게 되어도 버려지는 프레임이 없이 출력되는 것을 알 수 있으며, 또한 도 8a,8b에 도시한 바와 같이 비교 결과 더블 레귤레이터를 이용하면 트래픽 로드의 손실과 버퍼의 크기에 따른 손실이 현저히 최소화되는 것을 알 수 있다. As shown in FIG. 7, even when transmission time points are overlapped and bursts occur, it can be seen that there is no discarded frame. Also, as shown in FIGS. 8A and 8B, a double regulator is output as a result of comparison. It can be seen that the loss of the traffic load and the size of the buffer are significantly minimized.

이상, 본 발명자에 의해서 이루어진 발명을 상기 실시 예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.As mentioned above, although the invention made by this inventor was demonstrated concretely according to the said Example, this invention is not limited to the said Example and can be variously changed in the range which does not deviate from the summary.

도 1은 종래 AFDX에서의 고장 감내 절차를 보인 구성 블록도. 1 is a block diagram showing a fault tolerance procedure in the conventional AFDX.

도 2는 종래 가상 링크를 사용하는 AFDX의 구성을 간략하게 보인 도면. Figure 2 is a simplified view of the configuration of the AFDX using a conventional virtual link.

도 3은 종래 AFDX에서 전송시점이 겹칠 때 발생하는 병목현상을 보인 도면. 3 is a view illustrating a bottleneck occurring when overlapping transmission time points in a conventional AFDX.

도 4는 본 발명의 실시예에 따른 AFDX에서의 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치의 구성을 보인 블록도. Figure 4 is a block diagram showing the configuration of a packet shaper device using a double regulator in AFDX according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 더블 레귤레이터를 이용한 패킷 쉐이퍼 과정을 보인 흐름도. 5 is a flowchart illustrating a packet shaper process using a double regulator according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 더블 레귤레이터의 구조를 간략하게 보인 구성도. Figure 6 is a schematic diagram showing the structure of a double regulator according to an embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 더블 레귤레이터를 통과하는 프레임의 입출력 결과를 보인 도면. 7 is a view showing input and output results of a frame passing through a double regulator according to an embodiment of the present invention.

도 8a,b는 본 발명의 실시예에 따른 트래픽 로드 손실률과 버퍼의 크기에 따른 손실률을 비교한 그래프. 8A and 8B are graphs comparing the traffic load loss rate and the loss rate according to the size of the buffer according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 송신측 단말 200 : 수신측 단말100: transmitting terminal 200: receiving terminal

210a~210n : 제1 레귤레이터 220 : 제2 레귤레이터210a to 210n: first regulator 220: second regulator

Claims (15)

항공전자공학용 양방향 스위치 이더넷 시스템(Avionic Full Duplex Switched Ethernet system, AFDX)의 패킷 쉐이퍼 장치에 있어서,In the packet shaper device of the avionic full duplex switched ethernet system (AFDX) for avionics, 다수 개의 서브 시스템으로부터 각각의 별개의 가상 링크(VL)가 할당된 후 프레임이 수신되면 1차적으로 설정한 대역폭 할당 간격(BAG) 값에 따라 일정 수준의 집중도를 가지도록 조정하는 제1 레귤레이터, A first regulator that adjusts to have a certain level of concentration according to a bandwidth allocation interval (BAG) value set first after each separate virtual link (VL) is allocated from a plurality of subsystems; 상기 제1 레귤레이터에서 출력한 프레임을 설정한 대역폭 할당 간격(BAG) 값으로 다시 일정 수준의 집중도를 가지도록 조정하는 제2 레귤레이터를 포함하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. And a second regulator for adjusting the frame output from the first regulator to have a predetermined level of concentration again with a bandwidth allocation interval (BAG) value set. 제1항에 있어서, The method of claim 1, 상기 제1,2 레귤레이터는 데이터 프레임을 저장하는 토큰 버킷 구조의 버퍼를 포함하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. The first and second regulator packet shaper device using a double regulator, characterized in that it comprises a buffer of the token bucket structure for storing a data frame. 제2항에 있어서, The method of claim 2, 상기 제1,2 레귤레이터는 버킷(bucket)에 프레임의 크기와 동일한 토큰(token)이 생성되면 전송하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. The first regulator and the second regulator packet shaper apparatus using a double regulator, characterized in that for transmitting when a token (token) equal to the size of the frame is generated in the bucket (bucket). 제1항에 있어서, The method of claim 1, 상기 가상 링크(VL) 할당 시 대역폭을 사전에 예약하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. Packet shaper device using a double regulator, characterized in that for reserving bandwidth in advance when the virtual link (VL) allocation. 제1항에 있어서, The method of claim 1, 상기 대역폭은 가상 링크(VL)에서 전송될 수 있는 가장 큰 프레임 크기 및 BAG 값으로부터 결정하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. Wherein the bandwidth is determined from the largest frame size and BAG value that can be transmitted in a virtual link (VL). 제1항에 있어서, The method of claim 1, 상기 제1 레귤레이터는 1 ~ 128 msec의 범위에서 BAG 값을 설정하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. The first regulator is a packet shaper device using a double regulator, characterized in that for setting the BAG value in the range of 1 ~ 128 msec. 제1항에 있어서, The method of claim 1, 상기 제2 레귤레이터는 제1 레귤레이터에서 설정한 BAG 값 이하로 BAG 값을 설정하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. The second regulator is a packet shaper device using a double regulator, characterized in that for setting the BAG value less than the BAG value set in the first regulator. 제1항에 있어서, The method of claim 1, 상기 제1 레귤레이터는 상기 다수 개의 서브 시스템과 일대일로 대응하는 다수 개로 구성하고, The first regulator is composed of a plurality of one-to-one correspondence with the plurality of subsystems, 상기 제2 레귤레이터는 상기 다수개의 제1 레귤레이터와 대응할 수 있도록 적어도 하나 이상의 개수로 구성하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 장치. The second regulator is a packet shaper device using a double regulator, characterized in that configured to at least one or more so as to correspond to the plurality of first regulators. 항공전자공학용 양방향 스위치 이더넷 시스템(Avionic Full Duplex Switched Ethernet system, AFDX)의 패킷 쉐이퍼 방법에 있어서, In the packet shaper method of the avionic full duplex switched ethernet system (AFDX) for avionics, 송신측 단말로부터 데이터 프레임이 수신되면 1차적으로 설정한 대역폭 할당 간격(BAG) 값에 따라 일정 수준의 집중도를 가지도록 조정하는 제1 조정단계, A first adjustment step of adjusting to have a certain level of concentration according to a primarily set bandwidth allocation interval (BAG) value when a data frame is received from a transmitting terminal; 상기 제1 조정단계에서 출력한 프레임을 설정한 대역폭 할당 간격(BAG) 값으로 다시 일정 수준의 집중도를 가지도록 조정하는 제2 조정단계를 포함하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 방법. And a second adjusting step of adjusting the frame output in the first adjusting step to have a certain level of concentration again with a bandwidth allocation interval (BAG) value set in the first adjusting step. 제9항에 있어서, The method of claim 9, 상기 제1 조정단계는 1 ~ 128 msec의 범위에서 BAG 값을 설정하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 방법. The first adjustment step is a packet shaper method using a double regulator, characterized in that for setting the BAG value in the range of 1 ~ 128 msec. 제9항에 있어서, The method of claim 9, 상기 제2 조정단계는 제1 조정단계에서 설정한 BAG 값 이하로 설정하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 방법. The second adjusting step is a packet shaper method using a double regulator, characterized in that the setting below the BAG value set in the first adjusting step. 제9항에 있어서, The method of claim 9, 상기 제1,2 조정단계는 버킷(bucket)에 프레임의 크기와 동일한 토큰(token)이 생성되면 프레임을 전송하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 방법. The first and second adjustment step is a packet shaper method using a double regulator, characterized in that for transmitting a frame when a token equal to the size of the frame is generated in the bucket (bucket). 제9항에 있어서, The method of claim 9, 다수 개의 서브 시스템으로부터 각각 별개의 가상 링크(VL)를 미리 할당하는 단계를 더 포함하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 방법. The method of claim 1, further comprising pre-allocating a separate virtual link (VL) from a plurality of subsystems. 제13항에 있어서, The method of claim 13, 상기 가상 링크(VL) 할당 시 대역폭을 사전에 예약하는 단계를 더 포함하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 방법. And reserving a bandwidth in advance when allocating the virtual link (VL). 제14항에 있어서, The method of claim 14, 상기 대역폭은 가상 링크(VL)에서 전송될 수 있는 가장 큰 프레임 크기 및 BAG 값으로부터 결정하는 것을 특징으로 하는 더블 레귤레이터를 이용한 패킷 쉐이퍼 방법. The bandwidth is a packet shaper method using a double regulator, characterized in that determined from the largest frame size and BAG value that can be transmitted in the virtual link (VL).
KR1020080049837A 2008-05-28 2008-05-28 Method and apparatus for packet shaper using dadule regulator KR100973082B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080049837A KR100973082B1 (en) 2008-05-28 2008-05-28 Method and apparatus for packet shaper using dadule regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049837A KR100973082B1 (en) 2008-05-28 2008-05-28 Method and apparatus for packet shaper using dadule regulator

Publications (2)

Publication Number Publication Date
KR20090123662A true KR20090123662A (en) 2009-12-02
KR100973082B1 KR100973082B1 (en) 2010-07-29

Family

ID=41685869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049837A KR100973082B1 (en) 2008-05-28 2008-05-28 Method and apparatus for packet shaper using dadule regulator

Country Status (1)

Country Link
KR (1) KR100973082B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924713A (en) * 2010-09-07 2010-12-22 北京航空航天大学 Real-time assurance switched interconnection buffer capacity determining method
KR101434422B1 (en) * 2013-07-24 2014-08-26 전자부품연구원 Method for improving network by modulating virtual link and the system thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937561B2 (en) 2000-06-02 2005-08-30 Agere Systems Inc. Method and apparatus for guaranteeing data transfer rates and enforcing conformance with traffic profiles in a packet network
US7289447B2 (en) 2003-10-21 2007-10-30 Comcast Cable Holdings, Llc Method and packet-level device for traffic regulation in a data network
KR100566996B1 (en) 2004-11-12 2006-04-04 엘지전자 주식회사 Apparatus and method for packet data shaping of ler in mpls network
KR20060060390A (en) * 2004-11-30 2006-06-05 삼성전자주식회사 System and method for controlling a traffic scheduling

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924713A (en) * 2010-09-07 2010-12-22 北京航空航天大学 Real-time assurance switched interconnection buffer capacity determining method
KR101434422B1 (en) * 2013-07-24 2014-08-26 전자부품연구원 Method for improving network by modulating virtual link and the system thereof
WO2015012454A1 (en) * 2013-07-24 2015-01-29 전자부품연구원 Method of improving network performance by controlling virtual link, and network system employing same

Also Published As

Publication number Publication date
KR100973082B1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
US6094439A (en) Arrangement for transmitting high speed packet data from a media access controller across multiple physical links
US5787086A (en) Method and apparatus for emulating a circuit connection in a cell based communications network
US7570654B2 (en) Switching device utilizing requests indicating cumulative amount of data
US6510135B1 (en) Flow-level demultiplexing within routers
US6496516B1 (en) Ring interface and ring network bus flow control system
US7391728B2 (en) Apparatus and method for improved Fibre Channel oversubscription over transport
US7649843B2 (en) Methods and apparatus for controlling the flow of multiple signal sources over a single full duplex ethernet link
EP3468075B1 (en) Method, apparatus, and network system for sending and receiving services
US7346052B2 (en) Process for implementation of a redundant switched full-duplex ethernet type communication network
EP2050199B1 (en) Expedited communication traffic handling apparatus and methods
US20110194409A1 (en) Oversubscribed packet stream-based interconnect protocol
US9473599B2 (en) High payload data packet transmission system and relay to lower latency
US5777986A (en) Method and apparatus for controlling quality of service in an ATM network
US6426941B1 (en) Hitless ATM cell transport for reliable multi-service provisioning
WO2015038902A1 (en) Packet sharing data transmission system and relay to lower latency
KR101434422B1 (en) Method for improving network by modulating virtual link and the system thereof
US6810424B2 (en) Link layer device and method of translating packets between transport protocols
US7046623B2 (en) Fault recovery system and method for inverse multiplexed digital subscriber lines
US6330248B1 (en) Arrangement for transmitting data packets from a media access controller across multiple physical links
KR100973082B1 (en) Method and apparatus for packet shaper using dadule regulator
US6215767B1 (en) Quality of service adjustment and traffic shaping on a multiple access network
US20230412446A1 (en) Method for Determining Transmission Slot and Related Apparatus
JPH10126421A (en) Data transmissive communication link in fixed size packet
US20060013135A1 (en) Flow control in a switch
US20050141539A1 (en) Network-based data distribution system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190715

Year of fee payment: 10