KR20090122654A - Method for forming scribe lane - Google Patents

Method for forming scribe lane Download PDF

Info

Publication number
KR20090122654A
KR20090122654A KR1020080048578A KR20080048578A KR20090122654A KR 20090122654 A KR20090122654 A KR 20090122654A KR 1020080048578 A KR1020080048578 A KR 1020080048578A KR 20080048578 A KR20080048578 A KR 20080048578A KR 20090122654 A KR20090122654 A KR 20090122654A
Authority
KR
South Korea
Prior art keywords
scribe lane
key
forming
scribe
wafer
Prior art date
Application number
KR1020080048578A
Other languages
Korean (ko)
Inventor
최재영
강재현
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080048578A priority Critical patent/KR20090122654A/en
Publication of KR20090122654A publication Critical patent/KR20090122654A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

PURPOSE: A method for forming a scribe lane is provided to increase the number of a net-die by forming a scribe lane between chips by more than two different widths. CONSTITUTION: In a method for forming a scribe lane, a scribe lane(110) is formed between a chips(100) on a wafer. At least more than two kinds of different widths are formed according the arrangement of an align key(121) and an overlay key(123). The number of a net-die is increased by minimizing the total area of the scribe lane, and the align key and the overlay key are arranged is formed on some region of a scribe lane of which width is 90 ~ 100um and the other region is 60~70um. The scribe lane in which the align key and overlay key are arranged is formed in an X and Y direction.

Description

스크라이브 레인 형성방법{Method for forming scribe lane}Method for forming scribe lane

본 발명은 스크라이브 레인 형성방법에 관한 것으로, 보다 상세하게는 웨이퍼 상의 칩과 칩 사이에 형성되는 스크라이브 레인을 적어도 두 가지 이상의 서로 다른 폭으로 형성하여 넷다이를 증가시킬 수 있도록 한 스크라이브 레인 형성방법에 관한 것이다.The present invention relates to a method for forming a scribe lane, and more particularly, to a method for forming a scribe lane, in which a scribe lane formed between a chip on a wafer and a chip is formed in at least two different widths to increase a net die. It is about.

일반적으로, 반도체 제조공정에 있어서 모든 제조공정이 완료되면 웨이퍼 테스트를 거쳐서 동작하지 않는 불량 칩을 구분하여 표시한 후 다이아몬드 톱을 사용하여 각각의 칩들을 서로 분리한다. 상기 각각의 칩을 분리하는 영역을 스크라이브 레인(scribe lane)이라 하는데, 이 영역은 각각이 칩과 칩 사이에 있으며 버려지는 영역이다.In general, in the semiconductor manufacturing process, when all the manufacturing processes are completed, the defective chips that do not work through the wafer test are identified and displayed, and then each chip is separated from each other using a diamond saw. The area separating each chip is called a scribe lane, which is an area between each chip and discarded.

반도체 제조과정에서 중요한 것들 중 하나는, 복수 개의 마스크 또는 레티클(reticle)을 사용하여 원하는 패턴을 웨이퍼에 형성시키는 것이다. 이때 얼라인키(align key)가 필수적으로 사용된다.One of the important things in semiconductor manufacturing is the formation of a desired pattern on a wafer using a plurality of masks or reticles. At this time, an align key is essentially used.

정렬(alignment)이라 함은, 복수 개의 마스크 또는 레티클이 웨이퍼에 순차적으로 적용될 때 각각의 마스크 또는 레티클을 일정한 기준 즉 얼라인키에 맞춰 위치를 일치시키는 것을 말한다. 웨이퍼를 제조할 때뿐만 아니라 레티클을 만들 때도 이러한 정렬의 개념을 반영한다.Alignment refers to aligning a position of each mask or reticle according to a predetermined criterion, that is, an align key, when a plurality of masks or reticles are sequentially applied to a wafer. This concept of alignment is reflected not only in the manufacture of wafers, but also in the reticles.

정렬상태를 관측하는 장비는 얼라인키에서 반사되는 빛을 감지하므로 빛의 간섭을 고려하여 얼라인키는 서로 중복되지 않게 설치하는 것이 바람직하다. 또한, 얼라인키는 일정한 간격을 두고 설치되게 되므로 얼라인키의 수가 늘어나면 늘어날수록 그 사용면적은 그에 따라 늘어날 수밖에 없다.Since the equipment for observing the alignment detects the light reflected from the alignment key, it is desirable to install the alignment keys so that they do not overlap each other in consideration of light interference. In addition, since the alignment keys are installed at regular intervals, as the number of alignment keys increases, the use area of the alignment keys increases accordingly.

도 1은 종래의 스크라이브 레인에 형성되는 얼라인키의 구성도이다.1 is a configuration diagram of an alignment key formed in a conventional scribe lane.

도 1을 참조하면, 상기와 같은 얼라인키(12)는 칩(10)과 칩(10) 사이를 분할하는 스크라이브 레인(11) 내에 일정한 크기, 일정한 간격으로 설치하는 것이 보통이다.Referring to FIG. 1, the align key 12 as described above is usually provided at a predetermined size and at regular intervals in the scribe lane 11 that divides the chip 10 and the chip 10.

현재 반도체 제조공정에서 사용되는 마스크 또는 레티클의 개수가 상당히 많고, 이에 따라 얼라인키(12)도 그에 상응하는 수만큼 설치되어야 한다. 이러한 얼라인키(12)는 제조과정에서만 필요한 패턴이므로 이를 버려지는 영역인 스크라이브 레인(11)에 설치하는 것이 당연하다. Currently, the number of masks or reticles used in the semiconductor manufacturing process is quite large, and accordingly, the alignment keys 12 must be installed correspondingly. Since the alignment key 12 is a pattern necessary only in the manufacturing process, it is natural to install it in the scribe lane 11 which is an abandoned area.

이 경우 스크라이브 레인(11)은 칩(10)의 주변을 따라 존재하고, 칩(10)의 크기가 줄어듦에 따라 칩(10)의 주변길이가 줄어들게 되므로 스크라이브 레인(11)도 상당히 줄어들게 된다.In this case, the scribe lane 11 exists along the periphery of the chip 10, and as the size of the chip 10 decreases, the peripheral length of the chip 10 is reduced, so that the scribe lane 11 is also significantly reduced.

일례로, 현재 많이 사용되고 있는 스크라이브 레인(11)의 사이즈는 100㎛이며, 최근에는 한번에 더 많은 칩을 얻기 위하여 60㎛까지 줄여서 사용하게 된다. 이 경우 기존에 사용하던 포토장비의 얼라인키(align key)(12) 및 오버레이 키(overlay key)는 60㎛ 이내로 들어가도록 변경이 되어야 한다.For example, the size of the scribing lane 11 that is used a lot now is 100㎛, in recent years to reduce to 60㎛ in order to obtain more chips at a time. In this case, the alignment key 12 and the overlay key of the existing photo equipment should be changed to be within 60 μm.

그러나 상기와 같이 폭이 100㎛인 스크라이브 레인(11)을 60㎛ 이내로 변경하게 되면 기존의 장비가 인식하지 못하게 되고, 새로운 스크라이브 레인의 폭에 맞은 새로운 장비를 도입하기 위해서는 고가의 비용이 소요되는 문제점이 있다.However, if the scribe lane 11 having a width of 100 μm is changed to within 60 μm as described above, the existing equipment is not recognized, and a high cost is required to introduce new equipment suitable for the width of the new scribe lane. There is this.

이와 같은 장비교체에 따른 비용부담에 따라, 기존 장비를 사용하여 스크라이브 레인(11)의 사이즈를 100㎛로 형성하는 경우에는 웨이퍼의 크기에 대한 집적된 칩(10)의 개수로 계산되는 넷다이(net-die)의 수가 줄어들게 되어 생산원가가 증가하게 되는 문제점이 있다.In accordance with the cost of such equipment replacement, when the size of the scribe lane 11 is 100 μm using existing equipment, the net die calculated as the number of integrated chips 10 for the size of the wafer ( There is a problem that the number of net-die) is reduced and the production cost increases.

본 발명은 상술한 문제점을 해결하고자 안출된 것으로, 웨이퍼 상의 칩과 칩 사이에 형성되는 스크라이브 레인을 적어도 두 가지 이상의 서로 다른 폭으로 형성해줌으로써 넷다이를 증가시킬 수 있도록 한 스크라이브 레인 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a method for forming a scribe lane to increase the net die by forming a scribe lane formed between the chip on the wafer and at least two different widths. The purpose is.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 스크라이브 레인 형성방법은, 스크라이브 레인의 형성방법에 있어서, 웨이퍼 상의 칩과 칩 사이에 형성되는 상기 스크라이브 레인을 얼라인키 및 오버레이키의 배치 유무에 따라 적어도 두 가지 이상의 서로 다른 폭으로 형성하여 상기 스크라이브 레인의 총 면적을 최소화함으로써 넷다이의 개수를 증가시키는 것을 특징으로 한다.In the method for forming a scribe lane according to the present invention for realizing the above object, the scribe lane formed between the chip on the wafer and the chip on the wafer at least according to the arrangement of the alignment key and the overlay key The number of net dies may be increased by forming two or more different widths to minimize the total area of the scribe lanes.

이 경우 상기 얼라인키 및 오버레이키가 배치되는 스크라이브 레인은 90 ~ 100㎛의 폭으로 형성되고, 그 이외의 스크라이브 레인은 60 ~ 70㎛의 폭으로 형성되는 것을 특징으로 한다.In this case, the scribe lane in which the alignment key and the overlay key are disposed is formed to have a width of 90 to 100 μm, and the other scribe lanes are formed to have a width of 60 to 70 μm.

또한, 상기 얼라인키 및 오버레이키가 배치되는 상기 스크라이브 레인은 X, Y 방향 모두 형성되는 것을 특징으로 한다.In addition, the scribe lane in which the alignment key and the overlay key are disposed may be formed in both X and Y directions.

본 발명은 웨이퍼 상의 칩과 칩 사이에 형성되는 스크라이브 레인을 적어도 두 가지 이상의 서로 다른 폭으로 형성해줌으로써 기존의 장비를 그대로 사용하여 제한된 웨이퍼 상에 넷다이의 개수를 증가시킬 수 있어 생산원가를 절감할 수 있으며, 장비의 효율을 향상시킬 수 있는 장점이 있다.According to the present invention, by forming a scribe lane formed between a chip on a wafer and at least two different widths, the number of net dies on a limited wafer can be increased by using existing equipment as it is, thereby reducing production costs. It can be, and there is an advantage to improve the efficiency of the equipment.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 스크라이브 레인 형성방법을 나타내는 구성도이다.2 is a block diagram showing a method for forming a scribe lane according to the present invention.

도 2를 참조하면, 노광장비인 스텝퍼(stepper)(미도시)를 이용하여 웨이퍼 상에 하나의 샷(shot)을 노광하게 되면 일례로 10×10의 칩(100)으로 이루어진 마스크(M)가 형성되게 된다.Referring to FIG. 2, when a shot is exposed on a wafer using a stepper (not shown), which is an exposure apparatus, a mask M including 10 × 10 chips 100 may be formed. Will be formed.

이 경우 상기 마스크(M)의 최 외곽에 형성된 스크라이브 레인(111)에는 하나의 샷을 노광한 후 웨이퍼를 X축, Y축으로 하나의 샷만큼 이동하여 다음 샷을 노광하기 전의 마스크(M)와 웨이퍼의 위치를 확인하는 정렬을 수행하여 상기 마스크(M) 상의 패턴이 웨이퍼 상에 정확하게 형성될 수 있도록 얼라인키(121)가 형성된다.In this case, the scribe lane 111 formed at the outermost side of the mask M may expose one shot and then move the wafer by one shot along the X and Y axes, and then the mask M before exposing the next shot. The alignment key 121 is formed so that the alignment on the mask M can be accurately formed on the wafer by performing alignment to confirm the position of the wafer.

또한, 상기 얼라인키(121)이 형성된 스크라이브 레인(111)과 이웃하는 스크라이브 레인(113)에는 적층구조를 가지는 소자에서 이전 단계와 현재 단계 사이의 층간 정렬상태를 확인하는 오버레이키(123)가 형성된다.In addition, in the scribe lane 111 and the neighboring scribe lane 113 where the alignment key 121 is formed, an overlay key 123 for checking the interlayer alignment state between the previous step and the current step in the device having the stacked structure is formed. do.

이와 같은 상기 얼라인키(121) 및 오버레이키(123)는 스크라이브 레인(110)의 면적을 많이 차지하게 되는 필수 불가결한 요소로서 존재하게 된다.The alignment key 121 and the overlay key 123 are present as an indispensable element that occupies a large area of the scribe lane 110.

이 경우 종래의 공정장비를 사용하여 상기 얼라인키(121) 및 오버레이키(123)를 스크라이브 레인(110)에 그대로 배치하더라도 웨이퍼의 제한된 면적에서 더 많은 넷다이를 증가시킬 수 있는 구조가 마련되어야 한다.In this case, even if the alignment key 121 and the overlay key 123 are disposed in the scribe lane 110 using conventional process equipment, a structure capable of increasing more net die in a limited area of the wafer should be provided. .

이를 구현하기 위한 본 발명에 따른 스크라이브 레인 형성방법은, 하나의 샷을 노광하여 칩(100)과 칩(100) 사이에 스크라이브 레인(110)을 형성하되, 상기 스크라이브 레인(110)은 얼라인키(121) 및 오버레이키(123)의 배치 유무에 따라 적어도 두 가지 이상의 서로 다른 폭(111)(113)으로 형성시키게 된다.In the method for forming a scribe lane according to the present invention, the scribe lane 110 is formed between the chip 100 and the chip 100 by exposing one shot, and the scribe lane 110 is an align key ( 121 and at least two different widths 111 and 113 according to the arrangement of the overlay key 123 and the overlay key 123.

즉, 상기 얼라인키(121) 및 오버레이키(123)가 배치되는 스크라이브 레인(111)(113)은 90 ~ 100㎛의 넓은 폭으로 형성하고, 그 이외의 스크라이브 레인(115)은 60 ~ 70㎛의 폭으로 형성함으로써 웨이퍼 상에 형성되는 스크라이브 레인(110)의 총 면적을 최소화시킬 수 있게 된다.That is, the scribe lanes 111 and 113 on which the alignment key 121 and the overlay key 123 are disposed are formed to have a wide width of 90 to 100 μm, and the other scribe lanes 115 are 60 to 70 μm. By forming the width of the to minimize the total area of the scribe lane 110 is formed on the wafer.

따라서, 제한된 웨이퍼 상에 넷다이의 개수를 증가시킬 수 있게 된다.Thus, it is possible to increase the number of net dies on the limited wafer.

한편, 상기 얼라인키(121) 및 오버레이키(123)가 배치되는 스크라이브 레인(111)(113)은 X 또는 Y 방향처럼 한 방향으로만 형성되는 것뿐만 아니라 X, Y방향 모두 형성될 수 있다.Meanwhile, the scribe lanes 111 and 113 on which the alignment key 121 and the overlay key 123 are disposed may be formed not only in one direction as in the X or Y direction, but also in both X and Y directions.

이와 같은 본 발명의 스크라이브 레인의 형성과정을 간략하게 설명하면 다음과 같다.Briefly describing the formation process of the scribe lane of the present invention as follows.

먼저, 노광장비를 이용하여 웨이퍼 상에 하나의 샷을 노광하게 되면 복수의 칩(100)으로 이루어진 마스크(M)가 형성되게 된다.First, when one shot is exposed on a wafer using an exposure apparatus, a mask M formed of a plurality of chips 100 is formed.

이 경우 상기 칩(100)과 칩(100) 사이에는 스크라이브 레인(110)이 형성되되, 상기 스크라이브 레인(110)의 외곽 부근에는 얼라인키(121) 및 오버레이 키(123)가 배치될 수 있도록 100㎛의 넓은 폭으로 형성된 스크라이브 레인(111)(113)이 형성된다.In this case, a scribe lane 110 is formed between the chip 100 and the chip 100, and the align key 121 and the overlay key 123 may be disposed near the outer edge of the scribe lane 110. The scribe lanes 111 and 113 formed in a wide width of 탆 are formed.

한편, 상기 얼라인키(121) 및 오버레이키(123)가 형성되지 않은 이외의 스크라이브 레인(115)은 60㎛의 폭으로 형성된다.On the other hand, the scribe lane 115 other than the alignment key 121 and the overlay key 123 is not formed is formed with a width of 60㎛.

따라서, 웨이퍼 상에 형성되는 스크라이브 레인(110)의 총 면적을 최소화시킬 수 있게 됨으로써, 기존의 장비를 그대로 사용하여도 제한된 웨이퍼 상에 넷다이의 개수를 증가시킬 수 있게 된다.Accordingly, the total area of the scribe lanes 110 formed on the wafer can be minimized, thereby increasing the number of net dies on the limited wafer even if the existing equipment is used as it is.

이상에서는 본 발명을 특정의 바람직한 실시 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 않으며 본 발명의 기술사상을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능함은 물론이다.Although the present invention has been shown and described with reference to certain preferred embodiments, the present invention is not limited to the above-described embodiments, and the general knowledge in the technical field to which the present invention pertains falls within the scope of the technical spirit of the present invention. Of course, various changes and modifications are possible.

도 1은 종래 스크라이브 레인에 형성되는 얼라인키의 구성도,1 is a configuration diagram of an alignment key formed in a conventional scribe lane;

도 2는 본 발명에 따른 스크라이브 레인 형성방법을 나타내는 구성도이다.2 is a block diagram showing a method for forming a scribe lane according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 칩 110 : 스크라이브 레인100: chip 110: scribe lane

121 : 얼라인키 123 : 오버레이키121: alignment key 123: overlay key

M : 마스크M: Mask

Claims (3)

스크라이브 레인의 형성방법에 있어서,In the method of forming a scribe lane, 웨이퍼 상의 칩과 칩 사이에 형성되는 상기 스크라이브 레인을 얼라인키 및 오버레이키의 배치 유무에 따라 적어도 두 가지 이상의 서로 다른 폭으로 형성하여 상기 스크라이브 레인의 총 면적을 최소화함으로써 넷다이의 개수를 증가시키는 것을 특징으로 하는 스크라이브 레인 형성방법.Increasing the number of net dies by forming the scribe lane formed between the chip on the wafer and at least two different widths according to the arrangement of the alignment key and the overlay key to minimize the total area of the scribe lane. A scribe lane forming method characterized in that. 제 1항에 있어서,The method of claim 1, 상기 얼라인키 및 오버레이키가 배치되는 스크라이브 레인은 90 ~ 100㎛의 폭으로 형성되고, 그 이외의 스크라이브 레인은 60 ~ 70㎛의 폭으로 형성되는 것을 특징으로 하는 스크라이브 레인 형성방법.The scribe lane in which the align key and the overlay key are arranged is formed in a width of 90 ~ 100㎛, the other scribe lanes are formed in a width of 60 ~ 70㎛. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 얼라인키 및 오버레이키가 배치되는 상기 스크라이브 레인은 X, Y 방향 모두 형성되는 것을 특징으로 하는 스크라이브 레인 형성방법.The scribe lane is a scribe lane forming method characterized in that the align lane and the overlay key is arranged in both X, Y direction.
KR1020080048578A 2008-05-26 2008-05-26 Method for forming scribe lane KR20090122654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048578A KR20090122654A (en) 2008-05-26 2008-05-26 Method for forming scribe lane

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048578A KR20090122654A (en) 2008-05-26 2008-05-26 Method for forming scribe lane

Publications (1)

Publication Number Publication Date
KR20090122654A true KR20090122654A (en) 2009-12-01

Family

ID=41685105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048578A KR20090122654A (en) 2008-05-26 2008-05-26 Method for forming scribe lane

Country Status (1)

Country Link
KR (1) KR20090122654A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113219799A (en) * 2021-03-25 2021-08-06 北海惠科半导体科技有限公司 Wafer semiconductor product, mask and photoetching machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113219799A (en) * 2021-03-25 2021-08-06 北海惠科半导体科技有限公司 Wafer semiconductor product, mask and photoetching machine
CN113219799B (en) * 2021-03-25 2024-03-19 北海惠科半导体科技有限公司 Wafer semiconductor product, mask plate and photoetching machine

Similar Documents

Publication Publication Date Title
US9024456B2 (en) Photolithography alignment mark, mask and semiconductor wafer containing the same mark
US8043928B2 (en) Efficient provision of alignment marks on semiconductor wafer
US7755207B2 (en) Wafer, reticle, and exposure method using the wafer and reticle
KR0156422B1 (en) Reticle for manufacturing semiconductor device
JP2007214243A (en) Manufacturing method for semiconductor device
US20070082298A1 (en) Method of manufacturing semiconductor device from semiconductor wafer
CN112731759A (en) Method for forming photomask and photomask
CN104281010B (en) forming method and substrate
CN103019039A (en) Reticle for exposure, exposure method and production method of semiconductor wafer
KR20090122654A (en) Method for forming scribe lane
JP2006100791A (en) Wafer, reticle and exposure method using the same wafer and reticle
WO2021164608A1 (en) Mask applied to semiconductor photolithography technique, and photolithography technique method
JP2007049067A (en) Semiconductor wafer and reticle
JP2004317975A (en) Photomask and method for manufacturing semiconductor device using the photomask
US11094644B2 (en) Integrated circuit with scribe lane patterns for defect reduction
KR20100020300A (en) Mask of wafer for semi-conductor
JPH0276214A (en) Alignment mark of glass mask in photolithography process
US20220244632A1 (en) Formation method of photomask and photomask
JP2007310048A (en) Photomask, wafer and semiconductor chip
KR20070077575A (en) Method for layout key in scribe lane
KR20020040446A (en) Method for reducing area of scribe lane using multi-layer arrangement of lane align keys on scribe-lane
KR20060133220A (en) Overlay mark and method for drawing the same
KR20070001441A (en) Reticle and method of fabricating the same
KR20060114978A (en) Method of fabricating semiconductor device
JP2002280293A (en) Method for exposure, original glass for exposure, and substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application