KR20090120642A - Manufacturing method of probe needle - Google Patents

Manufacturing method of probe needle Download PDF

Info

Publication number
KR20090120642A
KR20090120642A KR1020080046547A KR20080046547A KR20090120642A KR 20090120642 A KR20090120642 A KR 20090120642A KR 1020080046547 A KR1020080046547 A KR 1020080046547A KR 20080046547 A KR20080046547 A KR 20080046547A KR 20090120642 A KR20090120642 A KR 20090120642A
Authority
KR
South Korea
Prior art keywords
wafer
mask pattern
seed layer
conductor
forming step
Prior art date
Application number
KR1020080046547A
Other languages
Korean (ko)
Inventor
김정식
전태운
정두연
Original Assignee
주식회사 아이엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이엠 filed Critical 주식회사 아이엠
Priority to KR1020080046547A priority Critical patent/KR20090120642A/en
Publication of KR20090120642A publication Critical patent/KR20090120642A/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Abstract

PURPOSE: A method of manufacturing a probe needle is provided to simultaneously plate a conductor first layer and a conductor second layer to remove a need of additional mask and etching processes, thereby simplifying a manufacturing process and reducing a manufacturing time. CONSTITUTION: A method of manufacturing a probe needle comprises the following steps. One surface of a wafer is etched to form a predetermined pattern(S101). A seed layer is formed on one surface of the wafer with a predetermined pattern during a wafer etching process(S102). A predetermined mask pattern is formed on a seed layer by mask pattern materials(S103). A groove of the mask pattern is filled with conductive materials to a conductor(S104).

Description

프로브니들의 제조방법{manufacturing method of probe needle}Manufacturing method of probe needle

본 발명은 전자부품을 검사하는 프로브 카드에 관련된 것으로, 보다 상세하게는 프로브 카드의 제조에 사용되는 프로브니들의 제조방법에 관한 것이다.The present invention relates to a probe card for inspecting electronic components, and more particularly to a method of manufacturing a probe needle used in the manufacture of the probe card.

일반적으로 반도체 소자는 웨이퍼(Wafer)상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 소자로 조립하는 어셈블리(Assembly)공정을 통해서 제조된다.In general, a semiconductor device is manufactured through a fabrication process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into respective devices.

패브리케이션공정이 끝난 반도체 소자는 어셈블리공정을 거치기 이전에 웨이퍼에 형성된 각각의 소자에 대해서 전기적 특성을 검사하는 이디에스(Electrical Die Sorting : 이하 'EDS'라 함.)공정을 거치게 된다. After the fabrication process, the semiconductor device undergoes an electrical die sorting (EDS) process that inspects electrical characteristics of each device formed on the wafer prior to the assembly process.

여기서 EDS공정은 웨이퍼에 형성된 소자들 중에서 불량소자를 판별하기 위해서 실시되는 공정이다. EDS공정에서는 웨이퍼 위의 소자에 전기적 신호를 인가시키고 소자로부터 응답되는 전기적 신호를 분석하여 소자의 불량여부를 판정하는 검사장치를 주로 이용한다.In this case, the EDS process is performed to determine a defective device among the devices formed on the wafer. In the EDS process, an inspection apparatus for applying an electrical signal to a device on a wafer and analyzing the electrical signal from the device to determine whether the device is defective is mainly used.

소자의 불량여부를 판정하는 검사장비와 소자의 패드 사이에 전기적 신호를 전달하기 위해 프로브 카드가 이용된다. 프로브 카드는 프로브카드용 기판과 하나 이상의 니들(Needle)을 갖추고 있다. 웨이퍼 위의 소자에 연결된 패드에 니들을 접촉시킨다. 반도체 소자 검사장비는 프로브카드의 기판에 연결된 프로브 카드의 니들을 통하여 소자의 패드와 전기적 신호를 주고받음으로서 소자의 불량여부를 판단하게 된다. Probe cards are used to transfer electrical signals between inspection equipment and device pads to determine if a device is defective. The probe card has a substrate for the probe card and one or more needles. The needle is brought into contact with a pad connected to the device on the wafer. The semiconductor device inspection apparatus determines whether a device is defective by exchanging an electrical signal with a pad of the device through a needle of a probe card connected to a substrate of a probe card.

이러한 프로브카드에 있어서 프로브니들은 소자에 연결된 패드에 직접 접촉되며, 수많은 접촉횟수를 갖기 때문에 내구성이 좋아야 하며, 고집적화된 소자를 한 번에 많이 테스트할 수 있어야 하는 프로브카드의 중요한 부품이다.In this probe card, the probe needle is in direct contact with the pad connected to the device, and because it has a large number of contact times, it should be durable and an important part of the probe card that should be able to test many highly integrated devices at once.

이러한 프로브니들의 제조방법에 관하여 많은 기술이 알려져 있다. 그 중 대한민국등록특허 제10-0573089호(발명의 명칭 : 프로브 및 그 제조방법, 이하 ‘선행기술’이라 함)에서는 프로브니들의 제조방법에 대한 기술이 개시되어 있다. 선행기술에서는 실리콘 웨이퍼의 상부 전면에 소정의 두께를 가진 시드층(즉, 종자층(seed layer)을 말한다. 이하 시드층으로 칭함.)을 형성하는 공정과, 상기 시드층 위에 원하는 마스크(Mask)로 프로브 및 프로브 팁을 동시에 정의하여 팁을 일체로 갖는 프로브를 형성하는 공정을 포함하는 프로브제조방법을 제공함으로써, 반복 사용에 의해서도 프로브의 탄성변화가 거의 발생하지 않고 미세한 피치로 프로브 카드에 밀집하여 정의될 수 있는 프로브를 제조할 수 있게 하고 있다. Many techniques are known for the production of such probe needles. Among them, Republic of Korea Patent No. 10-0573089 (name of the invention: a probe and its manufacturing method, hereinafter referred to as "advanced technology") discloses a technique for manufacturing a probe needle. In the prior art, a process of forming a seed layer (that is, a seed layer, hereinafter referred to as a seed layer) having a predetermined thickness on a top surface of a silicon wafer, and a desired mask on the seed layer By defining the probe and the probe tip at the same time to provide a probe manufacturing method comprising the step of forming a probe integrally, by the repeated use is almost no change in the elasticity of the probe even after repeated use in a fine pitch to the probe card It is possible to produce probes that can be defined.

그러나 이러한 선행기술에서는 다음과 같은 문제점이 있었다. However, these prior arts have the following problems.

도 1은 선행기술에 따른 제조방법 중 일부 단계에서의 기판단면도이다. 도 1을 참조하면, 실리콘웨이퍼(1)위에 포토레지스트리1층(2)과 도전체1층(6)이 있고, 포토레지스트리1층(2) 위에 시드층(3)이 있으며, 포토레지스트리2층(4)과 도전체2 층(7)이 있다. 도 1에 나타낸 바와 같이 도전체1층(6)의 폭보다 도전체2층(7)의 폭을 크게 형성시키려면 시드층(3)을 반드시 생성시켜주어야만 한다. 도 1에서 포토레지스트리2층(4)을 제거하기 위하여 케미컬을 사용한다. 이 때, 포토레지스트리2층(4)을 제거하는 케미컬이 시드층(3)의 아래에 존재하는 포토레지스트리1층(2)을 공격하면서 시드층(3)을 흔들게 된다.(도 1에서 도면부호 (10) 이 지시하는 부위) 이 때, 시드층(3)을 흔들면서 도전체1층과 도전체2층과의 결합을 약화시키거나 도전체1층(6)과 도전체2층(7)이 쪼개지게 되어 프로브니들의 생산수율이 저하되는 문제점이 있었다. 1 is a cross-sectional view of a substrate at some stage of the manufacturing method according to the prior art. Referring to FIG. 1, a photoresist 1 layer 2 and a conductor 1 layer 6 are disposed on a silicon wafer 1, a seed layer 3 is formed on a photoresist 1 layer 2, and a photoresist 2 layer is formed on the silicon wafer 1. (4) and conductor 2 layer (7). As shown in FIG. 1, the seed layer 3 must be generated to make the width of the conductor 2 layer 7 larger than the width of the conductor 1 layer 6. In FIG. 1, chemicals are used to remove the photoresist 2 layer 4. At this time, the chemical which removes the photoresist 2 layer 4 shakes the seed layer 3 while attacking the photoresist 1 layer 2 existing under the seed layer 3 (see FIG. 1). At this time, the seed layer 3 is shaken to weaken the bond between the conductor 1 layer and the conductor 2 layer, or the conductor 1 layer 6 and the conductor 2 layer 7 This splitting had a problem in that the production yield of the probe needle was lowered.

따라서 본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 프로브니들의 자체결합력 저하 및 쪼개짐을 억제할 수 있는 프로브 제조방법을 제공함에 있다. Therefore, the present invention has been made to solve the problems described above, the problem to be solved by the present invention is to provide a probe manufacturing method capable of suppressing the self-bonding force degradation and splitting of the probe needle.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 프로브니들의 제조방법은 웨이퍼 일면을 식각하여 소정의 패턴을 형성시키는 웨이퍼식각단계; 상기 웨이퍼식각단계에서 소정의 패턴이 형성된 상기 웨이퍼의 일면에 시드층(seed layer)을 형성시키는 시드층형성단계; 상기 시드층형성단계에서 형성된 시드층 위에 마스크패턴재로 소정의 마스크패턴을 형성시키는 마스크패턴형성단계; 및 상기 마스크패턴형성단계에서 형성된 상기 마스크패턴의 홈에 도전재를 채워도전체를 형성시키는 도전체형성단계; 를 포함하는 것을 특징으로 한다. Method of manufacturing a probe needle according to the present invention for achieving the above object is a wafer etching step of forming a predetermined pattern by etching one surface of the wafer; A seed layer forming step of forming a seed layer on one surface of the wafer on which a predetermined pattern is formed in the wafer etching step; A mask pattern forming step of forming a predetermined mask pattern with a mask pattern material on the seed layer formed in the seed layer forming step; And a conductor forming step of forming a conductor by filling a conductive material in the groove of the mask pattern formed in the mask pattern forming step. Characterized in that it comprises a.

여기서 상기 도전체형성단계에서 상기 웨이퍼 상에 형성된 상기 도전체와 상기 시드층을 남겨두고 상기 웨이퍼에 남아 있는 상기 마스크패턴재를 제거하는 마스크제거단계; 및 상기 마스크제거단계에서 마스크패턴재가 제거된 상기 웨이퍼에서 상기 시드층을 제거시키는 시드층제거단계; 를 더 포함하는 것을 또 하나의 특징으로 한다. A mask removing step of removing the mask pattern material remaining on the wafer, leaving the conductor and the seed layer formed on the wafer in the conductor forming step; And a seed layer removing step of removing the seed layer from the wafer from which the mask pattern material is removed in the mask removing step. It is characterized by another comprising a further.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 프로브니들의 제조방법은 웨이퍼 일면을 식각하여 소정의 패턴을 형성시키는 웨이퍼식각단계; 상기 웨이퍼식각단계에서 소정의 패턴이 형성된 상기 웨이퍼의 일면에 시드층(seed layer)을 형성시키는 시드층형성단계; 상기 시드층형성단계에서 형성된 시드층 위에 마스크패턴재로 소정의 제1마스크패턴을 형성시키는 제1마스크패턴형성단계; 상기 제1마스크패턴형성단계에서 형성된 상기 제1마스크패턴의 홈에 도전재를 채워 1차도전체를 형성시키는 1차도전체형성단계; 상기 1차도전체형성단계에서 상기 1차도전체가 형성된 상기 웨이퍼에 마스크패턴재로 제2마스크패턴을 형성시키는 제2마스크패턴형성단계; 및 상기 1차도전체형성단계에서 형성된 상기 1차도전체에 부합(附合)되도록 상기 제2마스크패턴형성단계에서 형성된 상기 제2마스크패턴의 홈에 도전재로 채우는 2차도전체형성단계; 를 포함하는 것을 특징으로 한다. Method of manufacturing a probe needle according to the present invention for achieving the above object is a wafer etching step of forming a predetermined pattern by etching one surface of the wafer; A seed layer forming step of forming a seed layer on one surface of the wafer on which a predetermined pattern is formed in the wafer etching step; A first mask pattern forming step of forming a predetermined first mask pattern on the seed layer formed in the seed layer forming step using a mask pattern material; A primary conductor forming step of forming a primary conductor by filling a conductive material in a groove of the first mask pattern formed in the first mask pattern forming step; A second mask pattern forming step of forming a second mask pattern with a mask pattern material on the wafer on which the primary conductor is formed in the first conductor forming step; And a secondary conductor forming step of filling a groove of the second mask pattern formed in the second mask pattern forming step with a conductive material so as to match the primary conductor formed in the primary conductor forming step. Characterized in that it comprises a.

여기서, 상기 2차도전체형성단계 후 상기 웨이퍼 상에 형성된 도전체와 상기 시드층 을 남겨두고 상기 웨이퍼에 남아 있는 마스크패턴재를 제거하는 마스크제거단계; 및 상기 마스크제거단계에서 마스크패턴재가 제거된 상기 웨이퍼에서 상기 시드층을 제거하는 시드층제거단계; 를 더 포함하는 것을 또 하나의 특징으로 한다. A mask removing step of removing the mask pattern material remaining on the wafer, leaving the conductor and the seed layer formed on the wafer after the secondary conductor forming step; And a seed layer removing step of removing the seed layer from the wafer from which the mask pattern material is removed in the mask removing step. It is characterized by another comprising a further.

본 발명에 따르면, 프로브니들을 제조함에 있어서 도전체1층과 도전체2층의 도금자체가 한 번에 이루어지기 때문에 추가 마스크 및 에칭공정이 불필요하여 제조공정이 단순해지고 제조시간이 경감되는 장점이 있다.According to the present invention, since the plating of the conductor 1 layer and the conductor 2 layer is performed in one step in the manufacture of the probe needle, an additional mask and an etching process are unnecessary, so that the manufacturing process is simplified and the manufacturing time is reduced. have.

또한, 도전체1층과 도전체2층의 도금자체가 한 번에 이루어지기 때문에 제조 과정중 도전체1층과 도전체2층간의 결합력 저하 내지는 쪼개짐현상이 방지되며, 선행기술에 비하여 도전체1층과 도전체2층간의 접합력이 증대되어 프로브니들의 내구성 및 생산수율이 향상되고 프로브니들의 수명단축이 억제되는 효과가 있다. In addition, since the plating itself of the conductor 1 layer and the conductor 2 layer is performed at one time, the decrease in the bonding force or the cleavage phenomenon between the conductor 1 layer and the conductor 2 layer is prevented during the manufacturing process. As the bonding force between the layer and the conductor 2 layer is increased, the durability and production yield of the probe needle are improved, and the life span of the probe needle is suppressed.

이하에서는 본 발명에 대하여 보다 구체적으로 이해할 수 있도록 첨부된 도면을 참조한 바람직한 실시 예를 들어 설명한다. Hereinafter, with reference to the accompanying drawings to be described in more detail with respect to the present invention will be described with reference to a preferred embodiment.

도 2a 내지 도 2g는 본 발명의 실시 예에 따른 프로브니들 제조과정을 개략적으로 나타낸 단면도이고, 도 3은 본 발명의 실시 예에 따른 프로브니들 제조방법을 개략적으로 나타낸 흐름도이다. 2A to 2G are cross-sectional views schematically illustrating a probe needle manufacturing process according to an exemplary embodiment of the present invention, and FIG. 3 is a flowchart schematically illustrating a probe needle manufacturing method according to an exemplary embodiment of the present invention.

좀 더 자세히 설명하면, 도 2a 내지 도 2g는 프로브니들의 형상을 갖는 패턴이 형성되는 웨이퍼의 단면들을 개략적으로 나타낸 것인데, 프로브니들중 탐침부 및 빔부가 형성되는 부분의 패턴을 단면으로 나타낸 것이다. In more detail, FIGS. 2A to 2G schematically illustrate cross-sectional views of a wafer on which a pattern having a probe needle shape is formed, and illustrates a pattern of portions of the probe needle and the beam part on which the probe needle is formed.

도 2a 내지 도 2g 및 도 3을 참조하면, 본 발명의 실시 예에 따른 프로브니들 제조방법은 웨이퍼식각단계, 시드층형성단계, 마스크패턴형성단계 및 도전체형성단계를 포함하며, 나아가 마스크제거단계 및 시드층제거단계를 더 포함하여 이루어진다. 2A to 2G and 3, the method of manufacturing a probe needle according to an exemplary embodiment of the present invention includes a wafer etching step, a seed layer forming step, a mask pattern forming step, and a conductor forming step, and further, a mask removing step. And a seed layer removing step.

웨이퍼식각단계(S101)에서는 웨이퍼(W)의 일면을 식각하여 소정의 패턴(PT1) 을 형성시키는 단계이다. 여기서 웨이퍼는 게르마늄웨이퍼, 실리콘 웨이퍼등을 사용할 수 있다. 웨이퍼(W)의 일면에 소정의 패턴(PT1)을 식각에 의해 형성시키기 위하여 소정의 마스크패턴(미도시)을 형성시키고 웨이퍼(W)의 일면을 식각시킨다. In the wafer etching step S101, one surface of the wafer W is etched to form a predetermined pattern PT1. Here, the wafer may be a germanium wafer, a silicon wafer or the like. In order to form a predetermined pattern PT1 on one surface of the wafer W by etching, a predetermined mask pattern (not shown) is formed and one surface of the wafer W is etched.

먼저 웨이퍼 상에 마스크패턴(미도시)을 형성시킨다. 다음으로 마스크패턴을 이용하여 웨이퍼(W)를 식각시킨다. 그 다음으로 마스크패턴을 제거한다. 이렇게 함으로써 웨이퍼(W)의 일면에 소정의 패턴(PT1)이 식각에 의하여 형성된다. First, a mask pattern (not shown) is formed on a wafer. Next, the wafer W is etched using the mask pattern. Next, the mask pattern is removed. In this way, a predetermined pattern PT1 is formed on one surface of the wafer W by etching.

웨이퍼(W)에 마스크패턴을 형성시키고 웨이퍼(W)를 식각시키는 구체적인 방법은 반도체제조공정상 널리 알려진 방법을 이용하여 실시 할 수 있으므로 자세한 설명은 생략하기로 한다. 다만, 여기서 소정의 마스크패턴(PT1)은 프로브니들의 형상을 갖는 패턴을 말하는데 프로브니들의 형상을 갖도록 패턴을 형성시키고 식각하여서 프로브니들의 형상을 갖는 패턴을 웨이퍼(W)의 일면에 형성시킨다. Since a specific method of forming a mask pattern on the wafer W and etching the wafer W may be performed using a method well known in a semiconductor manufacturing process, detailed description thereof will be omitted. Here, the predetermined mask pattern PT1 refers to a pattern having the shape of the probe needle, and the pattern is formed and etched to have the shape of the probe needle to form a pattern having the shape of the probe needle on one surface of the wafer W. FIG.

바람직하게는 캔틸레버타입의 프로브니들에서 전자소자와 같은 검측물의 단자에 접촉되는 탐침부를 제외한 프로브니들의 형상 즉, 상기 탐침부를 지지하는 빔부와 프로브니들의 기판에 솔더링되고 상기 빔부를 지지하는 솔더링부의 형상을 갖는 패턴(PT1)을 웨이퍼(W)상에 식각시키어서 형성시킨다. 이를 도 2a에 개략적으로 나타내었다. Preferably, in the cantilever type probe needle, the shape of the probe needle other than the probe part contacting the terminal of the test object such as an electronic device, that is, the shape of the beam part supporting the probe part and the soldering part supporting the beam part is soldered to the substrate of the probe needle. The pattern PT1 having the etched shape is formed by etching the wafer W. This is schematically shown in Figure 2a.

다음으로 시드층형성단계(S102)에서는 웨이퍼식각단계(S101)에서 소정의 패턴(PT1)이 형성된 웨이퍼(W)의 일면에 시드층(seed layer)(SL)을 형성시키는 단계이다. 즉, 캔틸레버타입의 프로브니들의 경우 프로브니들의 솔더링부, 빔부의 형상 을 갖는 패턴(PT1)이 식각에 의해 형성된 웨이퍼(W)의 일면에 시드층(SL)을 형성시킨다. Next, in the seed layer forming step S102, a seed layer SL is formed on one surface of the wafer W on which the predetermined pattern PT1 is formed in the wafer etching step S101. That is, in the case of the cantilever type probe needle, the seed layer SL is formed on one surface of the wafer W in which the pattern PT1 having the shape of the soldering part and the beam part of the probe needle is formed by etching.

웨이퍼(W)의 일면에 형성시킬 시드층(SL1)의 소재는 전도성 있는 소재로서 구리(Cu)나 기타 다른 금속물질을 사용할 수 있으며, 증착 또는 전기도금의 방법 등으로 형성시킬 수 있다. The material of the seed layer SL1 to be formed on one surface of the wafer W may use copper (Cu) or another metal material as a conductive material, and may be formed by, for example, deposition or electroplating.

그 다음으로 마스크패턴형성단계(S103)에서는 시드층형성단계(S102)에서 형성된 시드층(SL) 위에 마스크패턴재(PR)로 마스크패턴(PT2)을 형성시키는 단계이다. Subsequently, in the mask pattern forming step S103, the mask pattern PT2 is formed of the mask pattern material PR on the seed layer SL formed in the seed layer forming step S102.

여기서, 시드층(SL) 위에 형성시킬 소정의 마스크패턴(PT2)은 프로브니들의 형상을 갖는 패턴을 말한다. 예를 들어, 캔틸레버타입의 프로브니들의 경우 기판에 솔더링되는 솔더링부(미도시), 검측물에 마련되는 패드에 접촉되는 탐침부(미도시), 그리고 상기 솔더링부와 상기 탐침부를 연결하며 탐침부를 지지하는 빔부(미도시)의 형상을 갖는 모양으로 마스크패턴(PT2)을 형성시킨다. 이때 상기 솔더링부와 탐침부에 해당하는 부분은 웨이퍼식각단계(S101)에서 형성된 솔더링부와 탐침부에 해당되는 패턴의 홈부분과 위치를 일치시켜서 형성시킨다. Here, the predetermined mask pattern PT2 to be formed on the seed layer SL refers to a pattern having the shape of the probe needle. For example, in the case of a cantilever type probe needle, a soldering part (not shown) soldered to a substrate, a probe part (not shown) contacting a pad provided on a test object, and the soldering part and the probe part are connected to each other. The mask pattern PT2 is formed in a shape having a shape of a supporting beam part (not shown). At this time, the portions corresponding to the soldering portion and the probe portion are formed by matching the groove portions of the pattern corresponding to the soldering portion and the probe portion formed in the wafer etching step (S101).

시드층(SL)위에 형성시킬 마스크패턴(PT2)의 마스크패턴재(PR)로는 여러 가지가 있을 수 있는데 드라이필름 레지스트(Dry film resist) 또는 포토레지스트리를 사용함이 바람직하다. 시드층(SL)이 형성된 웨이퍼(W)의 일면에 마스크패턴재(PR)로서 포토레지스트리를 도포시키거나, 드라이필름 레지스트를 시드층(SL)이 형성된 웨이퍼(W)의 일면에 형성시킨다. 마스크패턴재(PR)로서 포토레지스트리가 도포된 모습을 도 2C에 개략적으로 나타내었다. The mask pattern material PR of the mask pattern PT2 to be formed on the seed layer SL may be various. Preferably, a dry film resist or a photoresist is used. A photoresist is applied as one of the mask pattern materials PR to one surface of the wafer W on which the seed layer SL is formed, or a dry film resist is formed on one surface of the wafer W on which the seed layer SL is formed. The photoresist applied as the mask pattern material PR is schematically shown in FIG. 2C.

그리고 도전체를 형성시킬 위치를 고려하여 도 2d에 개략적으로 도시한 바와같이 마스크패턴재(PR) 일부를 제거시킴으로써 마스크패턴(PT2)을 형성시킨다. 여기서 프로브니들의 솔더링부와 빔부에 해당하는 패턴의 홈부분이 웨이퍼식각단계(S101)에서 형성된 솔더링부와 빔부에 해당되는 패턴의 홈부분과 위치가 일치되도록 하여 마스크패턴(PT2)을 형성시켜준다. The mask pattern PT2 is formed by removing a part of the mask pattern material PR as schematically shown in FIG. 2D in consideration of the position where the conductor is to be formed. Here, the mask pattern PT2 is formed by matching the groove portion of the pattern corresponding to the soldering portion and the beam portion of the probe needle with the groove portion of the pattern corresponding to the soldering portion and the beam portion formed in the wafer etching step S101. .

그 다음으로 도전체형성단계(S104)에서는 상기 마스크패턴형성단계(S103)에서 형성된 상기 마스크패턴(PT2)의 홈에 도전재를 채워 도전체(PN)를 형성시키는 단계이다. 좀 더 구체적으로 설명하면, 도 2e에 도시된 바와 같이 마스크패턴(PT2)에 의해 형성된 홈부분(시드층(SL)이 노출된 부분)에 도전재로 채우는 단계이다. 따라서 마스크패턴(PT2)과 시드층(SL)은 도전재로 프로브니들 형상의 도전체를 형성시키기 위한 형틀의 역할을 하게 된다.Subsequently, in the conductor forming step S104, a conductor PN is formed by filling a groove in the groove of the mask pattern PT2 formed in the mask pattern forming step S103. In more detail, as shown in FIG. 2E, the conductive layer is filled with a groove portion (a portion where the seed layer SL is exposed) formed by the mask pattern PT2. Therefore, the mask pattern PT2 and the seed layer SL serve as a mold for forming a probe needle-shaped conductor with a conductive material.

마스크패턴(PT2)의 홈에 도전재로 채워서 도전체(PN)를 형성시키기 위하여 증착이나 전기도금 등의 방법을 이용할 수 있다. In order to form the conductor PN by filling the groove of the mask pattern PT2 with a conductive material, a method such as deposition or electroplating may be used.

한편, 여기서 바람직하게는 도전체형성단계(S104) 다음에 표면평탄화작업을 할 수 있다. 즉, 널리 알려진 CMP(chemical mechanical Polishing)공정을 통해 표면을 평탄하게 하여 주는 것이 바람직하다. 폴리싱(polishing) 작업 후 의 단면을 개략적으로 도 2e에 도시하였다. On the other hand, preferably, the surface flattening operation may be performed after the conductor forming step (S104). That is, it is desirable to flatten the surface through a well-known chemical mechanical polishing (CMP) process. The cross section after the polishing operation is schematically shown in FIG. 2E.

여기서 더 나아가 마스크제거단계(S105) 및 시드층제거단계(S106)를 더 포함하여 이루어질 수 있다. In this case, the method may further include a mask removing step S105 and a seed layer removing step S106.

마스크제거단계(S105)는 도전체형성단계(S106)에서 상기 웨이퍼(W) 상에 형성된 도전체(PN)와 시드층(SL)을 남겨두고 상기 웨이퍼(W)에 남아 있는 상기 마스크패턴재(PR)를 제거하는 단계이다. 마스크패턴재(PR)가 포토레지스트리인 경우에는 포토레지스트리를 스트립(strip)시킨다. 포토레지스트리를 스트립시키는 방법은 반도체제조공정 중 포토공정에서 널리 알려진 바와 같다. The mask removing step S105 may include the mask pattern material remaining on the wafer W while leaving the conductor PN and the seed layer SL formed on the wafer W in the conductor forming step S106. PR) step. When the mask pattern material PR is a photo registry, the photo registry is stripped. The method of stripping the photoresist is as widely known in the photo process during the semiconductor manufacturing process.

마스크패턴재(PR)가 제거되면 도 2f에 도시된 바와 같이 도전체(PN)와 시드층(SL)이 웨이퍼(W)의 일면 상에 남아 있는 모습이 된다. When the mask pattern material PR is removed, the conductor PN and the seed layer SL remain on one surface of the wafer W, as shown in FIG. 2F.

그 다음으로 시드층제거단계(S106)에서는 상기 웨이퍼(W)에서 상기 시드층(SL)을 제거시킨다. 웨이퍼(W)에서 시드층(SL)을 제거시켜줌으로써 도 2g에 도시된 바와 같이 도전체(PN) 즉 프로브니들만이 남아 있게 된다. In the seed layer removing step S106, the seed layer SL is removed from the wafer W. By removing the seed layer SL from the wafer W, only the conductor PN, that is, the probe needle, is left as shown in FIG. 2G.

이렇게 제조된 프로브니들은 선행기술에 비하여 제조방법이 간단하며, 도전체1층(6, 도1 참조)과 도전체2층(7, 도1 참조)의 도금자체가 한 번에 이루어지기 때문에 제조과정 중 도전체1층(6, 도1 참조)과 도전체2층(7, 도1 참조)간의 결합력 저하 내지는 쪼개짐현상이 방지된다. 그리고 선행기술에 비하여 도전체1층(6, 도1 참조)과 도전체2층(7, 도1 참조)간의 접합력이 증대된다. The probe needle manufactured as described above is simpler in manufacturing method than the prior art, and is manufactured because the plating of the first conductive layer 1 (see FIG. 1) and the second conductive layer (see FIG. 1) is performed at once. During the process, a decrease in the bonding force or splitting between the first conductor layer 6 (see FIG. 1) and the second conductor layer 7 (see FIG. 1) is prevented. Compared with the prior art, the bonding strength between the conductor 1 layer (see Fig. 1) and the conductor 2 layer (see Fig. 1) is increased.

다음으로 본 발명의 다른 실시 예에 따른 프로브니들의 제조방법에 대해서 설명한다. Next, a method for manufacturing a probe needle according to another embodiment of the present invention will be described.

도 4a 내지 도 4j는 본 발명의 다른 실시 예에 따른 프로브니들 제조과정을 개략적으로 나타낸 단면도이고, 도 5는 본 발명의 다른 실시 예에 따른 프로브니들 제조방법을 개략적으로 나타낸 흐름도이다. 4A to 4J are cross-sectional views schematically illustrating a process of manufacturing a probe needle according to another embodiment of the present invention, and FIG. 5 is a flowchart schematically illustrating a method of manufacturing a probe needle according to another embodiment of the present invention.

좀 더 자세히 설명하면, 도 4a 내지 도 4j는 프로브니들의 형상을 갖는 패턴이 형성되는 웨이퍼의 단면들을 개략적으로 나타낸 것인데, 프로브니들중 탐침부 및 빔부가 형성되는 부분의 패턴을 단면으로 나타낸 것이다. In more detail, FIGS. 4A to 4J schematically illustrate cross-sectional views of a wafer on which a pattern having a probe needle shape is formed, and illustrates a pattern of a portion of the probe needle on which a probe part and a beam part are formed.

도 4a 내지 도 4j 및 도 3을 참조하면, 본 발명의 실시 예에 따른 프로브니들 제조방법은 웨이퍼식각단계(S201), 시드층형성단계(S202), 제1마스크패턴형성단계(S203), 1차도전체형성단계(S204), 제2마스크패턴형성단계(S205) 및 2차도전체형성단계(S206)를 포함하며, 나아가 마스크제거단계(S207) 및 시드층제거단계(S208)를 더 포함하여 이루어진다. 4A to 4J and 3, the probe needle manufacturing method according to an embodiment of the present invention is a wafer etching step (S201), seed layer forming step (S202), the first mask pattern forming step (S203), 1 And a second conductor pattern forming step (S204), a second mask pattern forming step (S205), and a second conductor forming step (S206), further comprising a mask removing step (S207) and a seed layer removing step (S208). .

여기서, 웨이퍼식각단계(S201) 내지 1차도전체형성단계(S204) 까지는 앞서 설명한 실시 예와 크게 다르지는 않다. Here, the wafer etching step (S201) to the first conductor forming step (S204) is not significantly different from the above-described embodiment.

웨이퍼식각단계(S201)에서는 웨이퍼(W1)의 일면을 식각하여 소정의 패턴(PT21)을 형성시키는 단계이다. 여기서 웨이퍼(W1)는 게르마늄웨이퍼, 실리콘 웨이퍼등을 사용할 수 있다. 먼저 웨이퍼(W1) 상에 마스크패턴(미도시)을 형성시킨다. 다음으로 마스크패턴을 이용하여 웨이퍼(W1)를 식각시킨다. 그 다음으로 마스크패턴을 제거한다. 이렇게 함으로써 웨이퍼(W1)의 일면에 소정의 패턴(PT21)이 식 각에 의하여 형성된다. 이를 개략적으로 도 4a에 나타내었다. In the wafer etching step S201, one surface of the wafer W1 is etched to form a predetermined pattern PT21. The wafer W1 may be a germanium wafer, a silicon wafer, or the like. First, a mask pattern (not shown) is formed on the wafer W1. Next, the wafer W1 is etched using the mask pattern. Next, the mask pattern is removed. In this way, a predetermined pattern PT21 is formed on one surface of the wafer W1 by etching. This is schematically shown in Figure 4a.

바람직하게는 캔틸레버타입의 프로브니들에서 전자소자와 같은 검측물의 단자에 접촉되는 탐침부(미도시)를 제외한 프로브니들의 형상 즉, 상기 탐침부를 지지하는 빔부(미도시)와 프로브니들의 기판에 솔더링되고 상기 빔부를 지지하는 솔더링부(미도시)의 형상을 갖는 패턴(PT21)을 웨이퍼(W1) 상에 식각시키어서 형성시킨다. Preferably, the cantilever type probe needle is soldered to the shape of the probe needle except for the probe part (not shown) contacting the terminal of the sensing object such as an electronic device, that is, the beam part (not shown) supporting the probe part and the substrate of the probe needle. And a pattern PT21 having a shape of a soldering part (not shown) supporting the beam part is formed by etching the wafer W1.

다음으로 시드층형성단계(S202)에서는 웨이퍼식각단계(S101)에서 소정의 패턴(PT21)이 형성된 웨이퍼(W1)의 일면에 시드층(seed layer)(SL)을 형성시키는 단계이다. 즉, 캔틸레버타입의 프로브니들의 경우 프로브니들의 솔더링부 및 빔부의 형상을 갖는 패턴(PT21)이 식각에 의해 형성된 웨이퍼(W1)의 일면에 시드층(SL1)을 형성시킨다. 시드층(SL1)이 형성된 모습을 개략적으로 도 4b에 나타내었다. Next, in the seed layer forming step S202, a seed layer SL is formed on one surface of the wafer W1 on which the predetermined pattern PT21 is formed in the wafer etching step S101. That is, in the case of the cantilever type probe needle, the seed layer SL1 is formed on one surface of the wafer W1 formed by etching the pattern PT21 having the soldering part and the beam part of the probe needle. The seed layer SL1 is formed in FIG. 4B.

웨이퍼(W1)의 일면에 형성시킬 시드층(SL1)의 소재는 전도성 있는 소재로서 구리(Cu)나 기타 다른 금속물질을 사용할 수 있으며, 증착 또는 전기도금의 방법 등으로 형성시킬 수 있다. The material of the seed layer SL1 to be formed on one surface of the wafer W1 may be copper (Cu) or other metal material as a conductive material, and may be formed by a deposition or electroplating method.

그 다음으로 제1마스크패턴형성단계(S203)에서는 시드층형성단계(S202)에서 형성된 시드층(SL1) 위에 마스크패턴재(PR1)로 제1마스크패턴(PT22)을 형성시키는 단계이다. Subsequently, in the first mask pattern forming step S203, the first mask pattern PT22 is formed of the mask pattern material PR1 on the seed layer SL1 formed in the seed layer forming step S202.

여기서, 시드층(SL1) 위에 형성시킬 소정의 제1마스크패턴(PT22)은 프로브니 들의 형상을 갖는 패턴을 말한다. 예를 들어, 캔틸레버타입의 프로브니들의 경우 기판에 솔더링되는 솔더링부(미도시), 검측물에 마련되는 패드에 접촉되는 탐침부(미도시), 그리고 상기 솔더링부와 상기 탐침부를 연결하며 탐침부를 지지하는 빔부(미도시)의 형상을 갖는 모양으로 제1마스크패턴(PT22)을 형성시킨다. 이때 상기 솔더링부와 탐침부에 해당하는 부분은 웨이퍼식각단계(S101)에서 형성된 솔더링부와 탐침부에 해당되는 패턴(PT21)의 홈부분과 위치를 일치시켜서 형성시킨다. The predetermined first mask pattern PT22 to be formed on the seed layer SL1 refers to a pattern having the shape of the probe needle. For example, in the case of a cantilever type probe needle, a soldering part (not shown) soldered to a substrate, a probe part (not shown) contacting a pad provided on a test object, and the soldering part and the probe part are connected to each other. The first mask pattern PT22 is formed to have a shape of a supporting beam part (not shown). In this case, the portions corresponding to the soldering portion and the probe portion are formed by matching the groove portions of the pattern PT21 corresponding to the soldering portion and the probe portion formed in the wafer etching step S101.

시드층(SL1)위에 형성시킬 제1마스크패턴(PT22)의 마스크패턴재(PR1)로는 여러 가지가 있을 수 있는데 드라이필름 레지스트(Dry film resist) 또는 포토레지스트리를 사용함이 바람직하다. 시드층(SL1)이 형성된 웨이퍼(W1)의 일면에 마스크패턴재(PR1)로서 포토레지스트리를 도포시키거나, 드라이필름 레지스트를 시드층(SL1)이 형성된 웨이퍼(W1)의 일면에 형성시킨다. 마스크패턴재(PR1)로서 포토레지스트리가 도포된 모습을 도 4C에 개략적으로 나타내었다. The mask pattern material PR1 of the first mask pattern PT22 to be formed on the seed layer SL1 may be various. Preferably, a dry film resist or a photoresist is used. A photoresist is applied as one of the mask pattern materials PR1 to one surface of the wafer W1 on which the seed layer SL1 is formed, or a dry film resist is formed on one surface of the wafer W1 on which the seed layer SL1 is formed. The photoresist applied as the mask pattern material PR1 is schematically shown in FIG. 4C.

그리고 도전체를 형성시킬 위치를 고려하여 도 4d에 개략적으로 도시한 바와같이 마스크패턴재(PR1) 일부를 제거시킴으로써 제1마스크패턴(PT22)을 형성시킨다. 여기서 프로브니들의 솔더링부와 빔부에 해당하는 패턴의 홈부분이 웨이퍼식각단계(S201)에서 형성된 솔더링부와 빔부에 해당되는 패턴의 홈부분과 위치가 일치되도록 하여 제1마스크패턴(PT22)을 형성시켜준다. The first mask pattern PT22 is formed by removing a part of the mask pattern material PR1 as shown in FIG. 4D in consideration of the position where the conductor is to be formed. Here, the first mask pattern PT22 is formed by matching the groove portions of the pattern corresponding to the soldering portion and the beam portion of the probe needle with the groove portions of the pattern corresponding to the soldering portion and the beam portion formed in the wafer etching step S201. Let it be.

그 다음으로 1차도전체형성단계(S204)에서는 상기 제1마스크패턴형성단계(S203)에서 형성된 상기 제1마스크패턴(PT22)의 홈에 도전재를 채워 1차도전 체(PN1)를 형성시키는 단계이다. 좀 더 구체적으로 설명하면, 도 4e에 도시된 바와 같이 제1마스크패턴(PT22)에 의해 형성된 홈부분(시드층(SL1)이 노출된 부분)에 도전재로 채우는 단계이다. 따라서 제1마스크패턴(PT22)과 시드층(SL1) 은 도전재로 프로브니들 형상의 1차도전체(PN1)를 형성시키기 위한 형틀의 역할을 하게 된다.Next, in the primary conductor forming step (S204), forming a primary conductor (PN1) by filling a conductive material in the groove of the first mask pattern (PT22) formed in the first mask pattern forming step (S203). to be. In more detail, as shown in FIG. 4E, the groove portion (the portion where the seed layer SL1 is exposed) formed by the first mask pattern PT22 is filled with the conductive material. Therefore, the first mask pattern PT22 and the seed layer SL1 serve as a mold for forming the probe needle-shaped primary conductor PN1 with a conductive material.

제1마스크패턴(PT22)의 홈에 도전재로 채워서 1차도전체(PN1)를 형성시키기 위하여 증착이나 전기도금 등의 방법을 이용할 수 있다.In order to form the primary conductor PN1 by filling the groove of the first mask pattern PT22 with a conductive material, a method such as deposition or electroplating may be used.

한편, 여기서 바람직하게는 1차도전체형성단계(S204) 다음에 표면평탄화작업을 할 수 있다. 즉, 널리 알려진 CMP(chemical mechanical Polishing)공정을 통해 표면을 평탄하게 하여 주는 것이 바람직하다. 폴리싱(polishing) 작업 후 의 단면을 개략적으로 도 4e에 도시하였다. On the other hand, preferably, the surface leveling operation may be performed after the primary conductor forming step (S204). That is, it is desirable to flatten the surface through a well-known chemical mechanical polishing (CMP) process. The cross section after the polishing operation is schematically shown in FIG. 4E.

다음으로 제2마스크패턴형성단계(S205)에서는 도 4g에 도시된 바와 같이 1차도전체형성단계(S204)에서 상기 1차도전체(PN1)가 형성된 상기 웨이퍼(W1)에 마스크패턴재(PR2)로 제2마스크패턴(PT23)을 형성시킨다. 여기서, 바람직하게는 포토레지스트리로 제2마스크패턴(PT23)을 형성시키기 전에 폴리싱을 실시하여 준다. 다음으로 도 4f에 도시된 바와 같이 포토레지스트리를 도포하고 노광공정을 거쳐서 4g에 도시된 바와 같이 제2마스크패턴(PT23)을 형성시킨다. Next, in the second mask pattern forming step S205, as shown in FIG. 4G, a mask pattern material PR2 is formed on the wafer W1 on which the primary conductor PN1 is formed in the first conductor forming step S204. The second mask pattern PT23 is formed. Here, polishing is preferably performed before forming the second mask pattern PT23 from the photoresist. Next, as shown in FIG. 4F, a photoresist is applied and a second mask pattern PT23 is formed as shown in 4g through an exposure process.

다음으로 2차도전체형성단계(S206)는 1차도전체형성단계(S204)에서 형성된 상기 1차도전체(PN1)에 부합(附合)되도록 (즉, 상기 1차도전체(PN1)에 접하면서 일 체로 형성되도록) 상기 제2마스크패턴형성단계(S205)에서 형성된 상기 제2마스크패턴(PT23)의 홈에 도전재로 채우는 단계이다. 도전재를 전기도금을 이용하여 추가적으로 제2마스크패턴(PT23)에 따라 도전체(PN2)를 형성시킨다. 이를 도 4h에 개략적으로 도시하였다.Next, the secondary conductor forming step S206 may be integrated into one body while contacting the primary conductor PN1 so as to conform to the primary conductor PN1 formed in the primary conductor forming step S204. Filling the grooves of the second mask pattern PT23 formed in the second mask pattern forming step S205 with a conductive material. The conductor PN2 may be additionally formed using the electroplating method according to the second mask pattern PT23. This is schematically illustrated in FIG. 4H.

여기서 더 나아가 마스크제거단계(S207) 및 시드층제거단계(S208)를 더 포함하여 이루어질 수 있다. In this case, the method may further include a mask removing step S207 and a seed layer removing step S208.

마스크제거단계(S207)는 2차도전체형성단계(S206)후 상기 웨이퍼(W1) 상에 형성된 도전체(PN2)와 시드층(SL1)을 남겨두고 상기 웨이퍼(W1)에 남아 있는 상기 마스크패턴재(PR1,PR2)를 제거하는 단계이다. 마스크패턴재(PR1,PR2)가 포토레지스트리인 경우에는 포토레지스트리를 스트립(strip)시킨다. 포토레지스트리를 스트립시키는 방법은 반도체제조공정 중 포토공정에서 널리 알려진 바와 같다. The mask removing step S207 may include the mask pattern material remaining on the wafer W1, leaving the conductor PN2 and the seed layer SL1 formed on the wafer W1 after the second conductor forming step S206. It is a step of removing (PR1, PR2). When the mask pattern materials PR1 and PR2 are photoresists, the photoresist is stripped. The method of stripping the photoresist is as widely known in the photo process during the semiconductor manufacturing process.

마스크패턴재(PR1,PR2)가 제거되면 도 4i에 도시된 바와 같이 도전체(PN2)와 시드층(SL1)이 웨이퍼(W1)의 일면 상에 남아 있는 모습이 된다. When the mask pattern materials PR1 and PR2 are removed, the conductor PN2 and the seed layer SL1 remain on one surface of the wafer W1 as shown in FIG. 4I.

그 다음으로 시드층제거단계(S208)에서는 상기 마스크제거단계(S207)에서 마스크패턴재(PR1,PR2)가 제거된 상기 웨이퍼(W1)에서 상기 시드층(SL1)을 제거시킨다. 웨이퍼(W1)에서 시드층(SL1)을 제거시켜줌으로써 도 4j에 도시된 바와 같이 도전체 즉 프로브니들만이 남아 있게 된다. Next, in the seed layer removing step S208, the seed layer SL1 is removed from the wafer W1 from which the mask pattern materials PR1 and PR2 have been removed in the mask removing step S207. By removing the seed layer SL1 from the wafer W1, only a conductor, that is, a probe needle, is left as shown in FIG. 4J.

이상에서와 같이 본 발명의 실시 예들에 따른 프로브니들은 종래에 도전체1 층(6, 도1 참조)과 도전체2층(7, 도1 참조)을 각기 따로 형성시켜주는 것과 달리 1번의 도금으로써 형성시켜주기 때문에 종래 도전체1층(6, 도1 참조)과 도전체2층(7, 도1 참조)의 결합보다 더 견고하게 결합되므로 내구성이 향상되고 프로브니들의 수명단축이 억제되는 효과가 있게 된다. 또한, 제조과정상 발생될 수 있는 쪼개짐과 같은 문제의 발생이 억제된다. As described above, the probe needle according to the embodiments of the present invention is conventionally plated once, unlike forming the conductor 1 layer (see FIG. 1) and the conductor 2 layer (see FIG. 1) separately. Because it is formed by the combination of more than the conventional conductor 1 layer (6, see Fig. 1) and the conductor 2 layer (7, see Fig. 1) is more firmly coupled to improve the durability and shortening the life of the probe needle Will be. In addition, the occurrence of problems such as cleavage that may occur in the manufacturing process is suppressed.

또한 추가 마스크 및 에칭공정이 불필요하여 제조공정이 단순해지고 제조시간이 경감되는 장점이 있다.In addition, there is an advantage that the manufacturing process is simplified and the manufacturing time is reduced because no additional mask and etching process is required.

이상에서 설명된 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시 예들에 의해서 이루어졌지만, 상술한 실시 예들은 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시 예에만 국한되는 것으로 이해되어져서는 아니되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings. However, since the above-described embodiments have only been described by way of example, the present invention has been described above. It should not be understood to be limited only to the examples, the scope of the present invention will be understood by the claims and equivalent concepts described below.

도 1은 선행기술에 따른 프로브니들의 제조과정 중 기판의 단면을 개략적으로 나타낸 단면도이다. 1 is a cross-sectional view schematically showing a cross section of the substrate during the manufacturing process of the probe needle according to the prior art.

도 2 내지 도 2는 본 발명의 실시 예에 따른 프로브니들의 제조단계들을 개략적으로 나타낸 단면도이다.2 to 2 are cross-sectional views schematically showing steps of manufacturing a probe needle according to an embodiment of the present invention.

도 3은 본 발명의 실시 예에 따른 프로브니들의 제조방법을 개략적으로 나타낸 흐름도이다.3 is a flowchart schematically illustrating a method of manufacturing a probe needle according to an exemplary embodiment of the present invention.

도 4 내지 도 4는 본 발명의 다른 실시 예에 따른 프로브니들의 제조단계들을 개략적으로 나타낸 단면도이다.4 to 4 are cross-sectional views schematically showing steps of manufacturing a probe needle according to another embodiment of the present invention.

도 5는 본 발명의 다른 실시 예에 따른 프로브니들 제조방법을 개략적으로 나타낸 흐름도이다. 5 is a flowchart schematically illustrating a method of manufacturing a probe needle according to another exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

SL : 시드층 W : 웨이퍼SL: Seed layer W: Wafer

PR : 마스크패턴재 PT2 : 마스크패턴PR: Mask Pattern Material PT2: Mask Pattern

PN : 도전체 PN: Conductor

Claims (4)

웨이퍼 일면을 식각하여 소정의 패턴을 형성시키는 웨이퍼식각단계;A wafer etching step of etching a surface of the wafer to form a predetermined pattern; 상기 웨이퍼식각단계에서 소정의 패턴이 형성된 상기 웨이퍼의 일면에 시드층(seed layer)을 형성시키는 시드층형성단계;A seed layer forming step of forming a seed layer on one surface of the wafer on which a predetermined pattern is formed in the wafer etching step; 상기 시드층형성단계에서 형성된 시드층 위에 마스크패턴재로 소정의 마스크패턴을 형성시키는 마스크패턴형성단계; 및A mask pattern forming step of forming a predetermined mask pattern with a mask pattern material on the seed layer formed in the seed layer forming step; And 상기 마스크패턴형성단계에서 형성된 상기 마스크패턴의 홈에 도전재를 채워도전체를 형성시키는 도전체형성단계; 를 포함하는 것을 특징으로 하는 프로브니들의 제조방법.A conductor forming step of forming a conductor by filling a conductive material in a groove of the mask pattern formed in the mask pattern forming step; Method of manufacturing a probe needle, characterized in that it comprises a. 제 1항에 있어서,The method of claim 1, 상기 도전체형성단계에서 상기 웨이퍼 상에 형성된 상기 도전체와 상기 시드층을 남겨두고 상기 웨이퍼에 남아 있는 상기 마스크패턴재를 제거하는 마스크제거단계; 및 A mask removing step of removing the mask pattern material remaining on the wafer, leaving the conductor and the seed layer formed on the wafer in the conductor forming step; And 상기 마스크제거단계에서 마스크패턴재가 제거된 상기 웨이퍼에서 상기 시드층을 제거시키는 시드층제거단계; 를 더 포함하는 것을 특징으로 하는 프로브니들의 제조방법.A seed layer removing step of removing the seed layer from the wafer from which the mask pattern material is removed in the mask removing step; Method of manufacturing a probe needle further comprises. 웨이퍼 일면을 식각하여 소정의 패턴을 형성시키는 웨이퍼식각단계;A wafer etching step of etching a surface of the wafer to form a predetermined pattern; 상기 웨이퍼식각단계에서 소정의 패턴이 형성된 상기 웨이퍼의 일면에 시드층(seed layer)을 형성시키는 시드층형성단계;A seed layer forming step of forming a seed layer on one surface of the wafer on which a predetermined pattern is formed in the wafer etching step; 상기 시드층형성단계에서 형성된 시드층 위에 마스크패턴재로 소정의 제1마스크패턴을 형성시키는 제1마스크패턴형성단계;A first mask pattern forming step of forming a predetermined first mask pattern on the seed layer formed in the seed layer forming step using a mask pattern material; 상기 제1마스크패턴형성단계에서 형성된 상기 제1마스크패턴의 홈에 도전재를 채워 1차도전체를 형성시키는 1차도전체형성단계;Forming a primary conductor by filling a groove of the first mask pattern formed in the first mask pattern forming step with a conductive material; 상기 1차도전체형성단계에서 상기 1차도전체가 형성된 상기 웨이퍼에 마스크패턴재로 제2마스크패턴을 형성시키는 제2마스크패턴형성단계; 및A second mask pattern forming step of forming a second mask pattern with a mask pattern material on the wafer on which the primary conductor is formed in the first conductor forming step; And 상기 1차도전체형성단계에서 형성된 상기 1차도전체에 부합(附合)되도록 상기 제2마스크패턴형성단계에서 형성된 상기 제2마스크패턴의 홈에 도전재로 채우는 2차도전체형성단계; 를 포함하는 것을 특징으로 하는 프로브니들의 제조방법.A secondary conductor forming step of filling a groove of the second mask pattern formed in the second mask pattern forming step with a conductive material so as to conform to the primary conductor formed in the primary conductor forming step; Method of manufacturing a probe needle, characterized in that it comprises a. 제 3항에 있어서,The method of claim 3, wherein 상기 2차도전체형성단계 후 상기 웨이퍼 상에 형성된 도전체와 상기 시드층 을 남겨두고 상기 웨이퍼에 남아 있는 마스크패턴재를 제거하는 마스크제거단계; 및 A mask removing step of removing the mask pattern material remaining on the wafer, leaving the conductor and the seed layer formed on the wafer after the second conductor forming step; And 상기 마스크제거단계에서 마스크패턴재가 제거된 상기 웨이퍼에서 상기 시드 층을 제거하는 시드층제거단계; 를 더 포함하는 것을 특징으로 하는 프로브니들의 제조방법. A seed layer removing step of removing the seed layer from the wafer from which the mask pattern material is removed in the mask removing step; Method of manufacturing a probe needle further comprises.
KR1020080046547A 2008-05-20 2008-05-20 Manufacturing method of probe needle KR20090120642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046547A KR20090120642A (en) 2008-05-20 2008-05-20 Manufacturing method of probe needle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046547A KR20090120642A (en) 2008-05-20 2008-05-20 Manufacturing method of probe needle

Publications (1)

Publication Number Publication Date
KR20090120642A true KR20090120642A (en) 2009-11-25

Family

ID=41603854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046547A KR20090120642A (en) 2008-05-20 2008-05-20 Manufacturing method of probe needle

Country Status (1)

Country Link
KR (1) KR20090120642A (en)

Similar Documents

Publication Publication Date Title
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
US7642793B2 (en) Ultra-fine pitch probe card structure
JP2006351793A (en) Semiconductor device
US20080079453A1 (en) Manufacture Method Of Vertical-Type Electric Contactor Vertical-Type Electric Contactor Thereof
JP3757971B2 (en) Manufacturing method of semiconductor device
KR20080063059A (en) A method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same
KR101638228B1 (en) Fabrication method of probe pin capable of being used for fine pitch
US6838894B2 (en) Stress relieved contact array
JP4446793B2 (en) Semiconductor device and manufacturing method thereof
US20080297183A1 (en) Probe card having columnar base portion and method of producing the same
KR100838511B1 (en) Method of forming the probe
KR100455499B1 (en) Probe for inspecting semiconductor device and method of manufacturing the same
KR20090030543A (en) Probe pin and method of manufacturing the same
KR101273970B1 (en) Method of Manufacturing Probe Needle and Probe
KR100580784B1 (en) Method for manufacturing electric contactor
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
KR20090120642A (en) Manufacturing method of probe needle
JP2010098046A (en) Probe card and method for manufacturing semiconductor device
KR100948357B1 (en) Manufacturing method of probe needle
KR100977166B1 (en) Method of manufacturing a needle-typed probe
KR100627977B1 (en) Vertical-type probe manufacturing method
JPH1164389A (en) Bump type contactor and production of contact therefor
KR101301737B1 (en) Method for producing probe card
KR100743978B1 (en) Contact element for probe card and method for producing the same
KR101301739B1 (en) Method for producing probe card

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application