KR20090111142A - Resistive conduct line for MEMS probe and method for manufacturing thereof - Google Patents
Resistive conduct line for MEMS probe and method for manufacturing thereof Download PDFInfo
- Publication number
- KR20090111142A KR20090111142A KR1020080036755A KR20080036755A KR20090111142A KR 20090111142 A KR20090111142 A KR 20090111142A KR 1020080036755 A KR1020080036755 A KR 1020080036755A KR 20080036755 A KR20080036755 A KR 20080036755A KR 20090111142 A KR20090111142 A KR 20090111142A
- Authority
- KR
- South Korea
- Prior art keywords
- resistive
- conductive line
- thick film
- resistive layer
- low temperature
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
본 발명은 MEMS(Micro Electro Mechanical Systems) 프로브 카드(Probe card)용 저항성 전도선 및 그의 제조 방법에 관한 것으로 특히, 저온동시소성 세라믹(이하, LTCC(low temperature co-fired ceramics)이라 한다) 기판 표면에 안정된 특성을 갖는 Ru203 산화물을 저항성 전도선으로 사용하여 요구되는 전력 파워를 쉽게 설계하는 MEMS 프로브 카드용 저항성 전도선 및 그의 제조 방법에 관한 것이다. BACKGROUND OF THE
일반적으로 전자 소자 테스트 장치에 사용되는 프로브 카드(probe card)는 소정의 기판 및 기판상에 배열된 프로브들을 포함하는 장치로서, 미세 전자 장치(예를 들면, 반도체장치)의 전기적 특성을 측정하기 위해 사용된다. In general, a probe card used in an electronic device test apparatus is a device including a predetermined substrate and probes arranged on the substrate, and for measuring electrical characteristics of a microelectronic device (for example, a semiconductor device). Used.
반도체 장치는 외부 전자 장치와의 상호 신호 전달을 위해 그 표면에 형성되는 패드들을 구비한다. 즉, 반도체 장치는 패드들을 통해 전기적 신호를 입력받아 소정의 동작을 수행한 후, 처리한 결과를 다시 패드들을 통해 외부 전자 장치로 전달한다. 이때, 상기 프로브 카드는 반도체 장치와 외부 전자 장치(예를 들면, 테스 터) 사이의 전기적 경로를 형성함으로써, 반도체 장치에 대한 전기적 테스트를 가능하게 한다.The semiconductor device has pads formed on its surface for mutual signal transmission with an external electronic device. That is, the semiconductor device receives an electrical signal through the pads, performs a predetermined operation, and then transfers the processed result back to the external electronic device through the pads. In this case, the probe card forms an electrical path between the semiconductor device and an external electronic device (eg, a tester), thereby enabling electrical testing of the semiconductor device.
한편, 반도체 장치가 고집적화됨에 따라 상기 반도체 장치의 패드들은 미세화될 뿐만 아니라, 이들 사이의 간격 역시 감소하고 있다. 이에 따라, 프로브 카드들 역시 반도체 장치의 고집적화에 대응하여 미세하게 제작돼야 하지만, 이러한 미세화의 요구는 상기 프로브 카드를 제작하는 과정을 어렵게 만든다. Meanwhile, as semiconductor devices are highly integrated, not only the pads of the semiconductor devices are miniaturized, but also the spacing therebetween is decreasing. Accordingly, the probe cards must also be made fine in response to the high integration of the semiconductor device, but the demand for such miniaturization makes the process of manufacturing the probe card difficult.
즉, 반도체 IC 기능시험용 테스트 장비는 반도체 기술의 발전으로 인하여 대형화, 고속화 추세가 증가함으로써 기존의 핀(pin) 형에서 반도체 MEMS 기술을 이용한 미세 프로브 형성 기술이 적용되는 MEMS 프로브가 중요하게 되었다. In other words, as the test equipment for semiconductor IC function test has increased in size and speed due to the development of semiconductor technology, MEMS probes to which a fine probe forming technology using semiconductor MEMS technology is applied in the conventional pin type have become important.
또한 반도체 IC의 I/O 핀이 증대됨에 따라서 프로브도 다중 채널형 프로브가 요구된다. In addition, as the I / O pins of semiconductor ICs increase, probes also require multichannel probes.
다중 접합 핀에 의한 프로브 카드 적용 시, 1 채널만이 단락된 경우, 과도한 전류가 한 채널로 과도하게 흐를 경우, 프로브 단자에서 스파크성 불량이 발생될 수 있어, 이에 대한 대책이 되고 있다.When only one channel is shorted when the probe card is applied by the multi-junction pin, if excessive current flows excessively in one channel, a spark defect may occur at the probe terminal, which is a countermeasure.
따라서 저항성 전도선으로 프로브 단자를 연결할 경우, 과도한 전류가 갑자기 흐르는 것을 방지할 수 있어 유용한 방안으로 적용되고 있다.Therefore, when the probe terminal is connected with a resistive conductive line, excessive current can be prevented from flowing suddenly and thus is applied as a useful method.
도 1은 종래의 MEMS 프로브용 저항성 전도선의 구조를 나타내는 단면도 및 평면도이다.1 is a cross-sectional view and a plan view showing a structure of a resistive conductive line for a conventional MEMS probe.
도 1에 도시된 바와 같이, 종래의 MEMS 프로브용 저항성 전도선의 구조는 고온동시소성 세라믹(HTCC : high temperature co-fired ceramics) 다층 기판의 상면 에 전도선(10)과 비아 필러(via filler) 전도체(11)를 형성하고, 상기 전도선(10) 상에 박막 저항(12)과 MEMS 프로브용 박막 전도선(13)을 형성한 구조이다. 이렇게 형성된 저항은 과도한 전류의 속도 및 전류량 제어가 가능하다. As shown in FIG. 1, the structure of a resistive conductor for a conventional MEMS probe has a
또, 비아 필러 전도체(11), 박막 저항(12) 및 박막 전도선(13)에 의해 저항성 전도선이 이루어진다. In addition, the resistive conductive line is formed by the
또한 고온동시소성 세라믹(HTCC) 다층 기판은 1500℃ 이상의 온도에서 열처리하여 다층 배선 기판을 형성한다. 고온동시소성 세라믹 다층 기판의 절연 재료는 94% 이상의 알루미나를 주원료로 사용하고, 첨가제로 소량의 실리카를 사용하며, 전기전도체는 고온소성이 가능한 텅스텐(W)을 주로 사용한다. 고온동시소성 세라믹 다층 기판은 기계적 강도 및 내화학성 특성이 우수하여 기판 표면에 박막 전도선을 형성하여 고집적화 패키지로 많이 응용되고 있다. 그러나 고온 소성된 텅스텐(W) 전도체의 전기전도도가 은(Ag) 혹은 동(Cu)에 비해 낮아서 고주파수 특성이 나쁜 단점과 열팽창 계수가 실리콘 반도체 소자에 비해 2배 정도로 높아 열팽창계수의 정합(Matching)이 요구되는 응용 분야에서 큰 문제점이 되고 있다. In addition, the high temperature co-fired ceramic (HTCC) multilayer substrate is heat-treated at a temperature of 1500 ° C. or higher to form a multilayer wiring substrate. The insulating material of the high temperature cofired ceramic multilayer substrate uses 94% or more of alumina as a main raw material, a small amount of silica as an additive, and the electrical conductor mainly uses tungsten (W) capable of high temperature firing. High temperature co-fired ceramic multilayer substrates have excellent mechanical strength and chemical resistance properties, and have been applied to high integration packages by forming thin film conductive lines on the substrate surface. However, the electrical conductivity of high-temperature fired tungsten (W) conductors is lower than that of silver (Ag) or copper (Cu), so the disadvantages of high frequency characteristics are poor and the coefficient of thermal expansion is about twice that of silicon semiconductor devices. This is a major problem in these demanding applications.
또, 상기와 같은 종래의 MEMS 프로브용 박막 전도선(13)에 박막 저항(12)을 X 혹은 Y 방향으로 직렬 연결 방법을 채용하고 있어, 회로 직접도가 떨어지고, 바 형태로 저항을 설계하면 집적도가 더욱더 떨어지는 경향이 있다.In addition, since the
또한, 도 1에 도시된 바와 같이, 박막 저항(12)을 박막 전도선(13) 폭과 동일하거나 좁게 설계함으로 고전력이 요구되는 MEMS 프로브에서는 적용하기에 어려움이 있다. In addition, as shown in FIG. 1, since the
도 1에서 부호 14는 범프 패드이고, 부호 15는 접착제이고, 부호 16은 MEMS 프로브이며, 부호 17은 프로브 팁(probe tip)이다.In FIG. 1, 14 is a bump pad, 15 is an adhesive, 16 is a MEMS probe, and 17 is a probe tip.
따라서 본 발명에서는 저온동시소성 세라믹(LTCC) 다층 기판을 사용한다.Therefore, the present invention uses a low temperature co-fired ceramic (LTCC) multilayer substrate.
LTCC 다층 기판은 1000℃ 이하 온도에서 열처리하여 다층 배선 기판을 형성한다. 이 LTCC 다층 기판은 1000℃ 이하의 저온에서 사용하기 위해 용융점이 낮은 실리카를 많이 사용하고, 알루미나를 상대적으로 적게 사용한다. 또 LTCC 다층 기판에서는 소성 온도가 1000℃ 이하로 되면서 전기전도체 재료로서 전기 전도도가 우수한 은(Ag) 또는 동(Cu)을 사용한다.The LTCC multilayer substrate is heat-treated at a temperature below 1000 ° C. to form a multilayer wiring substrate. This LTCC multilayer substrate uses a lot of low melting point silica and uses a relatively small amount of alumina for use at low temperature below 1000 ° C. In the LTCC multilayer substrate, silver (Ag) or copper (Cu) having excellent electrical conductivity is used as the electrical conductor material while the firing temperature is 1000 ° C or lower.
그러나 저온 동시 소성 세라믹 다층 기판은 상기와 같은 장점에도 불구하고, 하기와 같은 단점으로 인해 실제 제품으로의 적용에 문제가 있었다.However, despite the above advantages, the low temperature cofired ceramic multilayer substrate has a problem in its application to actual products due to the following disadvantages.
특히, 저온 동시 소성 세라믹 다층 기판의 표면은 거칠어서 수십 내지 수백 ㎚ 두께의 박막 저항을 형성하는 것이 곤란하다. In particular, the surface of the low temperature cofired ceramic multilayer substrate is rough, making it difficult to form thin film resistors of tens to hundreds of nm thick.
본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, LTCC 다층 기판과 LTCC 공정과의 호환성이 있고 고온에서도 안정된 특성을 갖는 Ru203 산화물을 사용하여 요구되는 전력 파워를 쉽게 설계, 제조 가능한 MEMS 프로브용 저항성 전도선 및 그의 제조 방법을 제공하는 것이다.An object of the present invention is to solve the above-mentioned conventional problems, it is easy to design the power power required using Ru 2 0 3 oxide having compatibility with LTCC multilayer substrate and LTCC process and stable at high temperature The present invention provides a resistive conductive line for a MEMS probe that can be manufactured and a method of manufacturing the same.
또 본 발명의 다른 목적은 MEMS 프로브용 저항성 전도선을 쉽게 제조할 수 있는 MEMS 프로브용 저항성 전도선 및 그의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a resistive conducting wire for a MEMS probe and a method of manufacturing the same, which can easily produce resistive conducting wire for a MEMS probe.
상기 목적을 달성하기 위해 본 발명에 따른 MEMS 프로브용 저항성 전도선의 제조 방법은 (a) 1000℃ 이하에서 소성된 저온동시소성 세라믹(LTCC) 기판을 마련하는 단계, (b) 상기 저온동시소성 세라믹 기판상에 후막 저항층을 형성하는 단계, (c) 상기 후막 저항층 상에 절연막을 형성하는 단계 및 (d) 상기 절연막 및 상기 후막 저항층 상에 박막 전도선을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a resistive conductive wire for a MEMS probe according to the present invention includes the steps of (a) preparing a low temperature cofired ceramic (LTCC) substrate fired at 1000 ° C. or lower, and (b) the low temperature cofired ceramic substrate. Forming a thick film resistive layer on the film; (c) forming an insulating film on the thick film resistive layer; and (d) forming a thin film conductive line on the insulating film and the thick film resistive layer. do.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 후막 저항층은 상기 저온동시소성 세라믹 기판의 상부에 마련된 비어 홀 필러 전도체 상에 형성되는 것을 특징으로 한다.In the method for manufacturing a resistive conductive line for a MEMS probe, the thick film resistive layer is formed on a via hole filler conductor provided on the low temperature co-fired ceramic substrate.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 후막 저항층 은 상기 저온동시소성 세라믹 기판의 상부에 마련된 전도선 상에 형성되는 것을 특징으로 한다.In the method for producing a resistive conductive line for a MEMS probe, the thick film resistive layer is formed on a conductive line provided on the low temperature cofired ceramic substrate.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 (b)단계에서 상기 후막 저항층은 인쇄 기법으로 형성된 후 소성되는 것을 특징으로 한다.In the method of manufacturing a resistive conductive wire for a MEMS probe, in the step (b), the thick film resistive layer is formed by a printing technique and then fired.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 (b)단계 전에 상기 저온동시소성 세라믹 기판을 열처리하는 단계를 더 포함하는 것을 특징으로 한다.In addition, the method for producing a resistive conductive wire for a MEMS probe, characterized in that it further comprises the step of heat-treating the low temperature co-fired ceramic substrate before the step (b).
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 절연막은 Al2O3, HfO2, TiO2, ZrO2, Y2O3, Ta2O5 , La2O3 등과 같은 고유전 물질인 하이 케이(High-k) 물질로 이루어진 것을 특징으로 한다.In the method of manufacturing a resistive conductive wire for a MEMS probe, the insulating film is a high dielectric material such as Al 2 O 3 , HfO 2 , TiO 2 , ZrO 2 , Y 2 O 3 , Ta 2 O 5 , La 2 O 3, or the like. It characterized in that the (K) (High-k) material.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 절연막은 성막 속도가 빠른 이온 어스시탄트(Ion assistant) PVD 방식, 전자빔 증착(E-Beam Evaporation) 기술인 PVD 방식, PLD(Plused Laser Deposition)방식 또는 에어로솔 퇴적(Aerosol Deposition) 방식으로 형성되는 것을 특징으로 한다.In the method of manufacturing a resistive conductive line for a MEMS probe, the insulating film may be formed using an ion assistant PVD method, a PVD method using an E-Beam Evaporation technology, a PLD (Plus Laser Deposition) method, or the like. It is characterized in that formed in the aerosol deposition (Aerosol Deposition) method.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 후막 저항층은 Ru203 산화물로 형성되는 것을 특징으로 한다.In the method for manufacturing a resistive conductive line for a MEMS probe, the thick film resistive layer is formed of Ru 2 O 3 oxide.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 박막 전도선은 복합 금속으로 Ti, Pd, Cu 또는 Al, Cu, Au로 구성되는 것을 특징으로 한다.In the method for producing a resistive conductive line for a MEMS probe, the thin film conductive line is made of Ti, Pd, Cu or Al, Cu, Au as a composite metal.
또, MEMS 프로브용 저항성 전도선의 제조 방법에 있어서, 상기 후막 저항층, 절연막 및 박막 전도선은 습식 에칭 방식 또는 이온 밀링 방식으로 형성되는 것을 특징으로 한다.In the method for producing a resistive conductive line for a MEMS probe, the thick film resistive layer, the insulating film, and the thin film conductive line may be formed by a wet etching method or an ion milling method.
또한, 상기 목적을 달성하기 위해 본 발명에 따른 MEMS 프로브용 저항성 전도선은 1000℃ 이하에서 소성된 저온동시소성 세라믹(LTCC) 기판상에 형성된 후막 저항층, 상기 후막 저항층 상에 형성된 절연막 및 상기 절연막 및 상기 후막 저항층 상에 형성된 박막 전도선을 포함한다.In order to achieve the above object, the resistive conductive wire for MEMS probe according to the present invention is a thick film resistive layer formed on a low temperature co-fired ceramic (LTCC) substrate fired at 1000 ℃ or less, an insulating film formed on the thick film resistive layer and the And an insulating film and a thin film conductive line formed on the thick film resistive layer.
상술한 바와 같이, 본 발명에 따른 MEMS 프로브용 저항성 전도선 및 그의 제조 방법에 의하면, 전자 소자 테스트 장치에서 전력 파워를 쉽게 설계 및 제조할 수 있다는 효과가 얻어진다.As described above, according to the resistive conductive line for the MEMS probe and the manufacturing method thereof according to the present invention, the effect that the power power can be easily designed and manufactured in the electronic device test apparatus is obtained.
또, 본 발명에 따른 MEMS 프로브 카드용 MEMS 프로브용 저항성 전도선 및 그의 제조 방법에 의하면, LTCC 다층 기판의 고온에서도 안정적인 특성을 갖게 할 수 있다는 효과도 얻어진다.Moreover, according to the resistive conducting wire for MEMS probe for MEMS probe card and its manufacturing method which concerns on this invention, the effect which can make it possible to have stable characteristic even at high temperature of LTCC multilayer board | substrate is acquired.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면에 의해 더욱 명확하게 될 것이다.The above and other objects and novel features of the present invention will become more apparent from the description of the specification and the accompanying drawings.
이하, 본 발명의 구성을 도면에 따라서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the structure of this invention is demonstrated according to drawing.
도 2는 본 발명에 따른 MEMS 프로브 카드용 저항성 전도선의 제조 공정도를 나타내는 도면이다.2 is a view showing a manufacturing process of the resistive conductive line for a MEMS probe card according to the present invention.
도 2에 도시된 각각의 공정에 대해서는 도 3 내지 도 12에 따라 설명한다.Each process illustrated in FIG. 2 will be described with reference to FIGS. 3 to 12.
도 3에 도시된 바와 같이, 본 발명에 있어서는 N개의 층으로 구성된 LTCC 다층 기판(100)을 마련한다(S10). 이 층수는 기판 설계 등에 따라서 달라질 수 있는데, 일반적으로 20~30층 정도로 구성되어 있다. 이때 사용된 금속 배선 금속은 Ag가 대부분이고 필요 시 조성은 변경될 수 있다. 세라믹 재료는 60~70% 이상이 유리성분이고 나머지 대부분은 알루미나로 구성되어 있다. 기판의 두께는 고객의 요구사항에 따라 다양화되며, 통상 4~7㎜ 정도이다. 도 3에 있어서, 부호 (1)은 기판상에 형성된 비아 홀(관통 구멍)이고, 부호 (2)는 기판 내에 형성된 전도선을 나타낸다.As shown in FIG. 3, in the present invention, an
LTCC 다층 기판(100)은 N개의 그린시트(Green sheet) 각각에 배선을 인쇄하고, 모든 층을 적층하여 1000℃이하, 바람직하게는 850~900℃ 정도에서 동시 소결하여 제조하면 기판 표면이 유리성분과 알루미나 성분이 구분되어 서로 결합되어 있으므로 표면이 거칠다. 박막 패턴을 형성하기 위해서는 기판 표면 거칠기가 약 1㎛ 정도 이하의 거칠기가 요구되므로, 기계적인 폴리싱(Polishing) 공정을 진행한다. 기판 설계 시에는 기판의 휨을 고려하여 폴리싱 두께보다 두껍게 기판을 형성한 후 폴리싱을 실시하는 것이 바람직하다. 통상 50~100㎛ 정도로 폴리싱한다. 그 후, 기판 표면을 열처리(thermal annealing)한다(S20).
다음에 도 4에 도시된 바와 같이, LTCC 다층 기판(100)의 상부에 전도선(3)과 비어 홀 필러 전도체(4)를 형성하고, 도 5에 도시된 바와 같이 안정된 특성을 갖는 Ru203 산화물을 후막 저항층(5)으로서 형성한다.Next, as shown in FIG. 4, a
이러한 후막 저항층(5)은 인쇄 기법으로 형성된 후 소성된다(S30). The thick film
다음에 전도선(3)과 후막 저항층(5) 상에 Al2O3, HfO2, TiO2, ZrO2, Y2O3, Ta2O5 , La2O3 등과 같은 고유전 물질(하이 케이(High-k) 물질)인 절연막을 형성하기 위해서 표면 세척한 후, 드라이(Dry) 형태의 포토레지스트(Photoresistor(PR:감광제))를 라미네이터(Laminator) 장비를 이용해 기판 양면에 두껍게 PR을 라미네이션 1공정을 실행한다(S40). 이때 라미네이터의 압력, 온도 및 속도를 잘 조정하여야 기공을 없앨 수 있다. 만약 PR내에 기공이 발생되면 재 작업을 하여야 한다. PR의 두께는 가능하면 두껍게 하는 것이 중요하다. 일반적으로 120㎛ 이상을 사용한다.Next, a high dielectric material such as Al 2 O 3 , HfO 2 , TiO 2 , ZrO 2 , Y 2 O 3 , Ta 2 O 5 , La 2 O 3, or the like is formed on the
도 6에 도시된 공정은 UV 노광 1 공정(S50)으로서, 감광제의 빛을 조사하여 패턴(Pattern)을 형성하기 위함이다. Mask1은 빛이 받는 부분이 고분자화가 되도록하기 위해 Mask 1 패턴을 설계하고, 예를 들어 이중 노광(Dual expose) 장비를 이용하여 감광제를 감광시키는 공정이다. 이때 중요한 변수는 UV광원의 파워(Power), 노광 시간이다. 만약 광원의 파워가 강하고, 노광 시간이 길어지면 언더 디벨롭(Under-develop)이 되어 원하는 패턴보다 더 큰 패턴이 형성되고, UV광원이 약하고 노광 시간이 짧으면 오버 디벨롭(Over-develop)이 되어서 원하는 패턴보다 작은 패턴이 형성된다. The process illustrated in FIG. 6 is a UV exposure process 1 (S50), for forming a pattern by irradiating light of a photosensitive agent. Mask1 is a process of designing a
도 7에 도시된 공정은 현상 1 공정(S60)으로서, 감광제의 패턴(6)을 후막 저항층(5)의 일부 표면에 형성한다. 이러한 패턴(6)의 형성은 기판에 노즐을 통한 현 상액을 분사하므로서 보다 짧은 시간에 정확한 패턴(6)을 얻을 수 있다. 이때 중요한 변수로는 현상액의 농도, 온도, 분사되는 노출의 압력과 컨베이어(Conveyor)의 벨트 속도이다. 만약 용액의 농도, 온도, 압력 및 속도의 변수가 잘 조절되지 못하면 정확한 패턴을 얻기가 힘들다. The process shown in FIG. 7 is the
그 후, 현상된 기판에 감광재의 찌꺼기(Scum)가 기판에 잔존해 있으면, 기판 표면에서 절연막의 형성이 잘 되지 않기 때문에 기판에 잔존하는 미량의 감광제 찌꺼기를 제거하기 위해 플라즈마(Plasma) 장비를 이용하여 진공의 O2 플라즈마 가스 상태에서 디스컴을 실시한다. 여기서, 디스컴은 현상작업 후 제거되지 않고 남아있는 미량의 감광액 찌꺼기를 추가로 건식 제거하는 작업을 의미한다. Afterwards, if the residue of the photoresist on the developed substrate remains on the substrate, since the formation of an insulating film on the surface of the substrate is difficult, plasma equipment is used to remove traces of photosensitive residue remaining on the substrate. To perform a decom under vacuum O 2 plasma gas. Here, the discom refers to an operation of additionally removing a small amount of photoresist residue remaining after the developing operation is not removed.
다음에 도 8에 도시된 LTCC 다층 배선 기판 위의 양면의 절연막(7) 형성 공정을 실행한다(S70). LTCC 기판은 다량의 보이드(Void)를 포함하고 있고, 기판 표면이 유리성분으로 구성되어 있기 때문에 내화학성이 나쁘다. 이러한 단점을 보완하기 위해서 LTCC 기판 표면에 절연성이 우수한 알루미나 및 안정화 지르코니아 막을 형성한다. 본 발명에서는 성막 속도가 빠른 이온 어스시탄트(Ion assistant) PVD 방식, 전자빔 증착(E-Beam Evaporation) 기술인 PVD 방식, PLD(Plused Laser Deposition)방식 또는 에어로솔 퇴적(Aerosol Deposition) 방식으로 Al2O3, 안정화 ZrO2 또는 TiO2막을 5~10㎛ 형성하였다. 바람직하게는 에어로솔 퇴적 방식을 사용한다. 이때 기판 온도는 상온이며, 캐리어 가스(carrier gas : He, O2) 량, 진공 챔버 내의 압력과 노츨의 구조 및 모양을 잘 조절하여 절연막(7)의 치밀도를 향상시 켰다. Next, a step of forming the insulating
도 9에 도시된 공정은 후막 저항층(5)의 개구를 위해서 패턴(6) 위의 절연막(7)과 감광제인 PR을 제거하는 공정(S80)이다. 절연막(7)은 기계적 스크러빙(Mechanical scrubbing) 방식으로 제거한 후, PR 스트립(Strip) 장비를 이용해 제거한다. PR 스트립 시, 스트리퍼(Stripper) 용액의 농도 및 노즐 압력을 잘 조절하고, 또한 초음파를 동시에 공급하면 쉽게 PR을 제거할 수 있다. 이때 초음파 파워의 조절이 매우 중요하다. 9 is a step (S80) of removing the insulating
도 10에 도시된 공정은 후막 저항층(5)과 절연막(7) 상에 박막 전도선(8)을 증착하기 위한 공정(S90)이다. 박막 전도선(8)과 절연막(7) 및 후막 저항(5)과의 표면의 밀착력을 증진하기 위해 밀착력 우수한 Ti 또는 Al 금속층을 스퍼터링(sputtering) 방식으로 2000Å 내지 5000Å, 바람직하게는 3000Å 두께로 증착하고, 바로 Ti 또는 Al 금속층 위에 Cu 층간의 배리어(Barrier) 역할을 하는 Pd(팔라듐) 금속층을 50Å 내지 200Å, 바람직하게는 70Å 정도 성막하고, 마지막으로 주 전도선인 Cu 금속층을 2500Å 내지 10000Å, 바람직하게는 9000Å 이상 성막하여 베이스 금속 층을 형성한다. The process shown in FIG. 10 is a process (S90) for depositing the thin film
그 후 박막 전도선(8)을 형성하기 위한 감광제를 기판 양면에 입히는 라미네이션 2 공정을 실행한다(S100). 이때 사용되는 감광제는 패턴의 종류나 작업 조건에 따라 라미네이션(Lamination) 1 공정과 동일 형태 또는 다른 형태의 PR을 사용한다. Thereafter, a lamination process of coating the photosensitive agent for forming the thin film
다음에 UV 노광 2 공정(S110)으로서, 드라이 형태의 네가티브(Negative : 음 성) 감광제를 사용하므로, 마스크 패턴이 Mask 1과 다른 Mask 2를 사용한다. 작업 변수는 UV 노광 1 조건과 동일하지만, 작업 조건을 PR 두께에 따라 다른 값을 갖는다. Next, as the
다음에 PR의 감광제의 현상 공정을 실행한다(S120). 디벨롭 장비는 동일한 장비를 사용할 수 있으며, 작업 조건은 다르다. Next, PR developing process of the photosensitive agent is performed (S120). The developer equipment can use the same equipment and the working conditions are different.
그 후 필요에 따라 PR 디스컴 공정으로 기판 표면에 잔존하는 PR 찌꺼기를 제거하며, 이 공정은 일반적으로 산소 가스 플라즈마를 이용한다. 상술한 바와 같은 공정에 의해 도 10에 도시된 바와 같은 박막 전도선(8)이 형성된다.Thereafter, if necessary, a PR decom process removes the remaining PR residues on the surface of the substrate, and this process generally uses an oxygen gas plasma. The thin film
또한 상기 박막 전도선(8)의 형성 공정은 박막 배선의 전기전도도 및 고주파 선로의 전기저항을 줄이기 위해 금속 배선막을 두껍게 하기 위해 전기도금 방법으로 금속 막을 두껍게 성막하는 도금 공정이다. 이때 박막 전도선(8)은 복합 금속으로 Ti, Pd, Cu 및 Au 또는 Al, Cu, Ni 및 Au로 구성되어 있다. Cu는 주 전도선으로 통상 10~25㎛이고, Ni 금속은 2~4㎛, 그리고 Au 금속은 5㎛ 미만으로 성막한다. 금속 두께는 응용 제품에 따라 달라질 수 있다. 이때 Ni 금속은 선택적으로 제거할 수도 있다. 왜냐하면 Ni 금속은 Cu 층과 Au 층간의 계면의 확산(Diffusion)을 방지하기 위함으로 Au 금속 층이 5㎛ 이상, 바람직하게는 5㎛~10㎛일 경우 제거할 수도 있다.In addition, the formation process of the thin film
상술한 바와 같이, 비어 홀 필러 전도체(4), 후막 저항층(5), 절연막(7) 및 박막 전도선(8)에 의해 본 발명에 따른 MEMS 프로브용 저항성 전도선이 완성된다.As described above, the via
다음에 도 11 및 도 12에 도시된 바와 같이, 범프 패드(14), 접착제(15), MEMS 프로브(16), 프로브 팁(17)을 형성하는 것에 의해 본 발명에 따른 전자 소자 테스트 장치에 사용되는 프로브 카드가 완성된다.Next, as shown in FIGS. 11 and 12, the
또한 후막 저항층(5), 절연막(7) 및 박막 전도선(8)을 형성하는 과정에서는 화학 용액을 사용한 습식 에칭(Wet etching) 방식 또는 이온 밀링(Ion milling) 장비 및 Ar, Xe 혹은 또 다른 반응성 가스를 이용한 건식 에칭(Dry etching) 방법을 사용할 수 있다.Also, in the process of forming the thick film
습식 에칭 방식으로 제거하기 위해서는 금속 에칭 용액을 선택적으로 스프레이 방식으로 기판 양면에 분사하고, D.I 워터(Water) 세척 및 건조를 실시한다.In order to remove by a wet etching method, a metal etching solution is selectively sprayed on both sides of the substrate by a spray method, and D.I water washing and drying are performed.
습식 에칭 방식은 언더 컷(Under cut)이란 현상이 발생되므로, 고주파용 부품인 경우는 언더 컷 현상을 줄일 수 있는 이온 밀링 방식을 적용하면 고정밀의 마이크로 스트립 라인을 형성할 수가 있다. 하지만 건식 에칭 방식인 이온 밀링은 장비가 고가인 것이 단점이지만 정밀 부품 제작에는 필수적인 공정기술이다.Under the wet etching method, an undercut phenomenon occurs, and in the case of a high-frequency component, an ion milling method capable of reducing the undercut phenomenon can form a high precision microstrip line. However, the dry etching method of ion milling is disadvantageous in that the equipment is expensive, but it is an essential process technology for producing precision parts.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.As mentioned above, although the invention made by this inventor was demonstrated concretely according to the said Example, this invention is not limited to the said Example and can be variously changed in the range which does not deviate from the summary.
본 발명은 전자 소자 테스트 장치에 사용되는 프로브 카드에 이용된다.The present invention is used for a probe card used in an electronic device test apparatus.
도 1은 종래의 MEMS 프로브용 저항성 전도선의 구조를 나타내는 단면도 및 평면도,1 is a cross-sectional view and a plan view showing a structure of a resistive conductive line for a conventional MEMS probe;
도 2는 본 발명에 따른 MEMS 프로브용 저항성 전도선의 제조 공정도를 나타내는 도면,2 is a view showing a manufacturing process of the resistive conductive line for a MEMS probe according to the present invention;
도 3 내지 도 12는 도 2에 도시된 각각의 공정을 나타내는 도면.3 to 12 show each process shown in FIG.
Claims (18)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080036755A KR20090111142A (en) | 2008-04-21 | 2008-04-21 | Resistive conduct line for MEMS probe and method for manufacturing thereof |
US12/988,857 US20110089967A1 (en) | 2008-04-21 | 2009-04-21 | Mems probe card and manufacturing method thereof |
TW098113249A TW201000910A (en) | 2008-04-21 | 2009-04-21 | Card for MEMS probe and method for manufacturing thereof |
PCT/KR2009/002059 WO2009131346A2 (en) | 2008-04-21 | 2009-04-21 | Mems probe card and manufacturing method thereof |
JP2011506187A JP2011518336A (en) | 2008-04-21 | 2009-04-21 | MEMS probe card and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080036755A KR20090111142A (en) | 2008-04-21 | 2008-04-21 | Resistive conduct line for MEMS probe and method for manufacturing thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090111142A true KR20090111142A (en) | 2009-10-26 |
Family
ID=41538931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080036755A KR20090111142A (en) | 2008-04-21 | 2008-04-21 | Resistive conduct line for MEMS probe and method for manufacturing thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090111142A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107564829A (en) * | 2017-08-24 | 2018-01-09 | 北京智芯微电子科技有限公司 | The method that internal signal for TSV encapsulation chips measures |
-
2008
- 2008-04-21 KR KR1020080036755A patent/KR20090111142A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107564829A (en) * | 2017-08-24 | 2018-01-09 | 北京智芯微电子科技有限公司 | The method that internal signal for TSV encapsulation chips measures |
CN107564829B (en) * | 2017-08-24 | 2020-09-04 | 北京智芯微电子科技有限公司 | Method for measuring internal signal of TSV (through silicon via) packaged chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009131346A2 (en) | Mems probe card and manufacturing method thereof | |
KR100508419B1 (en) | Contact structure formed by microfabrication process | |
US7691469B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
KR20000006268A (en) | Probe contactor formed by photolithography process | |
JP2010271296A (en) | Electrical inspection substrate and method of manufacturing the same | |
JP2004311912A (en) | Circuit board module and its manufacturing method | |
US20110169517A1 (en) | Mems probe card and method of manufacturing same | |
CN103891425B (en) | The manufacture method of multi-layer wire substrate, probe card and multi-layer wire substrate | |
US8742262B2 (en) | Low temperature co-fired ceramic structure for high frequency applications and process for making same | |
KR20090074456A (en) | Method for manufacturing of multi-layer thin film substrate for mems probe card | |
KR20090111142A (en) | Resistive conduct line for MEMS probe and method for manufacturing thereof | |
KR20080097065A (en) | The manufacturing method of the thin film ceramic multi layer substrate | |
KR20110020098A (en) | Space transformer for probe card and manufacturing method of space transformer for probe card | |
KR20090113705A (en) | Card for MEMS probe and method for manufacturing thereof | |
KR100942944B1 (en) | Method for Manufacturing of Multi-layer Thin film Substrate and the multi-layer Thin film Substrate | |
KR101133407B1 (en) | A method of manufacturing for a probe and a probe device | |
JP5334815B2 (en) | Wiring board | |
JP2006292726A (en) | Inspection substrate | |
JP2004317162A (en) | Probe card, probe pin, and manufacturing method thereof | |
KR20090110510A (en) | Method for Manufacturing of thin film LTCC multi-layer substrate | |
KR20100028852A (en) | Card for mems probe and method for manufacturing thereof | |
Elshabini et al. | Overview of Ceramic Interconnect Technolgy | |
KR20100062041A (en) | Card for mems probe and method for manufacturing thereof | |
KR102575741B1 (en) | Space transformer having common through via and method of fabricating the same | |
WO2024070319A1 (en) | Glass substrate, multilayer wiring substrate, and method for producing glass substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |