JP2006292726A - Inspection substrate - Google Patents

Inspection substrate Download PDF

Info

Publication number
JP2006292726A
JP2006292726A JP2006048827A JP2006048827A JP2006292726A JP 2006292726 A JP2006292726 A JP 2006292726A JP 2006048827 A JP2006048827 A JP 2006048827A JP 2006048827 A JP2006048827 A JP 2006048827A JP 2006292726 A JP2006292726 A JP 2006292726A
Authority
JP
Japan
Prior art keywords
inspection
terminal
inspection terminal
substrate
probe pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006048827A
Other languages
Japanese (ja)
Inventor
Yuichi Haruzono
祐一 春園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006048827A priority Critical patent/JP2006292726A/en
Publication of JP2006292726A publication Critical patent/JP2006292726A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection substrate of high density that can integrally and electrically inspect the circuit of a high-density semiconductor device in batch, which is formed on a semiconductor wafer, with high accuracy. <P>SOLUTION: A terminal 2 for inspection is formed on the top surface of an insulating substrate 3 and the central part of the top surface of the terminal 2 is dented lower than the outer circumferential part, in the inspection substrate 1, where an exterior connection terminal 5 is formed which is electrically connected to the terminal 2 at the lower part of the insulating substrate 3. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体素子等の電子部品の電気的特性を一括して測定検査するための検査基板に関するものである。   The present invention relates to an inspection substrate for collectively measuring and inspecting electrical characteristics of electronic components such as semiconductor elements.

従来、半導体素子を搭載した半導体装置は、半導体素子とリードフレームとがワイヤーボンディングによって電気的に接続され、その後、樹脂封止またはセラミック容器内に収納封止された状態で供給され、外部のプリント基板等に実装されていた。近年、半導体装置の小型化の要求から、フリップチップと呼ばれる半導体素子をそのままセラミック基板やプリント基板に実装する構成が主流になりつつある。   Conventionally, a semiconductor device mounted with a semiconductor element is supplied with the semiconductor element and the lead frame electrically connected by wire bonding, and then housed and sealed in a resin sealed or ceramic container, and is externally printed. It was mounted on the board. In recent years, a configuration in which a semiconductor element called a flip chip is directly mounted on a ceramic substrate or a printed board is becoming mainstream due to a demand for downsizing of a semiconductor device.

Siウェハ等の半導体ウェハに多数個同時に形成される大規模集積回路を有する半導体素子には、半導体ウェハ上で作製される初期段階より異物の付着などに起因する電気不良等によって、ほぼ一定の割合で電気的接続および、電気的特性の不良品が含まれている。その上、従来は半導体ウェハから個片の半導体素子に切り出してから、電気検査等が行われていたため検査時間およびコストが非常にかかるという問題があった。   For a semiconductor element having a large-scale integrated circuit formed on a semiconductor wafer such as a Si wafer at the same time, an almost constant ratio is caused by an electrical failure caused by adhesion of foreign matters from the initial stage of production on the semiconductor wafer. It includes electrical connections and defective electrical characteristics. In addition, conventionally, electrical inspection or the like has been performed after the semiconductor wafer has been cut into individual semiconductor elements, so that there has been a problem that inspection time and cost are very long.

これらの問題を解消するために、半導体ウェハのまま同時に多数の半導体素子を一括して電気検査を行うことができるプローブカードが提案されている(下記の特許文献1参照)。   In order to solve these problems, there has been proposed a probe card capable of performing an electrical inspection of a large number of semiconductor elements at the same time as a semiconductor wafer (see Patent Document 1 below).

このプローブカードには、従来から一般的なカンチレバー型のプローブカードがある。このカンチレバー型はプリント基板の中央部に開いた円形の貫通穴の周囲に放射状にのびた金属針からなる。このカンチレバー型のプローブカードでは金属針の本数の制限より同時に検査可能な半導体素子数が少ないという問題があった。   As this probe card, there is a conventional cantilever type probe card. This cantilever type consists of metal needles radially extending around a circular through hole opened in the center of the printed circuit board. This cantilever type probe card has a problem that the number of semiconductor elements that can be inspected simultaneously is smaller than the limit of the number of metal needles.

また、このほかに配線基板を用いたプローブカード(検査用基板)がある。この検査基板は、検査基板に形成した端子とプローブピンが電気的に接続され半導体素子とプローブピンとを接触させて電気検査を行う。そのためにカンチレバー型のプローブカードの金属針に対し、検査基板では多くのプローブピンを接続することが可能となり、同時に多数の半導体素子を一括して電気検査を行うことができる。その検査基板は以下のようにして製造される。   In addition, there is a probe card (inspection board) using a wiring board. In this inspection substrate, terminals formed on the inspection substrate and probe pins are electrically connected, and the semiconductor element and the probe pins are brought into contact with each other to perform an electrical inspection. Therefore, many probe pins can be connected to the metal needle of the cantilever type probe card on the inspection substrate, and at the same time, a large number of semiconductor elements can be inspected collectively. The inspection board is manufactured as follows.

まず、セラミックグリーンシートに上下面間の電気的導通をとるための貫通孔を形成し、このセラミックグリーンシートの貫通孔や配線パターン部にタングステン(W)からなる導体ペーストを印刷塗布する。   First, a through hole for establishing electrical conduction between the upper and lower surfaces is formed in the ceramic green sheet, and a conductive paste made of tungsten (W) is printed and applied to the through hole and the wiring pattern portion of the ceramic green sheet.

次に、このセラミックグリーンシートを配線パターンが電気的に接続されるように積層し、約1500℃の温度で焼結する。   Next, this ceramic green sheet is laminated so that the wiring patterns are electrically connected, and sintered at a temperature of about 1500 ° C.

このようにして製造されたセラミック製の検査基板は約1500℃の温度で焼結されるため、セラミックグリーンシートの大きさが約8割の大きさに収縮する。このため、求める検査基板は、予め焼結による収縮を見込んで設計される。しかしながら、セラミックグリーンシートの原料製造時や、セラミックグリーンシート成型時の部位によるばらつきやセラミックグリーンシート焼成時の炉内の焼成温度ばらつき等により、検査基板の寸法や表面におけるプローブピン接続用の端子の位置に検査基板の収縮ばらつきが発生する。   Since the ceramic inspection substrate manufactured in this way is sintered at a temperature of about 1500 ° C., the size of the ceramic green sheet shrinks to about 80%. For this reason, the inspection substrate to be obtained is designed in advance in consideration of shrinkage due to sintering. However, due to variations in the raw materials for ceramic green sheets, molding of the ceramic green sheets, and variations in the firing temperature in the furnace when firing the ceramic green sheets, the dimensions of the test substrate and the probe pin connection terminals on the surface Variation in the shrinkage of the inspection substrate occurs at the position.

このような問題点を解決するため、下記の特許文献2には、焼成後の基板の表面に薄膜形成技術によって形成されたプローブピン接続用の端子を備えたセラミック検査基板が提案されている。   In order to solve such a problem, the following Patent Document 2 proposes a ceramic inspection substrate having a probe pin connection terminal formed on the surface of the substrate after firing by a thin film forming technique.

これによれば、焼成後の基板に薄膜形成技術によって微細な配線パターンを形成するのでプローブピン接続用の端子の位置精度が非常に良好となり、このプローブピン接続用の端子にプローブピンを微細に、かつ絶対座標に対して高精度に配置することができる。よって、この精度良く配置されたプローブピンによって、半導体ウェハに同時に形成された多数の半導体素子に形成された端子に精度良く接続することができる結果、半導体ウェハに同時に形成された多数の半導体素子を一括して精度良く電気測定検査することができる。
特開平7−231019号公報 特開平11−160356号公報
According to this, since the fine wiring pattern is formed on the fired substrate by the thin film forming technique, the position accuracy of the probe pin connection terminal becomes very good, and the probe pin is finely connected to the probe pin connection terminal. , And can be arranged with high accuracy with respect to absolute coordinates. Therefore, the probe pins arranged with high accuracy can be connected with high accuracy to terminals formed on a large number of semiconductor elements simultaneously formed on the semiconductor wafer. As a result, a large number of semiconductor elements formed simultaneously on the semiconductor wafer can be obtained. Electrical measurement and inspection can be performed with high accuracy.
Japanese Patent Laid-Open No. 7-231019 Japanese Patent Laid-Open No. 11-160356

近年、半導体ウェハの大型化が進み、これに伴い、半導体ウェハに同時に形成された多数の半導体素子を一括して精度良く電気測定検査する検査基板においても高密度化が要求されており、プローブピン接続用の端子の寸法が小さくなるとともに端子間の間隔が非常に狭くなってきている。   In recent years, semiconductor wafers have become larger, and accordingly, there is also a demand for higher density in an inspection board that performs electrical measurement inspection of a large number of semiconductor elements simultaneously formed on a semiconductor wafer with high accuracy. As the dimensions of the connection terminals become smaller, the distance between the terminals has become very narrow.

このような高密度化された検査基板においてプローブピンを接続した場合、正確な電気測定検査ができないという問題点があった。つまり、端子と接触するプローブピンは先端が概ね円筒形または半球形のもので材質は硬質な金属が主流であり、そのため電気検査測定のために端子にプローブピンを接触させた際、プローブピンが横滑りをしやすく、高密度化によって小さい寸法に形成された端子からプローブピンが容易にはずれ、プローブピンと端子との完全な接続を確保できないという問題点があった。また、プローブピンが端子上を横滑りすると端子の金属が削られやすく、その金属屑が高密度化によって非常に接近したプローブピン接続用の端子同士を電気的に短絡するという問題点があった。   When probe pins are connected to such a high-density inspection board, there is a problem that accurate electrical measurement inspection cannot be performed. In other words, the probe pin that contacts the terminal has a generally cylindrical or hemispherical tip and is mainly made of hard metal. Therefore, when the probe pin is brought into contact with the terminal for electrical inspection measurement, the probe pin is There is a problem that the probe pin is easily slipped, and the probe pin easily deviates from the terminal formed to have a small size due to high density, and a complete connection between the probe pin and the terminal cannot be secured. Further, when the probe pin slides on the terminal, the metal of the terminal is easily scraped, and there is a problem in that the metal scraps electrically short-circuit the terminals for connecting the probe pins that are very close to each other due to high density.

従って、本発明の検査基板は上記問題点を鑑みて完成されたものであり、その目的は、半導体ウェハ上に形成された高密度の半導体素子の回路を、一括して高精度に電気検査が行える高密度の検査基板を提供することにある。   Therefore, the inspection substrate of the present invention has been completed in view of the above problems, and its purpose is to perform a high-precision electrical inspection of high-density semiconductor element circuits formed on a semiconductor wafer. An object of the present invention is to provide a high-density inspection substrate that can be used.

本発明の検査基板は、絶縁基板の上面に検査用端子を形成するとともに前記絶縁基板の下面に前記検査用端子と電気的に接続された外部接続端子を形成して成る検査基板において、前記検査用端子の上面の中央部を外周部よりも低く窪ませたことを特徴とする。   The inspection board according to the present invention is the inspection board in which the inspection terminal is formed on the upper surface of the insulating substrate and the external connection terminal electrically connected to the inspection terminal is formed on the lower surface of the insulating substrate. The center part of the upper surface of the terminal for use is recessed lower than the outer peripheral part.

本発明の検査基板において好ましくは、前記検査用端子の上面を外周部から中央部に向かって漸次深くなるように窪ませたことを特徴とする。   In the inspection substrate of the present invention, preferably, the upper surface of the inspection terminal is recessed so as to gradually become deeper from the outer peripheral portion toward the central portion.

本発明の検査基板において好ましくは、前記検査用端子の周囲を前記検査用端子の最上部と同じかまたは前記最上部よりも高さの高い絶縁体で取り囲んだことを特徴とする。   The inspection board of the present invention is preferably characterized in that the periphery of the inspection terminal is surrounded by an insulator that is the same as the uppermost portion of the inspection terminal or higher than the uppermost portion.

本発明の検査基板において好ましくは、前記絶縁体は有機物を含むことを特徴とする。   In the inspection substrate of the present invention, preferably, the insulator includes an organic substance.

本発明の検査基板において好ましくは、前記絶縁体は前記検査端子の外周部を覆うとともに前記くぼみの外周部に達していることを特徴とする。   In the inspection board of the present invention, preferably, the insulator covers an outer peripheral portion of the inspection terminal and reaches an outer peripheral portion of the recess.

本発明の検査基板は、絶縁基板の上面に検査用端子を形成するとともに絶縁基板の下面に検査用端子と電気的に接続された外部接続端子を形成して成る検査基板において、検査用端子の上面の中央部を外周部よりも低く窪ませたことにより、検査用端子にプローブピンを接触させた際、プローブピンが横滑りしても、検査用端子の外周部でプローブピンを停止させることができるので、高精度に電気的な接続をすることができる。   The inspection board of the present invention is an inspection board in which an inspection terminal is formed on the upper surface of the insulating substrate and an external connection terminal electrically connected to the inspection terminal is formed on the lower surface of the insulating substrate. By making the center part of the upper surface recessed lower than the outer peripheral part, the probe pin can be stopped at the outer peripheral part of the inspection terminal even if the probe pin slips when the probe pin comes into contact with the inspection terminal. Therefore, electrical connection can be made with high accuracy.

また、プローブピンが横滑りして検査用端子が削れ、金属屑が発生しても、中央部が窪んだ検査用端子上に溜まりやすくすることができ、隣接する検査用端子同士が電気的に短絡することを有効に防ぐことができる。   In addition, even if the probe pin slides and the inspection terminal is scraped and metal scraps are generated, it can be easily collected on the inspection terminal with the central portion depressed, and the adjacent inspection terminals are electrically short-circuited. Can be effectively prevented.

本発明の検査基板において好ましくは、検査用端子の周囲を検査用端子の最上部と同じかまたは最上部よりも高さの高い絶縁体で取り囲んだことにより、プローブピンを検査用端子に接触させる際、プローブピンが検査用端子から多少外れたとしても周囲が絶縁体で囲まれているため、プローブピンを検査用端子に引き込むように力が加わり、より高精度に電気的な接続をすることができる。   In the inspection board of the present invention, preferably, the probe pin is brought into contact with the inspection terminal by surrounding the periphery of the inspection terminal with an insulator that is the same as or higher than the uppermost portion of the inspection terminal. At this time, even if the probe pin is slightly removed from the inspection terminal, the periphery is surrounded by an insulator, so that force is applied to pull the probe pin into the inspection terminal, and electrical connection is made with higher accuracy. Can do.

また、プローブピンの横滑りによって生じた金属屑が検査用端子上により溜まり易くすることができ、隣接する検査用端子同士の電気的な短絡をより有効に防止できる。   In addition, it is possible to make it easier for metal scrap generated by the side slip of the probe pin to accumulate on the inspection terminal, and to effectively prevent an electrical short circuit between adjacent inspection terminals.

本発明の検査基板において好ましくは、絶縁体は有機物を含むことにより、検査基板の加工性を容易とし、より安価に検査基板を供給することができるとともに、プローブピンの接触による絶縁基板のカケを有効に防止できる。   In the inspection substrate of the present invention, preferably, the insulator contains an organic substance, thereby facilitating the processability of the inspection substrate, supplying the inspection substrate at a lower cost, and removing the chip of the insulating substrate due to contact with the probe pin. It can be effectively prevented.

本発明の検査基板において好ましくは、絶縁体は検査用端子の外周部を覆うとともにくぼみの外周部に達していることにより、検査用端子を絶縁基板に確実に固定することができる。   In the inspection substrate of the present invention, preferably, the insulator covers the outer peripheral portion of the inspection terminal and reaches the outer peripheral portion of the recess, so that the inspection terminal can be securely fixed to the insulating substrate.

次に本発明の検査基板を添付の図面に基づいて詳細に説明する。   Next, the inspection board of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の検査基板の実施の形態の一例を示す断面図である。同図において1は検査基板、2はプローブピン接続用としての検査用端子、3は絶縁基板、4は絶縁体、5は外部電気回路に接続するための外部接続端子である。   FIG. 1 is a cross-sectional view showing an example of an embodiment of an inspection board of the present invention. In the figure, 1 is an inspection substrate, 2 is an inspection terminal for connecting probe pins, 3 is an insulating substrate, 4 is an insulator, and 5 is an external connection terminal for connection to an external electric circuit.

ここで、絶縁基板3は、アルミナ(Al)セラミックス、ムライト(3Al・2SiO)セラミックス、窒化アルミニウム(AlN)セラミックス、ガラスセラミックス等の各種セラミックスからなる。このようにセラミック基板を用いると、スルーホール導体を同時焼成によって形成できるため量産性に優れるとともに、剛性の高いセラミックスから成るので、絶縁基板1と半導体素子が多数形成された半導体ウェハとをプローブピンを介して接続する際、プローブピンが絶縁基板3に沈みこんでプローブピンの接続不良が生じるのを有効に抑制できる。 Here, the insulating substrate 3 is made of various ceramics such as alumina (Al 2 O 3 ) ceramics, mullite (3Al 2 O 3 .2SiO 2 ) ceramics, aluminum nitride (AlN) ceramics, and glass ceramics. When a ceramic substrate is used in this way, through-hole conductors can be formed by simultaneous firing, which is excellent in mass productivity and is made of highly rigid ceramics. Therefore, the insulating substrate 1 and a semiconductor wafer on which a large number of semiconductor elements are formed are connected to probe pins. When connecting via the probe pin, it is possible to effectively prevent the probe pin from sinking into the insulating substrate 3 and causing a connection failure of the probe pin.

また、絶縁基板3は、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)、四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE)、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。このような樹脂を用いた場合は、絶縁基板3の誘電率が低くなり、100MHz以上の高周波信号の伝送性に優れるため、高周波用の半導体素子の電気検査測定に適したものとなる。   The insulating substrate 3 is made of tetrafluoroethylene resin (polytetrafluoroethylene; PTFE), tetrafluoroethylene / ethylene copolymer resin (tetrafluoroethylene-ethylene copolymer resin; ETFE), tetrafluoroethylene / perfluoro. A substrate made of a fluororesin such as an alkoxyethylene copolymer resin (tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer resin; PFA), a substrate made of a glass epoxy resin, a substrate made of a resin such as polyimide, or the like may be used. When such a resin is used, the dielectric constant of the insulating substrate 3 is low, and the high-frequency signal transmission property of 100 MHz or higher is excellent, so that it is suitable for electrical inspection measurement of high-frequency semiconductor elements.

なお、絶縁基板3は、内部や表面に配線導体層やスルーホール等の配線導体が形成されていてもよく、これにより検査用端子2と外部接続端子5とを電気的に接続することができる。   The insulating substrate 3 may be provided with wiring conductors such as wiring conductor layers and through-holes inside or on the surface, whereby the inspection terminal 2 and the external connection terminal 5 can be electrically connected. .

ここで、絶縁基板1が例えばアルミナセラミックスから成る場合、先ずアルミナ(Al)やシリカ(SiO)、カルシア(CaO)、マグネシア(MgO)等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と成し、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。 Here, when the insulating substrate 1 is made of, for example, alumina ceramics, first, an appropriate organic solvent or solvent is added to the raw material powder such as alumina (Al 2 O 3 ), silica (SiO 2 ), calcia (CaO), and magnesia (MgO). The mixture is added and mixed to form a slurry, which is formed into a sheet by a conventionally known doctor blade method, calendar roll method or the like to obtain a ceramic green sheet (hereinafter also referred to as a green sheet).

その後、グリーンシートにタングステンを主成分とし、それに有機溶剤、溶媒を添加混合した印刷ペーストをスクリーン印刷等によって印刷する。またグリーンシートの上下面間の電気的導通をとるために穿設した貫通孔に加圧注入等で先の印刷ペーストを埋め込み等を行い、所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1500℃の温度で焼成することにより製作する。   Thereafter, a printing paste in which tungsten is a main component and an organic solvent and a solvent are added to the green sheet is printed by screen printing or the like. In addition, the previous printing paste is embedded in the through-holes that have been drilled in order to ensure electrical continuity between the upper and lower surfaces of the green sheet, and the like, and then stamped into a predetermined shape and laminated as necessary. This is manufactured by firing at a temperature of about 1500 ° C.

次に、この絶縁基板3の上下面をアルミナの砥粒を用いて研磨し、端子および配線導体用の薄膜を安定して形成するために算術平均粗さ(Ra)を0.1μm以下程度とするのがよい。   Next, the upper and lower surfaces of the insulating substrate 3 are polished using alumina abrasive grains, and the arithmetic average roughness (Ra) is about 0.1 μm or less in order to stably form a thin film for terminals and wiring conductors. It is good to do.

絶縁基板3の上面にはプローブピン接続用の検査用端子2が形成されている。また、絶縁基板3の下面には外部接続端子5が形成されている。そして、本発明の検査基板1においては、検査用端子2の上面が外周部から中央部に向かって漸次深くなっている。これにより、検査用端子2にプローブピンを接触させた際、プローブピンが横滑りしても、検査用端子2の外周部でプローブピンを停止させることができるので、高精度に電気的な接続をすることができる。   An inspection terminal 2 for connecting probe pins is formed on the upper surface of the insulating substrate 3. An external connection terminal 5 is formed on the lower surface of the insulating substrate 3. And in the test | inspection board | substrate 1 of this invention, the upper surface of the terminal 2 for a test | inspection becomes deep gradually from the outer peripheral part toward the center part. As a result, when the probe pin is brought into contact with the inspection terminal 2, the probe pin can be stopped at the outer peripheral portion of the inspection terminal 2 even if the probe pin slides sideways. can do.

また、プローブピンが横滑りして検査用端子2が削れ、金属屑が発生しても、中央部が窪んだ検査用端子2上に溜まりやすくすることができ、隣接する検査用端子2同士が電気的に短絡することを有効に防ぐことができる。   Further, even if the probe pin slides and the inspection terminal 2 is scraped and metal scrap is generated, it can be easily collected on the inspection terminal 2 having a depressed central portion, and the adjacent inspection terminals 2 are electrically connected to each other. Can be effectively prevented from short-circuiting.

検査用端子2の上面における中央部と外周部との高さの差は5〜45μmであるのがよい。5μm未満ではプローブピンの横滑りに対して、検査用端子2の外周部でプローブピンを停止させるのが困難になりやすい。また45μmを超えると検査用端子2の中央部の厚みと外周部の厚みとの差が大きくなり、プローブピンの接触位置によって電気特性が変化し易くなる。   The height difference between the central portion and the outer peripheral portion on the upper surface of the inspection terminal 2 is preferably 5 to 45 μm. If it is less than 5 μm, it is likely that it is difficult to stop the probe pin at the outer peripheral portion of the inspection terminal 2 against the side slip of the probe pin. On the other hand, if it exceeds 45 μm, the difference between the thickness of the central portion of the inspection terminal 2 and the thickness of the outer peripheral portion becomes large, and the electrical characteristics easily change depending on the contact position of the probe pin.

これらの検査用端子2、外部接続端子5は、薄膜形成法、印刷ペーストによるメタライズ法、金属箔をエッチングしてパターン化する方法、パターン状の金属箔を転写する方法、またはメッキ法等によって形成される。また、これらの形成手法を組み合わせてもよい。   These inspection terminals 2 and external connection terminals 5 are formed by a thin film forming method, a metallization method using a printing paste, a method of patterning by etching a metal foil, a method of transferring a patterned metal foil, a plating method, or the like. Is done. Moreover, you may combine these formation methods.

薄膜形成法の場合、スパッタリング法、蒸着法、CVD法等を用いることができる。例えば、絶縁基板1の研磨した主面に、スパッタリング法によって厚さ0.1μm程度のチタン(Ti)層等から成る密着金属層、厚さ2μm程度のチタン(Ti)−タングステン(W)合金層等から成る拡散防止層、および厚さ52μm程度の銅(Cu)層等から成る主導体層を順次成膜し、フォトリソグラフィ法および、エッチング法によりパターン加工することにより形成される。   In the case of a thin film formation method, a sputtering method, a vapor deposition method, a CVD method, or the like can be used. For example, on the polished main surface of the insulating substrate 1, an adhesion metal layer made of a titanium (Ti) layer having a thickness of about 0.1 μm or the like by a sputtering method, a titanium (Ti) -tungsten (W) alloy layer having a thickness of about 2 μm. Are formed by sequentially forming a diffusion prevention layer made of the above and the like and a main conductor layer made of a copper (Cu) layer having a thickness of about 52 μm and the like, and patterning them by the photolithography method and the etching method.

なお、Cu層等からなる主導体層の表面が酸化しないように、主導体層の表面に無電解めっきによって厚さ2μmのニッケル(Ni)めっき層および厚さ0.2μmの金(Au)めっき層を順次被着させるのがよい。   In order to prevent oxidation of the surface of the main conductor layer made of Cu layer or the like, the surface of the main conductor layer is electrolessly plated with a nickel (Ni) plating layer having a thickness of 2 μm and a gold (Au) plating with a thickness of 0.2 μm. The layers should be deposited sequentially.

また、印刷ペーストによるメタライズ法の場合、W、モリブデン(Mo)、マンガン(Mn)またはCuのうち少なくとも1種類を含む金属ペーストをスクリーン印刷法によってパターン加工し、焼結させることにより形成しても良い。   In the case of a metallization method using a printing paste, a metal paste containing at least one of W, molybdenum (Mo), manganese (Mn), or Cu may be formed by patterning by a screen printing method and sintering. good.

金属箔をエッチングしてパターン化する方法により形成することもでき、その場合は絶縁基板1に予め被着されたCu等の金属箔をドライフィルム等を用いたフォトリソグラフィ法およびエッチング法によって検査用端子2および外部接続端子5を形成する。または、予めパターン加工した金属箔を絶縁基板1上に転写することによって形成してもよい。   It can also be formed by etching and patterning a metal foil. In that case, a metal foil such as Cu previously deposited on the insulating substrate 1 is used for inspection by a photolithography method using a dry film or the like and an etching method. Terminal 2 and external connection terminal 5 are formed. Alternatively, it may be formed by transferring a previously patterned metal foil onto the insulating substrate 1.

メッキ法により形成する場合は、無電解メッキ法によるCuメッキ層や電解メッキ法によるCuメッキ層等を形成し、パターン加工して形成する。   In the case of forming by a plating method, a Cu plating layer by an electroless plating method, a Cu plating layer by an electrolytic plating method, or the like is formed and patterned to form.

検査用端子2および外部接続端子5の厚みは0.5μm〜50μmがよく、0.5μm未満では導通抵抗値が高くなる傾向にあり、50μmを超えると微細な配線パターンに加工するのが困難となる。   The thickness of the inspection terminal 2 and the external connection terminal 5 is preferably 0.5 μm to 50 μm. If the thickness is less than 0.5 μm, the conduction resistance value tends to be high, and if it exceeds 50 μm, it is difficult to process into a fine wiring pattern. Become.

さらに、検査用端子2は、その周縁部に絶縁体4やレジスト層を形成したのちに、機械的もしくは化学的、あるいは、その両方を組み合わせて、研磨加工を施すことにより、上面を外周部から中央部に向かって漸次深くなるように形成できる。その上面形状としては、例えば、検査用端子2の縦断面において、上面が、円弧状などの凹形状、外周部が円弧状で中央部が平坦な凹形状(図1参照)などの形状とし得る。   Further, after forming the insulator 4 and the resist layer on the peripheral portion of the inspection terminal 2, the upper surface is removed from the outer peripheral portion by performing mechanical or chemical or a combination of both. It can be formed so as to become gradually deeper toward the center. As the upper surface shape, for example, in the longitudinal section of the inspection terminal 2, the upper surface can be a concave shape such as an arc shape, the outer peripheral portion is an arc shape, and the central portion is a flat concave shape (see FIG. 1). .

なお、本実施形態による検査基板では、検査用端子2の上面を外周部から中央部に向かって漸次深くなるように窪ませたが、外周部と中央部との間に段差を設けることにより中央部を外周部より低く窪ませてもよい。検査用端子2の上面の高さを外周部から中央部にまで緩やかに変化させるか急峻に変化させるかに関わらず、検査用端子2の上面において中央部を外周部よりも低く窪ませることができれば、検査用端子2にプローブピンを接触させた際、プローブピンが横滑りしても、検査用端子2の外周部でプローブピンを停止させることができる。   In the inspection board according to the present embodiment, the upper surface of the inspection terminal 2 is recessed so as to gradually become deeper from the outer peripheral portion toward the central portion, but the center is provided by providing a step between the outer peripheral portion and the central portion. The part may be recessed below the outer peripheral part. Regardless of whether the height of the upper surface of the inspection terminal 2 is changed gently or steeply from the outer peripheral portion to the central portion, the central portion may be recessed lower than the outer peripheral portion on the upper surface of the inspection terminal 2. If possible, even if the probe pin slides when the probe pin is brought into contact with the inspection terminal 2, the probe pin can be stopped at the outer peripheral portion of the inspection terminal 2.

好ましくは、検査用端子2の周囲を検査用端子2の最上部と同じかまたは最上部よりも高さの高い絶縁体4で取り囲むのがよい。これにより、プローブピンを検査用端子2に接触させる際、プローブピンが検査用端子2から多少外れたとしても周囲が絶縁体4で囲まれているため、プローブピンを検査用端子2に引き込むように力が加わり、より高精度に電気的な接続をすることができる。   Preferably, the periphery of the inspection terminal 2 is surrounded by an insulator 4 that is the same as or higher than the uppermost portion of the inspection terminal 2. Thus, when the probe pin is brought into contact with the inspection terminal 2, the probe pin is pulled into the inspection terminal 2 because the periphery is surrounded by the insulator 4 even if the probe pin is slightly detached from the inspection terminal 2. A force is applied to the wire and electrical connection can be made with higher accuracy.

また、プローブピンの横滑りによって生じた金属屑が検査用端子2上により溜まり易くすることができ、隣接する検査用端子2同士の電気的な短絡をより有効に防止できる。   Moreover, the metal scrap produced by the side slip of the probe pin can be easily collected on the inspection terminal 2, and an electrical short circuit between the adjacent inspection terminals 2 can be more effectively prevented.

絶縁体4は、セラミックスや樹脂等から成り、絶縁基板3と同じ材料であってもよく、異なるものであってもよい。好ましくは、ポリイミド、BCB(ベンゾシクロブテン)、エポキシ樹脂、フッ素系樹脂などの有機物であるのがよい。これにより、検査基板1の加工性を容易とし、より安価に検査基板1を供給することができるとともに、プローブピンの接触による絶縁基板3のカケを有効に防止できる。なお、絶縁体4には、有機物のほかに、その有機物の熱膨張率を抑える無機物のフィラー等が含まれていてよい。   The insulator 4 is made of ceramics, resin, or the like, and may be the same material as the insulating substrate 3 or may be different. Preferably, organic substances such as polyimide, BCB (benzocyclobutene), epoxy resin, and fluorine resin are used. Thereby, the workability of the inspection substrate 1 can be facilitated, the inspection substrate 1 can be supplied at a lower cost, and chipping of the insulating substrate 3 due to contact with the probe pins can be effectively prevented. In addition to the organic substance, the insulator 4 may include an inorganic filler that suppresses the coefficient of thermal expansion of the organic substance.

このような絶縁体4は、スピンコート法、ロールコート法、ダイコート法または印刷法等を用いて絶縁基板3に塗布することにより形成できる。また、フィルム状に加工された樹脂を絶縁基板3に被着させることによって形成してもかまわない。絶縁基板3を、研削加工や、マイクロブラスト加工で掘り下げて絶縁体4のような形状にすることも可能である。   Such an insulator 4 can be formed by applying to the insulating substrate 3 using a spin coat method, a roll coat method, a die coat method, a printing method, or the like. Alternatively, it may be formed by depositing a resin processed into a film on the insulating substrate 3. The insulating substrate 3 can also be shaped like the insulator 4 by digging down by grinding or microblasting.

また、好ましくは絶縁体4の検査用端子2を取り囲む開口縁部において、上面が検査用端子2に近づくほど低くなった傾斜面とされているのがよい。これにより、プローブピンが検査用端子2から多少ずれて接触したとしても、絶縁体4の傾斜面を伝って良好に検査用端子2上にプローブピンを誘導させることができ、より正確な電気検査測定を行なうことができる。   In addition, it is preferable that the opening edge portion surrounding the inspection terminal 2 of the insulator 4 has an inclined surface whose upper surface becomes lower as it approaches the inspection terminal 2. As a result, even if the probe pin comes in contact with the inspection terminal 2 slightly deviating from the inspection terminal 2, the probe pin can be well guided on the inspection terminal 2 along the inclined surface of the insulator 4, and a more accurate electrical inspection can be performed. Measurements can be made.

さらに、上記絶縁体4は、検査用端子2の外周部を覆うとともにくぼみの外周部に達していてもよい。すなわち、上記絶縁体4は、検査用端子2の上面における窪んだ中央部を残して、検査用端子2の周縁部からその窪んだ中央部の周囲までも覆うように形成されてよい。このように検査用端子2の周縁部だけでなく、検査用端子2の上面の一部領域上にも絶縁体4を形成することにより、検査用端子4を絶縁基板3に確実に固定することができる。   Further, the insulator 4 may cover the outer periphery of the inspection terminal 2 and reach the outer periphery of the recess. That is, the insulator 4 may be formed so as to cover the periphery of the inspection terminal 2 from the peripheral portion of the inspection terminal 2, leaving a recessed central portion on the upper surface of the inspection terminal 2. Thus, by forming the insulator 4 not only on the peripheral portion of the inspection terminal 2 but also on a partial region of the upper surface of the inspection terminal 2, the inspection terminal 4 is securely fixed to the insulating substrate 3. Can do.

なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等差し支えない。   Note that the present invention is not limited to the above-described embodiment, and various modifications may be made without departing from the scope of the present invention.

本発明の検査基板の実施の形態の一例を示す断面図である。It is sectional drawing which shows an example of embodiment of the test | inspection board | substrate of this invention.

符号の説明Explanation of symbols

1:検査基板
2:検査用端子
3:絶縁基板
4:絶縁体
5:外部接続端子
1: Inspection board 2: Inspection terminal 3: Insulation board 4: Insulator 5: External connection terminal

Claims (5)

絶縁基板の上面に検査用端子を形成するとともに前記絶縁基板の下面に前記検査用端子と電気的に接続された外部接続端子を形成して成る検査基板において、前記検査用端子の上面の中央部を外周部よりも低く窪ませたことを特徴とする検査基板。 In the inspection board formed by forming an inspection terminal on the upper surface of the insulating substrate and forming an external connection terminal electrically connected to the inspection terminal on the lower surface of the insulating substrate, a central portion of the upper surface of the inspection terminal Inspection board characterized in that is recessed below the outer periphery. 前記検査用端子の上面を外周部から中央部に向かって漸次深くなるように窪ませたことを特徴とする請求項1記載の検査基板。 The inspection substrate according to claim 1, wherein an upper surface of the inspection terminal is recessed so as to gradually become deeper from an outer peripheral portion toward a central portion. 前記検査用端子の周囲を前記検査用端子の最上部と同じかまたは前記最上部よりも高さの高い絶縁体で取り囲んだことを特徴とする請求項1または請求項2記載の検査基板。 3. The inspection substrate according to claim 1, wherein the periphery of the inspection terminal is surrounded by an insulator that is the same as or higher than the uppermost portion of the inspection terminal. 前記絶縁体は有機物を含むことを特徴とする請求項3記載の検査基板。 The inspection substrate according to claim 3, wherein the insulator includes an organic substance. 前記絶縁体は前記検査用端子の外周部を覆うとともに前記くぼみの外周部に達していることを特徴とする請求項3または請求項4記載の検査基板。 5. The inspection substrate according to claim 3, wherein the insulator covers an outer peripheral portion of the inspection terminal and reaches an outer peripheral portion of the recess.
JP2006048827A 2005-03-17 2006-02-24 Inspection substrate Pending JP2006292726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006048827A JP2006292726A (en) 2005-03-17 2006-02-24 Inspection substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005077320 2005-03-17
JP2006048827A JP2006292726A (en) 2005-03-17 2006-02-24 Inspection substrate

Publications (1)

Publication Number Publication Date
JP2006292726A true JP2006292726A (en) 2006-10-26

Family

ID=37413429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006048827A Pending JP2006292726A (en) 2005-03-17 2006-02-24 Inspection substrate

Country Status (1)

Country Link
JP (1) JP2006292726A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238949B1 (en) 2011-03-29 2013-03-04 안영진 Dummy substrate for insfection
CN103325739A (en) * 2012-03-23 2013-09-25 南茂科技股份有限公司 Semiconductor package substrate
WO2017169760A1 (en) * 2016-03-30 2017-10-05 株式会社村田製作所 Electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238949B1 (en) 2011-03-29 2013-03-04 안영진 Dummy substrate for insfection
CN103325739A (en) * 2012-03-23 2013-09-25 南茂科技股份有限公司 Semiconductor package substrate
WO2017169760A1 (en) * 2016-03-30 2017-10-05 株式会社村田製作所 Electronic device
JPWO2017169760A1 (en) * 2016-03-30 2019-03-07 株式会社村田製作所 Electronic devices

Similar Documents

Publication Publication Date Title
JP5744210B2 (en) Thin film wiring board and probe card board
US20040016570A1 (en) Substrate and method of manufacturing the same
JP6687100B1 (en) Multilayer ceramic substrate for semiconductor device test and manufacturing method thereof
KR20140086375A (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby
US11497126B2 (en) Multilayer wiring board and probe card including same
JP5449719B2 (en) WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD
JP2006292726A (en) Inspection substrate
JP2005079144A (en) Multilayer wiring board and probe card
JP5145089B2 (en) WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS
KR100903291B1 (en) Space transformer having through via and manufacturing method thereof
JP2006275579A (en) Test substrate and test device
JP5964658B2 (en) Thin film wiring board
JP2004214586A (en) Multilayer wiring board
JP5334815B2 (en) Wiring board
JP2008241595A (en) Substrate for probe card assembly and probe card using it
US20060162955A1 (en) Test card assembly
JP2008241594A (en) Substrate for probe card assembly, and probe card using the assembly
KR100811466B1 (en) Space transformer manufacturing method
JP2006098146A (en) Wiring board and semiconductor element inspection device using it
JP4741624B2 (en) Wiring board
JP2019096817A (en) Wiring board and probe board
JP2008209237A (en) Probe card assembly substrate and probe card assembly
JP7033884B2 (en) Ceramic wiring board and probe board
JP2005072508A (en) Circuit board
JP2014186023A (en) Probe card substrate and probe card