JPWO2017169760A1 - Electronic devices - Google Patents
Electronic devices Download PDFInfo
- Publication number
- JPWO2017169760A1 JPWO2017169760A1 JP2018508983A JP2018508983A JPWO2017169760A1 JP WO2017169760 A1 JPWO2017169760 A1 JP WO2017169760A1 JP 2018508983 A JP2018508983 A JP 2018508983A JP 2018508983 A JP2018508983 A JP 2018508983A JP WO2017169760 A1 JPWO2017169760 A1 JP WO2017169760A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic device
- probe pin
- plating
- inclined surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 claims abstract description 63
- 239000000523 sample Substances 0.000 claims abstract description 46
- 229920005989 resin Polymers 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000000654 additive Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
主面に電極が形成された電子デバイスにおいて、プローブピンの踏み外しや電極の破損を低減させる。
電子デバイス1aは、プローブピンが接続される半導体素子などの電気検査に使用される電子デバイスであり、配線基板2の主面20に電極3が形成されて構成されている。電極3の表面30の周縁には、突起部5が形成されている。電極3は、Cuめっき層3a、Niめっき層3b、Auめっき層3cが順次積層されて形成され、各めっき層3a〜3cに凸部5a〜5cが形成され、突起部5を形成している。突起部5がプローブピンのガイドとなり、電極3の端部付近にプローブピンが接触しそうな場合に、突起部5により電極3の外側に誘導されるため、電極3の端部にプローブピンが当たり、電極が破損することを防止することができる。In an electronic device in which an electrode is formed on the main surface, it is possible to reduce probe pin stepping and electrode breakage.
The electronic device 1 a is an electronic device used for electrical inspection such as a semiconductor element to which a probe pin is connected, and is configured by forming an electrode 3 on the main surface 20 of the wiring board 2. Protrusions 5 are formed on the periphery of the surface 30 of the electrode 3. The electrode 3 is formed by sequentially laminating a Cu plating layer 3 a, a Ni plating layer 3 b, and an Au plating layer 3 c, and the projections 5 a to 5 c are formed on the plating layers 3 a to 3 c to form the protrusions 5. . When the projection 5 serves as a guide for the probe pin and the probe pin is likely to contact the vicinity of the end of the electrode 3, the projection 5 is guided to the outside of the electrode 3, so that the probe pin hits the end of the electrode 3. The electrode can be prevented from being damaged.
Description
本発明は、基板の主面に形成された電極を備える電子デバイスに関する。 The present invention relates to an electronic device including an electrode formed on a main surface of a substrate.
近年の半導体素子の外部端子の高密度化に伴い、この種の半導体素子の電気検査が可能なプローブカード用の配線基板の開発が進められている。例えば、特許文献1に記載のセラミック配線基板100は、複数のセラミック絶縁層101aが積層されてなるセラミック層101と、複数の絶縁樹脂層102aが積層されてなる樹脂層102とを備え、セラミック層101上に樹脂層102が積層された構造となる。樹脂層102は、絶縁樹脂層102aと配線層103が交互に積層され、絶縁樹脂層102aの上下に位置する各配線層103間がビア導体104で接続される。また、最下層の絶縁樹脂層102aに形成されたビア導体104と、セラミック配線基板100の上面に露出した内部配線105の端部とが電気的に接続される。
With the recent increase in the density of external terminals of semiconductor elements, development of a wiring board for a probe card capable of electrical inspection of this type of semiconductor element is underway. For example, a
このようなプローブカードに搭載される配線基板100において、絶縁樹脂層102aの表面(絶縁樹脂層102aの表面のうちセラミック層101との対向面と反対側の面)に配置される配線層103aには、プローブピンが接続される。
In the
しかしながら、配線基板100の構造において、絶縁樹脂層102aの表面に位置する配線層103aが小さい場合には、プローブピンが配線層103aの所定の位置に接触できないことがある。例えば、配線層103aではない位置にプローブピンが接触してしまったり(踏み外し)、配線層103aの端部にプローブピンが接触し、配線層103aの端部が破損してしまったりする問題がある。
However, in the structure of the
本発明は、上記した課題に鑑みてなされたものであり、主面に電極が形成された電子デバイスにおいて、電極表面の周縁に突起部を形成することにより、プローブピンの踏み外しや電極の破損を低減することを目的とする。 The present invention has been made in view of the above problems, and in an electronic device having an electrode formed on the main surface, by forming a protrusion on the periphery of the electrode surface, the probe pin can be stepped off or the electrode can be damaged. The purpose is to reduce.
上記した目的を達成するために、本発明の積層配線基板は、基板と、該基板の主面に形成された電極とを備えた電子デバイスにおいて、前記電極の表面の周縁に突起部が形成されていること特徴としている。 In order to achieve the above-described object, the multilayer wiring board of the present invention is an electronic device comprising a substrate and an electrode formed on the main surface of the substrate, and a protrusion is formed on the periphery of the surface of the electrode. It is characterized by having.
この構成によると、電極の周縁に設けられた突起部がプローブピンを接触させる際のガイドとなり、プローブピンが電極の端部に接触しそうになった場合に、プローブピンを突起部の内側に誘導する、もしくは電極の外側にそらすことにより、プローブピンが電極端部に接触して、電極の破損や外観異常となるのを防止することができる。 According to this configuration, the protrusion provided on the periphery of the electrode serves as a guide for contacting the probe pin, and when the probe pin is about to contact the end of the electrode, the probe pin is guided inside the protrusion. In other words, the probe pin can be prevented from coming into contact with the end portion of the electrode and causing damage to the electrode or abnormal appearance.
また、前記突起部が、前記周縁を一周するように形成されていてもよい。この場合、プローブピンのガイドとなる突起部が電極の周縁を囲むように配置されるため、より効率的にプローブピンを電極の内側または外側に誘導することができ、電極の破損を防止することができる。 Further, the protrusion may be formed so as to go around the periphery. In this case, since the projecting portion that serves as a guide for the probe pin is arranged so as to surround the periphery of the electrode, the probe pin can be more efficiently guided to the inside or outside of the electrode, and damage to the electrode can be prevented. Can do.
また、前記突起部は、前記電極の周縁の外側に向かう第1傾斜面と、該第1傾斜面と反対に前記表面の内側に向かう第2傾斜面とを有していてもよい。この場合、突起部の形状が斜面になっているため、突起部付近にプローブピンが接触した場合に、斜面に沿ってプローブピンをガイドすることが可能である。プローブピンが第1傾斜面に沿って電極の外側に誘導される場合、プローブピンが電極からそれるため、電極の破損を防ぐことができる。また、反対にプローブピンが第2傾斜面に沿って電極の内側に誘導される場合は、電極にプローブピンを確実に接触させることができる。 The protrusion may include a first inclined surface that faces the outer periphery of the electrode and a second inclined surface that faces the inner side of the surface opposite to the first inclined surface. In this case, since the shape of the protrusion is an inclined surface, the probe pin can be guided along the inclined surface when the probe pin contacts the vicinity of the protrusion. When the probe pin is guided to the outside of the electrode along the first inclined surface, the probe pin is deviated from the electrode, so that the electrode can be prevented from being damaged. Conversely, when the probe pin is guided inside the electrode along the second inclined surface, the probe pin can be reliably brought into contact with the electrode.
また、前記第2傾斜面の前記電極の表面に対する傾斜角度は、前記第1傾斜面よりも小さくてもよい。この場合、第2傾斜面の電極表面に対する傾斜角度を第1傾斜面よりも小さくすることにより、プローブピンが突起部の頂点付近に接触した場合に、外側に誘導されやすくなるため、電極の破損をより確実に防止することができる。 In addition, an inclination angle of the second inclined surface with respect to the surface of the electrode may be smaller than that of the first inclined surface. In this case, since the inclination angle of the second inclined surface with respect to the electrode surface is smaller than that of the first inclined surface, the probe pin is likely to be guided to the outside when it contacts the vicinity of the apex of the protrusion, so that the electrode is damaged. Can be prevented more reliably.
また、前記電極は複数のめっき層で形成されていてもよい。この場合、めっきを実施する際の電流密度や添加物を調整することにより、突起部を容易に形成することができる。 The electrode may be formed of a plurality of plating layers. In this case, the projecting portion can be easily formed by adjusting the current density and additives when performing plating.
また、前記電極における周縁部は、前記電極のうち前記周縁部よりも内側に位置する部分よりも厚くてもよい。この場合、電極の周縁部が内側よりも厚く形成されているため、電極の周縁部がプローブピンのガイドとなり、電極の破損を防止することができる。 Moreover, the peripheral part in the said electrode may be thicker than the part located inside the said peripheral part among the said electrodes. In this case, since the peripheral portion of the electrode is formed thicker than the inside, the peripheral portion of the electrode serves as a guide for the probe pin, and damage to the electrode can be prevented.
前記基板は、複数のプローブピンが接続されるプローブカード用積層配線基板であって、前記基板は、複数のセラミック層が積層されてなるセラミック積層部と、前記セラミック積層部の表面に設けられた樹脂部とを備え、前記電極は、前記樹脂部の主面に設けられていてもよい。この場合、耐久性が高く、かつ、マザー基板との接続信頼性の高いプローブカードを提供することができる。 The board is a laminated wiring board for a probe card to which a plurality of probe pins are connected, and the board is provided on a surface of the ceramic laminated section formed by laminating a plurality of ceramic layers and the ceramic laminated section. A resin portion, and the electrode may be provided on a main surface of the resin portion. In this case, it is possible to provide a probe card having high durability and high connection reliability with the mother board.
本発明によれば、基板の主面に形成された電極の周縁に突起部を設けることで、プローブピンが電極の端部付近に接触した場合に、突起部がガイドとなり、プローブピンを電極の外側もしくは内側に誘導することで、電極の端部にプローブピンが当たって電極が破損するのを防止することができる。 According to the present invention, by providing a projection on the periphery of the electrode formed on the main surface of the substrate, when the probe pin comes into contact with the vicinity of the end of the electrode, the projection becomes a guide, and the probe pin By guiding to the outside or the inside, it is possible to prevent the electrode from being damaged by the probe pin hitting the end of the electrode.
<第1実施形態>
本発明の第1実施形態にかかる電子デバイス1aについて、図1および図2を参照して説明する。なお、図1は電子デバイス1aの断面の拡大図、図2は図1の電子デバイス1aの電極の一部を拡大した図である。<First Embodiment>
An
この実施形態にかかる電子デバイス1aは、配線基板2の主面20に複数の電極3が形成され、例えば、半導体素子などの非検査物の電気検査に使用されるプローブカードに搭載されて使用される。図1に示すように、電子デバイス1aは、配線基板2と配線基板2の主面20に形成された電極3により構成される。配線基板2と電極3の間には給電膜4が形成されている。なお、プローブカードに搭載される電子デバイス1aには、通常複数の電極が形成されるが、そのうちの1つの電極を拡大した図を用いて説明する。
The
配線基板2は、例えば、ホウケイ酸系ガラスを含有するセラミック(例えば、アルミナなど)を主成分とする低温同時焼成セラミック(LTCC)、高温焼成セラミック(HTCC)など、種々のセラミックで形成することができる。また、配線基板2は多層構造であってもよい。
The
配線基板2の主面20には、給電膜4が形成されている。これは、電解めっきを実施する際に給電を行うためのもので、TiもしくはCuがスパッタにより成膜されている。さらに給電膜4に複数のめっき層からなる電極3が形成されている。電極3は、Cuめっき層3a、Niめっき層3bおよびAuめっき層3cにより構成される。各めっき層3a〜3cはそれぞれ、電解Cuめっき、電解Niめっき、電解Auめっきにより形成される。
On the
電極3の表面30には、その周縁を一周するように突起部5が形成されている。この実施形態では、各めっき層3a〜3cにそれぞれ、凸部5a〜5cが形成されることにより突起部5が形成されている。図2に示すように、配線基板2の主面20に垂直な方向から見たときに、突起部5は、第1傾斜面6aと第2傾斜面6bとを有する。また、電極3の表面30に対する第2傾斜面6bの傾斜角度60bは、第1傾斜面6aの傾斜角度60aよりも小さく形成され、第1傾斜面6aが第2傾斜面6bよりも急峻となっている。
(配線基板の製造方法)
次に、電子デバイス1aの製造方法を、図3を参照して説明する。まず、図3(a)に示すように、配線基板2を準備し、配線基板2の主面20に給電膜4を形成する。給電膜4は、TiもしくはCuをスパッタにより成膜して形成する。その後、給電膜4上にめっきレジスト7を形成する。めっきレジスト7は、例えば、エポキシ樹脂などの感光性樹脂を、所定の位置に塗布し、露光、現像して形成することができる。次に、電極3のCuめっき層3aを電解Cuめっきにより形成する。このとき、めっきの条件を調整することにより、Cuめっき層3aの周縁部に凸部5aが形成されるようにする。条件の調整は、例えば、電流密度を高くしたり、添加物の種類や比率を調整する等の方法がある。(Method for manufacturing a wiring board)
Next, a method for manufacturing the
次に、図3(b)に示すように、Cuめっき層3a上に電解Niめっき処理を実施し、Niめっき層3bを形成する。次に、図3(c)に示すように、Niめっき層3b上に電解Auめっき処理を実施し、Auめっき層3cを形成する。この時、Cuめっき層3aに形成された凸部5aに沿って、Niめっき層3b、Auめっき層3cにもそれぞれ凸部5b、5cが形成される。
Next, as shown in FIG. 3B, electrolytic Ni plating treatment is performed on the
その後、図3(d)に示すように、めっきレジスト7を剥離する。次に、図3(e)に示すように、給電膜4のめっきレジスト7に覆われていた領域、すなわち、電極3から露出する給電膜4をエッチングにより除去することにより、電子デバイス1aが完成する。
Thereafter, as shown in FIG. 3D, the plating resist 7 is peeled off. Next, as shown in FIG. 3E, the region covered with the plating resist 7 of the power supply film 4, that is, the power supply film 4 exposed from the electrode 3 is removed by etching, whereby the
したがって、上記した実施形態によれば、電極3にプローブピンを接触させる際に、電極3の表面30の周縁部に形成された突起部5がガイドとなり、プローブピンを電極の外側に誘導し、電極3の端部にプローブピンが当たり、電極3が破損してしまうことを防止することができる。また、プローブピンを電極3の内側に誘導し、プローブピンを電極3の中央付近に接触させることもできる。
Therefore, according to the above-described embodiment, when the probe pin is brought into contact with the electrode 3, the protruding
また、突起部5が第1傾斜面6aと第2傾斜面6bを有することにより、プローブピンが電極3の端部付近に接触しそうになった場合に、電極3の外側または内側への誘導をスムーズに行うことができる。また、第2傾斜面6bの傾斜角度60bを第1傾斜面6aの傾斜角度60aよりも小さく形成することにより、プローブピンが突起部5の頂点付近に接触しそうになった場合に、外側へ誘導されやすくなり、電極3の破損や変形を防止することができる。
Further, since the
また、電極3を複数のめっき層で形成することにより、電極3の表面30に容易に突起部5を形成することができる。
Further, by forming the electrode 3 with a plurality of plating layers, the
なお、突起部5の高さは、電極3の平坦な部分の厚みと比較して、10%以上高くなるように形成するとよい。突起部5の高さが十分でない場合には、プローブピンを誘導する効果が十分に得られない場合がある。
Note that the height of the
<第2実施形態>
本発明の第2実施形態にかかる電子デバイス1aについて、図4および図5を参照して説明する。なお、図4および図5は、電子デバイス1aの製造方法を示す図である。Second Embodiment
An
この実施形態にかかる電子デバイス1bが、図1、図2を参照して説明した第1実施形態と異なるところは、Cuめっき層3aには凸部が形成されていないこと、および電子デバイス1aの製造方法が異なることである。その他の構成は第1実施形態の電子デバイス1aと同じであるため、同一符号を付すことにより説明を省略する。
The
(配線基板の製造方法)
この実施形態にかかる電子デバイス1bの製造方法を、図4、図5を参照して説明する。まず、図4(a)に示すように、配線基板2を準備し、主面20に給電膜4を形成する。給電膜4は、TiもしくはCuをスパッタにより成膜して形成する。その後、給電膜4上にめっきレジスト7を形成する。めっきレジスト7は、例えば、エポキシ樹脂などの感光性樹脂を、所定の位置に塗布し、露光、現像して形成することができる。次に、電極3のCuめっき層3aを電解Cuめっきにより形成する。次に、図4(b)に示すように、Cuめっき層3a上に、電解Niめっき処理を実施し、Niめっき層3bを形成する。(Method for manufacturing a wiring board)
A method for manufacturing the
次に、図4(c)に示すように、図4(b)で形成したNiめっき層3b上にNiめっきレジスト8を形成する。Niめっきレジスト8も、エポキシ樹脂などの感光性樹脂を露光、現像して形成することができる。なお、Niめっきレジスト8は、この後の工程で形成する突起部5の形状に合わせて、例えば、テーパー状に形成されていてもよい。
Next, as shown in FIG. 4C, a Ni plating resist 8 is formed on the
次に、図4(d)に示すように、図4(b)で形成したNiめっき層3b上に再度電解Niめっきを実施して、凸部5bを形成する。この時、めっきの条件を調整して、凸部5bの中央部が膨らむように形成する。条件の調整は、例えば、電流密度を変更したり、添加物の種類や比率を調整する等の方法がある。
Next, as shown in FIG. 4D, electrolytic Ni plating is performed again on the
その後、図4(e)に示すように、Niめっきレジスト8を除去した後、図4(f)に示すように電解Auめっき処理を実施して、Auめっき層3cを形成する。この時、Niめっき層3bに形成された凸部5bの形状により、Auめっき層3cにも凸部5cが形成される。
Thereafter, as shown in FIG. 4 (e), after removing the Ni plating resist 8, an electrolytic Au plating process is performed as shown in FIG. 4 (f) to form an
次に、図5(a)に示すように、めっきレジスト7を剥離する。次に、図5(b)に示すように、給電膜4のめっきレジスト7に覆われていた領域、すなわち、電極3から露出する給電膜4をエッチングにより除去することにより、電子デバイス1bが完成する。
Next, as shown in FIG. 5A, the plating resist 7 is peeled off. Next, as shown in FIG. 5B, the region covered with the plating resist 7 of the power supply film 4, that is, the power supply film 4 exposed from the electrode 3 is removed by etching, whereby the
したがって、上記した実施形態によれば、実施形態1と同様の効果を得ることができる。 Therefore, according to the above-described embodiment, the same effect as that of the first embodiment can be obtained.
なお、本発明は、上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことが可能である。例えば、上記した実施形態では、Cuめっき層3aまたはNiめっき層3bに電解めっきを実施するときに、凸部5aまたは凸部5bを形成したが、例えば、Cuめっき層3aやNiめっき層3bには凸部を形成せず、Auめっき層3cにだけ凸部5cを形成してもよい。
The present invention is not limited to the above-described embodiment, and various modifications other than those described above can be made without departing from the spirit of the present invention. For example, in the above-described embodiment, when the electrolytic plating is performed on the
また、上記した実施形態では、電極3は複数のめっき層で形成されているが、電極3がめっき以外で形成されていてもよい。 In the above-described embodiment, the electrode 3 is formed by a plurality of plating layers, but the electrode 3 may be formed by other than plating.
本発明は、上記したプローブカードの配線基板に限らず、表面に電極が形成された種々の電子デバイスに適用することができる。 The present invention is not limited to the above-described probe card wiring substrate, but can be applied to various electronic devices having electrodes formed on the surface.
1a、1b 電子デバイス
2 配線基板
3 電極
5 突起部
6a 第1傾斜面
6b 第2傾斜面DESCRIPTION OF
Claims (7)
前記電極の表面の周縁に突起部が形成されていることを特徴とする電子デバイス。In an electronic device comprising a substrate and an electrode formed on the main surface of the substrate,
An electronic device, wherein a protrusion is formed on a peripheral edge of the surface of the electrode.
前記基板は、複数のセラミック層が積層されてなるセラミック積層部と、前記セラミック積層部の表面に設けられた樹脂部とを備え、前記電極は、前記樹脂部の主面に設けられていることを特徴とする請求項1ないし6のいずれかに記載の電子デバイス。The board is a laminated wiring board for probe cards to which a plurality of probe pins are connected,
The substrate includes a ceramic laminated portion in which a plurality of ceramic layers are laminated, and a resin portion provided on a surface of the ceramic laminated portion, and the electrode is provided on a main surface of the resin portion. An electronic device according to any one of claims 1 to 6.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016067184 | 2016-03-30 | ||
JP2016067184 | 2016-03-30 | ||
PCT/JP2017/010316 WO2017169760A1 (en) | 2016-03-30 | 2017-03-15 | Electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017169760A1 true JPWO2017169760A1 (en) | 2019-03-07 |
JP6597886B2 JP6597886B2 (en) | 2019-10-30 |
Family
ID=59965241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018508983A Active JP6597886B2 (en) | 2016-03-30 | 2017-03-15 | Electronic devices |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6597886B2 (en) |
WO (1) | WO2017169760A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6951240B2 (en) * | 2017-12-27 | 2021-10-20 | 日東電工株式会社 | Manufacturing method of suspension board with circuit and suspension board with circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006275579A (en) * | 2005-03-28 | 2006-10-12 | Kyocera Corp | Test substrate and test device |
JP2006292726A (en) * | 2005-03-17 | 2006-10-26 | Kyocera Corp | Inspection substrate |
JP2010278429A (en) * | 2009-05-26 | 2010-12-09 | Semikron Elektronik Gmbh & Co Kg | Contact device for power semiconductor module |
JP2014186023A (en) * | 2013-02-23 | 2014-10-02 | Kyocera Corp | Probe card substrate and probe card |
WO2016024534A1 (en) * | 2014-08-11 | 2016-02-18 | 株式会社村田製作所 | Probe card and multilayer circuit board with which said probe card is provided |
-
2017
- 2017-03-15 JP JP2018508983A patent/JP6597886B2/en active Active
- 2017-03-15 WO PCT/JP2017/010316 patent/WO2017169760A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006292726A (en) * | 2005-03-17 | 2006-10-26 | Kyocera Corp | Inspection substrate |
JP2006275579A (en) * | 2005-03-28 | 2006-10-12 | Kyocera Corp | Test substrate and test device |
JP2010278429A (en) * | 2009-05-26 | 2010-12-09 | Semikron Elektronik Gmbh & Co Kg | Contact device for power semiconductor module |
JP2014186023A (en) * | 2013-02-23 | 2014-10-02 | Kyocera Corp | Probe card substrate and probe card |
WO2016024534A1 (en) * | 2014-08-11 | 2016-02-18 | 株式会社村田製作所 | Probe card and multilayer circuit board with which said probe card is provided |
Also Published As
Publication number | Publication date |
---|---|
WO2017169760A1 (en) | 2017-10-05 |
JP6597886B2 (en) | 2019-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100403691B1 (en) | Semiconductor device and its manufacture | |
TWI446847B (en) | Wiring board, method for manufacturing the same, and semiconductor package | |
JP2020074437A (en) | Flexible printed wiring board, electronic device including the same, and method for manufacturing flexible printed wiring board | |
TW202412197A (en) | Through electrode substrate, manufacturing method thereof and mounting substrate | |
JP7081090B2 (en) | How to manufacture wiring boards, probe cards, and wiring boards | |
JP5948881B2 (en) | Lead frame for semiconductor devices | |
JP2007208209A (en) | Semiconductor device and method for fabrication thereof | |
KR101566173B1 (en) | Semiconductor test socket and manufacturing method thereof | |
JP6597886B2 (en) | Electronic devices | |
CN108024442B (en) | Wired circuit board and method for manufacturing the same | |
JP6303137B2 (en) | Semiconductor device | |
KR20110074012A (en) | Carrier substrate, fabricating method of the same, printed circuit board and fabricating method using the same | |
JP2007005357A (en) | Method of manufacturing semiconductor device | |
US20110297430A1 (en) | Wiring substrate and manufacturing method thereof | |
JP2008187074A (en) | Printed circuit board and manufacturing method therefor | |
KR20040023773A (en) | Method of forming conductor wiring pattern | |
JP2004140115A (en) | Semiconductor device, its manufacturing method, circuit board, and electronic equipment | |
JP7172105B2 (en) | Wiring substrate, semiconductor device having wiring substrate, and method for manufacturing semiconductor device | |
JP5980554B2 (en) | Electrical connection member, inspection method, and manufacturing method of electrical connection member | |
JP2007122880A (en) | Fabricating method of electric contact, and manufacturing method of electric connector | |
CN111954388B (en) | Circuit board and manufacturing method thereof | |
US11935822B2 (en) | Wiring substrate having metal post offset from conductor pad and method for manufacturing wiring substrate | |
US11219130B2 (en) | Circuit board and manufacturing method thereof | |
KR101558579B1 (en) | Printed circuit board and method for fabricating the same | |
JP2006013160A (en) | Wiring circuit substrate and semiconductor apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6597886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |