KR20090105565A - Lead frame - Google Patents

Lead frame Download PDF

Info

Publication number
KR20090105565A
KR20090105565A KR1020080031097A KR20080031097A KR20090105565A KR 20090105565 A KR20090105565 A KR 20090105565A KR 1020080031097 A KR1020080031097 A KR 1020080031097A KR 20080031097 A KR20080031097 A KR 20080031097A KR 20090105565 A KR20090105565 A KR 20090105565A
Authority
KR
South Korea
Prior art keywords
inner lead
support bar
lead
chip support
disposed
Prior art date
Application number
KR1020080031097A
Other languages
Korean (ko)
Inventor
이기용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080031097A priority Critical patent/KR20090105565A/en
Publication of KR20090105565A publication Critical patent/KR20090105565A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: A lead frame is provided to be applied to a rectangular parallelepiped semiconductor chip with bonding pads arranged along a long side direction. CONSTITUTION: Inner leads(20) includes a first inner lead unit(22) and a second inner lead unit(24). The first inner lead unit is integrated with one end of each outer lead(10). The first inner lead unit is arranged slantingly to the outer lead. The second inner lead unit is integrated with the end of the first inner lead unit. The second inner lead unit is vertical to the outer lead. A first chip support bar(30) is arranged in a space formed by the first inner lead unit. The first chip support bar is connected by a first tie bar(35). A second chip support bar(40) is arranged between the second inner lead units. The second chip support bar is connected by a second tie bar(45).

Description

리드 프레임{LEAD FRAME}Lead Frame {LEAD FRAME}

본 발명은 반도체 칩이 장착되는 리드 프레임에 관한 것이다.The present invention relates to a lead frame on which a semiconductor chip is mounted.

최근 들어, 방대한 데이터를 저장 및 저장된 데이터를 처리하는 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.Recently, semiconductor packages including semiconductor chips and semiconductor chips for storing massive data and processing stored data have been developed.

반도체 패키지는 본딩 패드를 갖는 반도체 칩 및 외부 기기와 반도체 칩을 전기적으로 연결하는 기판을 포함한다.The semiconductor package includes a semiconductor chip having a bonding pad and a substrate electrically connecting the external device and the semiconductor chip.

일반적으로, 반도체 칩은 장변 및 단변을 갖는 직육면체 형상을 갖고, 반도체 칩의 회로부와 연결된 본딩 패드들은 단변을 따라 배치된다.In general, a semiconductor chip has a rectangular parallelepiped shape having a long side and a short side, and bonding pads connected to a circuit portion of the semiconductor chip are disposed along the short side.

한편, 반도체 칩이 실장 되는 기판은 인쇄회로기판 또는 복수개의 리드(lead)들을 갖는 리드 프레임일 수 있다. 리드 프레임의 리드들의 각 단부는 반도체 칩의 단변을 따라 배치된 본딩 패드와 대응하는 위치에 배치된다.The substrate on which the semiconductor chip is mounted may be a printed circuit board or a lead frame having a plurality of leads. Each end of the leads of the lead frame is disposed at a position corresponding to the bonding pads disposed along the short sides of the semiconductor chip.

최근 들어, 반도체 칩, 특히 방대한 데이터를 저장하는 메모리 반도체 칩 중 플래시 메모리 반도체 칩의 경우 본딩 패드들이 반도체 칩의 장변을 따라 배치되고 있다.Recently, in the case of a flash memory semiconductor chip of a semiconductor chip, particularly a memory semiconductor chip storing huge data, bonding pads are disposed along a long side of the semiconductor chip.

그러나, 본딩 패드들이 반도체 칩의 장변을 따라 배치된 플래시 메모리 반도 체 칩의 경우, 종래 본딩 패드들이 반도체 칩의 단변을 따라 배치된 반도체 칩에 적용되던 리드 프레임을 적용할 수 없는 문제점을 갖는다.However, in the case of a flash memory semiconductor chip in which bonding pads are disposed along a long side of a semiconductor chip, a conventional lead pad may not be applied to a semiconductor chip in which bonding pads are disposed along a short side of a semiconductor chip.

본 발명은 본딩 패드들이 반도체 칩의 장축 방향을 따라 배치된 반도체 칩에 적용할 수 있는 리드 프레임을 제공한다.The present invention provides a lead frame which can be applied to a semiconductor chip in which bonding pads are disposed along the long axis direction of the semiconductor chip.

본 발명에 따른 리드 프레임은 아웃터 리드들, 상기 각 아웃터 리드의 일측 단부와 일체로 형성되며 상기 아웃터 리드에 대하여 사선 방향으로 배치된 제1 이너 리드부 및 상기 제1 이너 리드부의 단부와 일체로 형성되며 상기 아웃터 리드에 하여 수직 하게 배치된 제2 이너 리드부를 갖는 이너 리드들, 상기 제1 이너 리드부에 의하여 형성된 공간에 배치되며, 제1 타이 바에 의하여 연결된 제1 칩 서포트 바 및 상기 제2 이너 리드부들 사이에 배치되며, 제2 타이 바에 의하여 연결된 제2 칩 서포트 바를 포함한다.The lead frame according to the present invention is formed integrally with the outer leads, one end of each of the outer leads and integrally formed with an end portion of the first inner lead portion and the first inner lead portion disposed in an oblique direction with respect to the outer lead. And inner leads having a second inner lead portion perpendicular to the outer lead, disposed in a space formed by the first inner lead portion, and connected to each other by a first tie bar and a first chip support bar and the second inner lead. A second chip support bar disposed between the lead portions and connected by the second tie bar.

리드 프레임의 상기 제1 타이 바는 제1 절곡부를 갖고, 상기 제2 타이 바는 제2 절곡부를 포함한다.The first tie bar of the lead frame has a first bent portion, and the second tie bar includes a second bent portion.

리드 프레임은 상기 제2 타이 바의 측면으로부터 돌출된 정렬부를 포함한다.The lead frame includes an alignment projecting from the side of the second tie bar.

리드 프레임의 상기 제1 칩 서포트 바는 적어도 하나의 제1 관통홀을 갖는 막대 형상을 갖고, 상기 제2 칩 서포트 바는 적어도 하나의 제2 관통홀을 갖는 섬(island) 형상을 갖는다.The first chip support bar of the lead frame has a rod shape having at least one first through hole, and the second chip support bar has an island shape having at least one second through hole.

리드 프레임의 상기 제1 칩 서포트 바 및 상기 제2 칩 서포트 바는 상기 아웃터 리드와 평행하게 배치된다.The first chip support bar and the second chip support bar of the lead frame are disposed in parallel with the outer lead.

리드 프레임의 상기 제2 이너 리드부들 중 일부 제2 이너 리드부들은 서로 다른 폭을 갖는다.Some of the second inner lead portions of the second inner lead portions of the lead frame have different widths.

리드 프레임의 상기 제1 이너 리드부는 상기 아웃터 리드에 대하여 45°내지 135°절곡된다.The first inner lead portion of the lead frame is bent from 45 ° to 135 ° with respect to the outer lead.

리드 프레임은 상기 제1 칩 서포트 바를 덮는 띠 형상의 제1 접착 부재 및 상기 제2 칩 서포트 바와 상기 제1 이너 리드부를 덮는 띠 형상의 제2 접착 부재를 더 포함한다.The lead frame further includes a band-shaped first adhesive member covering the first chip support bar and a band-shaped second adhesive member covering the second chip support bar and the first inner lead part.

본 발명에 따른 리드 프레임은 아웃터 리드들, 상기 각 아웃터 리드의 일측 단부와 일체로 형성되며 상기 아웃터 리드에 대하여 사선 방향으로 배치된 제1 이너 리드부 및 상기 제1 이너 리드부의 단부와 일체로 형성되며 상기 아웃터 리드에 하여 수직 하게 배치된 제2 이너 리드부를 갖는 이너 리드들, 상기 제1 이너 리드부들에 의하여 형성된 공간에 배치되며, 제1 타이 바에 의하여 연결된 다이 패들(die paddle) 및 상기 제2 이너 리드부들의 양쪽에 각각 배치되며, 제2 타이 바에 의하여 연결된 칩 서포트 바들을 포함한다.The lead frame according to the present invention is formed integrally with the outer leads, one end of each of the outer leads and integrally formed with an end portion of the first inner lead portion and the first inner lead portion disposed in an oblique direction with respect to the outer lead. And inner leads having a second inner lead portion disposed perpendicularly to the outer lead, disposed in a space formed by the first inner lead portions, and connected to a first pad by a first tie bar and the second pad. It is disposed on both sides of the inner lead portions, and includes chip support bars connected by second tie bars.

리드 프레임의 상기 다이 패들은 적어도 하나의 관통홀을 포함한다.The die paddle of the lead frame includes at least one through hole.

리드 프레임의 상기 다이 패들은 상기 다이 패들의 측면으로부터 돌출된 제1 정렬부를 포함하고, 상기 칩 서포트 바는 상기 칩 서포트 바의 측면으로부터 돌출된 제2 정렬부를 포함한다.The die paddle of the lead frame includes a first alignment portion protruding from the side of the die paddle, and the chip support bar includes a second alignment portion protruding from the side of the chip support bar.

리드 프레임의 상기 다이 패들 및 상기 이너 리드의 두께는 상기 아웃터 리드의 두께의 절반이다.The thickness of the die paddle and the inner lead of the lead frame is half the thickness of the outer lead.

리드 프레임은 상기 칩 서포트 바, 상기 제1 이너 리드부, 상기 제2 이너 리드부 및 상기 다이 패들의 일부를 덮는 띠 형상의 접착 부재를 더 포함한다.The lead frame further includes a band-shaped adhesive member covering the chip support bar, the first inner lead portion, the second inner lead portion, and a portion of the die paddle.

리드 프레임의 상기 제2 이너 리드부들 중 일부 제2 이너 리드부들은 서로 다른 폭을 갖는다.Some of the second inner lead portions of the second inner lead portions of the lead frame have different widths.

본 발명에 의하면, 장변 방향을 따라 배치된 본딩 패드들을 갖는 직육면체 형상을 갖는 반도체 칩에 적용되기에 적합한 장점을 갖는다.According to the present invention, there is an advantage suitable for application to a semiconductor chip having a cuboid shape having bonding pads arranged along the long side direction.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 리드 프레임에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 리드 프레임을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a lead frame according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate The lead frame according to the present invention may be implemented in various other forms without departing from the spirit of the invention.

도 1은 본 발명의 일실시예에 의한 리드 프레임을 도시한 평면도이다.1 is a plan view showing a lead frame according to an embodiment of the present invention.

도 1을 참조하면, 리드 프레임(lead frame;100)은 아웃터 리드(outter lead;10)들, 이너 리드(inner lead;20)들, 제1 칩 서포트 바(first chip support bar;30) 및 제2 칩 서포트 바(second chip support bar;40)를 포함한다.Referring to FIG. 1, a lead frame 100 includes outer leads 10, inner leads 20, a first chip support bar 30, and a first chip support bar 30. A second chip support bar 40.

복수개의 아웃터 리드(10)들은 리드 프레임 영역(lead frame region;LR)의 안쪽으로부터 바깥쪽으로 연장된다. 각 아웃터 리드(10)들은 도 1에 정의된 제1 방향(FD)과 평행한 방향으로 배치되며, 각 아웃터 리드(10)들은 제1 방향(FD)과 실질 적으로 수직 한 제2 방향(SD)을 따라 병렬 배치된다. 본 실시예에서, 아웃터 리드(10)는 리드 프레임 영역(LR)의 양쪽에 각각 배치되며, 각 아웃터 리드(10)들은 상호 지정된 간격으로 형성된다.The plurality of outer leads 10 extend from the inside of the lead frame region LR to the outside. Each of the outer leads 10 is arranged in a direction parallel to the first direction FD defined in FIG. 1, and each of the outer leads 10 is substantially perpendicular to the first direction FD. Are arranged in parallel. In the present embodiment, the outer leads 10 are disposed on both sides of the lead frame region LR, and the respective outer leads 10 are formed at mutually designated intervals.

이너 리드(20)들은 리드 프레임 영역(LR)의 내부에 배치되며, 각 아웃터 리드(10)들 중 리드 프레임 영역(LR)의 내부에 배치된 일측 단부는 각 이너 리드(20)와 일체로 형성된다.The inner leads 20 are disposed inside the lead frame region LR, and one end portion of each of the outer leads 10 disposed inside the lead frame region LR is integrally formed with each inner lead 20. do.

각 이너 리드(20)는 제1 이너 리드부(22) 및 제2 이너 리드부(24)를 포함한다.Each inner lead 20 includes a first inner lead portion 22 and a second inner lead portion 24.

제1 이너 리드부(22)는 아웃터 리드(10)의 일측 단부로부터 사선(oblique lien) 방향으로 형성된다. 본 실시예에서, 각 아웃터 리드(10) 및 아웃터 리드(10)의 상기 일측 단부와 일체로 형성된 제1 이너 리드부(22)가 이루는 각도는 약 45°내지 약 135°일 수 있다. 제1 이너 리드부(22)는, 평면상에서 보았을 때, 적어도 한번 절곡 될 수 있다.The first inner lead part 22 is formed in an oblique lien direction from one end of the outer lead 10. In this embodiment, the angle formed by each of the outer lead 10 and the first inner lead portion 22 formed integrally with the one end of the outer lead 10 may be about 45 ° to about 135 °. The first inner lead portion 22 may be bent at least once when viewed in a plan view.

제2 이너 리드부(24)는 제1 이너 리드부(22)의 단부와 일체로 형성된다. 제2 이너 리드부(24)는 아웃터 리드(10)와 실질적으로 수직 하게 배치된다. 본 실시예에서, 각 제2 이너 리드부(24)들은 모두 동일한 폭을 가질 수 있다. 이와 다르게, 각 제2 이너 리드부(24)들 중 적어도 일부는 서로 다른 폭을 가질 수 있다.The second inner lead portion 24 is formed integrally with the end of the first inner lead portion 22. The second inner lead portion 24 is disposed substantially perpendicular to the outer lead 10. In this embodiment, each of the second inner lead portions 24 may have the same width. Alternatively, at least some of each of the second inner lead portions 24 may have different widths.

한편, 복수개의 제2 이너 리드부(24)들은 복수개로 그룹화되며, 복수개의 제2 이너 리드부(24)들로 이루어진 그룹들은 상호 소정 간격 이격 된다. 본 실시예에서, 복수개의 제2 이너 리드부(24)들로 이루어진 그룹들은 3 개이다. 소정 간격 이 격된 상기 각 그룹들 사이에는 후술 될 제2 칩 서포트 바(40)가 배치된다.Meanwhile, the plurality of second inner lead portions 24 are grouped into a plurality of groups, and the groups of the plurality of second inner lead portions 24 are spaced apart from each other by a predetermined interval. In this embodiment, there are three groups composed of a plurality of second inner lead portions 24. A second chip support bar 40 to be described later is disposed between the groups spaced apart from each other by a predetermined interval.

제1 칩 서포트 바(30)는 아웃터 리드(10)에 대하여 사선 방향으로 배치된 제1 이너 리드부(22)에 의하여 형성된 공간에 배치된다. 본 실시예에서, 제1 칩 서포트 바(30)는, 예를 들어, 직사각형 막대 형상을 갖고, 제1 칩 서포트 바(30)는 제1 방향(FD)과 평행한 방향으로 배치된다.The first chip support bar 30 is disposed in a space formed by the first inner lead portion 22 disposed in an oblique direction with respect to the outer lead 10. In this embodiment, the first chip support bar 30 has a rectangular bar shape, for example, and the first chip support bar 30 is disposed in a direction parallel to the first direction FD.

본 실시예에서, 제1 칩 서포트 바(30)는 제1 방향(FD)과 평행한 방향으로 2 개가 배치되고, 각 제1 칩 서포트 바(30)는 적어도 하나의 제1 관통홀(32)을 갖는다.In the present embodiment, two first chip support bars 30 are disposed in a direction parallel to the first direction FD, and each first chip support bar 30 has at least one first through hole 32. Has

제1 칩 서포트 바(30)는 제1 타이 바(first tie-bar;35)에 의하여 지지 된다. 하나의 제1 칩 서포트 바(30)에는 복수개의 제1 타이 바(35)가 배치될 수 있다. 본 실시예에서, 각 제1 칩 서포트 바(30)에는 3 개의 제1 타이 바(35)가 배치된다.The first chip support bar 30 is supported by a first tie-bar 35. A plurality of first tie bars 35 may be disposed in one first chip support bar 30. In this embodiment, three first tie bars 35 are arranged in each first chip support bar 30.

제1 칩 서포트 바(30)에 연결된 제1 타이 바(35)에는 다운-셋(down-set) 또는 업-셋(up-set)된 제1 절곡부(37)가 배치된다. 제1 절곡부(37)는 리드 프레임(100) 및 리드 프레임(10) 상에 배치될 반도체 칩의 위치를 조절한다.The first tie bar 35 connected to the first chip support bar 30 is disposed with a first bent portion 37 that is down-set or up-set. The first bent portion 37 adjusts positions of the lead frame 100 and the semiconductor chip to be disposed on the lead frame 10.

제1 칩 서포트 바(30) 상에는 반도체 칩을 부착하기 위해 띠 형상을 갖는 제1 접착 부재(38)가 배치된다. 본 실시예에서, 제1 접착 부재(38)는 양면 접착 테이프일 수 있다.The first adhesive member 38 having a band shape is disposed on the first chip support bar 30 to attach the semiconductor chip. In this embodiment, the first adhesive member 38 may be a double-sided adhesive tape.

제2 칩 서포트 바(40)는 복수개의 제2 이너 리드부(24)들로 이루어진 그룹들의 양쪽에 배치된다. 본 실시예에서, 제2 칩 서포트 바(40)는 4 개이고, 4 개의 제 2 칩 서포트 바(40)는 아웃터 리드(10)와 평행한 방향으로 배치된다. 본 실시예에서, 제2 칩 서포트 바(40)는, 예를 들어, 섬(island) 형상을 갖고, 각 제2 칩 서포트 바(40)에는 적어도 하나의 제2 관통홀(42)들이 배치된다.The second chip support bar 40 is disposed on both sides of the groups consisting of the plurality of second inner lead portions 24. In the present embodiment, there are four second chip support bars 40 and four second chip support bars 40 are arranged in a direction parallel to the outer lead 10. In this embodiment, the second chip support bar 40 has, for example, an island shape, and at least one second through hole 42 is disposed in each second chip support bar 40. .

각 제2 칩 서포트 바(40)는 제2 타이 바(second tie-bar;45)에 의하여 지지 된다. 하나의 제2 칩 서포트 바(40)에는 하나의 제2 타이 바(45)가 배치될 수 있다. Each second chip support bar 40 is supported by a second tie-bar 45. One second tie bar 45 may be disposed on one second chip support bar 40.

제2 칩 서포트 바(40)에 연결된 제2 타이 바(45)에는 다운-셋(down-set) 또는 업-셋(up-set)된 제2 절곡부(47)가 배치된다. 제2 절곡부(47)는 리드 프레임(100) 및 리드 프레임(10) 상에 배치될 반도체 칩의 높이 차를 조절한다.The second tie bar 45 connected to the second chip support bar 40 is disposed with a second bent portion 47 that is down-set or up-set. The second bent portion 47 adjusts the height difference between the lead frame 100 and the semiconductor chip to be disposed on the lead frame 10.

제2 칩 서포트 바(40) 상에는 반도체 칩을 부착하기 위해 띠 형상을 갖는 제2 접착 부재(48)가 배치된다. 본 실시예에서, 제2 접착 부재(48)는 양면 접착 테이프일 수 있다.A second adhesive member 48 having a band shape is disposed on the second chip support bar 40 to attach the semiconductor chip. In the present embodiment, the second adhesive member 48 may be a double-sided adhesive tape.

제2 칩 서포트 바(40)들 중 외곽에 배치된 제2 칩 서포트 바(40)는 제2 칩 서포트 바(40)의 측면으로부터 돌출된 정렬부(49)가 배치된다. 정렬부(49)는 반도체 칩 및 리드 프레임(100)의 위치를 정렬하기 위해 사용된다.The second chip support bar 40 disposed on the outer side of the second chip support bars 40 has an alignment portion 49 protruding from the side surface of the second chip support bar 40. The alignment unit 49 is used to align the positions of the semiconductor chip and the lead frame 100.

본 실시예에 의한 리드 프레임(100) 상에는 이너 리드(20)의 제2 이너 리드부(24)와 인접하게 배치된 본딩 패드를 갖는 반도체 칩이 배치될 수 있고, 본딩 패드 및 제2 이너 리드부(24)는 도전성 와이어 등에 의하여 전기적으로 접속될 수 있다.On the lead frame 100 according to the present embodiment, a semiconductor chip having bonding pads disposed adjacent to the second inner lead part 24 of the inner lead 20 may be disposed, and the bonding pad and the second inner lead part may be disposed. The 24 may be electrically connected by a conductive wire or the like.

도 2는 본 발명의 다른 실시예에 의한 리드 프레임을 도시한 평면도이다.2 is a plan view illustrating a lead frame according to another embodiment of the present invention.

도 2를 참조하면, 리드 프레임(200)은 아웃터 리드(110)들, 이너 리드(120)들, 다이 패들(130) 및 칩 서포트 바(140)들을 포함한다.Referring to FIG. 2, the lead frame 200 includes outer leads 110, inner leads 120, a die paddle 130, and chip support bars 140.

복수개의 아웃터 리드(110)들은 리드 프레임 영역(LR)의 안쪽으로부터 바깥쪽으로 연장된다. 각 아웃터 리드(110)들은 도 2에 정의된 제1 방향(FD)과 평행한 방향으로 배치되며, 각 아웃터 리드(110)들은 제1 방향(FD)과 실질적으로 수직 한 제2 방향(SD)을 따라 병렬 배치된다. 본 실시예에서, 아웃터 리드(110)는 리드 프레임 영역(LR)의 양쪽에 각각 배치되며, 각 아웃터 리드(110)들은 상호 지정된 간격으로 형성된다.The plurality of outer leads 110 extend from the inside of the lead frame region LR to the outside. Each of the outer leads 110 is disposed in a direction parallel to the first direction FD defined in FIG. 2, and each of the outer leads 110 is substantially in a second direction SD that is substantially perpendicular to the first direction FD. Are arranged parallel along. In the present embodiment, the outer leads 110 are disposed on both sides of the lead frame region LR, and the respective outer leads 110 are formed at mutually designated intervals.

이너 리드(120)들은 리드 프레임 영역(LR)의 내부에 배치되며, 각 아웃터 리드(110)들 중 리드 프레임 영역(LR)의 내부에 배치된 일측 단부는 각 이너 리드(120)와 일체로 형성된다.The inner leads 120 are disposed inside the lead frame region LR, and one end of each of the outer leads 110 disposed inside the lead frame region LR is integrally formed with each inner lead 120. do.

각 이너 리드(120)는 제1 이너 리드부(122) 및 제2 이너 리드부(124)를 포함한다.Each inner lead 120 includes a first inner lead portion 122 and a second inner lead portion 124.

제1 이너 리드부(122)는 아웃터 리드(110)의 일측 단부로부터 사선 방향으로 형성된다. 본 실시예에서, 각 아웃터 리드(110) 및 아웃터 리드(110)의 상기 일측 단부와 일체로 형성된 제1 이너 리드부(122)가 이루는 각도는 약 45°내지 약 135°일 수 있다. 제1 이너 리드부(122)는, 평면상에서 보았을 때, 적어도 한번 절곡 될 수 있다.The first inner lead part 122 is formed in an oblique direction from one end of the outer lead 110. In this embodiment, the angle formed by each of the outer lead 110 and the first inner lead portion 122 formed integrally with the one end of the outer lead 110 may be about 45 ° to about 135 °. The first inner lead part 122 may be bent at least once when viewed in a plan view.

제2 이너 리드부(124)는 제1 이너 리드부(122)의 단부와 일체로 형성된다. 제2 이너 리드부(124)는 아웃터 리드(110)와 실질적으로 수직 하게 배치된다. 본 실시예에서, 각 제2 이너 리드부(124)들은 모두 동일한 폭을 가질 수 있다. 이와 다르게, 각 제2 이너 리드부(124)들 중 적어도 일부는 서로 다른 폭을 가질 수 있다.The second inner lead part 124 is integrally formed with the end of the first inner lead part 122. The second inner lead part 124 is disposed substantially perpendicular to the outer lead 110. In this embodiment, each of the second inner lead portions 124 may have the same width. Alternatively, at least some of the second inner lead portions 124 may have different widths.

다이 패들(die paddle; 130)은 제1 이너 리드부(122)에 의하여 형성된 공간에 플레이트 형상으로 배치된다. 다이 패들(130)은 사선 형상으로 배치된 제1 이너 리드부(122)에 의하여, 평면상에서 보았을 때, 삼각 플레이트 형상을 갖는다.The die paddle 130 is disposed in a plate shape in a space formed by the first inner lead part 122. The die paddle 130 has a triangular plate shape when viewed in plan view by the first inner lead portion 122 arranged in an oblique shape.

다이 패들(130)은 제1 타이 바(135)에 의하여 지지 된다. 하나의 다이 패들(130)에는 복수개의 제1 타이 바(135)가 배치될 수 있다.The die paddle 130 is supported by the first tie bar 135. A plurality of first tie bars 135 may be disposed on one die paddle 130.

본 실시예에서, 다이 패들(130)은 다이 패들(130)의 측면으로부터 돌출된 제1 정렬부(139)를 포함할 수 있다. 제1 정렬부(139)는 반도체 칩 및 리드 프레임(200)이 상호 정렬되는 기준 위치를 제공한다. 이에 더하여, 다이 패들(130)은 복수개의 관통홀(132)을 포함할 수 있다.In the present embodiment, the die paddle 130 may include a first alignment portion 139 protruding from the side of the die paddle 130. The first alignment unit 139 provides a reference position where the semiconductor chip and the lead frame 200 are aligned with each other. In addition, the die paddle 130 may include a plurality of through holes 132.

칩 서포트 바(140)는 제2 이너 리드부(124)들의 양쪽에 각각 배치된다. 본 실시예에서, 제2 칩 서포트 바(140)는, 예를 들어, 섬(island) 형상을 갖고, 각 제2 칩 서포트 바(140)에는 관통홀들이 형성될 수 있다.The chip support bars 140 are disposed on both sides of the second inner lead portions 124, respectively. In the present embodiment, the second chip support bar 140 may have, for example, an island shape, and through holes may be formed in each second chip support bar 140.

칩 서포트 바(140)는 제2 타이 바(145)에 의하여 지지 된다. 예를 들어, 하나의 칩 서포트 바(140)에는 2 개의 제2 타이 바(145)가 배치될 수 있다.The chip support bar 140 is supported by the second tie bar 145. For example, two second tie bars 145 may be disposed in one chip support bar 140.

2 개의 칩 서포트 바(140) 및 제2 이너 리드부(124) 상에는 반도체 칩을 부착하기 위해 띠 형상을 갖는 접착 부재(148)가 배치된다. 본 실시예에서, 접착 부재(148)는 양면 접착 테이프일 수 있다.An adhesive member 148 having a band shape is disposed on the two chip support bars 140 and the second inner lead part 124 to attach the semiconductor chip. In the present embodiment, the adhesive member 148 may be a double-sided adhesive tape.

각 칩 서포트 바(140)는 각 칩 서포트 바(140)의 측면으로부터 돌출된 제2 정렬부(149)를 포함할 수 있다. 제2 정렬부(149)는 반도체 칩 및 리드 프레임(200)의 위치를 정렬하기 위해 사용된다.Each chip support bar 140 may include a second alignment portion 149 protruding from the side of each chip support bar 140. The second alignment unit 149 is used to align the positions of the semiconductor chip and the lead frame 200.

한편, 본 실시예에서, 이너 리드(120) 및 칩 서포트 바(140)들 중 반도체 칩이 배치되는 부분은 식각 공정에 의하여 식각 될 수 있다. 예를 들어, 반도체 칩이 배치되는 이너 리드(120) 및 칩 서포트 바(140)의 두께는 아웃터 리드(110)의 두께의 절반일 수 있다.Meanwhile, in the present embodiment, a portion in which the semiconductor chip is disposed among the inner lead 120 and the chip support bar 140 may be etched by an etching process. For example, the thickness of the inner lead 120 and the chip support bar 140 on which the semiconductor chip is disposed may be half the thickness of the outer lead 110.

본 실시예에 의한 리드 프레임(200) 상에는 이너 리드(120)의 제2 이너 리드부(124)와 인접하게 배치된 본딩 패드를 갖는 반도체 칩이 배치될 수 있고, 본딩 패드 및 제2 이너 리드부(124)는 도전성 와이어 등에 의하여 전기적으로 접속될 수 있다.On the lead frame 200 according to the present exemplary embodiment, a semiconductor chip having a bonding pad disposed adjacent to the second inner lead portion 124 of the inner lead 120 may be disposed, and the bonding pad and the second inner lead portion may be disposed. 124 may be electrically connected by a conductive wire or the like.

이상에서 상세하게 설명한 바에 의하면, 장변 방향을 따라 배치된 본딩 패드들을 갖는 직육면체 형상을 갖는 반도체 칩에 적용되기에 적합한 리드 프레임을 제공한다.As described in detail above, a lead frame suitable for application to a semiconductor chip having a rectangular parallelepiped shape having bonding pads disposed along a long side direction is provided.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 의한 리드 프레임을 도시한 평면도이다.1 is a plan view showing a lead frame according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 의한 리드 프레임을 도시한 평면도이다.2 is a plan view illustrating a lead frame according to another embodiment of the present invention.

Claims (14)

아웃터 리드들;Outer leads; 상기 각 아웃터 리드의 일측 단부와 일체로 형성되며 상기 아웃터 리드에 대하여 사선 방향으로 배치된 제1 이너 리드부 및 상기 제1 이너 리드부의 단부와 일체로 형성되며 상기 아웃터 리드에 하여 수직 하게 배치된 제2 이너 리드부를 갖는 이너 리드들;An integrally formed with one end of each of the outer leads and integrally formed with an end portion of the first inner lead and a first inner lead disposed in an oblique direction with respect to the outer lead and vertically disposed with respect to the outer lead; Inner leads having two inner leads; 상기 제1 이너 리드부에 의하여 형성된 공간에 배치되며, 제1 타이 바에 의하여 연결된 제1 칩 서포트 바; 및A first chip support bar disposed in a space formed by the first inner lead part and connected by a first tie bar; And 상기 제2 이너 리드부들 사이에 배치되며, 제2 타이 바에 의하여 연결된 제2 칩 서포트 바를 포함하는 리드 프레임.And a second chip support bar disposed between the second inner lead parts and connected by a second tie bar. 제1항에 있어서,The method of claim 1, 상기 제1 타이 바는 제1 절곡부를 갖고, 상기 제2 타이 바는 제2 절곡부를 포함하는 것을 특징으로 하는 리드 프레임.And the first tie bar has a first bent portion, and the second tie bar includes a second bent portion. 제1항에 있어서,The method of claim 1, 상기 제2 타이 바의 측면으로부터 돌출된 정렬부를 포함하는 것을 특징으로 하는 리드 프레임.And an alignment portion protruding from the side of the second tie bar. 제1항에 있어서,The method of claim 1, 상기 제1 칩 서포트 바는 적어도 하나의 제1 관통홀을 갖는 막대 형상을 갖고, 상기 제2 칩 서포트 바는 적어도 하나의 제2 관통홀을 갖는 섬(island) 형상을 갖는 것을 특징으로 하는 리드 프레임.The first chip support bar has a rod shape having at least one first through hole, and the second chip support bar has an island shape having at least one second through hole. . 제1항에 있어서,The method of claim 1, 상기 제1 칩 서포트 바 및 상기 제2 칩 서포트 바는 상기 아웃터 리드와 평행하게 배치된 것을 특징으로 하는 리드 프레임.And the first chip support bar and the second chip support bar are disposed in parallel with the outer lead. 제1항에 있어서,The method of claim 1, 상기 제2 이너 리드부들 중 일부 제2 이너 리드부들은 서로 다른 폭을 갖는 것을 특징으로 하는 리드 프레임.Some of the second inner lead portions of the second inner lead portions have different widths. 제1항에 있어서,The method of claim 1, 상기 제1 이너 리드부는 상기 아웃터 리드에 대하여 45°내지 135°꺾인 것을 특징으로 하는 리드 프레임.And the first inner lead portion is bent at 45 ° to 135 ° with respect to the outer lead. 제1항에 있어서,The method of claim 1, 상기 제1 칩 서포트 바를 덮는 띠 형상의 제1 접착 부재 및 상기 제2 칩 서포트 바와 상기 제2 이너 리드부를 덮는 띠 형상의 제2 접착 부재를 더 포함하는 것을 특징으로 하는 리드 프레임.And a band-shaped first adhesive member covering the first chip support bar and a band-shaped second adhesive member covering the second chip support bar and the second inner lead part. 아웃터 리드들;Outer leads; 상기 각 아웃터 리드의 일측 단부와 일체로 형성되며 상기 아웃터 리드에 대하여 사선 방향으로 배치된 제1 이너 리드부 및 상기 제1 이너 리드부의 단부와 일체로 형성되며 상기 아웃터 리드에 하여 수직 하게 배치된 제2 이너 리드부를 갖는 이너 리드들;An integrally formed with one end of each of the outer leads and integrally formed with an end portion of the first inner lead and a first inner lead disposed in an oblique direction with respect to the outer lead and vertically disposed with respect to the outer lead; Inner leads having two inner leads; 상기 제1 이너 리드부들에 의하여 형성된 공간에 배치되며, 제1 타이 바에 의하여 연결된 다이 패들(die paddle); 및A die paddle disposed in a space formed by the first inner lead portions and connected by a first tie bar; And 상기 제2 이너 리드부들의 양쪽에 각각 배치되며, 제2 타이 바에 의하여 연결된 칩 서포트 바들을 포함하는 리드 프레임.And lead support bars disposed on both sides of the second inner lead portions and connected by a second tie bar. 제9항에 있어서,The method of claim 9, 상기 다이 패들은 적어도 하나의 관통홀을 포함하는 것을 특징으로 하는 리드 프레임.And said die paddle comprises at least one through hole. 제9항에 있어서,The method of claim 9, 상기 다이 패들은 상기 다이 패들의 측면으로부터 돌출된 제1 정렬부를 포함하고, 상기 칩 서포트 바는 상기 칩 서포트 바의 측면으로부터 돌출된 제2 정렬부를 포함하는 것을 특징으로 하는 리드 프레임.And the die paddle includes a first alignment portion protruding from a side of the die paddle, and the chip support bar includes a second alignment portion protruding from a side of the chip support bar. 제9항에 있어서,The method of claim 9, 상기 다이 패들 및 상기 이너 리드의 두께는 상기 아웃터 리드의 두께의 절반인 것을 특징으로 하는 리드 프레임.The thickness of the die paddle and the inner lead is half the thickness of the outer lead. 제9항에 있어서,The method of claim 9, 상기 칩 서포트 바, 상기 제1 이너 리드부, 상기 제2 이너 리드부 및 상기 다이 패들의 일부를 덮는 띠 형상의 접착 부재를 더 포함하는 것을 특징으로 하는 리드 프레임.And a band-shaped adhesive member covering the chip support bar, the first inner lead portion, the second inner lead portion, and a portion of the die paddle. 제9항에 있어서,The method of claim 9, 상기 제2 이너 리드부들 중 일부 제2 이너 리드부들은 서로 다른 폭을 갖는 것을 특징으로 하는 리드 프레임.Some of the second inner lead portions of the second inner lead portions have different widths.
KR1020080031097A 2008-04-03 2008-04-03 Lead frame KR20090105565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080031097A KR20090105565A (en) 2008-04-03 2008-04-03 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031097A KR20090105565A (en) 2008-04-03 2008-04-03 Lead frame

Publications (1)

Publication Number Publication Date
KR20090105565A true KR20090105565A (en) 2009-10-07

Family

ID=41535252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031097A KR20090105565A (en) 2008-04-03 2008-04-03 Lead frame

Country Status (1)

Country Link
KR (1) KR20090105565A (en)

Similar Documents

Publication Publication Date Title
KR100753415B1 (en) Stack package
US6949816B2 (en) Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
KR101070913B1 (en) Stacked die package
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US8395251B2 (en) Integrated circuit package to package stacking system
KR101486790B1 (en) Micro Lead Frame for semiconductor package
US20150115476A1 (en) Module with Stacked Package Components
JP2005142554A (en) Lead frame and method for manufacturing semiconductor package using it
KR20120081459A (en) Semiconductor packages having lead frames
JP4215814B2 (en) Manufacturing method of semiconductor device
KR20090105565A (en) Lead frame
CN211578741U (en) Lead frame and integrated circuit package comprising same
KR20220048129A (en) Stack packages including supporter
US10840171B2 (en) Integrated circuit package including inward bent leads
KR100393094B1 (en) A Semiconductor Package Using A Board Having Supporting Legs
KR20110123505A (en) Semiconductor package
US20110115063A1 (en) Integrated Circuit Packaging with Split Paddle
CN220172102U (en) Chip packaging box and chip packaging system
KR100566781B1 (en) Lead on chip type semiconductor package
CN103337488B (en) A kind of lead frame
KR101826763B1 (en) Semiconductor package substrate including dummy region
TWI405316B (en) Leadframe and chip package
KR20080051197A (en) Semiconductor package
KR100341520B1 (en) Leadframe for manufacturing semiconductor
KR20010111767A (en) Leadframe for manufacturing semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid