KR20090105132A - 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치 - Google Patents

스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치 Download PDF

Info

Publication number
KR20090105132A
KR20090105132A KR1020080030405A KR20080030405A KR20090105132A KR 20090105132 A KR20090105132 A KR 20090105132A KR 1020080030405 A KR1020080030405 A KR 1020080030405A KR 20080030405 A KR20080030405 A KR 20080030405A KR 20090105132 A KR20090105132 A KR 20090105132A
Authority
KR
South Korea
Prior art keywords
layer
magnetization direction
magnetic tunnel
xor
tunnel junction
Prior art date
Application number
KR1020080030405A
Other languages
English (en)
Other versions
KR100927195B1 (ko
Inventor
신형순
이승연
김지현
이현주
김소정
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020080030405A priority Critical patent/KR100927195B1/ko
Publication of KR20090105132A publication Critical patent/KR20090105132A/ko
Application granted granted Critical
Publication of KR100927195B1 publication Critical patent/KR100927195B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 초기화 과정이 필요없는 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한 XOR 및 XNOR 논리 연산장치에 관한 것으로,
제1 입력신호가 인가되며 자화 방향이 고정된 제1 고정층과, 상기 제1 고정층 아래에 형성되며 전기적 절연을 위한 제1 유전층과, 상기 제1 유전층 아래에 형성되며 자화 방향이 가변하는 제1 자유층으로 구성된 제1 자기터널접합 소자; 제2 입력신호가 인가되며 자화 방향이 고정된 제2 고정층과, 상기 제2 고정층 위에 형성되며 전기적 절연을 위한 제2 유전층과, 상기 제2 유전층 위에 형성되며 자화 방향이 가변하는 제2 자유층으로 구성된 제2 자기터널접합 소자; 및, 상기 제1 및 제2 자기터널접합 소자 사이에 전기적 절연을 위한 제3 유전층을 포함하는 것을 특징으로 한다.

Description

스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한 ＸＯＲ 및 ＸＮＯＲ 논리 연산장치{Device for XOR and XNOR magneto-logic circuit using double STT-MTJ}
본 발명은 XOR 및 XNOR 논리 연산장치에 관한 것으로, 보다 상세하게는 초기화 과정이 필요없는 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한 XOR 및 XNOR 논리 연산장치에 관한 것이다.
일반적으로, 자기터널접합(Magnetic Tunneling Junction; MTJ) 소자를 이용한 논리 회로는 입력단에 같은 전류가 흐르는 경우에는 자유층(Free Magnetic Layer)의 자화 방향이 변하고, 전류의 방향이 서로 다른 경우에는 자유층의 자화방향은 변하지 않기 때문에, 각 전류가 만들어낸 합성 자장에 의하여 교차한 셀 내의 자유층의 자성 스핀을 원하는 방향으로 배열시킬 수 있고, 고정층(Pinned Magnetic Layer)의 자화방향은 고정되어 있으므로, 두개의 자성층의 자화 방향을 평행 또는 반평행의 두가지를 구현함으로써, '1'과 '0'의 논리 레벨인 디지털 신호를 기록할 수 있다.
그리고, 상기 '1'과 '0'의 논리 레벨인 디지털 신호를 읽을 때에는 자기터널 접합 소자의 TMR(Tunnelling Magneto-Resistance)를 이용하는데, 자기터널접합 소자에 감지전압이 가해질 때, 전자 캐리어는 상기 자기 물질층들 사이의 비자기성, 비도전성 터널층을 통하여 터널링함으로써, 상기 자기물질층을 통과하고, 상기 감지전류에 대한 저항은 상기 자기물질층 쌍의 자기벡터가 서로 같은 방향으로 평행일 때 최소가 되어 절연층을 터널하는 전자의 컨덕턴스가 두개의 자성층의 상대적인 자화방향에 따른 저항을 측정할 수 있다.
한편, XOR 논리 연산장치는 배타적 논리합 회로로써, 입력된 2개의 값 중 1개만 참일 때 참이 되는 논리 연산장치인데, 이러한 XOR 논리 연산장치는 상기 자기터널접합 소자를 이용하여 구현할 수 있다.
도 1에 종래 기술에 따른, 자기터널접합 소자를 이용한 XOR 논리 연산장치가 도시되어 있다.(J. of Applied Physics, vol. 97, p.10D509, 2005 참조)
도 1을 참조하면, 종래 기술에 따른 자기터널접합 소자를 이용한 XOR 논리 연산장치는, 전류가 도통하도록 구비되는 상부전극(2) 및 하부전극(3)과, 상기 상부전극과 하부전극 간에 증착되는 자성강층인 고정층(4) 및 자유층(6)과, 상기 고정층 및 자유층 간을 절연하며, 그 사이에 증착되는 절연층(5)으로 구성된 자기터널접합 소자와, 상기 상부전극(2) 위에 위치하여 자기터널접합 소자의 고정층(4) 및 자유층(6)의 자화를 위하여 전류를 입력하는 2개의 입력층(7, 8)을 포함하여 상 기 입력층(7, 8)에 입력된 전류 방향에 따라 XOR 논리 연산을 수행한다.
상기 각 입력층(7, 8)에 흐르는 전류의 방향이 도 1에 도시된 바와 같이 -I인 경우(도 1에 도시된 입력층의 앞부분에서 뒷부분으로 향하는 방향, 왼쪽 화살표), 논리 레벨을 '0', +I인 경우(오른쪽 화살표) 논리 레벨을 '1'로 정의한다. 상기 각 입력층에 흐르는 전류의 방향이 같은 경우에는 상기 자유층(6)의 자화방향이 변하며, 상기 각 입력층에 흐르는 전류의 방향이 다른 경우에는 상기 자유층(6)의 자화방향이 변하지 않는다.
상기 하부전극(3)에 전류가 흐르지 않는 경우에는 상기 고정층(4)의 자화방향이 변하지 않는다. 상기 고정층(4)의 자화방향을 바꾸려면 상기 하부전극(3)에 전류 I가 흐르는 상태에서 상기 각 입력층(7, 8)에 흐르는 전류의 방향이 동일해야한다.
도 2에는 종래 기술에 따른, 자기터널접합 소자를 이용한 XOR 논리 연산장치의 초기화 과정과 동작 과정이 도시되어 있다. 자기터널접합 소자의 동작은 초기화 과정(도 2(a)참조; 'SET')과 동작 과정(도 2(b)~(e)참조; 'Logic')으로 구분된다.
도 2의 (a)를 참조하면, 논리 연산장치 동작 전에 2단계의 초기화 과정을 통해 고정층(4)의 자화방향은 왼쪽으로 자유층(6)의 자화방향은 오른쪽으로 되도록 하여 높은 레벨의 저항값 RH로 만든다.
그 다음, 하부전극(3)에 전류 I를 인가한 상태에서 각각의 입력층(7, 8)에 -I(논리 레벨 0) 또는 +I(논리 레벨 1)를 도 2의 (b) 내지 도 2의 (d)에 도시된 바와 같이 입력하면 자기터널접합 소자의 저항값이 도 2의 (b) 내지 도 2의 (d)에 도시된 바와 같이 결정된다.
도 2의 (b) 내지 도 2의 (d)에 도시된 바와 같이, 각각의 입력층(7, 8)의 논리 레벨이 동일하면 저항값이 낮은 레벨의 저항값 RL로 결정되고, 논리 레벨의 상이하면 초기화 상태와 같이 RH로 결정된다.
상기 자기터널접합 소자의 저항값을 도 3에 도시된 바와 같은 감지 증폭기(sense amp)를 이용하여 RL과 비교하면 하기 [표 1']에 기재된 바와 같이 XOR 논리 연산장치 소자로 동작하게 된다.
[표 1']
A B C R OUT
0 0 I RL 0
0 1 I RH 1
1 0 I RH 1
1 1 I RL 0
이 때, 자기터널접합 소자의 저항값이 RL일 때 감지 증폭기의 출력이 논리 레벨 '0'이 되기 위해선 감지 증폭기의 오프셋 전압(offset voltage)(VOS)은
-ISENS * △R ＜ VOS ＜ 0 (△R = RH - RL)
를 만족하여야 한다.
상기와 같은 종래기술에 따른 자기터널접합 소자를 이용한 XOR 논리 연산장치는 동작 후에 항상 자기터널접합 소자의 자유층과 고정층의 자화방향을 각각 다시 초기화해야 하는 단점이 있다.
즉, 도 2의 (a) 내지 (e)에 도시된 바와 같이, 입력층(7, 8)의 논리 레벨에 의해 자유층과 고정층의 자화방향이 변화하므로 다음 논리 연산을 위해 다시 자화방향을 환원하여 초기화하는 2단계의 초기화 과정이 필요하다. 이로 인해, XOR 논리 연산장치의 동작 속도가 감소하는 문제점이 있다. 이러한 문제점은 XNOR 논리 연산장치에 있어서도 동일하게 발생한다.
본 발명은 전술한 바와 같은 종래기술의 XOR 및 XNOR 논리 연산장치의 동작 속도가 감소하는 문제점을 해결하기 위해, 초기화 과정이 필요없는 XOR 및 XNOR 논리 연산장치를 제공하는 것을 그 목적으로 한다.
상기와 같은 과제를 해결하기 위한 본 발명에 따른 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치는,
제1 입력신호가 인가되며 자화 방향이 고정된 제1 고정층과, 상기 제1 고정층 아래에 형성되며 전기적 절연을 위한 제1 유전층과, 상기 제1 유전층 아래에 형성되며 자화 방향이 가변하는 제1 자유층으로 구성된 제1 자기터널접합 소자; 제2 입력신호가 인가되며 자화 방향이 고정된 제2 고정층과, 상기 제2 고정층 위에 형성되며 전기적 절연을 위한 제2 유전층과, 상기 제2 유전층 위에 형성되며 자화 방향이 가변하는 제2 자유층으로 구성된 제2 자기터널접합 소자; 및, 상기 제1 및 제2 자기터널접합 소자 사이에 전기적 절연을 위한 제3 유전층을 포함하는 것을 특징으로 한다.
또한, 상기 제1 및 제2 자유층의 자화 방향은 상기 제1 및 제2 고정층에 인가된 입력신호의 전압에 의해 상기 제1 및 제2 고정층과 제1 및 제2 자유층 사이에 형성되는 전류의 방향에 따라 스핀 토크 변환 방식으로 자화 방향이 결정되는 것을 특징으로 한다.
또한, 상기 제1 및 제2 자유층은 논리 레벨 '0'에 상응하는 전압과 논리 레벨 '1'에 상응하는 전압 사이의 전압이 인가되는 것을 특징으로 한다. 여기서 바람직하게는, 상기 제1 및 제2 자유층은 논리 레벨 '0'에 상응하는 전압과 논리 레벨 '1'에 상응하는 전압 사이의 중간 전압이 인가되는 것을 특징으로 한다.
또한 이때, 상기 제1 및 제2 자유층에 인가되는 전압은 제1 및 제2 자유층의 자화 방향을 바꾸는 데 필요한 임계 전류보다 큰 전류를 인가할 수 있는 전압이다.
또한, 상기 제1 고정층 및 제2 고정층의 자화 방향이 같은 방향으로 고정된 경우, XOR 논리 연산을 수행하며, 상기 제1 고정층 및 제2 고정층의 자화 방향이 다른 방향으로 고정된 경우, XNOR 논리 연산을 수행하는 것을 특징으로 한다.
상기한 바와 같은 본 발명에 따른 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치에 의하면,
종래의 XOR 및 XNOR 논리 연산장치와는 달리, 초기화 과정이 필요없으므로, XOR 및 XNOR 논리 연산장치의 동작 속도가 향상되는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
도 4는 본 발명에 따른 XOR 및 XNOR 논리 연산장치에 사용되는 이중 자기터널접합 소자를 도시한 도로써, 제1 및 제2 고정층이 같은 방향으로 자화되어 XOR 논리연산을 수행하는 것을 도시한 도, 도 5는 데이터 기록시 도 4의 제1 및 제2 고정층에 인가되는 제1 및 제2 입력신호와 제1 및 제2 자유층에 인가되는 전압이 도시된 도, 도 6은 본 발명에 따른 XOR 및 XNOR 논리 연산장치에 사용되는 이중 자기터널접합 소자를 도시한 도로써, 제1 및 제2 고정층이 다른 방향으로 자화되어 XNOR 논리연산을 수행하는 것을 도시한 도, 도 7은 데이터 기록시 도 6의 제1 및 제2 고정층에 인가되는 제1 및 제2 입력신호와 제1 및 제2 자유층에 인가되는 전압이 도시된 도이다.
자기터널접합 소자(100, 200)는 자기 저항식 랜덤 엑세스 메모리(MRAM: Magneto - resistance Random Access Memory)를 구성하는 구성 요소로서, 전기도체의 저항이 주변 자기장에 따라 변화하는 자기저항효과(Magneto - resistance Effect)를 이용하여 데이터 및 정보를 저장한다.
이때, 자기저항효과(磁氣抵抗效果, Magnetoresistance Effect)는 자기장에 의하여 물질의 전기 저항이 변하는 현상으로서, 금속이나 반도체에 자기장을 걸어 주면 전기 저항이 증가하고, 전기 저항의 증가량은 약한 전기장에 대해서는 자기장 세기의 제곱에 비례하는 현상이며, 자기장의 방향에 대하여 전류의 방향이 수직인 경우를 가로 효과라 하는데, 강자성체에서는 자발자화로 방향의 변화에 따라 저항의 변화가 생긴다.
기존의 자기터널접합 소자는 외부의 메탈 라인으로 흐르는 전류에 의하여 인가되는 자기장 방향에 의하여 자유층(free layer)의 자화 방향이 바뀌는 현상을 이용하였으나, 스핀 토크 변환(spin torque transfer)을 이용한 자기터널접합 소자는 자기터널접합 소자를 통과하여 흐르는 전류의 방향에 의하여 자유층의 자화 방향이 바뀌게 된다. 전류가 자유층에서 고정층(fixed layer)으로 흐르는 경우 자유층의 자화 방향이 고정층과의 자화 방향과 동일하게 되어 자기터널접합 소자의 저항값이 RL이 된다. 반대로 전류가 고정층에서 자유층으로 흐르는 경우에는 자유층의 자화 방향이 고정층의 자화 방향과는 반대가 되어 자기터널접합 소자의 저항값이 RH가 된다.
본 발명에 따른 XOR 및 XNOR 논리 연산장치는 스핀 토크 변환을 이용한 자기터널접합 소자(100, 200)가 이중으로 형성되는 것이 특징이다. 도 4에 도시된 바와 같이, 자기터널접합 소자(100, 200) 각각은 제1 및 제2 고정층(110, 210)과 제1 및 제2 자유층(120, 220), 그리고 상기 제1 및 제2 고정층과 자유층 사이에는 제1 및 제2 유전층(130, 230)이 형성되어 각각의 고정층과 자유층 사이를 전기적으로 절연한다.
상기 제1 고정층(110)은 자화 방향이 고정되어 있으며, 제1 입력신호(도 5의 'A')가 인가된다. 한편, 상기 제2 고정층(210)도 자화 방향이 고정되어 있으며, 제2 입력신호(도 5의 'B')가 인가된다. 이때, 고정되는 자화 방향은 XOR 논리연산을 수행할 것인지, XNOR 논리연산을 수행할 것인지에 따라, 상기 제1 고정층(110)과 제2 고정층(210)의 자화 방향과 같아지도록 하는지 여부가 결정된다. XOR 논리연산을 수행하고자 하는 경우에는 상기 제1 고정층(110)의 자화 방향이 상기 제2 고정층(210)의 자화 방향과 같아지도록 하며, XNOR 논리연산을 수행하고자 하는 경우에는 자화 방향이 달라지도록 한다.
상기 제1 자유층(120)은 전기적 절연을 위한 제1 유전층(130) 아래에 형성되며, 제1 자유층에 인가된 전압과 상기 제1 고정층에 인가된 입력신호의 전압에 의해 형성되는 전류의 방향에 따라 상기 스핀 토크 변환 방식으로 제1 자유층의 자화 방향이 결정된다. 마찬가지로, 상기 제2 자유층(220)은 전기적 절연을 위한 제2 유전층(230) 위에 형성되며, 제2 자유층에 인가된 전압과 상기 제2 고정층에 인가된 입력신호의 전압에 의해 형성되는 전류의 방향에 따라 상기 스핀 토크 변환 방식으로 제2 자유층의 자화 방향이 결정된다. 한편, 상기 자기터널접합 소자들(100, 200) 사이에는 전기적 절연을 위한 제3 유전층(330)이 형성된다.
도 5를 참조하면, 제1 입력신호(A)가 상기 제1 고정층(110)에 인가되며, 제2 입력신호(B)가 상기 제2 고정층(210)에 인가된다. 이때, 상기 제1 자유층(120)과 제2 자유층(220)은 논리 레벨 '0'에 상응하는 전압(예를 들면, '0')과 논리 레벨 '1'에 상응하는 전압(예를 들면, 'V') 사이의 중간에 상응하는 전압(예를 들면, 'V/2')이 인가되고 유지된다. 또한, 이때 상기 제1 및 제2 자유층에 인가되는 전압(예를 들면, 'V/2')은 제1 및 제2 자유층의 자화 방향을 바꾸는 데 필요한 임계 전류보다 큰 전류를 인가할 수 있는 전압이다.
상기와 같은 본 발명에 따른 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한 XOR 및 XNOR 논리연산 장치에서 XOR 논리연산을 수행하는 과정을 설명하면 다음과 같다.
먼저, 도 5와 같이 상기 제1 및 제2 고정층(110, 210)의 자화 방향은 오른쪽으로 고정된다. 쓰기(Writing)를 수행하는 동안에는 제1 및 제2 자유층(120, 220)은 동일한 전압을 유지하므로 두 층 사이에는 전류가 흐르지 않는다. 상기 제1 고정층(110)에 인가된 제1 입력신호(A)가 논리레벨 '1'인 경우, 전류는 제1 고정층(110)에서 제1 자유층(120)으로 흐르게 된다. 따라서 제1 자유층(120)의 자화 방향은 제1 고정층(110)의 자화 방향과 반대 방향인 왼쪽으로 자화된다. 반대로 상기 제1 입력신호가 논리레벨 '0'인 경우, 전류는 제1 자유층(120)에서 제1 고정층(110)으로 흐르게 된다. 따라서 제1 자유층(120)의 자화 방향은 제1 고정층(110) 의 자화 방향과 같은 방향인 오른쪽으로 자화된다.
마찬가지로, 상기 제2 고정층(210)에 인가된 제2 입력신호(B)가 논리레벨 '1'인 경우, 전류는 제2 고정층(210)에서 제2 자유층(220)으로 흐르게 된다. 따라서 제2 자유층(220)의 자화 방향은 제2 고정층(210)의 자화 방향과 반대 방향인 왼쪽으로 자화된다. 반대로 상기 제2 입력신호가 논리레벨 '0'인 경우, 전류는 제2 자유층(220)에서 제2 고정층(210)으로 흐르게 된다. 따라서 제2 자유층(220)의 자화 방향은 제2 고정층(210)의 자화 방향과 같은 방향인 오른쪽으로 자화된다.
이와 같은 제1 및 제2 입력신호의 조합에 따라 아래 [표 1]과 같이 제1 및 제2 자유층(120, 220)의 자화 방향이 구성된다.
[표 1]
0 1
0 → → ← →
1 → ← ← ←
상기 [표 1]에서 제1 가로행은 제1 입력신호(A)의 논리레벨을 뜻하고, 제1 세로열은 제2 입력신호(B)의 논리레벨을 의미한다. 그리고, 각 항목에서 위 화살표는 제1 자유층의 자화 방향, 아래 화살표는 제2 자유층의 자화 방향을 의미한다.
한편, 읽기(Reading)를 수행하는 동안에는 상기 제1 자유층(120)과 제2 자유층(220) 사이의 저항을 측정한다. 이때 인가되는 전압은 임계 전류값 이하의 전류 가 흐를 정도로 낮으므로 자유층의 자화 방향은 바뀌지 않는다. 그 결과, 아래 [표 2]와 같이 저항이 측정되고, 여기서 RH를 논리레벨 '1', RL을 논리레벨 '0'으로 정의하면 아래 [표 3]과 같다.
[표 2]
0 1
0 RL RH
1 RH RL
[표 3]
0 1
0 0 1
1 1 0
상기 [표 2] 및 [표 3]에서 제1 가로행은 제1 입력신호(A)의 논리레벨을 뜻하고, 제1 세로열은 제2 입력신호(B)의 논리레벨을 의미한다.
상기 [표 3]에 의하면, 제1 고정층(110)과 제2 고정층(210)의 자화 방향이 같은 경우에는 본 발명에 따른 이중 자기터널접합 소자를 사용한 논리 연산 장치가 XOR 논리 회로로 동작함을 알 수 있다.
한편, 도 6은 본 발명에 따른 XOR 및 XNOR 논리 연산장치에 사용되는 이중 자기터널접합 소자를 도시한 도로써, 제1 및 제2 고정층이 다른 방향으로 자화되어 XNOR 논리연산을 수행하게 된다. 도 4와 비교하여 제1 고정층(110)의 자화 방향이 제2 고정층(210)의 자화 방향과 다른 방향임을 알 수 있다. 즉, 제1 고정층은 왼쪽으로 자화되며, 제2 고정층은 오른쪽으로 자화된다.
도 7을 참조하면, 전술한 도 5와 마찬가지로, 제1 입력신호(A)가 상기 제1 고정층(110)에 인가되며, 제2 입력신호(B)가 상기 제2 고정층(210)에 인가된다. 이때, 상기 제1 자유층(120)과 제2 자유층(220)은 논리 레벨 '0'에 상응하는 전압(예를 들면, '0')과 논리 레벨 '1'에 상응하는 전압(예를 들면, 'V') 사이의 중간에 상응하는 전압(예를 들면, 'V/2')이 인가되고 유지된다. 또한, 이때 상기 제1 및 제2 자유층에 인가되는 전압(예를 들면, 'V/2')은 제1 및 제2 자유층의 자화 방향을 바꾸는 데 필요한 임계 전류보다 큰 전류를 인가할 수 있는 전압이다.
상기와 같은 본 발명에 따른 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한 XOR 및 XNOR 논리연산 장치에서 XNOR 논리연산을 수행하는 과정을 설명하면 다음과 같다.
먼저, 상기 제1 고정층(110)의 자화 방향은 왼쪽으로 고정되고, 상기 제2 고정층(210)의 자화 방향은 오른쪽으로 고정된다. 쓰기(Writing)를 수행하는 동안에는 제1 및 제2 자유층(120, 220)은 동일한 전압을 유지하므로 두 층 사이에는 전류가 흐르지 않는다. 상기 제1 고정층(110)에 인가된 제1 입력신호(A)가 논리레벨 '1'인 경우, 전류는 제1 고정층(110)에서 제1 자유층(120)으로 흐르게 된다. 따라서 제1 자유층(120)의 자화 방향은 제1 고정층(110)의 자화 방향과 반대 방향인 오 른쪽으로 자화된다. 반대로 상기 제1 입력신호가 논리레벨 '0'인 경우, 전류는 제1 자유층(120)에서 제1 고정층(110)으로 흐르게 된다. 따라서 제1 자유층(120)의 자화 방향은 제1 고정층(110)의 자화 방향과 같은 방향인 왼쪽으로 자화된다.
마찬가지로, 상기 제2 고정층(210)에 인가된 제2 입력신호(B)가 논리레벨 '1'인 경우, 전류는 제2 고정층(210)에서 제2 자유층(220)으로 흐르게 된다. 따라서 제2 자유층(220)의 자화 방향은 제2 고정층(210)의 자화 방향과 반대 방향인 왼쪽으로 자화된다. 반대로 상기 제2 입력신호가 논리레벨 '0'인 경우, 전류는 제2 자유층(220)에서 제2 고정층(210)으로 흐르게 된다. 따라서 제2 자유층(220)의 자화 방향은 제2 고정층(210)의 자화 방향과 같은 방향인 오른쪽으로 자화된다.
이와 같은 제1 및 제2 입력신호의 조합에 따라 아래 [표 4]과 같이 제1 및 제2 자유층(120, 220)의 자화 방향이 구성된다.
[표 4]
0 1
0 ← → → →
1 ← ← → ←
상기 [표 4]에서 제1 가로행은 제1 입력신호(A)의 논리레벨을 뜻하고, 제1 세로열은 제2 입력신호(B)의 논리레벨을 의미한다. 그리고, 각 항목에서 위 화살표는 제1 자유층의 자화 방향, 아래 화살표는 제2 자유층의 자화 방향을 의미한다.
한편, 읽기(Reading)를 수행하는 동안에는 상기 제1 자유층(120)과 제2 자유층(220) 사이의 저항을 측정한다. 이때 인가되는 전압은 임계 전류값 이하의 전류가 흐를 정도로 낮으므로 자유층의 자화 방향은 바뀌지 않는다. 그 결과, 아래 [표 5]와 같이 저항이 측정되고, 여기서 RH를 논리레벨 '1', RL을 논리레벨 '0'으로 정의하면 아래 [표 6]과 같다.
[표 5]
0 1
0 RH RL
1 RL RH
[표 6]
0 1
0 1 0
1 0 1
상기 [표 5] 및 [표 6]에서 제1 가로행은 제1 입력신호(A)의 논리레벨을 뜻하고, 제1 세로열은 제2 입력신호(B)의 논리레벨을 의미한다.
상기 [표 6]에 의하면, 제1 고정층(110)과 제2 고정층(210)의 자화 방향이 다른 경우에는 본 발명에 따른 이중 자기터널접합 소자를 사용한 논리 연산 장치가 XNOR 논리 회로로 동작함을 알 수 있다. 또한, 이들 XOR 또는 XNOR 논리 연산 과정에서 고정층의 자화 방향이 변화하지 않으므로 초기화 과정이 필요 없음을 알 수 있다.
따라서, 본 발명에 따른 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치는 기존의 XOR 및 XNOR 논리 연산장치와는 달리, 초기화 과정이 필요없으므로, XOR 및 XNOR 논리 연산장치의 동작 속도가 향상되는 효과가 있다.
이상과 같이 본 발명에 따른 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한 XOR 및 XNOR 논리 연산장치를 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
도 1은 종래 기술에 따른 자기터널접합 소자를 이용한 XOR 논리 연산장치가 도시된 도,
도 2는 종래 기술에 따른 자기터널접합 소자를 이용한 XOR 논리 연산장치의 초기화 과정과 동작 과정이 도시된 도,
도 3은 종래 기술에 따른 자기터널접합 소자를 이용한 XOR 논리 연산장치가 도시된 도,
도 4는 본 발명에 따른 XOR 및 XNOR 논리 연산장치에 사용되는 이중 자기터널접합 소자를 도시한 도로써, 제1 및 제2 고정층이 같은 방향으로 자화되어 XOR 논리연산을 수행하는 것을 도시한 도,
도 5는 데이터 기록시에 도 4의 제1 및 제2 고정층에 인가되는 제1 및 제2 입력신호와 제1 및 제2 자유층에 인가되는 전압이 도시된 도,
도 6은 본 발명에 따른 XOR 및 XNOR 논리 연산장치에 사용되는 이중 자기터널접합 소자를 도시한 도로써, 제1 및 제2 고정층이 다른 방향으로 자화되어 XNOR 논리연산을 수행하는 것을 도시한 도,
도 7은 데이터 기록시에 도 6의 제1 및 제2 고정층에 인가되는 제1 및 제2 입력신호와 제1 및 제2 자유층에 인가되는 전압이 도시된 도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200 : 자기터널접합 소자
110, 210 : 제1, 제2 고정층
120, 220 : 제1, 제2 자유층
130, 230, 330 : 제1, 제2, 제3 유전층

Claims (8)

  1. 제1 입력신호가 인가되며 자화 방향이 고정된 제1 고정층과, 상기 제1 고정층 아래에 형성되며 전기적 절연을 위한 제1 유전층과, 상기 제1 유전층 아래에 형성되며 자화 방향이 가변하는 제1 자유층으로 구성된 제1 자기터널접합 소자;
    제2 입력신호가 인가되며 자화 방향이 고정된 제2 고정층과, 상기 제2 고정층 위에 형성되며 전기적 절연을 위한 제2 유전층과, 상기 제2 유전층 위에 형성되며 자화 방향이 가변하는 제2 자유층으로 구성된 제2 자기터널접합 소자; 및,
    상기 제1 및 제2 자기터널접합 소자 사이에 전기적 절연을 위한 제3 유전층
    을 포함하는 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
  2. 청구항 1에 있어서,
    상기 제1 및 제2 자유층의 자화 방향은 상기 제1 및 제2 고정층에 인가된 입력신호의 전압에 의해 상기 제1 및 제2 고정층과 제1 및 제2 자유층 사이에 형성되는 전류의 방향에 따라 스핀 토크 변환 방식으로 자화 방향이 결정되는 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
  3. 청구항 1에 있어서,
    상기 제1 및 제2 자유층은 논리 레벨 '0'에 상응하는 전압과 논리 레벨 '1'에 상응하는 전압 사이의 전압이 데이터 기록시에 인가되는 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
  4. 청구항 3에 있어서,
    상기 제1 및 제2 자유층은 논리 레벨 '0'에 상응하는 전압과 논리 레벨 '1'에 상응하는 전압 사이의 중간 전압이 데이터 기록시에 인가되는 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
  5. 청구항 3에 있어서,
    상기 제1 및 제2 자유층에 데이터 기록시에 인가되는 전압은 제1 및 제2 자유층의 자화 방향을 바꾸는 데 필요한 임계 전류보다 큰 전류를 인가할 수 있는 전압인 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
  6. 청구항 1에 있어서,
    상기 제1 고정층 및 제2 고정층의 자화 방향이 같은 방향으로 고정된 경우, XOR 논리 연산을 수행하는 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
  7. 청구항 1에 있어서,
    상기 제1 고정층 및 제2 고정층의 자화 방향이 다른 방향으로 고정된 경우, XNOR 논리 연산을 수행하는 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
  8. 청구항 1에 있어서,
    상기 제1 및 제2 자유층에 데이터 읽기시 인가되는 전압은 제1 및 제2 자유층의 자화 방향을 바꾸는 데 필요한 임계 전류보다 적은 전류를 인가할 수 있는 전압인 것을 특징으로 하는 이중 자기터널접합 소자를 이용한 XOR 및 XNOR 논리 연산장치.
KR1020080030405A 2008-04-01 2008-04-01 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치 KR100927195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080030405A KR100927195B1 (ko) 2008-04-01 2008-04-01 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080030405A KR100927195B1 (ko) 2008-04-01 2008-04-01 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치

Publications (2)

Publication Number Publication Date
KR20090105132A true KR20090105132A (ko) 2009-10-07
KR100927195B1 KR100927195B1 (ko) 2009-11-18

Family

ID=41534872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030405A KR100927195B1 (ko) 2008-04-01 2008-04-01 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치

Country Status (1)

Country Link
KR (1) KR100927195B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400066B1 (en) 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
KR20180013860A (ko) * 2015-05-28 2018-02-07 인텔 코포레이션 스핀 궤도 토크 효과를 갖는 배타적 or 로직 디바이스

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP4599259B2 (ja) 2005-09-20 2010-12-15 株式会社東芝 磁気素子及びこれを用いた磁気信号処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400066B1 (en) 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
KR20180013860A (ko) * 2015-05-28 2018-02-07 인텔 코포레이션 스핀 궤도 토크 효과를 갖는 배타적 or 로직 디바이스

Also Published As

Publication number Publication date
KR100927195B1 (ko) 2009-11-18

Similar Documents

Publication Publication Date Title
US9508923B2 (en) Magnetic memory using spin orbit interaction
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
TWI550925B (zh) 數位記憶體、改良磁阻隨機存取記憶體配置以及配置自旋轉移力矩磁阻隨機存取記憶體的方法
US7894248B2 (en) Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
KR100910571B1 (ko) 자기 메모리 장치
US6850433B2 (en) Magnetic memory device and method
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
KR20110103411A (ko) 자기 터널 접합 스택
KR100961723B1 (ko) 스핀 토크 변환을 이용한 자기터널접합 소자를 사용한ｘｏｒ 논리 연산장치
TW200306431A (en) A magnetic field detection sensor
US7876599B2 (en) Spatial correlation of reference cells in resistive memory array
CN103119654A (zh) 自旋扭矩转移存储器单元结构及方法
KR20030026876A (ko) 자기 메모리 장치
JP2017152071A (ja) ３トランジスタ２接合ｍｒａｍビットセル
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
US20230309411A1 (en) Spin current and magnetoresistance from the orbital hall effect
KR20130018470A (ko) 반도체 장치
KR100927195B1 (ko) 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치
US6787372B1 (en) Method for manufacturing MTJ cell of magnetic random access memory
KR100669363B1 (ko) 메모리 장치의 읽기 방법
KR20130016825A (ko) 자기저항소자 및 이를 포함하는 자기저항 메모리 소자
KR100814108B1 (ko) 자기터널접합을 이용한 논리회로
US11011575B2 (en) Circuit selector of embedded magnetoresistive random access memory
JP2020088223A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee