KR20090102406A - 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지 - Google Patents

마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지

Info

Publication number
KR20090102406A
KR20090102406A KR1020080027837A KR20080027837A KR20090102406A KR 20090102406 A KR20090102406 A KR 20090102406A KR 1020080027837 A KR1020080027837 A KR 1020080027837A KR 20080027837 A KR20080027837 A KR 20080027837A KR 20090102406 A KR20090102406 A KR 20090102406A
Authority
KR
South Korea
Prior art keywords
layer
block copolymer
support layer
microelectromechanical system
nanopores
Prior art date
Application number
KR1020080027837A
Other languages
English (en)
Other versions
KR100995541B1 (ko
Inventor
윤준보
이병기
장원위
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080027837A priority Critical patent/KR100995541B1/ko
Priority to US12/404,743 priority patent/US20090243063A1/en
Publication of KR20090102406A publication Critical patent/KR20090102406A/ko
Application granted granted Critical
Publication of KR100995541B1 publication Critical patent/KR100995541B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 마이크로 전자기계 시스템 소자의 패키징 방법 및 그 패키지에 관한 것이다.
본 발명의 바람직한 실시 예에 따른 MEMS 소자의 패키징 방법은 MEMS 소자가 형성된 기판상에 희생층 및 지지층을 순차적으로 형성하는 단계, 지지층 상에 블록 공중합체층을 형성하여 자기 조립하는 단계, 자기 조립된 블록 공중합체층을 선택 제거하여 복수의 나노기공을 형성하는 단계, 복수의 나노기공이 형성된 블록 공중합체층을 마스크로 하여 지지층에 나노기공과 대응되는 에칭 홀을 형성하는 단계, 지지층에 형성된 에칭 홀을 통해 희생층을 제거하는 단계 및 희생층이 제거된 지지층상에 차폐층을 형성하는 단계를 포함한다.
본 발명에 따른 MEMS 소자의 패키징 방법은 블록 공중합체층의 자기 조립 나노구조를 이용하여 희생층 제거를 위한 에칭 홀을 MEMS 소자의 윗부분에 형성시켜 희생층을 제거함으로써, 희생층의 제거시간을 단축시킬 뿐만 아니라, 제거과정에서 발생되는 MEMS 소자의 물리적 또는 화학적 손상을 최소화 시킬 수 있다.

Description

마이크로 전자기계 시스템 소자의 패키징 방법 및 그 패키지{PACKAGING METHOD OF MICRO ELECTRO MECHANICAL SYSTEMS DEVICES AND PACKAGE THEREOF}
본 발명은 마이크로 전자기계 시스템(Micro Electro Mechanical Systems, MEMS) 소자의 패키징 방법 및 그 패키지에 관한 것이다.
일반적으로 마이크로 전자기계 시스템(Micro Electro Mechanical Systems, MEMS) 소자는 표면 마이크로 머시닝(Surface Micromachining) 기술을 이용하여 광통신, RF 소자, 저장매체 등의 다양한 분야에 응용되고 있다. 또한, 정보 기기의 센서 또는 인쇄기 헤드와 같은 중요 부분에 이용되고 있다. 따라서 MEMS 소자가 안정성 및 신뢰성을 갖도록 물리적 또는 화학적인 외부 환경요인으로부터 MEMS 소자를 보호해 주는 패키징(Packaging)이 필요하다.
일반적으로 MEMS 소자의 패키징 방법은 크게 접착방식과 인-시튜(In-situ)방식으로 분류될 수 있다.
도1 및 도2는 접착방식을 이용한 MEMS 소자의 패키징 방법을 나타낸 도면이다.
접착방식을 이용한 MEMS 소자의 패키징 방법은 도1에서 도시된 바와 같이, 기판(100)상에 형성된 제1 접착층(120)과 패키징 기판(140)의 하부가장자리에 형성된 제2 접착층(130)이 정렬되도록 기판(140) 및 패키징 기판(140)이 정렬된다. 이후, 도2에서 도시된 바와 같이, 서로 정렬된 기판(140)과 패키징 기판(140)은 제1 접착층(120)과 제2 접착층(130)에 의해 접착된다. 이에 따라, 기판(100) 상에 형성된 MEMS 소자가 패키징된다. 접착방식을 이용한 MEMS 소자의 패키징 방법은 MEMS 소자를 패키징하기 위해 다량의 기판 또는 웨이퍼 등을 사용해야 하며, 기판과 기판 사이를 접착하기 위한 접착층 및 각 기판들을 정렬하기 위한 얼라이너(Aligner)가 필요하기 때문에 이에 따른 제조원가 측면에서 비경제적인 문제점이 있다.
도3 및 도4는 인-시튜(In-situ)방식을 이용한 MEMS 소자의 패키징 방법을 나타낸 도면이다.
인-시튜 방식을 이용한 MEMS 소자의 패키징 방법은 도3에서 도시된 바와 같이, MEMS 소자(210)가 형성된 기판(200)상에 희생층(220) 및 박막층(225)이 순차적으로 증착된다. 증착된 희생층(220) 및 박막층(225)의 가장자리에 에칭 홀(230)을 형성하여 박막층(225) 내부에 존재하는 희생층(220)을 제거한다. 이후, 도4에서 도시된 바와 같이, MEMS 소자(210)를 포함하는 박막층(225) 내부가 밀봉되도록 박막층(225) 상부에 차폐층(240)이 형성됨으로써, MEMS 소자(210)가 패키징된다. 희생층(220)을 제거하기 위한 에칭 홀(230)은 MEMS 소자(210)의 가장자리에 인접한 위치에 형성된다. 이러한 위치에 형성된 에칭 홀(230)을 통해 희생층(220)을 제거 할 경우, 희생층(220) 제거를 위해 상당한 시간이 소요될 뿐만 아니라, 제거과정에서 MEMS 소자(210)가 물리적 또는 화학적 손상을 입을 수 있는 문제점이 있다.
이러한 문제점을 해결하기 위한 본 발명의 목적은 마이크로 전자기계 시스템 소자의 물리적 또는 화학적 손상을 최소화시키면서 패키징 공정 시간을 보다 단축시킬 수 있는 패키징 방법을 제공하는 것이다.
또한, 본 발명의 패키징 방법에 의한 마이크로 전자기계 시스템 소자의 패키지를 제공하는 것이다.
본 발명의 바람직한 실시 예에 따른 마이크로 전자기계 시스템(Micro Electro Mechanical Systems, MEMS) 소자의 패키징 방법은 (a) 마이크로 전자기계 시스템 소자가 형성된 기판상에 희생층 및 지지층을 순차적으로 형성하는 단계, (b) 지지층상에 블록 공중합체(Block copolymer)층을 형성하여 자기 조립하는 단계, (c) 자기 조립된 블록 공중합체층을 선택 제거하여 복수의 나노기공을 형성하는 단계, (d) 복수의 나노기공이 형성된 블록 공중합체층을 마스크로 하여 지지층에 나노기공과 대응되는 에칭 홀을 형성하는 단계, (e) 지지층에 형성된 에칭 홀을 통해 희생층을 제거하는 단계 및 (f) 희생층이 제거된 지지층상에 차폐층을 형성하는 단계를 포함한다.
(d) 단계 이후,
나노기공이 형성된 블록 공중합체층을 제거하는 단계를 더 포함하는 것이 바람직하다.
희생층은 금속 또는 폴리머인 것이 바람직하다.
지지층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성되는 것이 바람직하다.
(b) 단계는,
지지층상에 형성된 블록 공중합체층을 스핀 코팅하는 단계 및 스핀 코팅된 블록 공중합체층을 열처리하여 원기둥 구조를 갖는 복수의 조립 단위체가 형성되도록 블록 공중합체층을 자기 조립하는 단계를 포함하는 것이 바람직하다.
(c) 단계는,
블록 공중합체층의 일부 영역이 노출되도록 포토레지스트 패터닝하는 단계, 포토레지스트를 마스크로 하여 노출된 블록 공중합체층상으로 광을 조사하는 단계 및 광이 조사된 블록 공중합체층 가운데 원기둥 구조를 갖는 복수의 조립 단위체를 선택 제거하여 복수의 나노기공을 형성하는 단계를 포함하는 것이 바람직하다.
(e) 단계는,
에칭 홀이 형성된 지지층 및 희생층이 마이크로 전자기계 시스템 소자와 이격된 거리를 두고 둘러싸도록 희생층을 제거하는 것이 바람직하다.
차페층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성되는 것이 바람직하다.
차폐층은 벤조사이클로부텐인(Benzocyclobutene, BCB) 및 폴리이미드(Polyimide) 중 하나 이상을 포함하여 형성되는 것이 바람직하다.
본 발명의 바람직한 실시 예에 따른 마이크로 전자기계 시스템(Micro Electro Mechanical Systems, MEMS) 소자의 패키지는 기판상에 형성된 마이크로 전자기계 시스템 소자, 기판상에서 마이크로 전자기계 시스템 소자를 둘러싸되, 마이크로 전자기계 시스템 소자와 이격되고, 상부에 복수의 에칭 홀이 형성된 지지층 및 지지층을 둘러싸도록 형성된 차폐층을 포함한다.
지지층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성된 것이 바람직하다.
차페층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상이 포함된 것이 바람직하다.
차폐층은 벤조사이클로부텐인(Benzocyclobutene, BCB) 및 폴리이미드(Polyimide) 중 하나 이상이 포함된 것이 바람직하다.
본 발명에 따른 MEMS 소자의 패키징 방법은 블록 공중합체층의 자기 조립 나노구조를 이용하여 희생층 제거를 위한 에칭 홀을 MEMS 소자의 윗부분에 형성시켜 희생층을 제거함으로써, 희생층의 제거시간을 단축시킬 뿐만 아니라, 제거과정에서 발생되는 MEMS 소자의 물리적 또는 화학적 손상을 최소화 시킬 수 있다.
본 발명에 따른 MEMS 소자의 패키징 방법에 의해 제조된 MEMS 소자 패키지는 물리적 또는 화학적 손상이 최소화된 MEMS 소자를 제공할 수 있다.
도1 및 도2는 접착방식을 이용한 MEMS 소자의 패키징 방법을 나타낸 도면.
도3 및 도4는 인-시튜 방식을 이용한 MEMS 소자의 패키징 방법을 나타낸 도면.
도5 내지 도17은 본 발명의 실시 예에 따른 MEMS 소자의 패키징 방법을 나타낸 도면.
도18은 본 발명의 실시 예에 따른 블록 공중합체층의 나노기공을 나타낸 도면.
******** 도면의 주요부분에 대한 부호의 설명 ********
300: 기판
310: 마이크로 전자기계 시스템 소자
321: 희생층
330: 지지층
333: 에칭 홀
340: 블록 공중합체층
343: 나노기공
350: 차폐층
이하에서는, 본 발명에 따른 실시 예를 설명하기에 앞서, 본 발명의 실시 예에서 적용되는 마이크로 전자기계 시스템(Micro Electro Mechanical Systems, MEMS) 소자의 일례인 마이크로 전자기계 시스템 스위치에 대해 설명한다.
도5 내지 도9는 본 발명에 따른 MEMS 스위치의 제조방법을 나타낸 도면이다.
MEMS 스위치의 제조방법은 먼저, 도5에서 도시된 바와 같이, 기판(300)상에 제1 절연층(301)이 증착된다. 제1 절연층(301)은 저압화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD), 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD) 또는 상압화학기상증착법(Atmospheric Dressure Chemical Vapor Deposition, APCVD)을 이용하여 기판(300)상에 증착될 수 있다.
이후, 도6에서 도시된 바와 같이, 절연층(301)상에 금속 전극층(302), 제2 절연층(303) 및 소자 희생층(320)이 각각 형성된다. 여기서, 소자 희생층(320)은 금속 또는 폴리머(Polymer)로 형성될 수 있다.
이후, 도7에서 도시된 바와 같이, 스위치 빔의 구조를 형성하기위해 소자 희생층(320)의 일부 영역이 패터닝될 수 있다. 이후, 패터닝된 소자 희생층(320)상에 MEMS스위치의 도금을 위한 씨앗층(304)이 형성될 수 있다.
이후, 도8에서 도시된 바와 같이, 포토레지스트(306)를 이용하여 스위치 빔(305)을 형성한다. 이에 따라, 도9에서 도시된 바와 같이, 기판(300)상에 MEMS 스위치(310)가 형성될 수 있다. 도9에서 도시된 소자 희생층(320)은 후술되는 MEMS 소자를 패키징하는 과정에서 제거될 수 있다.
이하에서는, 전술한 MEMS 스위치를 적용하고 첨부된 도면을 참조하여, 본 발명의 바람직한 실시 예에 따른 MEMS 소자의 패키징 방법에 대해 상세히 설명한다.
도10 내지 도17은 본 발명의 실시 예에 따른 MEMS 소자의 패키징 방법은 나타낸 도면이다. 도18은 본 발명의 실시 예에 따른 블록 공중합체층의 조립 단위체로부터 형성된 나노기공을 나타낸 도면이다.
도10 내지 도17을 참조하면, 본 발명의 실시 예에 따른 MEMS 소자의 패키징 방법은 MEMS 소자(310)가 형성된 기판(300)상에 희생층(321) 및 지지층(330)을 순차적으로 형성하는 단계, 지지층(330)상에 블록 공중합체(Block copolymer)층(340)을 형성하여 자기 조립하는 단계, 자기 조립된 블록 공중합체층(340)을 선택 제거하여 복수의 나노기공(343)을 형성하는 단계, 복수의 나노기공(343)이 형성된 블록 공중합체층(340)을 마스크로 하여 지지층(330)에 나노기공(343)과 대응되는 에칭 홀(333)을 형성하는 단계, 지지층(330)에 형성된 에칭 홀(333)을 통해 희생층(321)을 제거하는 단계 및 희생층(321)이 제거된 지지층(330)상에 차폐층(350)을 형성하는 단계를 포함한다.
<희생층 및 지지층을 형성하는 단계>
도10에서 도시된 바와 같이, 기판(300)상에 형성된 MEMS 스위치(310)가 덮히도록 희생층(321)이 형성된다. 희생층(321)의 두께는 MEMS 스위치(310) 및 패키징되는 층과의 이격거리에 따라 조절될 수 있다. 희생층(321)은 금속 또는 폴리머를 포함하여 형성될 수 있다. 희생층(321) 형성을 위한 금속에는 구리가 사용될 수 있다. 또한, 희생층(321)을 형성을 위해 사용되는 물질로서 구리만을 한정하는 것이 아니라, MEMS 소자 및 후술하는 지지층 등과의 에칭 선택비를 고려하여 금속 물질을 선택할 수도 있다. 이후, 희생층(321)상에 지지층(330)이 형성된다. 지지층(330)은 기계적 강도가 우수한 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성될 수 있다.
<블록 공중합체층을 자기 조립시키는 단계>
도11에서 도시된 바와 같이, 먼저, 지지층(330)상에 블록 공중합체층(340)이 형성된다. 이후, 지지층(330)상에 형성된 블록 공중합체층(340)은 스핀 코팅된 후, 약 150℃ 이상의 온도에서 열처리된다. 여기서, 열처리는 블록 공중합체층(340)의 유리전이 온도(Tg) 이상 그리고 녹는점(Tm) 이하의 온도에서 수행되는 것이 바람직하다. 이에 따라, 본 발명의 실시 예에 따른 블록 공중합체층(340)의 경우, 약 200℃ 내지 250℃ 사이에서 열처리될 수 있다. 이에 따라, 도12에서 도시된 바와 같이, 블록 공중합체층(340)의 조립 단위 일부분이 자기 조립되어 복수의 조립 단위체(345)가 형성될 수 있다. 여기서, 조립 단위체(345)는 수직의 원기둥이 규칙적으로 배열된 자기조립 나노구조일 수 있다. 여기서, 블록 공중합체층(340)은 서로 다른 화학적 성분으로 이루어진 단위체가 공유 결합이 가능한 기능성 말단 부위에 의해 고분자 체인을 형성하는 층을 의미한다. 고분자 체인은 자체적으로 혼합에 대해 낮은 엔트로피(Entropy)를 가지고 있기 때문에 서로 섞이지 않지만, 말단 부위의 결합 특성에 의해 나노 크기의 다양한 구조를 갖는 조립 단위체로 자기 조립될 수 있다. 조립 단위로는 폴리스티렌(PolyStyrene, PS), 폴리메틸메타아크릴레이트(Poly(MethylMetAcrylate)), (Poly(Ethylene-alt-Propylene), PMMA), 폴리비닐피리딘(Poly(VinylPyridine), PEP)등이 있으며, 나노 크기에서 어레이를 이루게 된다. 조립 단위체들의 혼합량, 분자량, 표면 에너지 및 결합력등에 의해 자기 조립되는 구조는 구형, 원기둥형, 끊긴 나선형, 층형 등으로 변화시킬 수 있다. 또한, 기판(300)의 방향성, 외부로부터 가해지는 에너지 및 표면 개질 등의 다양한 방법을 통해 특정한 조립 단위체의 구조를 형성할 수 있다. 이에 따라, 본 발명의 실시 예에서 사용되는 블록 공중합체층(340)은 높은 두께의 원기둥 구조가 가능한 PS-b-PMMA인 것이 가장 적합하다. 한편, 블록 공중합체층(340)에서 사용되는 조립 단위들의 분자량 및 혼합량에 따라 조립 단위체(345)의 지름 및 조립 단위체(345)간의 간격 등이 조절될 수 있다.
<나노기공을 형성하는 단계>
도 13에서 도시된 바와 같이, 블록 공중합체층(340)의 일부 영역이 노출되도록 포토레지스트(347) 패터닝한 후, 패터닝된 포토레지스트(347)를 마스크로 하여 노출된 블록 공중합체층(340)상으로 광(349)을 조사한다. 블록 공중합체층(340)으로 조사되는 광(349)에 의해 조립 단위체(345)의 영역은 분해되고, 그 이외의 블록 공중합체층(340)의 영역은 중합될 수 있다. 광(349)에 의해 분해되는 복수의 조립 단위체(345)를 선택적으로 제거하여 나노기공(343)을 형성한다. 이에 따라, 도19에서 도시된 바와 같이, 블록 공중합체층(340)에 수직의 원기둥 구조를 갖는 복수의 나노기공(343)이 형성될 수 있다.
<에칭 홀을 형성하는 단계>
복수의 나노기공(343)이 형성된 블록 공중합체층(340)을 마스크로 하여 지지층(330)을 선택 제거한다. 이에 따라, 도14에서 도시된 바와 같이, 지지층(330)에는 나노기공(343)과 대응되는 에칭 홀(333)이 형성될 수 있다. 이후, 도15에서 도시된 바와 같이, 에칭 홀(333)이 형성된 지지층(330)이 모두 드러나도록 포토레지스트(347) 및 나노기공(333)이 형성된 블록 공중합체층(340)이 제거될 수 있다.
<희생층을 제거하는 단계>
도16에서 도시된 바와 같이, 지지층(330)에 형성된 에칭 홀(333)을 통해 희생층(321)과 스위치(310) 제조공정 시 남아 있는 소자 희생층(320)이 제거될 수 있다. 희생층(321)과 소자 희생층(320)의 제거는 에칭 홀(333)을 통해 습식 식각 또는 건식 식각 공정으로 진행될 수 있다. 희생층(321) 및 소자 희생층(320)은 우수한 내구성, 내식성 및 내마모성의 특성을 갖는 지지층(330)을 이용하여 안전하게 제거될 수 있다. 지지층(330)의 에칭 홀(333)을 통해 제거되는 소자 희생층(320) 및 희생층(320)은 지지층(330) 및 희생층(320)이 MEMS 스위치(310)와 이격된 거리를 두고 둘러싸이도록 제거되는 것이 바람직하다.
<차폐층을 형성하는 단계>
도17에서 도시된 바와 같이, MEMS 스위치(310)의 진공 패키징을 위해 지지층(330)상에 차폐층(350)이 형성될 수 있다. 차페층(350)은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성되는 것이 바람직하다. 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide)는 강도가 우수하기 때문에, 이를 이용하여 차폐층(350)이 형성될 경우, 패키징된 내부와 외부의 기압차에 따른 압력에 잘 견딜 수 있게 된다. 한편, 이온빔 스퍼터(Ion beam sputter)를 이용하여 차폐층(350)이 형성될 경우, 실리콘 카바이드뿐만 아니라, 다양한 세라믹 재료의 사용도 가능하다.
한편, 분위기가 조절된 패키징을 위한 차폐층(350)은 벤조사이클로부텐인(Benzocyclobutene, BCB) 또는 폴리이미드(Polyimide)와 같은 고분자 물질을 사용하여 원하는 분위기 하에서 코팅한 후, 열처리하여 형성될 수 있다. 점도가 높은 고분자 물질을 사용하여 코팅 할 경우, 고분자 물질은 지지층(330)에 형성된 에칭 홀(333) 사이에 침투되어 MEMS 소자(310)를 더욱 안전하게 보호할 수 있다.
따라서, 본 발명의 실시 예 따른 MEMS 소자의 패키징 방법은 블록 공중합체층의 자기 조립 나노 구조를 이용하여 희생층 제거를 위한 에칭 홀을 MEMS 소자의 윗부분에 형성시켜 희생층을 제거함으로써, 희생층의 제거시간을 단축시킬 뿐만 아니라, 제거과정에서 발생되는 MEMS 소자의 물리적 또는 화학적 손상을 최소화 시킬 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 마이크로 전자기계 시스템(Micro Electro Mechanical Systems, MEMS) 소자의 패키징 방법에 따른 MEMS 소자의 패키지에 대해 설명한다.
도17은 본 발명의 실시 예에 따른 MEMS 소자의 패키지를 나타낸 도면이다.
도17을 참조하면, 본 발명의 실시 예에 따른 MEMS 소자의 패키지는 기판(300)상에 형성된 MEMS 소자(310), 기판(300)상에서 MEMS 소자(310)를 둘러싸되 MEMS 소자(310)와 이격되고, 상부에 복수의 에칭 홀(333)이 형성된 지지층(330) 및 지지층(330)을 둘러싸도록 형성된 차폐층(350)을 포함한다.
먼저, 도17에서 도시된 바와 같이, 기판(300)상에는 제1 절연층(301)이 형성되어 있다. 제1 절연층(301)상에는 MEMS 소자 가운데 하나인 MEMS 스위치(310)가 형성되어 있다. MEMS 스위치(310)는 복수 개의 금속 전극층(302), 금속 전극층(302)을 통해 스위칭 동작을 수행하는 MEMS 스위치 빔(305) 및 스위치 빔(305)과 이격된 금속 전극층(302)상에 형성된 제2 절연층(303)을 포함한다.
지지층(330)은 기판(300)상에 형성된 MEMS 스위치(310)를 둘러싸도록 형성되어 있다. 또한, 지지층(330)은 MEMS 스위치 빔(305)의 유동공간이 확보될 수 있도록 MEMS 스위치(310)와 소정간격으로 이격되어 있다. 지지층(330) 상부에는 나노 크기의 에칭 홀(333)이 형성되어 있다. 지지층(330)은 기계적 강도가 우수한 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성된 것이 바람직하다.
차페층(350)은 지지층(330)을 둘러싸도록 형성되어 있다. 차폐층(350)은 진공 또는 가스 상태의 지지층(330) 내부를 밀봉하는 역할을 할 수 있다. 차페층(350)은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상이 포함되어 형성된 것일 수 있다. 차폐층(350)을 이루는 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide)는 기계적 강도가 우수하기 때문에 MEMS 스위치(310)가 패키징된 내부 및 외부의 기압차에 따른 압력으로부터 잘 견딜 수 있게 한다. 한편, 분위기가 조절된 패키지일 경우, 차폐층(350)은 벤조사이클로부텐인(Benzocyclobutene, BCB) 및 폴리이미드(Polyimide) 중 하나 이상이 포함하여 형성된 것이 바람직하다.
따라서, 본 발명의 MEMS 소자의 패키징 방법에 의해 제조된 MEMS 소자 패키지는 물리적 또는 화학적 손상이 최소화된 MEMS 소자를 제공할 수 있다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. (a) 마이크로 전자기계 시스템 소자가 형성된 기판상에 희생층 및 지지층을 순차적으로 형성하는 단계;
    (b) 상기 지지층상에 블록 공중합체(Block copolymer)층을 형성하여 자기 조립하는 단계;
    (c) 상기 자기 조립된 블록 공중합체층을 선택 제거하여 복수의 나노기공을 형성하는 단계;
    (d) 상기 복수의 나노기공이 형성된 블록 공중합체층을 마스크로 하여 상기 지지층에 상기 나노기공과 대응되는 에칭 홀을 형성하는 단계;
    (e) 상기 지지층에 형성된 에칭 홀을 통해 상기 희생층을 제거하는 단계; 및
    (f) 상기 희생층이 제거된 지지층상에 차폐층을 형성하는 단계를 포함하는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  2. 제1항에 있어서,
    상기 (d) 단계 이후,
    상기 나노기공이 형성된 블록 공중합체층을 제거하는 단계를 더 포함하는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  3. 제1항에 있어서,
    상기 희생층은 금속 또는 폴리머인, 마이크로 전자기계 시스템 소자의 패키징 방법.
  4. 제1항에 있어서,
    상기 지지층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성되는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  5. 제1항에 있어서,
    상기 (b) 단계는,
    상기 지지층 상에 형성된 블록 공중합체층을 스핀 코팅하는 단계; 및
    상기 스핀 코팅된 블록 공중합체층을 열처리하여 원기둥 구조를 갖는 복수의 조립 단위체가 형성되도록 상기 블록 공중합체층을 자기 조립하는 단계를 포함하는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  6. 제5항에 있어서,
    상기 (c) 단계는,
    상기 블록 공중합체층의 일부 영역이 노출되도록 포토레지스트 패터닝하는 단계;
    상기 포토레지스트를 마스크로 하여 상기 노출된 블록 공중합체층상으로 광을 조사하는 단계; 및
    상기 광이 조사된 블록 공중합체층 가운데 상기 원기둥 구조를 갖는 복수의 조립 단위체를 선택 제거하여 상기 복수의 나노기공을 형성하는 단계를 포함하는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  7. 제1항에 있어서,
    상기 (e) 단계는,
    상기 에칭 홀이 형성된 지지층 및 상기 희생층이 상기 마이크로 전자기계 시스템 소자와 이격된 거리를 두고 둘러싸도록 상기 희생층을 제거하는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  8. 제1항에 있어서,
    상기 차페층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성되는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  9. 제1항에 있어서,
    상기 차폐층은 벤조사이클로부텐인(Benzocyclobutene, BCB) 및 폴리이미드(Polyimide) 중 하나 이상을 포함하여 형성되는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  10. 제1항에 의한 마이크로 전자기계 시스템 소자의 패키지에 있어서,
    상기 기판상에 형성된 마이크로 전자기계 시스템 소자;
    상기 기판상에서 상기 마이크로 전자기계 시스템 소자를 둘러싸되, 상기 마이크로 전자기계 시스템 소자와 이격되고, 상부에 복수의 에칭 홀이 형성된 지지층; 및
    상기 지지층을 둘러싸도록 형성된 차폐층을 포함하는, 마이크로 전자기계 시스템 소자의 패키지.
  11. 제10항에 있어서,
    상기 지지층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상을 포함하여 형성된, 마이크로 전자기계 시스템 소자의 패키지.
  12. 제10항에 있어서,
    상기 차페층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 하나 이상이 포함된, 마이크로 전자기계 시스템 소자의 패키지.
  13. 제10항에 있어서,
    상기 차폐층은 벤조사이클로부텐인(Benzocyclobutene, BCB) 및 폴리이미드(Polyimide) 중 하나 이상이 포함된, 마이크로 전자기계 시스템 소자의 패키지.
KR1020080027837A 2008-03-26 2008-03-26 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지 KR100995541B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080027837A KR100995541B1 (ko) 2008-03-26 2008-03-26 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지
US12/404,743 US20090243063A1 (en) 2008-03-26 2009-03-16 Packaging method of micro electro mechanical system device and package thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027837A KR100995541B1 (ko) 2008-03-26 2008-03-26 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지

Publications (2)

Publication Number Publication Date
KR20090102406A true KR20090102406A (ko) 2009-09-30
KR100995541B1 KR100995541B1 (ko) 2010-11-22

Family

ID=41115840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027837A KR100995541B1 (ko) 2008-03-26 2008-03-26 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지

Country Status (2)

Country Link
US (1) US20090243063A1 (ko)
KR (1) KR100995541B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110081519A (ko) * 2010-01-08 2011-07-14 한국과학기술원 자기조립물질을 이용한 그라핀 나노구조체의 제조방법
KR20160043668A (ko) * 2014-10-14 2016-04-22 한국과학기술원 접촉 대전 발전기 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298114B1 (ko) * 2009-06-02 2013-08-20 한국과학기술원 Mems 또는 mems 소자의 패키지 및 패키징 방법
US9892879B2 (en) * 2011-01-11 2018-02-13 Qorvo Us, Inc. Encapsulated micro-electromechanical system switch and method of manufacturing the same
EP2365521B1 (en) * 2010-01-22 2018-12-26 IMEC vzw Thin film wafer level package
US8927311B2 (en) * 2011-02-16 2015-01-06 Freescale Semiconductor, Inc. MEMS device having variable gap width and method of manufacture
US10107773B2 (en) * 2012-10-29 2018-10-23 MEMS-Vision International Inc. Methods and systems for humidity and pressure sensor overlay integration with electronics
TWI503944B (zh) * 2013-04-18 2015-10-11 矽品精密工業股份有限公司 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構
KR101990806B1 (ko) * 2017-11-01 2019-06-19 서강대학교산학협력단 전기기계 소자 패키지 및 이의 제조 방법
CN108584864B (zh) * 2018-04-16 2019-08-09 大连理工大学 一种基于聚酰亚胺的柔性静电驱动mems继电器的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861197B2 (ja) * 2001-03-22 2006-12-20 株式会社東芝 記録媒体の製造方法
US7157296B2 (en) 2003-04-22 2007-01-02 University Of Delaware Etchless fabrication of planar photonic crystal structures in high refractive index material
US6930367B2 (en) 2003-10-31 2005-08-16 Robert Bosch Gmbh Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
WO2006081636A1 (en) * 2005-02-04 2006-08-10 Interuniversitair Microelektronica Centrum (Imec) Method for encapsulating a device in a microcavity
US20060273065A1 (en) * 2005-06-02 2006-12-07 The Regents Of The University Of California Method for forming free standing microstructures
US8940521B2 (en) * 2007-11-29 2015-01-27 General Electric Company Composite detection devices having in-line desalting and methods of making the same
US7993816B2 (en) * 2008-03-17 2011-08-09 International Business Machines Corporation Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110081519A (ko) * 2010-01-08 2011-07-14 한국과학기술원 자기조립물질을 이용한 그라핀 나노구조체의 제조방법
KR20160043668A (ko) * 2014-10-14 2016-04-22 한국과학기술원 접촉 대전 발전기 및 그 제조 방법

Also Published As

Publication number Publication date
US20090243063A1 (en) 2009-10-01
KR100995541B1 (ko) 2010-11-22

Similar Documents

Publication Publication Date Title
KR100995541B1 (ko) 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지
US9938138B2 (en) MEMS device structure with a capping structure
US7807506B2 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
US7309620B2 (en) Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
CN1262470C (zh) 柔性微机电系统换能器的制造方法
US6815361B1 (en) Method of fabricating anti-stiction micromachined structures
CA2406214A1 (en) Deposited thin films and their use in separation and sarcrificial layer applications
JP2008231233A (ja) 高分子薄膜、パターン基板、磁気記録用パターン媒体及びこれらの製造方法
KR20050070077A (ko) 미세구조물 및 이의 제작 방법
JP2011243655A (ja) 高分子薄膜、パターン媒体、及びこれらの製造方法、並びに表面改質材料
KR101163980B1 (ko) 양자점 형성방법
JP2008072091A5 (ko)
US8445305B2 (en) Method for manufacturing 3-dimensional structures using thin film with columnar nano pores and manufacture thereof
US20110012214A1 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
JP5458136B2 (ja) パターン形成方法およびインプリントモールド製造方法
KR20060131953A (ko) Ｍｅｍｓ 디바이스 및 프로세스
US10570005B2 (en) Method and apparatus for release-assisted microcontact printing of MEMS
JP2011529798A (ja) マイクロ構造体を封入する方法及びデバイス
JP2006509229A (ja) ディスプレイの製造方法
WO2010081275A1 (zh) 一种衬底上基片的微细加工方法
US6248668B1 (en) Dendritic material sacrificial layer micro-scale gap formation method
US7138672B2 (en) Apparatus and method for making a tensile diaphragm with an insert
Kim et al. A novel wafer level bonding/debonding technique using an anti-adhesion layer for polymer-based zero-level packaging of RF device
US10804103B2 (en) Microassembly of heterogeneous materials
TWI239051B (en) Method for preparing a removable system on a mother substrate, method for preparing a sacrificial release layer on a mother substrate, and systems prepared thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 8