KR20090101585A - 나노선 형성방법 및 이를 이용한 열전소자 제조방법 - Google Patents
나노선 형성방법 및 이를 이용한 열전소자 제조방법Info
- Publication number
- KR20090101585A KR20090101585A KR1020080026810A KR20080026810A KR20090101585A KR 20090101585 A KR20090101585 A KR 20090101585A KR 1020080026810 A KR1020080026810 A KR 1020080026810A KR 20080026810 A KR20080026810 A KR 20080026810A KR 20090101585 A KR20090101585 A KR 20090101585A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- nanowire
- forming
- silicon
- layer
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 title claims 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 221
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000008151 electrolyte solution Substances 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 10
- 238000007598 dipping method Methods 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 239000002019 doping agent Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 17
- 239000000243 solution Substances 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 9
- CRSBERNSMYQZNG-UHFFFAOYSA-N 1 -dodecene Natural products CCCCCCCCCCC=C CRSBERNSMYQZNG-UHFFFAOYSA-N 0.000 claims description 8
- SNRUBQQJIBEYMU-UHFFFAOYSA-N Dodecane Natural products CCCCCCCCCCCC SNRUBQQJIBEYMU-UHFFFAOYSA-N 0.000 claims description 8
- 229940069096 dodecene Drugs 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- AUHZEENZYGFFBQ-UHFFFAOYSA-N mesitylene Substances CC1=CC(C)=CC(C)=C1 AUHZEENZYGFFBQ-UHFFFAOYSA-N 0.000 claims description 8
- 125000001827 mesitylenyl group Chemical group [H]C1=C(C(*)=C(C([H])=C1C([H])([H])[H])C([H])([H])[H])C([H])([H])[H] 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- BMIBJCFFZPYJHF-UHFFFAOYSA-N 2-methoxy-5-methyl-3-(4,4,5,5-tetramethyl-1,3,2-dioxaborolan-2-yl)pyridine Chemical compound COC1=NC=C(C)C=C1B1OC(C)(C)C(C)(C)O1 BMIBJCFFZPYJHF-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- QGLVEAGMVUQOJP-UHFFFAOYSA-N prop-2-enylboronic acid Chemical compound OB(O)CC=C QGLVEAGMVUQOJP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- RUIKOPXSCCGLOM-UHFFFAOYSA-N 1-diethoxyphosphorylpropane Chemical compound CCCP(=O)(OCC)OCC RUIKOPXSCCGLOM-UHFFFAOYSA-N 0.000 claims description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052711 selenium Inorganic materials 0.000 claims description 3
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- -1 hafnium nitride Chemical class 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052702 rhenium Inorganic materials 0.000 claims description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 claims description 2
- 239000003054 catalyst Substances 0.000 abstract description 8
- 238000001459 lithography Methods 0.000 abstract description 2
- 229920001296 polysiloxane Polymers 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 7
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- KMTYGNUPYSXKGJ-UHFFFAOYSA-N [Si+4].[Si+4].[Ni++] Chemical compound [Si+4].[Si+4].[Ni++] KMTYGNUPYSXKGJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
나노선 형성방법 및 이를 이용한 열전소자 제조방법이 개시된다. 본 발명에 따른 열전소자 제조방법은 기판 상에 금속 실리사이드로 이루어진 하부전극을 형성하고, 하부전극 상에 실리콘 및 저머늄 중 적어도 어느 하나를 함유하는 반도체층을 형성하고, 반도체층 상에 패턴이 형성되어 있는 마스크를 형성한다. 그리고 기판 상에 반도체층과 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 전해질 용액에 전류를 인가하는 전기화학적 식각 방법을 통해 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하고, 마스크를 제거한다. 그리고 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각을 통해 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성한다. 그리고 반도체 나노선에 도펀트를 도핑하고, 하부전극 상의 반도체 나노선 사이 영역에 절연체를 형성하고, 절연체 및 반도체 나노선 상에 상부전극을 형성한다. 본 발명에 따른 나노선을 이용한 열전소자 제조방법에 의하면, 반도체 나노선 형성 전에 금속 실리사이드로 이루어진 하부전극이 형성되므로 별도의 추가 공정 없이 하부전극을 형성할 수 있다. 또한 상술한 바와 같이 반도체 나노선의 직경, 길이 및 위치 제어가 용이할 뿐 아니라 열전성능지수 값이 3 이상이 되도록 할 수 있다.
Description
본 발명은 나노기술에 관한 것으로, 보다 상세하게는 나노선(nanowire) 형성방법 및 이를 이용한 열전소자 제조방법에 관한 것이다.
열전소자에 대한 여러 분야에서의 상용화 요구에 따라 근래 들어 열전소자에 대한 연구가 활발히 진행되고 있다. 기존의 열전 재료에 대해 벌크 상태를 사용하여 왔으나 열전성능지수(ZT=α2Tρ-1λ-1) 값이 1이상을 넘기지 못한 한계에 이르렀다. 여기서 α는 제베크 계수, T는 절대온도, ρ는 비저항, λ는 열전도도이다. 따라서 이를 극복하기 위하여 나노선(nanowire)을 이용한 열전소자 개발이 전세계적으로 활발히 진행되고 있다.
종래 나노선의 제조 방법으로는 상향식(bottom-up) 방법인 증기-액체 고체(vapor liquid solid ; VLS) 성장 방법이 이용되고 있다. VLS 성장 방법을 이용하여 나노선을 제조하기 위해서 Au, Ti, Ta 등과 같은 금속 촉매가 이용된다. 즉 금속 촉매를 입자 형태 또는 박막 형태로 실리콘 기판 위에 증착한 후, 반응가스를 공급하면 나노선이 성장하게 된다.
그러나 VLS 성장 방법은 금속을 촉매로 사용하고 있기 때문에 공정이 완료된 후 금속이 나노선의 끝 부분에 남아있는 문제점이 있다. 또한, 500℃ 이상의 고온에서 공정이 진행되는 경우 금속이 나노선의 내부로 확산하여 나노선이 오염되는 문제점이 있다. 한편 나노선의 직경과 위치는 금속 촉매의 위치와 직경에 의해서 결정되는데 금속 촉매의 크기와 위치를 제어하는 기술은 복잡하고 어렵다. 또한, 높은 종횡비를 가진 나노선을 제조하기 위해서는 고온에서 오랜 시간 동안 공정을 진행하여야 하는데, 이와 같이 고온에서 오랜 시간 동안 공정이 진행되면 나노선의 직진성이 없어지고 휘는 경향을 보이고 있다.
그리고 나노선을 열전소자에 적용하기 위해서는 나노선의 하부가 전극과 연결되어야 한다. 그러나 종래의 VLS 성장 방법으로 나노선을 제조할 경우에는 나노선을 성장시킨 후 나노선 하부에 금속화(metalization) 공정을 진행하기 때문에 공정이 복잡하고 비용이 많이 소요되는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 금속 촉매를 이용하지 않으면서, 직경과 위치가 제어되며 높은 종횡비를 갖는 나노선을 기판에 수직하게 제조하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 손쉬운 공정으로 열전성능지수 값이 큰 나노선을 이용한 열전소자를 제조하는 데 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 나노선 형성방법은 기판 상에 금속 실리사이드(metal silicide)를 형성하는 단계; 복수의 실리콘(Si)층 및 상기 복수의 실리콘층 사이에 형성된 실리콘-저머늄(SiGe) 초격자(superlattice)층으로 이루어진 반도체층을 상기 금속 실리사이드 상에 형성하는 단계; 상기 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하는 단계; 상기 기판 상에 상기 반도체층과 상기 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 상기 전해질 용액에 전류를 인가하는 전기화학적 식각(electrochemical etching) 방법을 통해 상기 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하는 단계; 상기 마스크를 제거하는 단계; 및 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각(wet etching)을 통해 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성하는 단계;를 갖는다.
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 열전소자 제조방법은 기판 상에 금속 실리사이드로 이루어진 하부전극을 형성하는 단계; 상기 하부전극 상에 실리콘 및 저머늄 중 적어도 어느 하나를 함유하는 반도체층을 형성하는 단계; 상기 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하는 단계; 상기 기판 상에 상기 반도체층과 상기 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 상기 전해질 용액에 전류를 인가하는 전기화학적 식각 방법을 통해 상기 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하는 단계; 상기 마스크를 제거하는 단계; 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각을 통해 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성하는 단계; 상기 반도체 나노선에 도펀트(dopant)를 도핑(doping)하는 단계; 상기 하부전극 상의 상기 반도체 나노선 사이 영역에 절연체를 형성하는 단계; 및 상기 절연체 및 상기 반도체 나노선 상에 상부전극을 형성하는 단계;를 갖는다.
본 발명에 따른 나노선 형성방법에 의하면, 금속 촉매를 이용하지 않으므로 나노선의 오염을 방지할 수 있다. 또한 리쏘그라피 공정을 이용하여 패터닝함으로써 나노선을 형성하고자 하는 위치를 정확하게 제어할 수 있다. 그리고 산화와 식각공정을 반복적으로 수행함으로써 나노선을 10nm 이하의 직경으로 형성하는 것이 가능하다. 즉 10nm 이하의 직경을 갖는 나노선을 균일하게 형성할 수 있다.
본 발명에 따른 나노선을 이용한 열전소자 제조방법에 의하면, 반도체 나노선 형성 전에 금속 실리사이드로 이루어진 하부전극이 형성되므로 별도의 추가 공정 없이 하부전극을 형성할 수 있다. 또한 상술한 바와 같이 반도체 나노선의 직경, 길이 및 위치 제어가 용이할 뿐 아니라 열전성능지수 값이 3 이상이 되도록 할 수 있다.
도 1은 본 발명에 따른 나노선 형성방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.
도 2(a) 내지 도 2(g)는 본 발명에 따른 나노선 형성방법에 대한 바람직한 일 실시예를 설명하기 위한 개념도들이다.
도 3은 반도체층 상에 형성되는 패턴의 주사전자현미경(scanning electron microscopy ; SEM) 사진이다.
도 4는 본 발명에 따른 나노선 형성방법에 있어서, 반도체층 상에 형성되는 패턴의 형상을 개략적으로 나타낸 도면이다.
도 5는 패턴이 형성된 반도체층을 전기화학적 식각한 후 형성된 다공성 반도체 구조체의 주사전자현미경 사진이다.
도 6은 패턴이 형성된 반도체층을 전기화학적 식각한 후 형성된 반도체 기둥의 주사전자현미경 사진이다.
도 7은 본 발명에 따른 열전소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.
도 8(a) 내지 도 8(e)는 p형 반도체 나노선과 n형 반도체 나노선이 번갈아가며 연속적으로 연결된 구조의 열전소자를 제조하는 방법에 대한 바람직한 일 실시예를 설명하기 위한 개념도들이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 나노선 형성방법 및 이를 이용한 열전소자 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 나노선 형성방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다. 그리고 도 2(a) 내지 도 2(g)는 본 발명에 따른 나노선 형성방법에 대한 바람직한 일 실시예를 설명하기 위한 개념도들이다.
도 1 및 도 2를 참조하면, 본 발명에 따라 나노선을 형성하기 위해 우선 기판(210) 상에 금속 실리사이드(metal silicide)(220)를 형성한다(S110). 기판(210)은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 바람직하게는 단결정 실리콘 기판이 이용된다. 금속 실리사이드(220)에 이용되는 금속은 니켈(Ni), 코발트(Co), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택된 1종이 이용될 수 있다. 금속 실리사이드(220)는 에피택셜(epitaxial) 성장시킨다. 금속 실리사이드(220)는 50nm 이상의 두께가 되도록 형성한다.
금속 실리사이드(220)를 에피택셜 성장으로 형성시키는 방법은 다음과 같다. 우선 실리콘 기판(210) 상에 금속층을 형성한다. 금속층을 형성하는 방법은 특별히 한정되지 않으며, 통상적인 방법을 이용한다. 즉, 스퍼터링(sputtering), 열기상증착법(thermal evaporation) 또는 화학기상증착법(chemical vapor deposition ; CVD) 등의 방법이 이용될 수 있다. 금속층은 니켈, 코발트 및 티타늄 중 어느 하나로 증착한다. 니켈 실리사이드(NiSi2)와 코발트 실리사이드(CoSi2)는 실리콘과 격자 부정합(lattice mismatch)이 각각 0.4%, 1.2%로 매우 작아서 에피택셜 금속 실리사이드(220)로 성장시키기에 용이하다.
다음으로, 금속층이 형성된 실리콘 기판(210)을 열처리하여 금속층을 금속 실리사이드(220)로 변태시킨다. 열처리는 고온 퍼니스(furnace)나 급속 열처리(rapid thermal processing) 장치를 이용하여 수행한다. 예컨대, 실리콘 기판 상에 니켈 실리사이드를 형성시키기 위해서는 1000℃에서 열처리를 수행한다. 이러한 방식으로 금속 실리사이드를 형성하면 실리콘 기판의 결정방향에 따라 금속 실리사이드의 결정방향이 형성된다.
이상에서 금속 실리사이드를 형성하는 방법으로 기판 상에 금속층을 형성하고 열처리하는 방법에 대해서 설명하였으나, 이에 한정되는 것은 아니고 LPCVD(low pressure chemical vapor deposition), UHVCVD(ultra high vacuum chemical vapor deposition) 또는 MBE(molecular beam epitaxy)와 같은 일반적인 증착법을 통해 금속 실리사이드를 증착할 수 있다. 다만 일반적인 증착법을 통하는 경우라도 에피층을 성장시키는 것이 바람직하다.
다음으로, 금속 실리사이드(220) 상에 반도체층(260)을 형성한다(S120). 반도체층(260)은 복수의 실리콘층 및 복수의 실리콘층 사이에 형성된 실리콘-저머늄 초격자(superlattice)층으로 이루어진다. 반도체층(260)은 금속 실리사이드(220)와 마찬가지로 에피택셜 성장시킨다. 반도체층(260)은 1 내지 10μm의 두께로 형성하는 것이 바람직하다. 도 2(c)에 도시된 바와 같이 반도체층(260)은 제1실리콘층(230), 실리콘-저머늄 초격자층(240) 및 제2실리콘층(250)이 순차적으로 적층된 구조일 수 있다. 실리콘-저머늄 초격자층(240)은 실리콘 박막과 실리콘-저머늄 박막이 교번적으로 적층된 구조이다. 이때 실리콘 박막과 실리콘-저머늄 박막은 각각 20 내지 100Å으로 형성할 수 있다. 그리고 실리콘-저머늄 박막에 함유된 저머늄 함량은 1 내지 30% 수준으로 한다.
그리고 반도체층(260) 상에 패턴이 형성되어 있는 마스크(270)를 형성한다(S130). 마스크(270)는 포토 리쏘그라피(photolithography) 공정 또는 전자빔 리쏘그라피(E-beam lithography) 공정을 이용하여 형성할 수 있다. 패턴의 선폭이 1μm 이상인 경우에는 포토 리쏘그라피 공정을 이용하고, 패턴의 선폭이 1μm 이하인 경우에는 전자빔 리쏘그라피 공정을 이용할 수 있다.
마스크(270)는 반도체층(260) 상에 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)을 형성한 후, 포토레지스트(photoresist) 또는 전자빔레지스트(E-beam resist)를 도포하고 패터닝하여 형성할 수 있다. 그리고 패터닝된 포토레지스트 또는 전자빔레지스트를 반도체층(260) 마스크(270)로 이용할 수 있다.
마스크(270)는 도 2(d)에 도시된 바와 같이 사각형상의 패턴이 바둑판 배열되도록 형성할 수 있다. 이와 같이 제작된 마스크(270)의 주사전자현미경(scanning electron microscopy ; SEM) 사진을 도 3에 도시하였다. 도 3에 도시된 마스크(270)의 패턴의 선폭은 1μm이다.
이상에서 사각형상의 패턴이 바둑판 배열을 한 마스크(270)에 대해서 도시하고 설명하였으나 이에 한정되는 것은 아니고, 여러 가지 형상의 패턴을 다양하게 배열하여 패턴을 형성할 수 있다. 이를 도 4(a) 내지 도 4(d)에 나타내었다.
도 4(a)는 도 2(d)에 도시한 것과 같이 사각형상의 패턴(410)이 바둑판 배열된 마스크(270a)를 나타낸 도면이고, 도 4(b)는 사각형상의 패턴(420)이 엇갈리게 배열된 마스크(270b)를 나타낸 도면이다. 그리고 도 4(c)는 육각형상의 패턴(430)이 벌집 구조를 갖도록 배열된 마스크(270c)를 나타낸 도면이고, 도 4(d)는 삼각형상의 패턴(440)이 엇갈리게 배열된 마스크(270d)를 나타낸 도면이다.
패터닝하는 방법에 따라 나노선이 형성되는 위치가 결정된다. 예컨대 도 2(e)의 참조번호 271로 표시된 위치에 나노선이 형성된다. 그리고 패턴의 선폭이 두꺼우면 10nm 이하의 나노선을 형성하기 위해서 많은 후속공정이 필요하게 된다. 따라서 공정수를 줄이면서 원하는 위치에 나노선이 형성되게 하기 위하여, 나노선이 이용되는 분야에 따라서 패턴의 형상, 배열 및 선폭을 다양하게 조절할 수 있다.
다음으로, 반도체층(260)을 전기화학적 식각(electrochemical etching)하여 다공성 반도체 구조체(261) 또는 반도체 기둥(도면 미도시)을 형성한다(S140). 다공성 반도체 구조체(261) 또는 반도체 기둥은 기판(210) 상에 금속 실리사이드(220) 및 반도체층(260)이 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 전류를 인가하여 반도체층(260)을 식각함으로써 형성된다. 이때 전해질 용액은 불산(HF)을 함유한 용액이 이용될 수 있으며, 불산을 함유한 용액에는 디메틸포름아마이드(dimethylformamide ; DMF), 에탄올(ethanol), 2-프로판올(2-propanol) 및 탈이온수(deionized water ; DI water) 중 적어도 어느 하나를 더 혼합할 수 있다. 전류의 크기에 따라 이들의 농도를 적절히 조합하여 최적의 식각속도에서 전기화학적 식각을 수행할 수 있다. 그리고 0 내지 30℃의 범위로 설정된 온도에서 30분 내지 5시간 동안 전기화학적 식각이 수행될 수 있다. 이때 인가되는 전류는 1 내지 100mA/cm2로 설정된 범위에서 전기화학적 식각이 수행될 수 있다.
이와 같이 반도체층(260)을 전해질 용액에 노출시키고 전류를 인가하면 용액에 노출된 반도체층(260)의 표면만 식각이 진행되어 도 2(e)에 도시된 바와 같이 다공성 반도체 구조체(261)가 형성된다. 한편 인가되는 전류의 양이 증가할수록 식각되는 면적이 넓어지고, 잔존하는 반도체층(260)의 면적이 점점 얇아져서 결국 반도체 기둥이 형성된다. 상술한 방법으로 형성된 다공성 반도체 구조체와 반도체 기둥의 주사전자현미경 사진을 각각 도 5 및 도 6에 나타내었다.
도 5는 불산, 탈이온수 및 2-프로판올을 5:9:26의 비율로 혼합한 후 전기화학적 식각하여 형성된 다공성 반도체 구조체의 주사전자현미경 사진이고, 도 6은 도 5와 같은 실시예에서 전류의 양을 증가시켰을 때 형성되는 반도체 기둥의 주사전자현미경 사진이다.
도 5를 참조하면, 길이 10μm, 직경 5μm의 기공이 잘 정렬된 다공성 반도체 구조체를 상술한 방법으로 얻을 수 있음을 알 수 있다. 그리고 도 6을 참조하면, 상술한 방법으로 잘 정렬된 약 300nm 직경을 갖는 반도체 기둥을 얻을 수 있음을 알 수 있다.
다시 도 1로 돌아가서, 마스크(270)를 제거한다(S145). 마스크(270)가 포토레지스트나 전자빔레지스트로 이루어진 경우에는 레지스트 스트리퍼(stripper)를 이용하여 제거하는 것이 가능하다. 그리고 마스크(270)가 산화 실리콘이나 질화 실리콘으로 이루어진 경우에는 식각용액을 이용한 습식식각법이나 플라즈마를 이용한 건식식각법에 의해 제거하는 것이 가능하다.
그리고 다공성 반도체 구조체(261) 또는 반도체 기둥의 표면을 산화시킨다(S150). S150 단계는 건식산화법을 통해 수행될 수 있다. 이때 건식산화법은 500 내지 1500℃로 설정된 온도 범위에서 1 내지 10시간 동안 수행될 수 있다.
그리고 습식식각(wet etching)을 통해 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거한다(S160). S150 단계를 통해 형성된 산화물을 습식식각방법으로 제거함으로써 다공성 반도체 구조체의 경우는 반도체 기둥이 되고 반도체 기둥은 그 직경이 점점 감소하게 된다. 이때 습식식각을 위한 에칭용액은 불산용액이 이용될 수 있다.
이러한 산화 과정(S150)과 식각 과정(S160)을 통해 반도체 기둥의 직경은 점점 작아져서 반도체 나노선이 형성된다. 그리고 반도체 나노선이 원하는 직경으로 형성되었는 지를 확인하여(S170), 산화 과정(S150)과 식각 과정(S160)을 반복적으로 수행할 수 있다. 이러한 과정을 통해 도 2(f)에 도시된 바와 같은 반도체 나노선(262)을 형성할 수 있다. 반도체 나노선(262)은 실리콘층(232, 252) 사이에 실리콘-저머늄 초격자층(242)이 배치된 형태의 구조이다. 산화 과정(S150)과 식각 과정(S160)을 반복적으로 수행하면 10nm 이하의 직경을 갖는 반도체 나노선(262)을 형성할 수 있다.
다음으로, 반도체 나노선(262)을 수소 분위기에서 열처리한다(S180). 상술한 방법으로 반도체 나노선(262)을 형성하게 되면, 도 2(f)에 도시된 바와 같이 각진 형상의 반도체 나노선(262)이 형성된다. 일반적으로 나노선이 소자로서 최대의 효율을 내기 위해서는 원형의 단면을 갖는 것이 바람직하다. 따라서 도 2(g)에 도시된 바와 같은 원형의 반도체 나노선(263)을 형성하기 위해서는 수소 분위기에서 열처리를 수행할 수 있다. 수소 분위기에서의 열처리는 10-3 내지 103 Torr의 압력하에서 300 내지 1500℃의 온도에서 수행하는 것이 바람직하다.
도 7은 본 발명에 따른 열전소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.
도 7을 참조하면, 본 발명에 따라 열전소자를 제조하기 위해 우선 기판 상에 금속 실리사이드로 이루어진 하부전극을 형성한다(S710). S710 단계는 도 1의 S110 단계에 대응된다. 하부전극은 일 방향으로 길게 뻗은 형상으로 상술한 바와 같이 에피택셜 성장시킬 수 있다. 다만 금속 실리사이드로 이루어진 하부전극이 전극으로서의 역할을 충실히 수행하기 위하여 50nm 이상의 두께로 하부전극을 형성할 수 있다.
다음으로, 하부전극 상에 실리콘 및 저머늄 중 적어도 어느 하나를 함유하는 반도체층을 형성한다(S720). 이때 반도체층은 실리콘으로만 이루어지거나, 복수의 실리콘층 및 복수의 실리콘층 사이에 형성된 실리콘-저머늄 초격자층으로 이루어질 수 있다. 이러한 반도체층은 에피택셜 성장시키는 것이 바람직하다. 실리콘만으로 이루어진 반도체층을 형성할 경우에는 하부전극 상에 공지의 실리콘 에피공정을 이용할 수 있다. 그리고 실리콘층 및 복수의 실리콘층 사이에 형성된 실리콘-저머늄 초격자층으로 이루어진 반도체층을 형성할 경우에는 S720 단계는 도 1의 S120 단계에 대응된다. 이와 같이 실리콘층 사이에 실리콘-저머늄 초격자층이 형성된 반도체층을 이용하면, 열전성능지수가 큰 열전소자를 제조하는 것이 가능하다.
다음으로, 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하고(S730), 반도체층을 전기화학적 방법으로 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성한 후(S740), 마스크를 제거한다(S745). 그리고 다공성 반도체 구조체 또는 반도체 기둥 표면을 산화한(S750) 후, 습식식각을 통해 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거한다(S760). S730 단계 내지 S760 단계는 도 1의 S130 단계 내지 S160 단계에 대응된다. 그리고 반도체 나노선의 직경을 확인하여(S770), 원하는 두께에 도달하지 않았다면 S750 단계 및 S760 단계를 반복 수행한다. 열전성능지수가 3 이상이 되기 위해서는 반도체 나노선의 직경이 10nm 이하가 될 때까지 S750 단계 및 S760 단계를 반복하는 것이 바람직하다. 그리고 열전소자로서 최대의 효율을 내기 위해 반도체 나노선을 수소 분위기에서 열처리한다(S780). S780 단계는 도 1의 S180 단계에 대응된다.
다음으로, 반도체 나노선에 도펀트(dopant)를 도핑(doping)한다(S785). S785 단계는 반도체 나노선을 유기체에 노출시켜 반도체 나노선 표면에 도펀트를 부착시킨 후, 열처리하여 반도체 나노선 내부로 도펀트가 확산되도록 하여 반도체 나노선에 도펀트를 도핑하는 단계이다. 이때 하부전극 상에 형성된 반도체 나노선 중 일부 영역은 p형 도핑하고 나머지 영역은 n형 도핑하여 하나의 하부전극 상에 p형 반도체 나노선과 n형 반도체 나노선이 동시에 존재하도록 한다. 이를 도 8에 나타내었다.
도 8(a)에 도시된 바와 같이 기판(210) 상에 하부전극(220a)이 형성되어 있고, 하부전극(220a) 상에 반도체 나노선(263a, 263b)이 형성되어 있다. 이때 참조번호 263a로 표시된 반도체 나노선에는 p형 도핑하고, 참조번호 263b로 표시된 반도체 나노선에는 n형 도핑하는 경우에 대해서 살펴본다.
참조번호 263a로 표시된 반도체 나노선에 p형 도핑을 하기 위해서, 우선 참조번호 263b로 표시된 반도체 나노선에 p형 도펀트가 도핑되지 않도록 도 8(b)에 도시된 바와 같이 참조번호 263b로 표시된 반도체 나노선이 형성되어 있는 영역에 차단층(810)을 형성한다. 차단층(810)은 참조번호 263b로 표시된 반도체 나노선이 덮이도록 하부전극(220a) 상에 형성되어 참조번호 263b로 표시된 반도체 나노선이 p형 도핑용액에 노출되지 않도록 한다. 차단층(810)은 폴리머(polymer)로 이루어질 수 있다.
그리고 참조번호 263a로 표시된 반도체 나노선을 알릴보론산 피나콜 에스테르(allylboronic acid pinacol ester)를 메시틸렌(mesitylene) 또는 도데센(dodecene)과 혼합하여 제조한 용액에 노출시켜, p형 도펀트를 참조번호 263a로 표시된 반도체 나노선의 표면에 부착시킨다. 이때 알릴보론산 피나콜 에스테르를 메시틸렌 또는 도데센과 1:2 내지 1:10의 비율로 혼합하고, 알릴보론산 피나콜 에스테르가 메시틸렌 또는 도데센과 혼합된 용액에 100 내지 150℃의 온도범위에서 30분 내지 5시간 동안 참조번호 263a로 표시된 반도체 나노선을 노출시킨다.
반대로 참조번호 263b로 표시된 반도체 나노선에 n형 도핑을 하기 위해서, 참조번호 263a로 표시된 반도체 나노선에 n형 도펀트가 도핑되지 않도록 도 8(c)에 도시된 바와 같이 참조번호 263a로 표시된 반도체 나노선이 형성되어 있는 영역에 차단층(820)를 형성한다. 참조번호 820으로 표시된 차단층 역시 참조번호 810으로 표시된 차단층과 마찬가지로 폴리머로 이루어질 수 있다. 그리고 차단층(820)은 참조번호 263a로 표시된 반도체 나노선이 덮이도록 하부전극(220a) 상에 형성되어 참조번호 263a로 표시된 반도체 나노선이 n형 도핑용액에 노출되지 않게 한다.
그리고 참조번호 263b로 표시된 반도체 나노선을 디에틸-프로필포스포네이트(diethyl-propylphosphonate)를 메시틸렌(mesitylene) 또는 도데센(dodecene)과 혼합하여 제조한 용액에 노출시켜, n형 도펀트를 참조번호 263b로 표시된 반도체 나노선의 표면에 부착시킨다. 이때 디에틸-프로필포스포네이트를 메시틸렌 또는 도데센과 1:2 내지 1:10의 비율로 혼합하고, 디에틸-프로필포스포네이트가 메시틸렌 또는 도데센과 혼합된 용액에 100 내지 150℃의 온도범위에서 30분 내지 5시간 동안 참조번호 263b로 표시된 반도체 나노선을 노출시킨다.
그리고 차단층(810, 820)을 제거한 후, 참조번호 263a로 표시된 반도체 나노선에 부착된 p형 도펀트와 참조번호 263b로 표시된 반도체 나노선에 부착된 n형 도펀트가 각각의 반도체 나노선(263a, 263b)의 내부로 이동되도록 열처리한다.
상술한 방법을 이용하면, 하나의 하부전극(220a) 상에 p형 반도체 나노선(263a)과 n형 반도체 나노선(263b)이 동시에 존재하게 된다.
그리고 하부전극 상에 반도체 나노선 사이 영역에 절연체(도면 미도시)를 형성한다(S790). 이때 이용되는 절연체는 폴리머(polymer)일 수 있다.
그리고 절연체 및 반도체 나노선 상에 상부전극(830a, 830b)을 형성한다(S795). 상부전극(830a, 830b)은 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 니켈, 코발트, 질화탄탈룸(TaN), 질화하프늄(HfN) 및 질화지르코늄(ZrN) 중에서 선택된 1종 이상으로 이루어질 수 있다. 도 8(d)에 도시된 바와 같이 하부전극(220a)이 일 방향으로 길게 뻗은 형상으로 형성되고, 상부전극(830a, 830b)은 하부전극(220a)의 형성방향과 서로 다른 방향으로 길게 뻗은 형상으로 형성될 수 있다. 열전소자의 집적도를 증가시키고, 공정의 편이성을 위해 상부전극(830a, 830b)과 하부전극(220a)의 형성방향을 수직하게 할 수 있다. 그리고 참조번호 830a로 표시된 상부전극은 p형 반도체 나노선(263a) 상에 형성하고, 참조번호 830b로 표시된 상부전극은 n형 반도체 나노선(263b) 상에 형성한다. 이와 같은 구조를 연결하면 도 8(e)에 도시된 구조가 된다.
도 8(e)를 참조하면, 각각의 하부전극(220a, 220b)은 p형 반도체 나노선(263a, 263c)과 n형 반도체 나노선(263b, 263d)이 연결된다. 그리고 상부전극(830b)에도 p형 반도체 나노선(263c)과 n형 반도체 나노선(263b)이 연결된다. 즉 상부전극(830a), p형 반도체 나노선(263a), 하부전극(220a), n형 반도체 나노선(263b), 상부전극(830b), p형 반도체 나노선(263c), 하부전극(220b), n형 반도체 나노선(263d) 및 상부전극(830c)이 번갈아가며 연속적으로 연결된 구조로 제조된다. 이와 같이 열전소자를 제조하는 것이 열전소자의 상용화에 유리하다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
Claims (28)
- 기판 상에 금속 실리사이드(metal silicide)를 형성하는 단계;복수의 실리콘(Si)층 및 상기 복수의 실리콘층 사이에 형성된 실리콘-저머늄(SiGe) 초격자(superlattice)층으로 이루어진 반도체층을 상기 금속 실리사이드 상에 형성하는 단계;상기 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하는 단계;상기 기판 상에 상기 반도체층과 상기 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 상기 전해질 용액에 전류를 인가하는 전기화학적 식각(electrochemical etching) 방법을 통해 상기 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하는 단계;상기 마스크를 제거하는 단계; 및상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각(wet etching)을 통해 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성하는 단계;를 포함하는 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 반도체 나노선을 형성하는 단계 이후에,상기 반도체 나노선을 수소 분위기에서 열처리하여 상기 반도체 나노선의 단면의 형상을 원형으로 만드는 단계;를 더 포함하는 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 기판은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS 및 CdSe 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 금속 실리사이드 및 상기 반도체층은 에피택셜(epitaxial) 성장법으로 형성시키는 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 금속은 니켈(Ni), 코발트(Co) 및 티타늄(Ti) 중 적어도 어느 하나인 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 실리콘-저머늄 초격자층은 실리콘 박막과 실리콘-저머늄 박막이 교번적으로 적층된 구조인 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 전해질 용액은 불산(HF)을 함유한 용액인 것을 특징으로 하는 나노선 형성방법.
- 제7항에 있어서,상기 전해질 용액은 디메틸포름아마이드(dimethylformamide ; DMF), 에탄올(ethanol), 2-프로판올(2-propanol) 및 탈이온수(deionized water ; DI water) 중 적어도 어느 하나를 더 함유하는 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 다공성 반도체 구조체 또는 반도체 기둥을 산화시키는 과정은,건식산화법에 의해 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정인 것을 특징으로 하는 나노선 형성방법.
- 제1항에 있어서,상기 산화물을 제거하는 과정은,상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 불산 용액에 노출시키는 과정인 것을 특징으로 하는 나노선 형성방법.
- 기판 상에 금속 실리사이드로 이루어진 하부전극을 형성하는 단계;상기 하부전극 상에 실리콘 및 저머늄 중 적어도 어느 하나를 함유하는 반도체층을 형성하는 단계;상기 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하는 단계;상기 기판 상에 상기 반도체층과 상기 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 상기 전해질 용액에 전류를 인가하는 전기화학적 식각 방법을 통해 상기 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하는 단계;상기 마스크를 제거하는 단계;상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각을 통해 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성하는 단계;상기 반도체 나노선에 도펀트(dopant)를 도핑(doping)하는 단계;상기 하부전극 상의 상기 반도체 나노선 사이 영역에 절연체를 형성하는 단계; 및상기 절연체 및 상기 반도체 나노선 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 반도체 나노선을 형성하는 단계와 상기 반도체 나노선에 도펀트를 도핑하는 단계 사이에,상기 반도체 나노선을 수소 분위기에서 열처리하여 상기 반도체 나노선의 단면의 형상을 원형으로 만드는 단계;를 더 포함하는 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 기판은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS 및 CdSe 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 금속 실리사이드 및 상기 반도체층은 에피택셜 성장법으로 형성시키는 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 금속은 니켈(Ni), 코발트(Co) 및 티타늄(Ti) 중 적어도 어느 하나인 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 반도체층은 복수의 실리콘층 및 상기 복수의 실리콘층 사이에 형성된 실리콘-저머늄 초격자층으로 이루어진 것을 특징으로 하는 열전소자 제조방법.
- 제16항에 있어서,상기 실리콘-저머늄 초격자층은 실리콘 박막과 실리콘-저머늄 박막이 교번적으로 적층된 구조인 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 전해질 용액은 불산을 함유한 용액인 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 다공성 반도체 구조체 또는 반도체 기둥을 산화시키는 과정은,건식산화법에 의해 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정인 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 산화물을 제거하는 과정은,상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 불산 용액에 노출시키는 과정인 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 반도체 나노선에 도펀트를 도핑하는 단계는,상기 반도체 나노선을 유기체에 노출시켜 상기 반도체 나노선 표면에 도펀트를 부착하는 단계; 및상기 도펀트가 부착된 반도체 나노선을 열처리하여 상기 반도체 나노선 내부로 상기 도펀트가 확산되도록 하는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법.
- 제21항에 있어서,상기 반도체 나노선에 표면에 도펀트를 부착하는 단계는,상기 하부전극 상에 형성된 반도체 나노선 중 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선 표면에 p형 도펀트를 부착하는 단계; 및상기 하부전극 상에 형성된 반도체 나노선 중 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선 표면에 n형 도펀트를 부착하는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법.
- 제22항에 있어서,상기 p형 도펀트를 부착하는 단계는,상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선에 p형 도펀트가 도핑되지 않도록 상기 n형 반도체 나노선을 형성하고자 하는 영역에 차단층을 형성하는 단계; 및상기 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선을 알릴보론산 피나콜 에스테르(allylboronic acid pinacol ester)를 메시틸렌(mesitylene) 또는 도데센(dodecene)과 혼합하여 제조한 용액에 노출시켜, p형 도펀트를 상기 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선의 표면에 부착시키는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법.
- 제22항에 있어서,상기 n형 도펀트를 부착하는 단계는,상기 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선에 n형 도펀트가 도핑되지 않도록 상기 p형 반도체 나노선을 형성하고자 하는 영역에 차단층을 형성하는 단계; 및상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선을 디에틸-프로필포스포네이트(diethyl-propylphosphonate)를 메시틸렌(mesitylene) 또는 도데센(dodecene)과 혼합하여 제조한 용액에 노출시켜, n형 도펀트를 상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선의 표면에 부착시키는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법.
- 제23항 또는 제24항에 있어서,상기 차단층은 폴리머(polymer)로 이루어진 것을 특징으로 하는 열전소자 제조방법.
- 제22항에 있어서,상기 하부전극은 일 방향으로 길게 뻗은 형상으로 형성되고,상기 상부전극은 상기 하부전극의 형성방향과 서로 다른 방향으로 형성하되, 상기 p형 반도체 나노선을 형성하고자 하는 영역과 상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성된 상부전극은 서로 전기적으로 절연되도록 하는 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 상부전극은 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 니켈, 코발트, 질화탄탈룸(TaN), 질화하프늄(HfN) 및 질화지르코늄(ZrN) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 열전소자 제조방법.
- 제11항에 있어서,상기 절연체는 폴리머인 것을 특징으로 하는 열전소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080026810A KR100942181B1 (ko) | 2008-03-24 | 2008-03-24 | 나노선 형성방법 및 이를 이용한 열전소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080026810A KR100942181B1 (ko) | 2008-03-24 | 2008-03-24 | 나노선 형성방법 및 이를 이용한 열전소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090101585A true KR20090101585A (ko) | 2009-09-29 |
| KR100942181B1 KR100942181B1 (ko) | 2010-02-11 |
Family
ID=41359315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080026810A KR100942181B1 (ko) | 2008-03-24 | 2008-03-24 | 나노선 형성방법 및 이를 이용한 열전소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100942181B1 (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2392035A1 (en) * | 2009-01-29 | 2011-12-07 | Hewlett-Packard Development Company, L. P. | Semiconductor heterostructure thermoelectric device |
| WO2011162726A1 (en) * | 2010-06-25 | 2011-12-29 | Agency For Science, Technology And Research | Thermoelectric device and method for manufacturing a thermoelectric device |
| DE102012202615A1 (de) * | 2012-02-21 | 2013-08-22 | Universität Paderborn | Verfahren zum Herstellen eines thermoelektrischen Generators sowie thermoelektrischer Generator |
| KR101324257B1 (ko) * | 2011-11-22 | 2013-11-01 | 한국기계연구원 | 열전 반도체 모듈 및 이의 제조방법 |
| KR20140009208A (ko) * | 2010-10-27 | 2014-01-22 | 바스프 에스이 | 열전 모듈 및 이의 제조 방법 |
| KR101389839B1 (ko) * | 2012-09-27 | 2014-04-29 | 인하대학교 산학협력단 | 실리콘 웨이퍼의 균질한 전기화학 에칭방법 |
| KR20170029972A (ko) * | 2015-09-08 | 2017-03-16 | 포항공과대학교 산학협력단 | 비대칭 수직 나노선 어레이를 이용한 열전소자 및 이의 제조방법 |
| KR20170036555A (ko) * | 2015-09-24 | 2017-04-03 | 삼성전자주식회사 | 에너지 전달 구조체, 및 에너지 변환 장치 |
| CN115692189A (zh) * | 2022-11-04 | 2023-02-03 | 广东工业大学 | 一种氮化镓纳米线阵列及其加工方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102618922A (zh) * | 2012-04-06 | 2012-08-01 | 中国科学院合肥物质科学研究院 | 一种在Si基片上外延生长GaAs薄膜的方法 |
| KR101408670B1 (ko) | 2013-01-29 | 2014-06-17 | 한국기계연구원 | 실리콘 마스크를 이용한 열전 소자 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1565397A1 (en) * | 2002-11-18 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Dispersion of nanowires of semiconductor material |
| US7767499B2 (en) | 2002-12-19 | 2010-08-03 | Sandisk 3D Llc | Method to form upward pointing p-i-n diodes having large and uniform current |
| KR100668965B1 (ko) | 2005-09-27 | 2007-01-12 | 엘지전자 주식회사 | 발광 소자 및 그의 제조 방법 |
-
2008
- 2008-03-24 KR KR1020080026810A patent/KR100942181B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2392035A1 (en) * | 2009-01-29 | 2011-12-07 | Hewlett-Packard Development Company, L. P. | Semiconductor heterostructure thermoelectric device |
| EP2392035A4 (en) * | 2009-01-29 | 2014-04-02 | Hewlett Packard Development Co | THERMOELECTRIC DEVICE WITH SEMICONDUCTOR HETEROSTRUCTURE |
| WO2011162726A1 (en) * | 2010-06-25 | 2011-12-29 | Agency For Science, Technology And Research | Thermoelectric device and method for manufacturing a thermoelectric device |
| KR20140009208A (ko) * | 2010-10-27 | 2014-01-22 | 바스프 에스이 | 열전 모듈 및 이의 제조 방법 |
| KR101324257B1 (ko) * | 2011-11-22 | 2013-11-01 | 한국기계연구원 | 열전 반도체 모듈 및 이의 제조방법 |
| DE102012202615A1 (de) * | 2012-02-21 | 2013-08-22 | Universität Paderborn | Verfahren zum Herstellen eines thermoelektrischen Generators sowie thermoelektrischer Generator |
| KR101389839B1 (ko) * | 2012-09-27 | 2014-04-29 | 인하대학교 산학협력단 | 실리콘 웨이퍼의 균질한 전기화학 에칭방법 |
| KR20170029972A (ko) * | 2015-09-08 | 2017-03-16 | 포항공과대학교 산학협력단 | 비대칭 수직 나노선 어레이를 이용한 열전소자 및 이의 제조방법 |
| KR20170036555A (ko) * | 2015-09-24 | 2017-04-03 | 삼성전자주식회사 | 에너지 전달 구조체, 및 에너지 변환 장치 |
| CN115692189A (zh) * | 2022-11-04 | 2023-02-03 | 广东工业大学 | 一种氮化镓纳米线阵列及其加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100942181B1 (ko) | 2010-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100942181B1 (ko) | 나노선 형성방법 및 이를 이용한 열전소자 제조방법 | |
| US8698254B2 (en) | Tunnel field effect transistor and method for manufacturing same | |
| US9064942B2 (en) | Nanowire capacitor for bidirectional operation | |
| US11393940B2 (en) | Photodetector and method for forming the same | |
| TWI595679B (zh) | 太陽能電池 | |
| US7999251B2 (en) | Nanowire MOSFET with doped epitaxial contacts for source and drain | |
| US10468498B2 (en) | Vertical fin bipolar junction transistor with high germanium content silicon germanium base | |
| CN102171790A (zh) | 半导体基板、电子器件、以及半导体基板的制造方法 | |
| KR20140112061A (ko) | 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법 | |
| JP5031313B2 (ja) | 外部環境ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法 | |
| US9647063B2 (en) | Nanoscale chemical templating with oxygen reactive materials | |
| EP2289104B1 (en) | Diodes, and methods of forming diodes | |
| KR20170030969A (ko) | 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자 | |
| CN102171791A (zh) | 半导体基板、电子器件、以及半导体基板的制造方法 | |
| US11187672B2 (en) | Superhydrophobic electrode and biosensing device using the same | |
| KR20080074988A (ko) | 트랜지스터 | |
| CN114256147B (zh) | 半导体结构制备方法 | |
| US9966253B2 (en) | Forming nanotips | |
| KR20230111710A (ko) | 콘택 구조의 형성 방법, 반도체 소자의 제조 방법, 콘택 구조 및 이를 포함하는 반도체 소자 | |
| CN111834447A (zh) | HfO2基栅介质层材料及其制备方法和半导体器件 | |
| KR20090097533A (ko) | 나노선 형성방법과 나노선이 형성되어 있는 적층구조물 및이를 이용한 수직형 반도체 소자와 인터커넥트 적층구조물제조방법과 수직형 반도체 소자와 인터커넥트 적층구조물 | |
| Kuo | Bottom-up and top-down fabrication of nanowire-based electronic devices: In situ doping of vapor liquid solid grown silicon nanowires and etch-dependent leakage current in InGaAs tunnel junctions | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160118 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |