KR20090097657A - 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법 - Google Patents

웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20090097657A
KR20090097657A KR1020080022941A KR20080022941A KR20090097657A KR 20090097657 A KR20090097657 A KR 20090097657A KR 1020080022941 A KR1020080022941 A KR 1020080022941A KR 20080022941 A KR20080022941 A KR 20080022941A KR 20090097657 A KR20090097657 A KR 20090097657A
Authority
KR
South Korea
Prior art keywords
wafer
wafer chuck
exposure
pattern
vacuum
Prior art date
Application number
KR1020080022941A
Other languages
English (en)
Inventor
박정수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080022941A priority Critical patent/KR20090097657A/ko
Publication of KR20090097657A publication Critical patent/KR20090097657A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로, 반도체 소자의 형성 시에 오버레이의 정확도를 향상시킬 수 있는 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법에 관한 것이다.
본 발명의 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법은 패턴의 반도체 소자 제조 공정 중에서 특히 여러 공정이 요구되는 노광 공정에서 오버레이 에러 요소들을 최소화시킴으로써 마스크 노광 중에 생기는 오버레이 문제점을 해결하여 노광 과정들을 보다 효율적으로 수행할 수 있도록 하며, 웨이퍼의 평탄도를 일정하게 유지함으로써 초점 여유도와 정렬 정밀도 등의 공정상의 문제를 최소화할 수 있는 장점이 있다.
웨이퍼 척, 오버레이

Description

웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법{The wafer chuck and method for forming semiconductor device using the same}
본 발명은 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로, 반도체 소자의 형성 시에 오버레이의 정확도를 향상시킬 수 있는 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법에 관한 것이다.
반도체 소자 장비의 웨이퍼 척(wafer chuck)은 반도체 소자의 제조 공정 중에서 이동되는 웨이퍼를 놓지지 않고 안전하게 이동시킬 수 있도록 웨이퍼 척의 표면에 형성되어 있는 진공 홀을 통해 높은 진공도가 유지되도록 하여 웨이퍼가 척에 지지되도록 하는 역할을 한다.
그리고 상기 척 상면으로 웨이퍼를 올리거나 내리기 쉽게 하기 위해 상기 진공 홀을 통해 핀을 삽입하여 핀이 오르내리면서 웨이퍼를 운송가능하게 한다.
상기와 같은 웨이퍼 척은 반도체 소자 공정 중에 사용되고 있으며 특히, 노광 공정을 수행하는 노광 장비에도 있는데, 레티클 상에 존재하는 패턴이 웨이퍼 상에 노광될 때 상기 웨이퍼 척을 통하여 웨이퍼가 고정될 수 있도록 하여 반도체 소자의 패턴이 안정적으로 형성될 수 있도록 한다.
한편, 반도체 소자의 노광 공정에 있어서 소자가 점차 집적화됨에 따라 패턴의 적층 구조 오버랩의 오버레이 마진이 매우 중요한 요소로 부각되고 있는데, 특히 노광 장비가 ArF Dry에서 ArF 이머젼 장비로 전환되면서 노광 진행시에 웨이퍼에 가해지는 열적 효과와 박막 증착 공정에 의한 스트레스에 의해서 오버레이의 보정이 어려워 SAC 오버랩 마진이나 SAC 페일이 발생되고 있다.
상기 이머젼 노광장비는 종래의 노광 방식과 같이 노광 렌즈와 웨이퍼 사이에 굴절률이 1인 공기가 적용되는 것과는 달리 노광 렌즈와 웨이퍼 사이에 물(H2O) 또는 유기용매와 같이 굴절율이 1이상인 물질을 중간매체로 적용하여 같은 노광 파장의 광원을 사용하더라도 단파장의 광원을 사용하거나 높은 개구수의 렌즈를 이용한 것과 같은 효과를 얻을 수 있어 초점 심도의 저하를 현저히 개선할 수 있어 기존에 형성하였던 패턴보다 훨씬 미세한 패턴의 형성이 가능하다.
도 1은 종래 기술에 따른 KrF 노광 장비의 웨이퍼 척 도면이고, 도 2는 종래 기술에 따른 ArF 노광 장비의 웨이퍼 척 도면이고, 도 3은 종래 기술에 따른 ArF 이머젼 노광장비의 웨이퍼 척 도면이다.
도 1에 도시된 웨이퍼 척 구조를 살펴보면, 중앙부에 형성된 진공 홀(H1)에 의해 진공 압이 형성되는 부분이 중앙부에 집중하게 되어, 웨이퍼 중앙부의 진공압과 웨이퍼 가장자리 부분의 진공압의 차이로 인해 웨이퍼의 휘어짐이 발생할 수 있다.
또한, 도 2에 도시된 웨이퍼 척 구조를 살펴보면, 진공 홀(H1)이 중앙부에 수직한 방향으로 나열되어 있으므로 도 1에서와 같이 웨이퍼의 휘어짐이 발생할 수 있다.
그리고, 도 3에 도시된 바와 같이 이머젼 노광 장비로 전환됨에 따라 노광 진행시에 웨이퍼에 가해지는 열적 효과와 박막 증착 공정에 의한 스트레스를 줄이기 위하여 진공 홀(H1)의 갯수를 증가시켜 웨이퍼가 압착될 수 있도록 하였다.
하지만 여전히 웨이퍼의 어느 한쪽 부분의 진공도가 강하거나 약하게 고정되어 부분에 따라 진공 압력의 차이가 발생하게 되어 웨이퍼가 미세하게 휘어질 수 있어 웨이퍼의 평탄도가 일정하지 못하여 정확한 오버레이를 구현하기 어려운 문제점이 있다.
또한, 웨이퍼의 평탄도가 일정하게 유지되지 못함으로 인해 노광 공정 중에 초점 여유도와 정렬 정밀도에 문제가 발생되어 여러 공정상의 문제를 유발할 수 있으며 웨이퍼의 크기가 점차 증가됨에 따라 더욱 심화될 수 있는 문제점이 있다.
본 발명은 반도체 소자의 집적도가 증가하므로 패턴의 크기가 미세해짐에 따라 반도체 노광 장비가 ArF 노광 장비가 ArF 이머젼 장비로 전환됨에 따라 웨이퍼에 의한 열적 효과와 박막 증착 공정의 스트레스에 의해 정확한 오버레이의 구현이 어려워지는 문제점을 해결하기 위하여, 반도체 소자 장비의 웨이퍼 척 구조를 개선하여 오버레이 보정이 정확하게 이루어질 수 있는 반도체 소자 노광 장비의 웨이퍼 척을 제공한다.
본 발명의 웨이퍼 척은 웨이퍼 사이즈 보다 큰 원형의 테이블 및 웨이퍼 상에 패턴을 형성하는 레티클의 노광 샷의 격자 맵에 일치되도록 상기 원형 테이블에 형성된 다수개의 진공 홀을 포함한다.
이때, 상기 노광 샷의 격자 맵은 가로 10mm 세로 15mm로 형성되는 것을 특징으로 한다.
그리고, 다수개의 진공 홀에 형성되는 진공압은 개별적으로 제어되는 것을 특징으로 한다.
또한, 상기의 웨이퍼 척은 ArF 이머젼 노광 장비, KrF 노광 장비 및 ArF 노광 장비 중 어느 하나에 사용되는 것을 특징으로 한다.
본 발명의 반도체 소자의 형성 방법은 반도체 기판상에 박막을 증착하는 단계와 상기 증착된 박막의 스트레스로 발생한 워피지(warpage)를 측정하는 단계 및 상기 측정된 워피지를 이용하여 상기 웨이퍼 척을 통하여 진공압을 조절하는 단계를 포함하는 것을 특징으로 한다.
그리고 본 발명의 또 다른 실시예의 반도체 소자의 형성 방법은 하부 패턴 상에 피식각층을 증착하는 단계와 소정의 패턴이 형성된 노광마스크를 이용하여 상기 피식각층 상부에 도포된 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계와 상기 하부 패턴을 기준으로 하여 청구항 1항의 웨이퍼 척을 이용하여 상기 감광막 패턴의 오버레이를 정렬하는 단계 및 상기 감광막 패턴을 식각마스크로 이용하여 상기 피식각층을 식각하여 상부 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 오버레이를 정렬하는 단계는 반도체 기판상에 증착된 박막의 스트레스로 발생한 워피지를 측정하는 단계 및 상기 측정된 워피지를 이용하여 청구항 1항의 웨이퍼 척을 통하여 진공압을 조절하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 반도체 소자의 집적도가 증가함에 따라 중요시되는 패턴의 오버레이를 정확하게 보정하기 위하여 반도체 소자 장비의 웨이퍼 척의 구조를 개선하여 오버레이 에러 요소들을 최소화시킴으로써 마스크 노광 중에 생기는 오버레이 문제점을 해결하여 노광 과정들을 보다 효율적으로 수행할 수 있으며, 웨이퍼의 평탄도를 일정하게 유지함으로써 초점 여유도와 정렬 정밀도 등의 공정상의 문제를 최소화시킬 수 있는 장점이 있다.
이하에서는 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로
한다.
도 4는 본 발명에 따른 웨이퍼 척을 도시한 도면이고, 도 5는 웨이퍼의 워피지 맵을 도시한 도면이다.
본 발명의 웨이퍼 척은 웨이퍼 사이즈 보다 크게 형성된 원형의 테이블(T)과, 웨이퍼 상에 패턴을 형성하는 레티클의 노광 샷의 격자 맵에 일치되도록 형성된 다수개의 진공 홀(H2)로 이루어져 있다.
상기 진공 홀(H2)은 노광 샷의 격자 맵과 일치하도록 형성되고 진공 홀(H2) 별로 진공 압의 세기를 조절할 수 있어, 각 소자별 칩 사이즈에 맞게 오버레이가 정확하게 구현될 수 있다.
또한, 상기 진공 홀(H2)은 반도체 소자의 제조 공정, 특히 노광 공정과 같이 여러 노광 장비가 사용되는 공정에서 상기 진공 홀(H2)을 통하여 높은 진공도가 유지되도록 하여 상기 테이블(T)에 압착되어 안전하게 이동될 수 있도록 지지해준다.
상기 노광 샷의 격자 맵은 가로 10mm 세로 15mm 인 것이 가장 바람직하다.
상기와 같이 노광 샷의 격자 맵에 일치되도록 노광 홀(H2)을 형성하여 오버레이의 정확도를 높일 수 있는 반도체 소자의 형성 방법을 살펴보면 다음과 같다.
예를 들어, 반도체 기판 상으로 다층의 패턴을 형성하기 위해서는 이전 공정에 의해 형성된 하부층의 패턴에 맞춰 그 다음 공정에 의해 형성될 상부층의 패턴을 노광하여야 오버레이가 정확하게 맞춰진 상태로 상부층의 패턴이 형성될 수 있다.
오버레이를 정확하게 맞추기 위하여 일반적으로 오버레이 키를 이용하여 오버레이를 측정하고 그 결과를 반영하여 노광을 진행한다.
하지만, 하부층의 패턴을 형성하기 위한 이전 공정에서의 노광에서 표시되지 않는 오차가 존재하는 경우 노광 샷의 틀어짐이 잔류하게 되어, 하부층의 패턴 상으로 형성되는 다층의 패턴들의 오버레이가 많이 틀어지게 되는데 이와 같이 오버레이가 틀어지는 경우 레티클 노광 샷의 격자에 위치하는 진공 홀(H2)의 진공압에 의해 오버레이 틀어짐을 방지할 수 있다.
또한, 상기와 같이 오버레이가 틀어져 CMP(화학적기계적 연마)등의 공정에 의해 웨이퍼 평탄도가 틀어지는 경우에도 상기 노광 샷의 격자에 위치하는 웨이퍼 척의 진공 홀(H2) 별로 진공압을 조절함으로써 웨이퍼의 평탄도를 조절할 수 있다.
웨이퍼의 평탄도는 도 5에 도시된 바와 같이 워피지 맵으로 표현될 수 있다,
도 5에 도시된 워피지 맵을 사용하여 각 웨이퍼 상의 영역별 평탄도를 확인하여 다른 영역에 비해 볼록하게 형성된 부분은 해당 영역에 형성된 웨이퍼 척의 진공 홀(H2)을 열어 진공 압을 높혀 다른 영역의 높이와 맞추고, 다른 영역에 비해 오목하게 형성된 부분은 해당 영역에 형성된 웨이퍼 척의 진공 홀(H2)을 닫아 진공 압을 낮춰 다른 영역의 높이와 맞춰 웨이퍼 면의 평탄도를 일정하게 유지시키는 것이다.
도 1은 종래 기술에 따른 KrF 노광 장비의 웨이퍼 척 도면.
도 2는 종래 기술에 따른 ArF 노광 장비의 웨이퍼 척 도면.
도 3은 종래 기술에 따른 ArF 이머젼 노광장비의 웨이퍼 척 도면.
도 4는 본 발명에 따른 웨이퍼 척을 도시한 도면.
도 5는 웨이퍼의 워피지 맵을 도시한 도면.

Claims (7)

  1. 웨이퍼 사이즈 보다 큰 원형의 테이블; 및
    상기 웨이퍼 상에 패턴을 형성하는 레티클의 노광 샷의 격자 맵에 일치되도록 상기 원형 테이블에 형성된 다수개의 진공 홀을 포함하는 웨이퍼 척.
  2. 제 1항에 있어서, 상기 노광 샷의 격자 맵은 가로 10mm 세로 15mm로 형성되는 것을 특징으로 하는 웨이퍼 척.
  3. 제 1항에 있어서, 상기 다수개의 진공 홀에 형성되는 진공압은 개별적으로 제어되는 것을 특징으로 하는 웨이퍼 척.
  4. 제 1항에 있어서, 상기의 웨이퍼 척은 ArF 이머젼 노광 장비, KrF 노광 장비 및 ArF 노광 장비 중 어느 하나에 사용되는 것을 특징으로 하는 웨이퍼 척.
  5. 반도체 기판상에 박막을 증착하는 단계;
    상기 증착된 박막의 스트레스로 발생한 워피지(warpage)를 측정하는 단계; 및
    상기 측정된 워피지를 이용하여 청구항 1항의 웨이퍼 척을 통하여 진공압을 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  6. 하부 패턴 상에 피식각층을 증착하는 단계;
    소정의 패턴이 형성된 노광마스크를 이용하여 상기 피식각층 상부에 도포된 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계;
    상기 하부 패턴을 기준으로 하여 청구항 1항의 웨이퍼 척을 이용하여 상기 감광막 패턴의 오버레이를 정렬하는 단계; 및
    상기 감광막 패턴을 식각마스크로 이용하여 상기 피식각층을 식각하여 상부 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  7. 제 6항에 있어서, 상기 오버레이를 정렬하는 단계는
    반도체 기판상에 증착된 박막의 스트레스로 발생한 워피지를 측정하는 단계; 및
    상기 측정된 워피지를 이용하여 상기 웨이퍼 척을 통하여 진공압을 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020080022941A 2008-03-12 2008-03-12 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법 KR20090097657A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080022941A KR20090097657A (ko) 2008-03-12 2008-03-12 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022941A KR20090097657A (ko) 2008-03-12 2008-03-12 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20090097657A true KR20090097657A (ko) 2009-09-16

Family

ID=41356997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022941A KR20090097657A (ko) 2008-03-12 2008-03-12 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20090097657A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559999A (zh) * 2018-11-27 2019-04-02 德淮半导体有限公司 检测系统及检测方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559999A (zh) * 2018-11-27 2019-04-02 德淮半导体有限公司 检测系统及检测方法
CN109559999B (zh) * 2018-11-27 2021-04-02 德淮半导体有限公司 检测系统及检测方法

Similar Documents

Publication Publication Date Title
CN107799451A (zh) 半导体加工中控制曲度以控制叠对的位置特定的应力调节
KR101966622B1 (ko) 나노 임프린트 리소그래피용 템플리트의 제조 및 보정 방법
KR102240078B1 (ko) 임프린트 장치 및 임프린트 시스템 내의 왜곡을 보정하기 위한 임프린트 방법
JP2009532908A (ja) インプリント・リソグラフィ・システム
JP2001044094A (ja) 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
KR100550755B1 (ko) 기판유지장치
US20210366792A1 (en) Backside deposition tuning of stress to control wafer bow in semiconductor processing
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
US20050026385A1 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
TW202109177A (zh) 基板固持器、微影設備及方法
KR20090097657A (ko) 웨이퍼 척 및 이를 이용한 반도체 소자의 형성 방법
US8142086B2 (en) Semiconductor manufacturing process
US20060246359A1 (en) Semiconductor device, fabricating method thereof, and photomask
KR20090057735A (ko) Opc테스트 패턴용 레티클 및 그 제조 방법
US7965382B2 (en) Methods and apparatus for multi-exposure patterning
US7524595B2 (en) Process for forming anti-reflection coating and method for improving accuracy of overlay measurement and alignment
KR20090099871A (ko) 반도체 소자의 정렬키 및 그 형성 방법
US9588446B2 (en) Calibration apparatus and an adjustment method for a lithography apparatus
US20240203797A1 (en) Three-dimensional multiple location compressing bonded arm-poisedon 4 and poisedon 5 advanced integration
US20240094624A1 (en) Pattern formation method, semiconductor device manufacturing method, and imprint apparatus
US20200241431A1 (en) Method for designing photomask and semiconductor photolithography process
KR20050030778A (ko) 개선된 오버레이 키를 갖는 레티클
KR100611071B1 (ko) 반도체 공정에서 마크 형성 방법
KR20080092615A (ko) 반도체 노광설비의 레티클 스테이지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination