KR20090097180A

KR20090097180A - 공정 변동 허용 메모리 설계

Info

Publication number: KR20090097180A
Application number: KR1020097014053A
Authority: KR
Inventors: 성욱 정; 새승 윤; 힌우 노
Original assignee: 콸콤 인코포레이티드
Priority date: 2006-12-06
Filing date: 2007-12-03
Publication date: 2009-09-15
Also published as: JP2010512645A; EP2097843A1; WO2008070611A1; US7979832B2; US20080141190A1

Abstract

공정 변동 허용 메모리를 설계하기 위한 방법들 및 시스템들이 설명된다. 메모리 회로는 기능 블록들로 분할된다. 기능 블록들 각각에 대한 통계적인 분포가 계산된다. 이어서, 각각의 블록의 분포들이 회로의 신뢰성을 검증하기 위해서 결합된다. 그 신뢰성은 그 회로가 미리 결정된 양품율(yield)을 충족시킨다면 검증된다.

Description

공정 변동 허용 메모리 설계{PROCESS VARIATION TOLERANT MEMORY DESIGN}

본 특허 출원은 2006년 12월 6일에 "Process Variation Aware Memory Design Methodology"란 명칭으로 가출원된 제 60/868,900호를 우선권으로 청구하고, 그 가출원은 본 출원의 양수인에게 양도되었으며, 여기서 참조로서 명확히 포함된다.

본 발명의 실시예들은 반도체 설계에 관한 것이다. 더 특별하게는, 본 발명의 실시예들은 메모리 설계 방법들 및 시스템들에 관한 것이다.

공정 기술 스케일링은 복잡한 기능들을 구현하기 위해서 많은 타입들의 코어들(cores)을 포함하는 SoC들(System on Chips)을 실현하는데 도움을 주어 왔다. ITRS(International Technology Roadmap for Semiconductor)에 따르면, 메모리는 이러한 SoC들의 점차적으로 많은 부분을 점유하고, 이러한 경향은 계속해서 예상된다. SRAM, DRAM, 및/또는 플래시 메모리와 같은 다양한 메모리 타입들이 SoC들에 내장되어 왔다. SRAM이 주된 내장형 메모리인데, 그 이유는 그것이 표준 CMOS 처리 기술을 통해 쉽게 집적될 수 있기 때문이다.

공정 기술 스케일링은 랜덤한 도핑 변화(doping fluctuation), WPE(well proximity effect), 및 게이트 LER(gate line edge roughness)로 인한 공정 변동을 증가시킨다. 그 공정 변동들은 회로 특징들에 있어서 상당한 변동들을 야기하며, 전체 회로의 동작을 모델링하는 것을 어렵게 만든다. 그러므로, 증가적인 공정 변동으로 인해, 회로 성능을 추정하는 것이 서브-100nm 공정 노드들에서 매우 중요하게 되고 있다. 매우 보수적인 설계 마진들(excessively conservative design margins)은 복잡성, 설계 노력, 및 비용을 증가시킬 것이다. 다른 한편으로는, 공정 변동의 과소평가(underestimation)는 떨어진 성능 또는 심지어 기능 고장을 유도할 것이다.

공정 변동들은 일반적으로 2개의 카테고리들, 즉, 다이간 변동(inter-die variation) 및 다이내 변동(intra-die variation)으로 나누어질 수 있다. 다이간 변동을 통해서는, 다이 내에 있는 모든 트랜지스터들의 공정 파라미터들이 동일한 양만큼 한 방향으로 시프트된다. 종래의 설계 코너 시뮬레이션 방법(즉, 저속, 통상속도, 및 고속)은 이러한 종래의 동시적인 시프트를 커버할 수 있다. 다른 한편으로, 다이내 변동은 다이 내에 있는 각각의 트랜지스터에 대한 공정 파라미터 시프트가 상이한 방향들로 변하도록 야기할 수 있고, 이는 트랜지스터들 간의 공정 파라미터 불일치들을 초래한다. 따라서, 통계적인 시뮬레이션이 다이내 변동을 특징짓기 위해서 사용될 수 있다. 그 다이내 변동은 체계적인 변동(systematic variation) 및 랜덤한 변동(random variation)을 포함한다. 랜덤한 도핑 변화로 인한 임계 전압(V_T) 불일치가 랜덤한 변동의 중요한 소스이다. 제한된 수의 도펀트 원자들이 나노스케일링식 공정 기술에서 매우 작은 MOSFET 채널 영역에 있기 때문에, 그 랜덤한 도핑 변화는 다이내 변동들의 상당 부분이 되는 심한 임계치 변동들 을 초래한다.

그 임계 전압 불일치는 트랜지스터 영역(폭 x 길이)의 제곱근에 반비례한다. 메모리 셀 크기는 높은 어레이 효율을 유지하기 위해 스케일링하는 기술을 통해서 감소되기 때문에, 그 임계 전압 불일치는 메모리 설계에 있어서 난제가 되었다. 공정 변동들에 따른 메모리 고장들은 일반적으로 1) 판독 안전성 실패, 2) 기록 실패, 3) 유지(hold) 실패 및 4) 판독 액세스 실패로 분류될 수 있다. 판독 안정성 실패 및 유지 실패는 메모리 셀에 있는 트랜지스터들 간의 임계 전압 불일치들에 의해서 주로 발생하는 것으로 고려될 수 있다. 기록 실패는 좁은 워드라인 펄스 폭 및 셀 내에서의 임계 전압 불일치에 의해 야기될 수 있다.

평균 비트셀 판독 전류(I_AVG)의 변동, 감지 증폭기 인에이블 시간(t_SAE)의 변동, 및 감지 증폭기 오프셋 전압(V_{OS_SA})이 판독 액세스 실패에 포함된다. 판독 액세스 실패 확률 모델이 S.Mukhopadhyay 등에 의한 "Modeling of Failure Probability and Statistical Design of SRAM Array for Yield Enhancement in Nanoscaled CMOS"{IEEE Trans. On Computer-Aided Design of Integrated Circuits and Systems, vol.24, no.12, 1859-1880쪽, 2005년 12월}에 개략적으로 설명되어 있으며, 이는 본 명세서에 그 자체가 참조로서 포함된다. 그 제안된 모델은 고정된 V_{OS_SA}를 사용했고, 그로 인해서 V_{OS_SA}의 통계적인 분포를 무시한다. 게다가, t_SAE의 변동은 고려되지 않았다. t_SAE 및 V_{OS_SA}의 분포들이 R.Heald 등에 의한 "Variability in Sub-100nm SRAM Designs"{IEEE/ACM Int.Con. on Computer Aided Design, 347-352쪽, 2004-12 11월}에 설명되어 있고, 이는 본 명세서에서 그 자체가 참조로서 포함된다. 그러나, I_AVG, t_SAE, 및 V_{OS_SA}의 통계적인 분포들은 메모리 구조를 최적화시키기 위해서 함께 사용되지 않았다.

통계적인 시뮬레이션을 통한 감지 증폭기 최적화는 B.Amrutur 등에 의한 "A Replica Technique for Word Line and Sense Control in Low-Power SRAMs"{IEEE Journal of Solid State Circuits, vol.33, no.8, 1208-1219쪽, 1998년 8월}에 의해서 감지 마진을 증가시키도록 강조되었고, 이는 본 명세서에서 그 자체가 참조로서 포함된다. 감지 증폭기들의 수에 따른 임계 전압 불일치의 표준 편차의 적절한 수가 S.Lovett 등에 의한 "Yield and Matching Implications for Static RAM Memory Array Sense-Amplifier Design"{IEEE Journal of Solid-State Circuits, vol.35, no.8, 1200-1204쪽, 2000년 8월}란 기사에서 감지 증폭기에 대한 높은 양품율(yield)을 달성하기 위해 제안되었고, 이는 본 명세서에서 그 자체가 참조로서 포함된다. 임계 전압의 표준 편차를 통한 양품율 추정 모델이 T,Peng에 의한 "How much Mismatch Should be Simulated in the High Density SRAM Sense Amplifier Design"{IEEE Annual,Int. Reliability Physics Sym., 672-673쪽, 2005년 4월}이란 기사에 제공되었고, 이는 본 명세서에서 그 자체가 참조로서 포함된다.

비록 메모리 설계에서의 공정 변동에 대한 개별적인 양상들이 분석되었지만, 종래 방법들은 공정 변동 허용 메모리 설계들 및 공정 변동 허용 메모리 설계들을 위한 설계 방법들을 달성하기 위해 비트셀 판독 전류의 변동, 감지 증폭기를 인에 이블시키는 비트라인 추적 경로의 지연의 변동, 및 감지 증폭기 오프셋 전압을 결합하지 못한다.

본 발명의 예시적인 실시예들은 디프 서브미크론 기술(deep submicron technology)에서 공정 변동들을 갖는 공정 변동 허용 메모리 설계를 위한 시스템들 및 방법들에 관한 것이다.

따라서, 본 발명의 실시예들은 메모리를 설계하기 위한 방법을 포함할 수 있는데, 그 방법은 회로를 기능 블록들로 분할하는 단계; 상기 기능 블록들 각각의 통계적인 분포를 결정하는 단계 - 상기 통계적인 분포는 공정 변동 파라미터들에 기초함 -; 및 상기 회로의 신뢰성을 검증하기 위해서 각각의 기능 블록의 상기 통계적인 분포들을 결합하는 단계 - 상기 신뢰성은 만약 상기 회로가 원하는 양품율을 충족시킨다면 검증됨 - 를 포함한다.

본 발명의 다른 실시예는 공정 변동 허용 메모리를 설계하기 위한 방법을 구현하는 컴퓨터 판독가능 매체들을 포함할 수 있는데, 그 방법은 회로를 기능 블록들로 분할하는 단계; 상기 기능 블록들 각각의 통계적인 분포를 결정하는 단계 - 상기 통계적인 분포는 공정 변동 파라미터들에 기초함 -; 및 상기 회로의 신뢰성을 검증하기 위해서 각각의 블록의 상기 통계적인 분포들을 결합하는 단계 - 상기 신뢰성은 만약 상기 회로가 원하는 양품율을 충족시킨다면 검증됨 - 를 포함한다.

본 발명의 실시예들 및 그것들의 수반하는 장점들에 대한 더욱 완전한 인지 가, 그것들이 본 발명을 설명하기 위해서일뿐 제한하지 않기 위해서만 제공되는 첨부 도면들과 관련하여 고려되는 경우에 아래의 상세한 설명을 참조하여 더 잘 이해될 때, 쉽게 획득될 것이다.

도 1은 스태틱 랜덤 액세스 메모리(SRAM)의 판독 회로를 블록도로 나타낸다.

도 2는 목표 양품율을 달성하기 위한 공정-대-메모리 크기의 시그마를 그래프로 나타낸다.

도 3은 감지 증폭기 오프셋 및 비트라인 분리 분포들에 대한 고정된-코너 분석을 그래프로 나타낸다.

도 4는 비트라인 분리 전압-대-비트라인 방전 시간의 평균 및 표준 편차를 그래프로 나타낸다.

도 5A 및 도 5B는 감지 증폭기 입력에서 전압의 실질적인 분포 및 이상적인 분포를 그래프로 나타낸다.

도 6은 비트라인 분리의 편중된 가우시안 적합화를 그래프로 나타낸다.

도 7은 특정 평균 방전 시간에 대한 감지 증폭기 오프셋 전압 및 추적 방식 설계 사이의 설계 절충을 그래프로 나타낸다.

도 8은 감지 증폭기 오프셋의 분포를 그래프로 나타낸다.

도 9는 로그 스케일 상에 감지 증폭기 오프셋의 누적 분포 함수(cdf)를 그래프로 나타낸다.

도 10은 감지 증폭기 오프셋의 3-시그마 포인트 및 감지 증폭기 입력의 4-시그마에 대한 비교를 그래프로 나타낸다.

도 11은 공정 변동 허용 메모리를 설계하기 위한 방법을 흐름도로 나타낸다.

도 12는 공정 변동 허용 메모리를 설계하기 위한 방법을 흐름도로 나타낸다.

본 발명의 양상들이 본 발명의 특정 실시예에 대한 아래의 설명 및 관련된 도면들에서 설명된다. 다른 실시예들이 본 발명의 범위로부터 벗어나지 않고 발명될 수 있다. 게다가, 본 발명의 널리 공지된 엘리먼트들은 상세한 설명에서 설명되지 않거나, 또는 본 발명의 관련된 세부사항들이 불명확해지지 않도록 하기 위해서 생략될 것이다.

"예시적인"이란 단어는 "일예, 일경우, 예시로서 제공하는 것"을 의미하도록 여기서 사용된다. "예시적인 것"으로 여기서 설명된 임의의 실시예가 다른 실시예들에 비해서 바람직하거나 혹은 유리한 것으로 해석될 필요는 없다. 마찬가지로, "실시예들" 및 "본 발명의 실시예들"이란 용어들은 본 발명의 모든 실시예들이 설명된 특징, 장점 또는 동작 모드를 포함하는 것을 필요로 하지 않는다.

또한, 많은 실시예들이 예컨대 컴퓨팅 장치의 엘리먼트들에 의해 수행될 동작들의 시퀀스들을 통해 설명된다. 여기서 설명되는 여러 동작들이 특정 회로들(예컨대, ASIC들(application specific integrated circuits))에 의해서, 하나 이상의 프로세서들에 의해 실행되는 프로그램 명령들에 의해서, 또는 그 둘의 결합에 의해서 수행될 수 있다는 것을 알게 될 것이다. 게다가, 여기서 설명되는 이러한 동작들의 시퀀스는 연관된 프로세서로 하여금 여기서 설명된 기능을 수행하도록 야기하는 상응하는 저장된 컴퓨터 명령들의 세트를 가진 임의의 형태의 컴퓨터 판독 가능 저장 매체 내에서 완전히 구현되도록 고려될 수 있다. 따라서, 본 발명의 여러 양상들이 다수의 상이한 형태들로 구현될 수 있는데, 이들 모두는 청구되는 요지의 범위 내에 있는 것으로 간주된다. 또한, 여기서 설명되는 실시예들 각각의 경우에, 임의의 이러한 실시예들의 상응하는 형태가 예컨대 설명되는 액션을 수행하도록 "구성되는 로직"으로서 여기서 설명될 수 있다.

메모리 판독 액세스에 대한 원하는 양품율을 달성하기 위해 계통적인 SRAM 설계 방법을 포함하는 본 발명의 실시예들이 여기서 설명된다. 그러나, 당업자들이라면 실시예들이 DRAM 및 플래시 메모리와 같은 다른 메모리 설계들에도 적용가능하다는 것을 알게 될 것이다. 실시예들은 정해진 설계의 양품율을 정확히 추정하기 위해서 3개의 판독 액세스 실패 컴포넌트들을 서로 결합한다. 실시예들은 메모리 구조, 비트라인 추적 방식, 판독 액세스 시간, 감지 증폭기 크기, 및 초기 설계 스테이지에서의 양품율을 최적화시키기 위해서 적용될 수 있다.

SRAM은 통상적으로 원하는 설계 성능 및 전력 목표들을 달성하기 위해서 다수의 서브-어레이들(뱅크들)을 포함한다. 각각의 서브-어레이는 서브-어레이 선택 회로와 같은 서브-어레이 고유 회로 이외에는 유사한 구조를 갖는다. 서브-어레이에서 SRAM 판독 동작을 위한 블록들이 도 1에 도시되어 있다. 블록 1은 워드라인 인에이블 경로(102)로의 서브-어레이 인에이블 및 비트라인 분리 경로(104)로의 워드라인 인에이블을 포함한다. 블록 2는 비트라인 추적 방식(108)을 통해 감지 증폭기 인에이블 경로(106)로의 서브-어레이 인에이블을 포함한다. 블록 3은 감지 증폭기(110)이다. 판독 동작의 경우에, 감지 증폭기 인에이블 시간(블록 2)에서의 비트라인 분리(블록 1)는 감지 증폭기 오프셋(블록 3)보다 더 커야 한다. 따라서, 각각의 블록은 SRAM 판독 동작에서 중요한 역할을 한다.

비트라인 분리 전압("비트라인 분리"로도 여기서 지칭됨)은 트랜지스터 변동들에 매우 민감한데, 그 이유는 단지 2개의 트랜지스터들(셀의 패스 및 풀-다운 트랜지스터들(112, 114))만이 워드라인 인에이블로부터 비트라인 분리까지의 경로에 포함되기 때문이다. 감지 증폭기들(예컨대, 참조번호 110)이 완벽하게 균형을 이루어서 대칭적인 회로이도록 이론적으로 설계될 때, 공정 변동들은 또한 그 감지 증폭기에 유해적일 수 있다. 서브-100nm 기술에서 트랜지스터 불일치들의 높은 발생율로 인해, 입력-연관 감지 증폭기 오프셋(input-referred sense amplifier offset)이 회로 설계에 있어 심각한 문제가 되고 있다. 마찬가지로, 경로 지연을 추적하는데 있어서의 불확실성이 성능뿐만 아니라 메모리의 기능에도 유해적으로 영향을 줄 수 있다.

도 2는 내장형 메모리들의 상이한 용량들에 대한 시그마 신뢰성을 나타낸다. 예컨대, 1Mb 내장형 메모리가 90%의 양품율을 갖도록 하기 위해서, 하나의 판독(read-out) 동작이 적어도 5.2 시그마 용량을 가져야 한다. 이는, 도 2에 도시된 바와 같이, 만약 용량이 2Mb까지 증가된다면 5.33 시그마까지 증가한다. 도 2에서, 90%의 목표 양품율(210), 95%의 목표 양품율(220), 및 99%의 목표 양품율(230)에 대해 시그마-대-메모리 크기가 도시되어 있다. 512Kb, 1Mb, 2Mb, 및 4Mb 메모리 크기들에 대한 이산적인 포인트들이 도시되어 있다. 일반적으로, 여기서 사용되는 바와 같이, 시그마 신뢰성 또는 신뢰성은 원하거나 목표하는 양품율을 달성하기 위한 설계 능력을 지칭한다.

본 발명의 실시예들은 정해진 회로 설계에 대한 양품율의 빠르고 정확한 추정을 제공하는 통계적인 시뮬레이션 방법들을 포함한다. 다이간 변동 및 다이내 변동 양쪽 모두를 모델링하는 몬테 카를로(Monte Carlo) 모델이 서브-100nm 기술 노드들(예컨대, 배경기술에서 설명된 S.Mukhopadhyay 참조)에서 발생하는 트랜지스터 불일치 문제를 포착하기 위해 사용될 수 있다. 하나의 가장 나쁜 포인트에만 집중하는 종래의 방법과는 대조적으로 최종적인 Monte Carlo 분포들의 모양으로부터 추출되는 정보를 활용함으로써 개선된 정확도가 달성된다. 따라서, 본 발명의 실시예들은 전체 시스템을 작은 회로 레벨 블록들(예컨대, 비트셀, 비트라인 추적 경로, 및 감지 증폭기)로 분할하고 또한 그 블록들에 대해 Monte Carlo 시뮬레이션들을 실행함으로써 빠르고 효율적인 시스템 레벨 양품율 추정치들을 제공한다. 이어서, 그 시뮬레이션들의 결과들이 결합된다. 설명을 위해서, 실시예들은 종래의 고정된-코너 시뮬레이션 방법들과 비교된다.

종래의 고정된-코너 시뮬레이션 방법은 다이간 공정 변동에 기초하여 설계에 있어 모든 트랜지스터들에 고정된 설계 코너 모델을 적용할 것이다. 또한, V_dd 및 온도가 성능, 셋업 시간, 유지 시간, 활성 및 누설 전력 소모와 같은 설계 객체들에 따라 개별적으로 선택된다. 예컨대, SSSS 코너(낮은 NMOS; 낮은 PMOS; 낮은 온도, 낮은 V_dd)가 핵심 경로의 성능 검증을 위해 통상적으로 사용된다. 그것은 각각의 컴포넌트에 대한 최악의 상태를 나타내고, 따라서 이러한 극도의 성능 제약들을 간과하는(passing) 설계는 타이밍 제약 규격들을 충족시키도록 고려된다.

그러나, 고정된-코너 시뮬레이션은 다이내 변동을 포함하지 않기 때문에, 이러한 해결법은 스케일링 다운된 장치들에서 불일치의 중요성으로 인해 서브-100nm 메모리 설계에 있어 확실한 최악의 경우를 나타내지 않는다. 두 개의 상이한 신호 경로들이 SRAM(예컨대, 도 1 참조)에서의 적절한 데이터 감지를 위해 포함된다는 것을 주시하자. 경로 1은 서브-어레이 인에이블부터 비트라인 방전(

V_BL의 비트라인 분리를 통해)까지이고, 경로 2는 서브-어레이 인에이블부터 감지 증폭기 인에이블(t_SAE에서 분기함(fire))까지이다.

V_{BL_MIN}가 정확한 감지를 위해 필요하다고 가정하면,

를 충족시키도록 t_SAE가 조심스럽게 설계된다. 만약 다이내 공정 변동이 고려된다면, 경로 1은 저속이고 경로 2는 고속일 때 진정한 최악의 경우가 발생한다. 이러한 편중은 방전 시간을 단축시키며, 결국에는 정확한 데이터 감지를 위해 필요한 비트라인 분리를 감소시킨다. 종래의 방법에서 간단한 설계 코너 시뮬레이션은 이를 포착할 수 없다.

경로 1(비트라인 분리)에 대한 저속 코너(SS)(330) 및 경로 2(감지 증폭기 오프셋)에 대한 고속 코너(FF)(320)와 같이 각각의 경로에 대한 상이한 코너들을 선택하고, 또한

을 확신하는 것이 판독 실패가 발생하지 않도록 하는 한 가지 방법일 수 있다(예컨대, 도 3을 참조). 따라서, 설계 마진(310)은 단순히 고속 코너(320) 및 저속 코너(330)의 분리이다. 그러나, 서브-100nm 기술 노드들에서는 트랜지스터 불일치가 증가하기 때문에, 이러한 방법은 매우 보수적 인(conservative) 설계를 초래할 것이고, 실제로 달성되는 성능을 심각하게 떨어뜨릴 수 있다.

고정된-코너 시뮬레이션은 아래와 같은 제한들을 갖는다. 첫째로, 그것은 트랜지스터 변동들이 중요한 팩터가 되는 서브-100nm에서 SRAM의 실질적인 최악-경우 결합을 시뮬레이팅할 수 없다. 둘째로, 시그마 신뢰성이 양품율 요건뿐만 아니라 메모리의 용량에도 의존적이지 않은 경우에는, 그것은 내장형 메모리의 양품율 추정에 적절하지 않다(도 2를 참조).

Monte Carlo 모델은 상위 경계 및 하위 경계를 설정하는 고정된-코너 모델과는 대조적으로 매 반복에 대한 장치 특징들의 랜덤한 변동을 생성할 수 있다. 따라서, Monte Carlo 시뮬레이션 결과들은 회로 특징들의 분포들을 나타낸다. 그러나, 고정된-코너 시뮬레이션은 낙관적인 결과들 또는 비관적인 결과들 중 어느 하나를 생성할 수 있는데, 그 이유는 그것이 모든 트랜지스터들에 대한 최악의 편중(skew)을 가정하기 때문이다. 낙관적인 결과들은 비트셀 판독 전류 및 비트라인 추적 경로 양쪽 모두가 더 큰

V_BL을 초래하는 한 방향으로 편중되기 때문에 고정된-코너 시뮬레이션을 통해 SRAM 판독 경로들에서 획득된다. 간단한 인버터 체인에 대한 고정된-코너 시뮬레이션은 비관적인 결과를 나타내는데, 그 이유는 그것이 인버터들에 걸친 지연 분포들의 평균 효과를 고려하지 않기 때문이다. Monte Carlo 시뮬레이션은 강력한 도구(tool)인데, 그 이유는 그 시뮬레이션이 다이간 변동 및 다이내 변동 양쪽 모두를 모델링할 수 있고, 또한 최종적인 분포들이 실패 확률의 경향에 대한 더 많은 정보를 제공하기 때문이다.

그것의 장점들에도 불구하고, Monte Carlo 시뮬레이션 기술들을 SRAM에 적용하는데는 몇 가지 문제점들이 존재한다. 먼저, Monte Carlo 시뮬레이션의 주요한 단점은 그것의 긴 계산 시간이다. 계산들은 많은 트랜지스터들 및 파라미터들이 시뮬레이션에 있어 수반될 때 지수적으로 복잡하게 된다. 예컨대, 1Mb 내장형 메모리가 90%의 그로스(gross) 양품율을 갖도록 하기 위해 사용된다(예컨대, 도 2 참조). 이는 0.1ppm의 실패율과 동일하다. 그것은 천만번보다 많은 반복들이 하나의 실패를 찾기 위해 시도되어야 하고 또한 총 계산 시간이 용인가능하지 않을 정도로 길 것이라는 것을 의미한다. 또한, 다수의 회로 블록들이 수반될 때 분포들을 어떻게 결합할 지가 불명확하다. SRAM에서는, 비트라인 분리가 고유의 분포를 가질 것이고, 감지 증폭기들도 또한 오프셋들의 분포를 가질 것이다.

한 가지 간단한 방법은 실패율이 결정될 때까지 전체 시스템의 Monte Carlo 시뮬레이션을 반복해서 실행함으로써 중간 노드들의 분포에 대해 관련이 없도록 하는 것이다. 그러나, 이러한 전체 시스템 시뮬레이션은 이러한 시뮬레이션이 필요로 할 시간 및 자원들로 인해서 비실용적이다.

본 발명의 실시예들은 과다한 계산 복잡성의 부담이 없이 Monte Carlo 시뮬레이션을 이용할 수 있다. 예컨대, 계산 효율성을 위해서, 실시예들은 분석 경로를 다음과 같은 블록들로 분할할 수 있고 또한 각각의 블록의 개별적으로 집중할 수 있다: (ⅰ) 비트라인 분리 변동; (ⅱ) 추적 경로 지연(감지 증폭기 인에이블 시 간(t_SAE) 변동; 및 (ⅲ) 감지 증폭기 오프셋 변동. 각각의 블록의 통계적인 분포들이 전체 시스템의 신뢰성을 추정하기 위해 결합될 수 있다. 따라서, 아래의 설명은 평균 비트셀 판독 전류(I_AVG)의 변동과 그로인한

V_BL의 변동, 감지 증폭기 인에이블 시간(t_SAE)의 변동, 및 임계 전압(V_T) 불일치와 같은 공정 변동들로 인한 판독 액세스 실패에 수반될 수 있는 감지 증폭기 오프셋 전압(V_{OS_SA})을 다룬다.

비트라인 분리는 다음과 같이 제공되는 알파-전력 모델을 사용하여 표현될 수 있다:

(1)

여기서, V_DD는 전원 전압이고, C_BL은 비트라인 커패시턴스이고, α는 캐리어 속도 포화 인덱스이며(일반적으로 1 내지 2의 범위에 있는데, 예컨대, 긴 채널 장치들의 경우에는 α=2이고, 짧은 채널 장치들의 경우에는 α~1.3임), t는 비트라인 방전 시간이다. V_T 분포는 주로 랜덤한 도핑 변화로 인한 것이며 가우시안 분포에 의해 제공된다(예컨대, A.Asenov 등에 의한 "Simulation of Intrinsic Parameter Fluctuations in Decananometer and Nanometer-scale MOSFETs"(IEEE trans. On.Electron Devices, vol.50, no.9, 2003년 9월, 여기서 그 자체가 참조로서 포함됨)를 참조). 따라서, I_AVG 및

V_BL은 또한 다음과 같이 가우시안 분포에 의해 모델링될 수 있다:

(2)

위의 수학식에서,

는 X의 평균이고,

는 X의 표준 편차이다. 따라서,

는 비트라인 분리(

V_BL)의 평균이고,

은 평균 비트셀 판독 전류(I_AVG)의 표준 편차이다. t 및 C_BL은 I_AVG와 상관없기 때문에, 아래의 수학식이 유지된다.

(3)

이러한 일반적으로 선형적인 관계들은 도 4의 그래프에 도시된 시뮬레이션 결과들에서 쉽게 관측된다. 도 4에서, 그래프는 비트라인 방전 시간(예컨대, t_SAE)의 함수에 따른 비트라인 분리의 평균 및 표준 편차를 나타낸다. 또한, 추적 경로는 통상적으로 논리 게이트들 및 추적 비트셀들을 포함하기 때문에, t_SAE 분포는 가우시안 분포에 의해 모델링될 수 있다(예컨대, M.Eisele 등에 의한 "The Impact of Intra-Die Device Parameter Variations on Path Delays and on the Design for Yield of Low Voltage Digital Circuits", IEEE Trans. On Very Large Scale Integration System, Vol.5, No.4, 360 내지 368쪽, 1997년 12월, 여기서 그 자체가 참조로서 포함됨). 그 결과,

V_BL 분포는 I_AVG 및 t_SAE의 분포들을 결합함으로써 획득되고, 이는 아래와 같은 수학식을 유도한다.

(4)

V_BL 분포를 획득하기 위해서, 분포(

)를 적합화시키는 t_SAE에 대한 랜덤한 값들이 생성된다. 각각의 값은

및

를 찾기 위해 도 4로부터 추출되는 평균 및 표준 편차 수학식들에 채워진다. 이어서, 획득되는

및

은 하나의 랜덤한 값,

V_BL을 생성하기 위해서 N_V에 채워질 수 있다. 이러한 처리는 기능 블록들 및 시스템의 전체적인 분포를 달성하기 위해 여러번 반복될 수 있다.

도 5A는 감지 증폭기 인에이블 시간(t_SAE)의 가우시안 분포에 대한 비트라인 전압 분포를 나타내는 그래프이다. 도 5A는

V_BL이 편중된 가우시안 분포(550)를 형성한다는 것을 나타낸다. 상기 편중은 감지 증폭기 인에이블 시간(예컨대, t_SAE1, t_SAE2, 및 t_SAE3)의 변동으로부터 발생하고, 이는 제 1 분포(540)를 형성한다. 감지 증폭기 인에이블 시간 변동은 또한 비트라인 전압의 변동(예컨대, 510, 520, 및 530)에 영향을 준다. 일반적으로, 비트라인 분리는 감지 증폭기 인에이블 시간이 판독 동작 동안에 증가할 때(예컨대, t_SAE3) 증가하는 평균 및 표준 편차(예컨대, 530)를 나타낸다. 최종적인 분포들의 결합은 비트라인 전압 분리(

V_BL)의 편중된 가우시안 분포를 초래한다. 비트라인 분리(510, 520, 및 530) 및 추적 경로 지연(540) 양쪽 모두는 설명을 위해 가우시안인 것으로 가정된다. 평균(t_SAE) 및 표 준 편차(t_SAE)는 추적 방식 지연의 함수이다(예컨대, 도 4를 참조). 따라서, 감지 증폭기에서의 입력 전압(예컨대, 550)은 비트라인 분리(예컨대, 510, 520 및 530)의 분포 및 감지 증폭기 인에이블 시간(예컨대, 540)의 분포 양쪽 모두의 함수이다.

일단 워드라인이 인에이블되고 비트라인이 방전하기 시작하면, 비트라인 분리의 평균 및 표준 편차가 증가한다. 따라서, 추적 방식의 정확성이 감지 증폭기(550)의 입력 전압을 예측하기 위해 사용될 수 있다. 도 5A는 변동 감지 증폭기 인에이블(t_SAE)의 예이고, 이는 고정된 값을 대신하는 분포이다. 도 5B는 t_SAE가 고정된 값(예컨대, 정확히 동일한 시간에 활성됨)인 이상적인 경우를 나타낸다. 만약 t_SAE(560)가 고정된 값이라면, t_SAE(560)에서의 분포(570)(

V_BL)는 감지 증폭기(580)의 입력 전압과 동일하고, 따라서 편중된 가우시안 분포가 존재하지 않는다.

도 6은 비트라인 분리(

V_BL)의 편중된 가우시안 분포-대-적합된 가우시안 분포의 비교를 나타내는 그래프이다.

(1ns, 100ps)가 적용될 때의

V_BL 분포 및 적합된 가우시안 분포, N_V(253.4mV, 40.9mV)가 도시되어 있다.

V_BL 편중된 가우시안 분포는 단지 부분적인 곡선을 0부터 1-시그마 포인트(610)까지 적합시키는데, 그 1-시그마 포인트(610)는 적합된 가우시안 분포의 평균 값보다 1 시그마 적은 포인트이다. 따라서, 본 발명의 실시예들은, 기울기가 1-시그마 포인트에서 극 성을 바꾸기 때문에, 편중된 가우시안 곡선의 최악 경우의 꼬리 단부에 대해 정확하고 간단한 적합을 제공한다. 정규화 공정은 불필요한데, 그 이유는 두 경우들에 있어 전체 영역에 대한 적합된 영역의 비율이 2% 미만의 에러와 일치하기 때문이다(예컨대, 표 1을 참조). 이는 최악 경우의 꼬리 영역에서 적합된 가우시안 분포를 확인한다.

표 1 : 상이한 SAE std를 갖는 가우시안 적합 결과 및 에러 퍼센테이지

수학식 (4)는

V_BL 및 t_SAE의 분포들을 결합한다. 시스템 신뢰성을 또한 결정하기 위해서, 본 발명의 실시예들은

V_BL 및 감지 증폭기 오프셋 전압(V_{OS_SA})의 분포들을 결합한다.

V_BL(또는 감지 증폭기 입력 전압(

V_BL)) 및 V_{OS_SA}의 결합된 분포들에 대해서, 아래의 사항들이 관측된다:

(ⅰ) 만약

V_BL > V_{OS_SA}라면, 판독 동작은 성공이다.

(ⅱ) 두 가우시안 분포들의 덧셈은 두 초기 분포들로부터의 두 분산들의 합과 동일한 분산을 갖는 가우시안 분포를 생성한다.

(ⅲ) V_{OS_SA}의 두 꼬리들은 각각의 사이드가 "1" 또는 "0"을 판독하는 것을 책 임지기 때문에 고려되어야 한다.

장치 임계치 변화들로 인한 V_{OS_SA}및

V_BL의 변동들이 독립적이기 때문에, 목표하는 전체 표준 편차(

)는 아래의 수학식에 의해 표현될 수 있다.

(5)

만약

신뢰성이 분석된 (예컨대, 핵심) 경로를 위해 사용되어야 한다면,

가 V_{OS_SA}에 할당될 수 있고 또한

가

V_BL에 할당될 수 있음으로써

이 된다. 또한,

V_BL의

는 비트라인 분리가 분석된 경로에서의 감지 마진보다 크도록 보장하기 위해서 V_{OS_SA}의

보다 커야 한다. 예컨대, z는 목표된 양품율을 달성하기 위해 ~5 시그마이고, 따라서 하나의 솔루션은 ~4 시그마인

V_BL및 ~3 시그마인 V_{OS_SA}를 가져야 할 것이다.

따라서, 공정 변동 허용 메모리를 위한 설계 마진 가이드라인들을 제공할 수 있다. 예컨대, 표 1을 사용함으로써, 비트라인 추적 방식을 위한 설계 마진 가이드라인들, 판독 액세스 시간, 및 감지 증폭기(SA) 설계가 설정될 수 있다. 도 7은 비트라인의 1ns 평균 방전 시간을 가정하여, 5-시그마 판독 액세스 실패를 목표할 때 SA와 추적 방식 설계 간의 설계 절충에 대한 예를 나타내는 그래프이다. 정해진 추적 방식 표준 편차의 경우에, SA 오프셋의 3-시그마 포인트가 곡선(710) 아래에 머무르는 한, 그것은 5-시그마 양품율을 충족시킨다. 예컨대, 참조번호 720을 참조하면, 만약 감지 증폭기 인에이블(SAE) 신호에 대한 표준 편차가 작다면(예컨대, ~75ps), SA 오프셋의 3-시그마 포인트는 증가될 수 있다(예컨대, ~100mV). 그러나, 참조번호 730을 참조하면, 만약 SAE 신호에 대한 표준 편차가 크다면(예컨대, ~150ps), SA 오프셋의 3-시그마 포인트가 감소된다(예컨대, ~50mV).

감지 증폭기 인에이블(SAE) 신호의 표준 편차 및 SA 오프셋의 3-시그마 포인트 양쪽 모두가 작은 경우에, 공칭적인 방전 시간이 감소될 수 있거나, 또는 비트라인 상의 셀들의 수를 변경하는 것과 같은 상이한 어레이 구조가 고려될 수 있다. 여하튼, 표 1 및 도 7에 대한 상이한 값을 유도하는 새로운 시뮬레이션이 실행될 것이다. 따라서, 본 발명의 실시예들은 시뮬레이팅될 여러 설계 변경들의 영향 및 발견될 최적의 설계 절충 포인트를 참작한다.

감지 증폭기는 정해진 입력을 통과시키거나 혹은 통과시키지 않는다.

V_BL> V_{OS_SA}가 정확한 응답을 조성하기에 충분하다는 것이 가정된다. V_{OS_OA}의 분포는 다수의 독립적으로 생성된(또는, 유사하게는, Monte Carlo 반복된) 감지 증폭기들을 사용함으로써 그리고 정해진 고정된 입력에 대해 그 감지 증폭기들 중 얼마나 많은 것이 실패하였는지를 검사함으로써 획득될 수 있다. 예컨대, 이상적인 경우에는, 거의 제로의 전압차가 ~50%의 실패율을 유도할 것이다. 따라서, BL & BLb(

V_BL) 간의 전압차를 증가시킴으로써 실패 기회가 감소될 수 있다. 도 8은 V_{OS_SA}의 분포를 나타내는 그래프이다. 그 그래프는 1000개의 독립적으로 생성된 감지 증폭기들에 x-축 상의 입력 전압을 인가함으로써 생성될 수 있고, 상기 감지 증 폭기들은 Monte Carlo 반복들에 의해서 생성될 수 있다. 시뮬레이션의 특성으로 인해, 결과들이 누적 형태로 획득된다. 누적 분포 함수(cdf)를 확률 밀도 함수(pdf)로 변환하는 것은 복잡하지 않지만, 그것은 본 발명의 실시예들에 있어 또한 필요하지 않다. 도 9는 세부사항들이 더욱 명확히 관측되도록 하기 위해서 로그 스케일 상에 V_{OS_SA}의 분포를 나타내는 그래프이다. 곡선(910)은 V_{OS_SA}에 대한 적합된 곡선이고, 곡선(920)은 시뮬레이션으로부터의 실질적인 값이다.

5-시그마 신뢰성이 분석된 (핵심) 경로에 대해 요구된다고 가정하면, 3-시그마가 V_{OS_SA}에 할당될 수 있고, 4-시그마가

V_BL에 할당될 수 있다. 따라서, 아래의 수학식이

시그마 양품율을 보장하기 위해 참이어야 한다.

(6)

크기를 추적하는 이유는 V_{OS_SA}에 두 개의 3-시그마 포인트들이 존재하고 그들 중 하나는 음(negative)이 되기 가장 쉽기 때문이다. 비교할 두 가지의 경우들, 즉, 판독 "0"에 대한 경우 및 판독 "1"에 대한 다른 경우가 존재한다는 것을 주시하자. 이상적으로는, V_{OS_SA}의 평균은 제로가 되어야 한다. 그러므로, 비교할 경우가 어떤 것인지는 문제가 되지 않는다. 그러나, 그 V_{OS_SA}의 평균은 양이거나 음일 수 있고, 이는 더 큰 크기를 갖는 한 경우를 유도할 수 있다.

도 10은 평균 방전 시간이 증가할 때(즉, 감지 증폭기가 인에이블되기 이전 의 시간(t_SAE)) V_{OS_SA}의 3-시그마 포인트들(1040)과

V_BL의 4-시그마 포인트들(1010, 1020 및 1030) 간의 관계를 나타내는 그래프이다. 1010 > 1020 > 1030의 표준 편차, 즉, 표준 편차가 도 10에서 하향성 라인들에 대해 증가한다는 점을 주시하자. 5-시그마 신뢰성을 충족시키기 위해서, 4-시그마 포인트들(1010, 1020 및 1030)은 3-시그마 값들(즉, 1050) 위에 머물러야 하고, 이는 당업자들에 인지하는 바와 같이 몇몇 방법들을 통해 달성된다. 예컨대, 아래의 사항들이 고려될 수 있다.

(ⅰ) 평균 방전 시간을 증가

(ⅱ) V_{OS_SA}의 표준 편차를 감소. 만약 타이밍 제약이 엄격하여 방전 시간을 증가시키는 것이 불가능하다면, 감지 증폭기의 V_{OS_SA}의 3-시그마 포인트가

V_BL의 4-시그마 포인트 아래에 있도록 그 감지 증폭기를 재설계.

(ⅲ) t_SAE의 표준 편차가 감소될 수 있도록 추적 방식을 변경. 도 10은 표준 편차의 감소(예컨대, 1010으로부터 1030으로의 감소)가 총 방전 시간(예컨대, 1060을 참조)의 상당한 퍼센테이지만큼 필요한 방전 시간을 감소시킬 수 있다는 것을 나타낸다.

공정 기술이 스케일링 다운함으로써, 더 작은 치수들에서 더욱 나빠지는 공정 변동들은 메모리 설계에 있어 가장 큰 난제들 중 하나가 되는데, 그 이유는 비트셀들이 높은 집적화를 위해 가장 작은 트랜지스터들을 사용하고 감지 증폭기들이 임계 전압 불일치들에 취약하기 때문이다. 본 발명의 실시예들은 과도하게 보존적 인 회로 설계없이도 메모리 판독 액세스에 대한 원하는 양품율을 달성하기 위해서 통계적인 메모리 설계를 제공한다. 판독 액세스 실패에 기여하는 3개의 컴포넌트들(비트셀, 추정 방식, 및 감지 증폭기)이 개별적으로 시뮬레이팅되고, 통계적인 시뮬레이션 결과들이 전체 판독 액세스 실패를 추정하기 위해서 결합된다. 만약 원하는 양품율이 충족되지 않는다면, 액세스 시간 증가, 더 큰 감지 증폭기, 및 추정 방식이 변경될 수 있고, 변경을 위한 세부적인 요건들이 본 발명의 실시예들에 의해서 결정되고 평가될 수 있다. 따라서, 본 발명의 실시예들은 메모리 설계를 최적화시키기 위해 초기 설계 스테이지들에서 큰 융통성 및 적응성을 제공한다.

당업자들은 본 발명의 실시예들이 여기서 설명된 실시예들과 관련하여 설명되는 공정들, 동작들의 시퀀스, 함수들 및/또는 알고리즘들을 수행하기 위한 방법들을 포함할 수 있음을 알 것이다. 예컨대, 도 11은 본 발명의 실시예를 나타내는 흐름도이다. 그 방법은 회로를 기능 블록들로 분할(블록 1110)함으로써 시작할 수 있다. 예컨대, 위에서 설명된 바와 같이, 기능 블록들은 비트라인 경로, 비트라인 추적 경로 및/또는 감지 증폭기로의 워드라인을 포함할 수 있다. 기능 블록들 각각에 대한 분포가 계산될 수 있다(블록 1120). 예컨대, 위에서 설명된 바와 같이, 그 분포는 비트라인 분리 전압 분포; 추적 경로 지연 분포; 및/또는 감지 증폭기 오프셋 분포를 포함할 수 있다. 통계적인 분포가 다이간 공정 변동 및 다이내 공정 변동을 포함하는 공정 변동 파라미터들에 기초할 수 있다. 이어서, 각각의 블록의 분포들이 회로의 신뢰성을 검증하기 위해 결합될 수 있다(블록 1130). 여기서 설명된 바와 같이, 회로의 신뢰성은 그 회로가 원하는 양품율을 충족시킨다면 검증된다(예컨대, 도 2 및 수학식 5를 참조).

도 12는 본 발명의 적어도 한 실시예에 따른 기능들의 더욱 상세한 흐름도를 나타낸다. 예컨대, 블록(1210)에서는, 분석될 메모리의 판독 회로가 비트라인 분리 경로, 비트라인 추적 경로 및 감지 증폭기로의 워드라인을 포함하는 기능 블록들로 분할될 수 있다. 비트라인 전압 분리의 통계적인 분포가 결정되고(블록 1220), 감지 증폭기 인에이블 시간(예컨대, t_SAE)의 통계적인 분포가 이어서 결정된다(블록 1230). 이어서, 감지 증폭기 입력 전압 분포(

V_BL)가 비트라인 분리 전압 및 감지 증폭기 인에이블 시간 분포들에 기초하여 결정될 수 있다(블록 1240). 예컨대, 비트라인 분리 전압은 감지 인에이블 시간의 함수인 가우시안 분포로서 모델링될 수 있다(예컨대, 도 4 및 도 5A와 수학식 4를 참조). 비트라인 분리 전압 및 감지 인에이블 시간의 결합된 분포는 감지 증폭기 전압 입력의 분포를 유도할 것인데, 그 감지 증폭기 전압 입력의 분포는 감지 인에이블 분포를 포함하는 수학식 4로부터의 비트라인 분리 전압(

V_BL)의 분포이다.

블록(1250)에서는, 감지 증폭기 오프셋의 분포가 결정될 수 있다. 이어서, 블록(1260)에서는, 감지 증폭기 입력 전압 분포(

V_BL)가 회로의 신뢰성을 검증하기 위해서 감지 증폭기 오프셋 전압(V_{OS_SA})의 분포와 결합될 수 있다. 위에서 설명된 바와 같이, 감지 증폭기 오프셋 분포(V_{OS_SA})는 다수의 감지 증폭기 모델들을 생성함으로써 그리고 정해진 입력 전압에 대해 실패한 다수의 생성된 감지 증폭기들을 결 정함으로써 결정될 수 있다. 당업자들에 의해 인지되는 바와 같이, 오프셋 분포는 감지 증폭기의 실질적인 설계 및 공정 변동 파라미터들의 함수일 것이다. 그러나, 감지 증폭기 설계는 분석되는 정해진 메모리 회로에 대해 동일할 것이기 때문에, 분포는 공정 변동의 함수일 것이다.

따라서, 회로 설계에 대한 공정 변동 영향이 각각의 기능 블록에 대해 모델링될 수 있다. 각각의 블록에 대한 통계적인 분포들이 결정될 수 있고, 그 블록들의 분포들이 정해진 공정에 대한 회로 설계의 전체적인 신뢰성을 결정하기 위해서 결합될 수 있다. 또한, 본 발명의 실시예들은 회로 설계가 원하는 양품율을 충족시키지 못하는 경우에는 변경된 메모리 설계들이 재고려되도록 허용한다. 예컨대, 기능 블록들 중 한 블록의 적어도 한 컴포넌트는 신뢰성이 검증되지 않는 경우에 새로운 회로 설계를 생성하기 위해서 변경될 수 있다. 기능 블록들 각각 또는 변경된 블록에 대한 통계적인 분포들이 다시 계산될 수 있다. 이어서, 각각의 블록의 다시 계산된 통계적인 분포들이 새로운 회로 설계의 신뢰성을 검증하기 위해 결합될 수 있다.

또한, 당업자들은 여기서 설명된 실시예들과 관련하여 설명되어진 여러 기술적인 논리 블록들, 동작들의 시퀀스, 함수들 및/또는 알고리즘들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 그 둘의 결합으로서 구현될 수 있다는 점을 알 것이다. 하드웨어 및 소프트웨어의 교환가능성을 명확히 설명하기 위해서, 여러 기술적인 컴포넌트들이 그들의 기능을 통해 일반적으로 위에서 설명되었다. 이러한 기능이 하드웨어로 구현되는지 혹은 소프트웨어로 구현되는지 여부는 전체 시스템에 부과 되는 특정 애플리케이션 및 설계 제약들에 따라 좌우된다. 숙련된 기술자들은 각각의 특정 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들은 본 발명의 범위로부터 벗어나는 것으로 해석되지 않아야 한다.

여기서 설명된 실시예들과 관련하여 설명되는 방법들, 시퀀스들 및/또는 알고리즘들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 그 둘의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 제거가능 디스크, CD-ROM, 또는 해당 분야에 공지되어 있는 임의의 다른 형태의 저장 매체에 존재할 수 있다. 예시적인 저장 매체가 프로세서에 연결될 수 있음으로써, 그 프로세서는 그 저장 매체로부터 정보를 판독하고 또한 그 저장 매체에 정보를 기록할 수 있다. 대안적으로는, 그 저장 매체는 프로세서에 통합될 수 있다.

따라서, 본 발명의 실시예들은 공정 변동 허용 메모리를 설계하기 위한 방법을 구현하는 컴퓨터 판독가능 매체들을 포함할 수 있는데, 그 방법은 회로를 기능 블록들로 분할하는 단계, 그 기능 블록들 각각에 대한 통계적인 분포를 결정하는 단계, 및 그 회로의 신뢰성을 검증하기 위해서 각각의 블록의 통계적인 분포들을 결합하는 단계는 포함한다. 당업자들은, 비록 여기서 명백히 언급되지는 않았지만 본 발명의 실시예들이 여기서 설명된 단계들, 동작들의 시퀀스, 함수들 및/또는 알고리즘들 중 임의의 것을 구현하는 컴퓨터 판독가능 매체들을 포함할 수 있다는 것을 알 것이다. 따라서, 본 발명은 설명된 예들로 제한되지 않고, 여기서 설명된 기능을 수행하기 위한 임의의 수단이 본 발명의 실시예들에 포함된다.

비록 위의 설명은 본 발명의 예시적인 실시예를 제시하지만, 여러 변화들 및 변경들이 첨부된 청구항들에 의해 정의되는 본 발명의 범위로부터 벗어나지 않고 여기서 이루어질 수 있다는 점이 주시되어야 한다. 여기서 설명된 본 발명의 실시예들에 따른 방법 청구항들의 함수들, 단계들 및/또는 동작들이 임의의 특정 순서로 수행될 필요는 없다. 게다가, 비록 본 발명의 엘리먼트들이 단수인 것으로 설명되거나 청구될 수 있지만, 단수인 것으로 명확히 제한되어 설명되지 않는 한은 복수인 것으로도 고려된다.

Claims

메모리를 설계하기 위한 방법으로서,

회로를 기능 블록들(functional blocks)로 분할하는 단계;

상기 기능 블록들 각각에 대한 통계적인 분포를 결정하는 단계 - 상기 통계적인 분포는 공정 변동 파라미터들(process variation parameters)에 기초함 -; 및

상기 회로의 신뢰성(credibility)을 검증하기 위해서 각각의 블록의 상기 통계적인 분포를 결합하는 단계 - 상기 신뢰성은 상기 회로가 미리 결정된 양품율(yield)을 충족시킨다면 검증됨 -을 포함하는,

메모리 설계 방법.
제 1항에 있어서, 상기 공정 변동 파라미터들은 다이간(inter-die) 및 다이내(intra-die) 공정 변동 파라미터들을 포함하는,

메모리 설계 방법.
제 1항에 있어서, 상기 회로는 상기 메모리의 판독 회로인,

메모리 설계 방법.
제 3항에 있어서, 상기 기능 블록들은,

비트라인 분리 경로(bitline separation path)로의 워드라인;

비트라인 추적 경로; 또는

감지 증폭기 중 적어도 하나를 포함하는,

메모리 설계 방법.
제 3항에 있어서, 상기 기능 블록들 중 하나의 통계적인 분포는,

비트라인 분리 전압 분포;

추적 경로 지연 분포; 또는

감지 증폭기 오프셋 분포 중 적어도 하나를 포함하는,

메모리 설계 방법.
제 1항에 있어서,

비트라인 분리 전압의 통계적인 분포를 결정하는 단계;

감지 증폭기 인에이블 시간(t_SAE)의 통계적인 분포를 결정하는 단계; 및

상기 비트라인 분리 전압 분포 및 감지 증폭기 인에이블 시간 분포들에 기초하여 감지 증폭기 입력 전압 분포(
V_BL)를 결정하는 단계를 더 포함하는,

메모리 설계 방법.
제 6항에 있어서, 상기 감지 증폭기 인에이블 시간 분포는 가우시안 분포로서 모델링되는,

메모리 설계 방법.
제 7항에 있어서,

상기 감지 증폭기 인에이블 시간 분포는 분포
를 적합시키는(fit) 감지 증폭기 인에이블 시간(t_SAE)에 대한 랜덤한 값들을 생성함으로써 결정되고,

여기서,
는 t_SAE의 평균 값이고,
는 t_SAE의 표준 편차인,

메모리 설계 방법.
제 8항에 있어서,

상기 감지 증폭기 입력 전압 분포(
V_BL)는
로서 결정되고,

여기서,
는 상기 비트라인 분리 전압의 평균이고,
는 상기 비트라인 분리 전압의 표준 편차이며,

및
는 t_SAE의 함수로서 변하는,

메모리 설계 방법.
제 6항에 있어서, 상기 감지 증폭기 입력 전압 분포와 감지 증폭기 오프셋 전압(V_{OS_SA})의 분포를 결합하는 단계를 더 포함하는,

메모리 설계 방법.
제 10항에 있어서, 상기 감지 증폭기 오프셋 분포(V_{OS_SA})는,

다수의 감지 증폭기 모델들을 생성하고; 및

정해진 입력 전압에 대해 실패한 다수의 생성된 감지 증폭기들을 결정함으로써 결정되는,

메모리 설계 방법.
제 11항에 있어서, 상기 다수의 감지 증폭기 모델들은 상기 공정 변동 파라미터들을 사용하여 몬테 카를로(Monte Carlo) 반복들에 의해서 생성되는,

메모리 설계 방법.
제 1항에 있어서,

만약 상기 신뢰성이 검증되지 않는다면, 새로운 회로 설계를 생성하기 위해서 적어도 하나의 기능 블록의 적어도 하나의 컴포넌트를 변경하는 단계;

상기 적어도 하나의 변경된 기능 블록에 대한 통계적인 분포를 다시 계산하는 단계; 및

상기 새로운 회로 설계의 신뢰성을 검증하기 위해서 각각의 블록의 상기 통 계적인 분포를 결합하는 단계를 더 포함하고,

상기 신뢰성은 상기 새로운 회로 설계가 미리 결정된 양품율을 충족시킨다면 검증되는,

메모리 설계 방법.
제 1항에 있어서, 상기 메모리는 스태틱 랜덤 액세스 메모리(SRAM) 메모리인,

메모리 설계 방법.
공정 변동 허용 메모리(process variation tolerant memory)를 설계하기 위한 방법을 구현하는 컴퓨터 판독가능 매체들로서, 상기 방법은,

회로를 기능 블록들(functional blocks)로 분할하는 단계;

상기 기능 블록들 각각에 대한 통계적인 분포를 결정하는 단계 - 상기 통계적인 분포는 공정 변동 파라미터들(process variation parameters)에 기초함 -; 및

상기 회로의 신뢰성(credibility)을 검증하기 위해서 각각의 블록의 상기 통계적인 분포를 결합하는 단계 - 상기 신뢰성은 상기 회로가 미리 결정된 양품율(yield)을 충족시킨다면 검증됨 -을 포함하는,

컴퓨터 판독가능 매체들.
제 15항에 있어서, 상기 구현되는 방법은,

비트라인 분리 전압의 통계적인 분포를 결정하는 단계;

감지 증폭기 인에이블 시간(t_SAE)의 통계적인 분포를 결정하는 단계; 및

상기 비트라인 분리 전압 분포 및 감지 증폭기 인에이블 시간 분포들에 기초하여 감지 증폭기 입력 전압 분포(
V_BL)를 결정하는 단계를 더 포함하는,

컴퓨터 판독가능 매체들.
제 16항에 있어서,

상기 감지 증폭기 인에이블 시간 분포는 분포
를 적합시키는(fit) 감지 증폭기 인에이블 시간(t_SAE)에 대한 랜덤한 값들을 생성함으로써 결정되고,

여기서,
는 t_SAE의 평균 값이고,
는 t_SAE의 표준 편차인,

컴퓨터 판독가능 매체들.
제 17항에 있어서,

상기 감지 증폭기 입력 전압 분포(
V_BL)는
로서 결정되고,

여기서,
는 상기 비트라인 분리 전압의 평균이고,
는 상기 비트라인 분리 전압의 표준 편차이며,

및
는 t_SAE의 함수로서 변하는,

컴퓨터 판독가능 매체들.
제 16항에 있어서, 상기 구현되는 방법은 상기 감지 증폭기 입력 전압 분포와 감지 증폭기 오프셋 전압(V_{OS_SA})의 분포를 결합하는 단계를 더 포함하는,

컴퓨터 판독가능 매체들.
제 19항에 있어서, 상기 감지 증폭기 오프셋 분포(V_{OS_SA})는,

다수의 감지 증폭기 모델들을 생성하고; 및

정해진 입력 전압에 대해 실패한 다수의 생성된 감지 증폭기들을 결정함으로써 결정되는,

컴퓨터 판독가능 매체.