KR20090091642A - Circuit for preventing self-heating of metal-insulator-transition(mit) device and method of fabricating a integrated-device for the same circuit - Google Patents
Circuit for preventing self-heating of metal-insulator-transition(mit) device and method of fabricating a integrated-device for the same circuit Download PDFInfo
- Publication number
- KR20090091642A KR20090091642A KR1020080091265A KR20080091265A KR20090091642A KR 20090091642 A KR20090091642 A KR 20090091642A KR 1020080091265 A KR1020080091265 A KR 1020080091265A KR 20080091265 A KR20080091265 A KR 20080091265A KR 20090091642 A KR20090091642 A KR 20090091642A
- Authority
- KR
- South Korea
- Prior art keywords
- mit
- transistor
- electrode
- thin film
- forming
- Prior art date
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000012212 insulator Substances 0.000 claims abstract description 13
- 230000007704 transition Effects 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 73
- 230000002265 prevention Effects 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 39
- 239000010408 film Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 18
- 238000000206 photolithography Methods 0.000 claims description 11
- 229910021542 Vanadium(IV) oxide Inorganic materials 0.000 claims description 8
- GRUMUEUJTSXQOI-UHFFFAOYSA-N vanadium dioxide Chemical compound O=[V]=O GRUMUEUJTSXQOI-UHFFFAOYSA-N 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000000704 physical effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field effect transistors
Abstract
Description
본 발명은 금속-절연체 전이(MIT) 소자에 관한 것으로, 특히 MIT 소자의 자체발열 문제를 해결할 수 있는 회로 및 그 회로가 집적된 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to metal-insulator transition (MIT) devices, and more particularly, to a circuit capable of solving the self-heating problem of an MIT device and a method of manufacturing the device in which the circuit is integrated.
MIT 소자는 전압이나 전기장, 전자기파, 또는 온도, 압력 등 여러 물리적인 특성 변화에 따라 절연체에서 금속 또는 금속에서 절연체로 전이하는 금속-절연체-전이(Metal-Insulator-Transition: MIT) 현상을 일으킨다. 예컨대, MIT 소자는 소정의 임계온도 이상에서 MIT가 발생한다. 따라서, MIT 소자는 이러한 온도에 따른 MIT 발생 특징을 이용하여 전기전자소자를 열로부터 보호할 수 있는 소자로서 이용될 수 있다.MIT devices cause a metal-insulator-transition (MIT) transition from an insulator to a metal or a metal to an insulator due to various physical characteristics such as voltage, electric field, electromagnetic wave, temperature, or pressure. For example, an MIT device generates an MIT above a predetermined threshold temperature. Accordingly, the MIT device can be used as a device capable of protecting the electrical and electronic devices from heat by using the MIT generation characteristic according to the temperature.
한편, 온도에 따라 MIT 현상을 겪는 MIT 소자는 일정한 전압을 인가한 상태에서, 소자주변의 온도가 임계온도 이상으로 오르게 되면, MIT 현상이 일어나게 되 고, 그에 따라 MIT 소자에 대전류(전류밀도가 105 A/cm2 이상)가 흐르게 된다. 그런데, 이러한 대전류가 주변의 온도가 그 임계온도 이하로 감소하였음에도 불구하고 감소하지 않고 그대로 흐르게 되는 현상이 발생한다. 이러한 현상을 MIT 소자 자체발열 현상이라고 하는데, 이러한 자체발열 현상으로 인하여 MIT 소자의 스위칭 작용이 방해되거나, 오동작하는 문제가 발생하고, 그에 따라, 전류구동소자의 오동작을 일으키게 하는 문제가 발생한다.On the other hand, an MIT device that experiences the MIT phenomenon according to the temperature, when a constant voltage is applied and the temperature around the device rises above the threshold temperature, the MIT phenomenon occurs, resulting in a large current (current density of 10 5 A / cm2 or more). However, a phenomenon occurs in which such a large current flows as it is without decreasing even though the ambient temperature decreases below the critical temperature. This phenomenon is called the MIT device self-heating phenomenon, the self-heating phenomenon causes a problem that the switching operation of the MIT device is disturbed or malfunctions, thereby causing a malfunction of the current drive device.
예컨대, MIT 소자가 전류 구동계 소자(릴레이, 발광소자, 부져, 히터 등)에 사용되었을 경우, 과전류 보호소자로서 이용될 수 있는데, 과전압이 걸리거나 전류구동계 소자에 오류가 발생하게 되면 전술한 MIT 소자 자체발열 현상이 발생할 가능성이 크다.For example, when the MIT device is used in a current drive system device (relay, light emitting device, buzzer, heater, etc.), it may be used as an overcurrent protection device. When the overvoltage or an error occurs in the current drive system device, the above-described MIT device Self-heating is likely to occur.
MIT 소자가 아직 상품화되지 않은 신소자이기 때문에 MIT 소자 자체발열 현상은 널리 알려지지 않았지만, 실제 응용에서 MIT 소자를 적절히 활용하기 위해서는 반드시 해결해야 할 숙제이다. 그러나 현재 MIT 소자 및 응용연구를 하는 연구 분야에서 이러한 MIT 소자 자체발열 문제는 아직 미해결 문제로 남아있다.The self-heating phenomenon of MIT devices is not widely known because MIT devices are not commercialized yet. However, in order to properly utilize MIT devices in practical applications, they must be solved. However, in the field of MIT devices and applied research, the self-heating problem of MIT devices still remains unresolved.
본 발명이 이루고자 하는 기술적 과제는 종래의 기술에서 설명한 MIT 소자의 자체발열 문제를 해결할 수 있는 금속-절연체 전이(MIT) 소자의 자체발열 방지회로 및 그 방지회로용 집적소자의 제조방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a self-heating prevention circuit of a metal-insulator transition (MIT) device and a method of manufacturing an integrated device for the protection circuit, which can solve the self-heating problem of the MIT device described in the related art. Is in.
상기 과제를 달성하기 위하여, 본 발명은 소정 임계온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하고, 전류구동 소자에 연결되어 전류 흐름을 제어하는 MIT 소자; 상기 MIT 소자에 연결되어 상기 MIT 이후에 상기 MIT 소자의 자체발열을 제어하는 트랜지스터; 및 상기 MIT 소자 및 상기 트랜지스터에 연결된 저항 소자;를 포함하는 MIT 소자 자체발열 방지회로를 제공한다.In order to achieve the above object, the present invention is an MIT device that generates a sudden metal-insulator transition (MIT) at a predetermined threshold temperature, is connected to the current drive device to control the current flow; A transistor connected to the MIT device to control self-heating of the MIT device after the MIT; And a resistance element connected to the MIT element and the transistor.
본 발명에 있어서, 상기 트랜지스터는 바이폴라(bi-polar) 트랜지스터일 수 있고, 상기 MIT 소자는 상기 바이폴라 트랜지스터의 베이스와 컬렉터 사이에 연결되며, 상기 저항 소자는 상기 바이폴라 트랜지스터의 베이스와 에미터 사이에 연결될 수 있다. 예컨대, 상기 바이폴라 트랜지스터는 NPN형 또는 PNP형 중 어느 하나일 수 있다.In the present invention, the transistor may be a bi-polar transistor, the MIT element is connected between the base and the collector of the bipolar transistor, the resistance element is connected between the base and the emitter of the bipolar transistor. Can be. For example, the bipolar transistor may be either an NPN type or a PNP type.
한편, 상기 트랜지스터는 MOS(Metal-Oxide-Semicondutor) 트랜지스터일 수 있고, 상기 MIT 소자는 상기 MOS 트랜지스터의 게이트와 드레인 전극 사이에 연결되며, 상기 저항 소자는 상기 MOS 트랜지스터의 게이트와 소오스 전극 사이에 연결될 수 있다. 예컨대, 상기 MOS 트랜지스터는 상기 P-MOS, N-MOS, 및 C-MOS 중 어느 하나일 수 있다.Meanwhile, the transistor may be a metal-oxide-semiconductor (MOS) transistor, the MIT device may be connected between a gate and a drain electrode of the MOS transistor, and the resistor element may be connected between a gate and a source electrode of the MOS transistor. Can be. For example, the MOS transistor may be any one of the P-MOS, N-MOS, and C-MOS.
본 발명에 있어서, MIT 소자 자체발열 방지회로는 상기 MIT 소자, 트랜지스터 및 저항 소자가 하나의 칩으로 집적되어 패키지화된 구조로 형성될 수 있다. 상기 MIT 소자 자체발열 방지회로가 집적되어 패키지화된 구조를 갖는 경우, 상기 MIT 소자 자체발열 방지회로는, 기판; 상기 기판 상의 중앙부로 형성된 트랜지스터; 상기 트랜지스터 일 측면으로 상기 기판 상으로 형성된 상기 MIT 소자; 및 상기 트랜지스터 타 측면으로 상기 기판 상으로 형성된 상기 저항 소자;를 포함하는 구조를 가질 수 있다.In the present invention, the MIT device self-heating prevention circuit may be formed in a packaged structure in which the MIT device, the transistor, and the resistance device are integrated into one chip. When the MIT device self-heating prevention circuit is integrated and packaged, the MIT device self-heating prevention circuit may include a substrate; A transistor formed in a central portion on the substrate; The MIT device formed on the substrate on one side of the transistor; And the resistive element formed on the substrate to the other side of the transistor.
이때, 상기 MIT 소자는 상기 기판 상의 절연막 상에 형성된 MIT 박막, 및 상기 MIT 박막 양 측면으로 상기 절연막 상에 형성된 적어도 2개의 MIT 전극을 포함하고, 상기 저항 소자는 상기 기판 상의 절연막 상에 형성된 저항 박막, 및 상기 저항 박막 양 측면으로 상기 절연막 상에 형성된 2개의 저항 전극을 포함할 수 있다.In this case, the MIT device includes an MIT thin film formed on the insulating film on the substrate, and at least two MIT electrodes formed on the insulating film on both sides of the MIT thin film, and the resistance element is formed on the insulating film on the substrate. And two resistance electrodes formed on both sides of the resistance thin film.
본 발명에 있어서, 상기 MIT 소자는 온도, 압력, 전압 및 전자기파를 포함하는 물리적 특성 변화에 의해 상기 MIT가 발생할 수 있는데, 이러한 MIT 소자는 상기 임계온도에서 MIT를 일으키는 MIT 박막을 포함할 수 있다. 예컨대, 상기 MIT 박막은 이산화바나듐(VO2)로 형성될 수 있다.In the present invention, the MIT device may generate the MIT due to physical property changes including temperature, pressure, voltage, and electromagnetic waves, and the MIT device may include an MIT thin film that generates an MIT at the critical temperature. For example, the MIT thin film may be formed of vanadium dioxide (VO 2 ).
본 발명은 또한 상기 과제를 달성하기 위하여, 기판을 준비하는 단계; 상기 기판 상에 트랜지스터 및 저항 소자를 형성하는 단계; 및 상기 기판 상에 MIT 소자 를 형성하는 단계;를 포함하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법을 제공한다.The present invention also comprises the steps of preparing a substrate, in order to achieve the above object; Forming a transistor and a resistor on the substrate; And forming an MIT device on the substrate.
본 발명에 있어서, 상기 트랜지스터 및 저항 소자를 형성하는 단계는 상기 기판 상에 트랜지스터 형성을 위한 활성(active) 영역을 형성하는 단계; 상기 기판 상에 저항 박막을 형성하는 단계; 및 상기 활성 영역 및 저항 박막에 컨택하는 전극들을 형성하는 단계;를 포함할 수 있다. 또한, 상기 트랜지스터 및 저항 소자를 형성하는 단계는 상기 활성 영역 형성단계 이후 또는 전에 상기 기판 상으로 절연막을 형성하는 단계, 및 상기 전극들 형성 단계 전에 상기 절연막의 소정 부분을 식각하여 상기 활성 영역의 일부를 노출시키는 단계를 포함할 수 있다.In the present invention, the forming of the transistor and the resistive element comprises: forming an active region for forming a transistor on the substrate; Forming a resistive thin film on the substrate; And forming electrodes in contact with the active region and the resistive thin film. The forming of the transistor and the resistance element may include forming an insulating film on the substrate after or before the forming of the active region, and etching a predetermined portion of the insulating layer before the forming of the electrodes to form a portion of the active region. It may include the step of exposing.
예컨대, 상기 트랜지스터는 바이폴라 트랜지스터인 경우, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 에미터, 베이스 및 컬렉터 영역을 포함하고, 상기 전극들 형성단계에서, 상기 에미터, 베이스 및 컬렉터 영역 각각에 컨택하는 에미터, 베이스 및 컬렉터 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성할 수 있다. 한편, 상기 트랜지스터는 MOS 트랜지스터인 경우는, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 소오스, 드레인 및 채널 영역을 포함하고, 상기 전극들 형성단계에서, 상기 소오스, 드레인 영역 각각에 컨택하는 소오스, 드레인 전극 및 상기 채널 영역 상부의 상기 절연막 상에 게이트 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성할 수 있다.For example, when the transistor is a bipolar transistor, the active region includes an emitter, a base, and a collector region having an n + conductivity type or a p + conductivity type, and in the forming of the electrodes, each of the emitter, base, and collector regions An emitter, a base and a collector electrode contacting the, and two resistance electrodes contacting the resistive thin film may be formed. Meanwhile, when the transistor is a MOS transistor, the active region includes a source, a drain, and a channel region having an n + conductivity type or a p + conductivity type, and in the forming of the electrodes, the source and drain regions contact each of the source and drain regions. Two resistance electrodes contacting the gate electrode and the resistance thin film may be formed on the insulating layer on the source, drain electrode, and the channel region.
본 발명에 있어서, 상기 MIT 소자를 형성하는 단계는, 상기 기판 상에 상기 MIT 박막을 형성하는 단계; 상기 MIT 박막을 포토 리소그라피 공정을 이용하여 소 정 사이즈로 상기 MIT 박막을 패터닝하는 단계; 패터닝된 상기 MIT 박막에 컨택하는 적어도 2개의 MIT 전극을 형성하는 단계;를 포함할 수 있다. 여기서, 상기 MIT 전극 형성은 리프트 오프(lift-off) 포토 리소그라피 공정을 이용하여 형성할 수 있다. 또한, 이러한 상기 MIT 전극은 Ni/Ti/V가 순차적으로 적층된 층간(interlayer) 박막 및 상기 층간 박막 상으로 형성된 Au 박막을 포함할 수 있다.In the present invention, the forming of the MIT device may include forming the MIT thin film on the substrate; Patterning the MIT thin film in a predetermined size using a photolithography process; And forming at least two MIT electrodes in contact with the patterned MIT thin film. Here, the MIT electrode can be formed using a lift-off photolithography process. In addition, the MIT electrode may include an interlayer thin film in which Ni / Ti / V are sequentially stacked and an Au thin film formed on the interlayer thin film.
한편, 상기 MIT 전극 형성 단계에서, 상기 MIT 전극을 상기 트랜지스터 및 저항 소자의 각 전극들과 서로 연결할 수 있다.In the forming of the MIT electrode, the MIT electrode may be connected to each of the electrodes of the transistor and the resistance element.
본 발명의 금속-절연체 전이(MIT) 소자의 자체발열 방지회로 및 그 방지회로용 집적소자의 제조방법은 트랜지스터, MIT 소자 및 저항 소자를 포함한 회로를 구성함으로써, MIT 소자의 자체발열 현상을 해결할 수 있다.The self-heating prevention circuit of the metal-insulator transition (MIT) device of the present invention and the manufacturing method of the integrated circuit for the protection circuit of the present invention can solve the self-heating phenomenon of the MIT device by configuring a circuit including a transistor, an MIT device and a resistance device. have.
또한, 상기 트랜지스터, MIT 소자 및 저항 소자를 하나의 칩으로 집적하여 패키지됨으로써, 그 방지회로 자체를 원-칩 형태로 소형화하여 집적소자로서 이용할 수 있다. 그에 따라, 그 집적소자는 핸드폰, 노트북 컴퓨터 등의 모든 전기전자회로에서 전류 구동계 소자의 전류구동을 조절하는데 유용하게 활용될 수 있다.In addition, since the transistor, the MIT element, and the resistance element are integrated into one chip and packaged, the prevention circuit itself can be miniaturized in a one-chip form and used as an integrated element. Accordingly, the integrated device can be usefully used to control the current drive of the current drive system element in all electrical and electronic circuits, such as mobile phones, notebook computers.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설 명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 또한, 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention; In the following description, when a component is described as being on top of another component, it may be directly on top of another component, and a third component may be interposed therebetween. In addition, in the drawings, the thickness or size of each component is exaggerated for clarity and convenience of explanation, and parts irrelevant to the description are omitted. Like numbers refer to like elements in the figures. On the other hand, the terms used are used only for the purpose of illustrating the present invention and are not used to limit the scope of the invention described in the meaning or claims. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.
도 1은 이산화바나듐(VO2)으로 제조된 MIT 소자의 온도에 따른 저항변화를 보여주는 그래프로서, X축은 온도로서 단위는 절대 온도(K)이고, Y축은 저항으로서 단위는 옴(Ω)이다. 한편, MIT 소자로는 일정한 소정 전압이 인가되어 있다.1 is a graph showing a resistance change according to the temperature of an MIT device made of vanadium dioxide (VO 2 ). The X-axis is temperature, the unit is absolute temperature (K), and the Y-axis is resistance, and the unit is Ω (Ω). On the other hand, a predetermined predetermined voltage is applied to the MIT element.
도 1을 참조하면, MIT 소자는 340K 미만에서는 105Ω 이상의 저항값을 가져 절연체로서 특성을 나타내다가 340K 이상에서 급격한 불연속 전이를 하여 수십 Ω 정도의 저항값을 갖는 금속으로서의 특성을 나타낸다. 따라서, 본 그래프를 참조하여 볼 때, 실험에 사용된 MIT 소자는 340K에서 불연속 MIT가 일어나므로, 임계 온도를 340K 정도로 볼 수 있겠다.Referring to FIG. 1, an MIT device exhibits characteristics as an insulator having a resistance value of 10 5 Ω or more at less than 340 K, and exhibits characteristics as a metal having a resistance value of several tens of Ω due to a rapid discontinuous transition at 340 K or more. Therefore, when referring to this graph, the MIT device used in the experiment has a discontinuous MIT at 340K, so the critical temperature can be regarded as about 340K.
도면으로 도시하지는 않았지만, MIT 소자의 전압-전류 곡선의 그래프의 경우에는 임계온도에서 전류가 불연속 점프를 통해 급격하게 증가하고, 전압은 감소하는 것을 볼 수 있다. 여기서는 온도에 따른 MIT 발생을 설명하였지만, 일반적으로 MIT 소자는 온도 이외에도 압력, 전압, 전기장, 전자파 등의 여러 물리적인 특성에 의해서 MIT가 발생할 수 있다. 그러나 본 발명의 요지와 거리가 있으므로 다른 물리적 특성에 의한 MIT 발생에 대한 자세한 설명은 생략한다.Although not shown in the figure, in the case of the graph of the voltage-current curve of the MIT device, it can be seen that the current rapidly increases through the discontinuous jump and the voltage decreases at the critical temperature. Although MIT generation according to temperature has been described here, in general, MIT devices may generate MIT due to various physical characteristics such as pressure, voltage, electric field, and electromagnetic wave in addition to temperature. However, since there is a distance from the gist of the present invention, a detailed description of MIT generation due to other physical characteristics is omitted.
한편, MIT 소자는 앞서 물리적인 특성들에 의해 MIT가 발생하는 MIT 박막 및 그 MIT 박막에 컨택하는 전극들로 구성될 수 있는데, 이러한 MIT 소자는 기판 상으로 수직으로 형성되는 수직형 구조나 기판 상으로 수평으로 형성되는 수평형 구조로 형성될 수 있다. 본 실험에 이용된 MIT 소자는 VO2로 형성된 MIT 박막을 이용하여 제작되었지만, VO2에 한정되지 않고, 앞서 여러 물리적 특성들에 의해 불연속 점프 특성을 가질 수 있는 신소재 또는 재료를 MIT 박막으로서 이용하여 제작할 수 있음은 물론이다. 또한, MIT 박막은 세라믹 박막 또는 단결정 박막 등의 형태로 제작할 수도 있다.On the other hand, the MIT device may be composed of the MIT thin film in which the MIT occurs due to the physical properties and the electrodes in contact with the MIT thin film, which is formed vertically on the substrate or on the substrate It may be formed in a horizontal structure formed horizontally. The MIT device used in this experiment was fabricated using an MIT thin film formed of VO 2 , but is not limited to VO 2 , and uses a new material or material that can have discontinuous jump characteristics by various physical properties as an MIT thin film. Of course it can be produced. The MIT thin film can also be produced in the form of a ceramic thin film or a single crystal thin film.
도 2a는 이산화바나듐(VO2)으로 제조된 MIT 소자가 전류 구동계 소자와 직렬로 연결된 회로도이다.2A is a circuit diagram in which an MIT device made of vanadium dioxide (VO 2 ) is connected in series with a current drive system device.
도 2a를 참조하면, MIT 소자(100)는 전류구동 소자(500)에 직렬로 연결되어 사용될 수 있다. 여기서, 전류구동 소자(500)는 예컨대, 예컨대, 릴레이, 발광다이오드, 트랜지스터, 부져(buzzer), 히터 등 전자 부품이나 시스템의 일부가 될 수 있을 것이다. 이와 같이 구성된 회로에서, 전류구동 소자(500)가 과전류나 오작동을 통해 열이 발생하는 경우에, MIT 소자(100)가 MIT를 일으켜 대전류를 통과시킴으로써, 전류구동 소자(500)를 보호하는 작용을 한다. 한편, 여기서 저항 소자 R(300), 예컨대 가변저항이 MIT 소자(100)를 보호하기 위해서 그라운드와 MIT 소자 사이에 연결되나 때에 따라 생략될 수 있다.Referring to FIG. 2A, the MIT
이와 같이, 구성된 회로에서 앞서 배경 기술 분야에서 언급한 MIT 소자 자체발열 현상이 발생한다. 따라서, 본 발명은 그러한 MIT 소자 자체발열 현상을 방지할 수 있는 방법을 제공한다. 그에 대한 설명은 도 4a 이하에서 자세히 설명한다.As such, the MIT device self-heating phenomenon mentioned above in the background art occurs in the constructed circuit. Therefore, the present invention provides a method capable of preventing such MIT device self-heating phenomenon. The description thereof will be described in detail with reference to FIG. 4A.
도 2b는 도 2a의 회로도에서 MIT 소자를 좀더 상세하게 보여주는 구성도이다.FIG. 2B is a block diagram illustrating the MIT device in more detail in the circuit diagram of FIG. 2A.
도 2b를 참조하면, 전류구동 소자(500)에 연결된 MIT 소자(100)는 수평형 구조를 갖는다. 즉, MIT 소자(100)는 기판(110), 기판 상에 형성된 절연막(120), 절연막으로 형성된 MIT 박막(130) 및 MIT 박막(130)의 양 측면으로 형성된 2개의 MIT 전극(140a, 140b)을 포함한다. 이와 같은 구조의 MIT 소자(100)의 한 MIT 전극(140b)으로 전류구동 소자(500)가 연결되고, 다른 MIT 전극(140a)으로 저항 소자(300)가 연결된다.Referring to FIG. 2B, the
본 도면에서는 수평형 구조의 MIT 소자(100)를 예시하였지만, 수직형 구조의 MIT 소자(100)도 전류구동 소자(500) 보호를 위해 사용될 수 있음은 물론이다.Although the
도 3은 도 2a의 회로에서 MIT 소자의 자체발열 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다. X축은 시간을 나타내고 Y축은 온도 및 전류를 나타내며, 굵은 선이 MIT 소자 주변, 예컨대 전류구동 소자의 온도 곡선이고, 가는 선이 MIT 소자에 흐르는 전류곡선이다.3 is a graph of the temperature and current of the MIT device over time, showing the self-heating phenomenon of the MIT device in the circuit of FIG. 2A. The x-axis represents time and the y-axis represents temperature and current, the thick line is the temperature curve around the MIT device, such as the current drive device, and the thin line is the current curve flowing through the MIT device.
도 3을 참조하면, 주변온도가 임계온도, 예컨대 65 ℃ 이상이 되면 MIT 소자는 MIT를 통해 금속 상태(Turn-On) 전이하여 전류의 불연속 점프(Current jump, 점 선 부분)가 발생하고 MIT 소자로는 대전류(전류밀도 105 A/cm2 이상)가 흐르게 된다. 그에 따라, 주변 온도, 즉 전류구동 소자의 온도는 감소하여 임계온도 미만으로 떨어지게 된다. 한편, MIT 소자는 주변의 온도가 임계온도 미만으로 감소하는 경우에는 다시 절연체 상태(Turn-Off)로 돌아와 전류가 감소하여야 하나, MIT 소자는 주변온도가 임계온도 미만으로 감소했음에도 불구하고 대전류가 감소하지 않고 그대로 흐르는 현상이 발생한다. 이러한 현상은 MIT 소자 자체의 발열에 기인한 것으로서, 이러한 현상을 MIT 소자 자체발열 현상이라고 함은 전술한 바와 같다. 이러한 MIT 소자의 자체발열로 인해 대전류가 계속 흐르게 됨으로써, MIT 소자의 스위칭 작용이 방해되고, 그에 따라 전류구동 소자의 정상적인 동작을 방해하거나 오동작을 유발하게 된다.Referring to FIG. 3, when the ambient temperature reaches a critical temperature, for example, 65 ° C. or higher, the MIT device transitions to a metal state (Turn-On) through the MIT to generate a discontinuous jump of current (dotted line portion). In the furnace, a large current (current density of 10 5 A / cm 2 or more) flows. Accordingly, the ambient temperature, i.e., the temperature of the current drive element, decreases and falls below the critical temperature. On the other hand, when the ambient temperature decreases below the critical temperature, the MIT device must return to the insulator (Turn-Off) state to decrease the current, but the MIT device decreases the large current even though the ambient temperature decreases below the critical temperature. The phenomenon occurs as it is. This phenomenon is caused by the heat generation of the MIT device itself, and this phenomenon is referred to as the MIT device self-heating phenomenon as described above. As a result of the self-heating of the MIT device, a large current continues to flow, which hinders the switching operation of the MIT device, thereby interrupting the normal operation of the current driving device or causing a malfunction.
도 4a는 본 발명의 일 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.4A is a circuit diagram of a MIT device self-heating prevention circuit according to an embodiment of the present invention.
도 4a를 참조하면, 본 실시예에 따른 MIT 소자 자체발열 방지회로는 전류구동 소자(500)에 연결된 MIT 소자(100), MIT 소자에 연결된 트랜지스터(200) 및 저항 소자(300)를 포함한다. 본 실시예에서는 NPN형 바이폴라 트랜지스터를 예시하였지만, PNP형 바이폴라 트랜지스터를 사용하는 것도 가능하다. 또한, 바이폴라 트랜지스터 대신에 MOS(Metal-Oxide Semiconductor) 트랜지스터를 이용할 수 있음은 물론이다. 그에 대해서는 도 6a 및 6b에서 설명한다.Referring to FIG. 4A, the MIT device self-heating prevention circuit according to the present embodiment includes an
각 소자들의 연결관계는 다음과 같다. 바이폴라 트랜지스터(200)의 컬렉터와 베이스 전극 사이에 MIT 소자(100)가 연결되고, 에미터와 베이스 전극 사이에 저항 소자(300)가 연결된다. 한편, 컬렉터 전극과 MIT 소자(100)의 제1 전극은 전류구동 소자(500)로 연결되고, 베이스 전극으로는 MIT 소자(100)의 제2 전극 및 저항 소자(300)의 제1 전극이 연결되며, 에미터 전극과 저항 소자(300)의 제2 전극은 그라운드와 연결된다. 여기서, 바이폴라 트랜지스터(200)는 NPN형 이므로, 만약 PNP형 바이폴라 트랜지스터를 이용하는 경우에는 극성을 반대로 고려하여 각 전극들을 연결하여야 한다. The connection relationship of each device is as follows. The
본 실시예의 MIT 소자 자체발열 방지회로의 동작을 간단히 설명하면, 주변온도 예컨대, 전류구동 소자가 과전류 등으로 인해 온도가 상승한 경우에, MIT 소자(100)에서 MIT가 발생하여 대전류가 MIT 소자를 통해 흐르게 된다. 한편, 바이폴라 트랜지스터(200)의 경우, MIT 발생 전에는 에미터와 베이스 전극 사이에 전압 차이가 작아 턴-오프 상태에 있다. 즉, MIT 소자(100)에 대부분의 전압이 걸리게 되고 저항 소자(300)로는 미미한 전압이 걸리게 되어 에미터와 베이스 전극 사이에 전압차는 문턱 전압값을 넘지 못한다. 그러나, MIT 소자(100)에서 MIT가 발생한 경우, MIT 소자는 금속상태가 되어 대전류가 흐르게 되고, MIT 소자(100)에 작은 전압이 걸리고, 반대로 저항 소자(300)에는 큰 전압이 걸리게 된다. 즉, 베이스 전극으로 큰 전압이 인가된다. 따라서, 트랜지스터(200)가 턴-온되고, 트랜지스터(200)로 전류가 흐르게 된다. 그에 따라, MIT 소자(100)로 흐르는 전류는 감소하게 된다. 또한, 이러한, 전류 감소와 함께 MIT 소자는 절연체 상태로 복귀되고 그에 따라, 트랜지스터도 턴-오프 상태로 복귀된다.The operation of the MIT device self-heating prevention circuit of the present embodiment will be briefly described. In the case where the temperature rises due to the ambient temperature, for example, the overcurrent, etc., the MIT occurs in the
결국, 본 실시예의 MIT 소자 자체발열 방지회로는 트랜지스터(200)를 포함하여, MIT 소자(100)에서의 MIT 발생 직후에 턴온되는 트랜지스터(200)를 통해 전류가 바이패스됨으로써, MIT 소자(100)의 자체발열을 방지할 수 있고, 그에 따라, 기존의 MIT 소자 자체발열 현상으로 인해 발생하였던 임계온도 미만에서의 대전류가 계속 흐르는 것을 방지할 수 있다. 따라서, MIT 소자(100)의 정상적인 스위칭 동작이 가능하고, 그에 따라, 전류구동 소자(500) 역시 안전하게 기능을 수행할 수 있다.As a result, the MIT device self-heating prevention circuit of the present embodiment includes the
도 4b는 도 4a의 회로의 바이폴라 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.FIG. 4B is a cross-sectional view of an integrated device for an MIT device self-heating prevention circuit in which the bipolar transistor, the MIT device, and the resistor device of the circuit of FIG. 4A are integrated into one chip.
도 4b를 참조하면, 본 실시예의 MIT 소자 자체발열 방지회로는 도시된 바와 같이 해당 각 소자, 즉 MIT 소자(100), 바이폴라 트랜지스터(200) 및 저항 소자(300)를 하나의 기판(110) 상에 집적하여 원-칩 형태로 제작할 수 있다. 이하, 그러한 소자를 'MIT 소자 자체발열 방지회로용 집적소자'라 한다.Referring to FIG. 4B, the MIT device self-heating prevention circuit of the present exemplary embodiment includes each of the corresponding devices, that is, the
MIT 소자 자체발열 방지회로용 집적소자는 기판(110) 상에 함께 형성된 MIT 소자(100), 바이폴라 트랜지스터(200) 및 저항 소자(300)를 포함한다. MIT 소자(100)는 절연막(120) 상으로 MIT 박막(130) 및 MIT 박막(130)에 컨택하는 2개의 MIT 전극(140a, 140b)을 포함한다. The integrated device for the MIT device self-heating prevention circuit includes an
바이폴라 트랜지스터(200)는 기판(110) 상부 영역으로 형성된 활성(active) 영역, 예컨대 베이스 영역(210), 에이터 영역(220), 및 컬렉터 영역(230)과 각 영 역들로 컨택하는 베이스 전극(215), 에이터 전극(225), 및 컬렉터 전극(235)을 포함한다. 기판(110) 상으로는 절연막(120)이 형성되어 있는데, 각 전극들(215, 225, 235)은 해당 활성 영역으로 절연막(120)을 관통하여 컨택한다.The
한편, 저항 소자(300)는 MIT 소자(100)와 유사하게 절연막(120) 상으로 저항 박막(330) 및 저항 박막(330)에 컨택하는 2개의 저항 전극(320a, 320b)을 포함한다.On the other hand, similar to the
한편, 이와 같이 형성된 MIT 소자 자체발열 방지회로용 집적소자는 각 전극들 간이 서로 연결되어 있다. 즉, MIT 소자(100)의 제1 MIT 전극(140b)은 바이폴라 트랜지스터의 컬렉터 전극(235)에, MIT 소자(100)의 제2 MIT 전극(140a)은 바이폴라 트랜지스터의 베이스 전극(215) 및 저항 소자(300)의 제1 저항 전극(320b)에, 그리고 바이폴라 트랜지스터의 에미터 전극(225)은 저항 소자(300)의 제2 저항 전극(320a)에 연결된다. 이러한 전극 간의 연결은 MIT 전극 형성 공정이 수행 시에, 금속 박막을 적절히 패터닝하여 다른 전극들과 연결되도록 함으로써 구현할 수 있다. 한편, MIT 소자(100)의 제1 MIT 전극(140b)으로는 외부의 전류구동 소자(500)와 연결될 수 있는 외부 단자가 형성되는 것이 바람직하다. 또한, 저항 소자(300)의 제2 저항 전극(320a)은 그라운드와 접지되도록 형성하는 것이 바람직하다.On the other hand, the MIT device self-heating prevention circuit integrated device formed as described above is connected between each electrode. That is, the
본 실시예의 MIT 소자 자체발열 방지회로는 도시된 바와 같이 각 소자들이 집적된 소형의 원-칩 형태로 제작되어 패키지됨으로써, 보호하고자 하는 전류구동 소자에 간편하게 연결하여 이용할 수 있다. 이러한 MIT 소자 자체발열 방지회로가 전류구동 소자를 보호하면서 또한 MIT 소자의 자체발열 현상을 방지하여 전류구동 소자를 안전하게 동작할 수 있도록 함은 전술한 바와 같다.The MIT device self-heating prevention circuit of the present embodiment is manufactured and packaged in a small one-chip form in which each device is integrated as shown, so that it can be easily connected to the current driving device to be protected. As described above, the MIT device self-heating prevention circuit protects the current driving device and prevents the self-heating phenomenon of the MIT device so that the current driving device can be safely operated.
도 5은 도 4a의 회로에서 MIT 소자의 자체발열이 방지되는 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다. X축은 시간을 나타내고 Y축은 온도 및 전류를 나타내며, 굵은 선이 MIT 소자 주변, 예컨대 전류구동 소자의 온도 곡선이고, 가는 선이 MIT 소자에 흐르는 전류곡선이다.FIG. 5 is a graph of temperature and current of an MIT device over time, illustrating a phenomenon in which the self-heating of the MIT device is prevented in the circuit of FIG. 4A. The x-axis represents time and the y-axis represents temperature and current, the thick line is the temperature curve around the MIT device, such as the current drive device, and the thin line is the current curve flowing through the MIT device.
도 5를 참조하면, 주변온도가 임계온도, 예컨대 65 ℃ 이상이 되면서 MIT 소자는 MIT를 통해 금속 상태(Turn-On) 전이하여 전류의 불연속 점프(Current jump, 점선 부분)가 발생하고 MIT 소자로는 대전류(전류밀도 105 A/cm2 이상)가 흐르게 된다. 그에 따라, 주변 온도, 즉 전류구동 소자의 온도는 감소하여 임계온도 미만으로 떨어지게 된다. 한편, MIT 소자에 흐르는 전류는 MIT 발생 직후에 턴온되는 트랜지스터로 인해 역시 감소하게 된다. 따라서, MIT 소자의 자체발열을 방지할 수 있고, 그에 따라, MIT 소자 자체발열 현상으로 인해 대전류가 지속적으로 흐르게 되는 문제를 해결할 수 있다. 결국, MIT 소자는 정상적인 스위칭 작용을 계속 수행하게 되며, 그에 따라 전류구동 소자도 안전하게 정상적인 동작을 수행하게 된다.Referring to FIG. 5, when the ambient temperature becomes a critical temperature, for example, 65 ° C. or higher, the MIT device transitions to a metal state (Turn-On) through the MIT to generate a discontinuous jump of a current (dashed line). The large current (current density 10 5 A / cm 2 or more) flows. Accordingly, the ambient temperature, i.e., the temperature of the current drive element, decreases and falls below the critical temperature. On the other hand, the current flowing through the MIT device is also reduced due to the transistor turned on immediately after the MIT is generated. Therefore, it is possible to prevent the self-heating of the MIT device, thereby solving the problem that a large current continuously flows due to the MIT device self-heating phenomenon. As a result, the MIT device continues to perform the normal switching operation, and thus the current driving device also safely performs the normal operation.
도 6a는 본 발명의 다른 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.6A is a circuit diagram of a MIT device self-heating prevention circuit according to another embodiment of the present invention.
도 6a를 참조하면, 본 실시예의 MIT 소자 자체발열 방지회로는 도 4a의 MIT 소자 자체발열 방지회로와 유사하나, 바이폴라 트랜지스터 대신에 MOS 트랜지스터(400)가 사용된다는 점에서 차이가 있다. 한편, MOS 트랜지스터로 P-MOS, N-MOS, 또는 C-MOS 트랜지스터 어느 것도 이용될 수 있음은 물론이다.Referring to FIG. 6A, the MIT device self-heating prevention circuit of this embodiment is similar to the MIT device self-heating prevention circuit of FIG. 4A, except that the
회로의 연결관계는 도 4a의 바이폴라 트랜지스터의 베이스 전극을 게이트 전극으로, 컬렉터 전극을 드레인 전극으로, 그리고 에미터 전극을 소오스 전극으로 대체하면 각 소자들과의 연결관계도 도 4a와 동일하다. 즉, MOS 트랜지스터(400)의 드레인과 게이트 전극 사이에 MIT 소자(100)가 연결되고, 소오스와 게이트 전극 사이에 저항 소자(300)가 연결된다. 한편, 드레인 전극과 MIT 소자(100)의 제1 전극은 전류구동 소자(500)로 연결되고, 게이트 전극으로 MIT 소자(100)의 제2 전극 및 저항 소자(300)의 제1 전극이 연결되며, 소오스 전극과 저항 소자(300)의 제2 전극이 그라운드와 연결된다. 여기서, MOS 트랜지스터(200)는 NMOS 트랜지스터이므로, 만약 PMOS 트랜지스터를 이용하는 경우에는 극성을 반대로 고려하여 각 전극들을 연결하여야 한다. The connection relationship of the circuit is the same as that of FIG. 4A when the base electrode of the bipolar transistor of FIG. 4A is replaced with the gate electrode, the collector electrode is replaced with the drain electrode, and the emitter electrode is replaced with the source electrode. That is, the
이러한 연결관계를 가지고 본 실시예의 MIT 소자 자체발열 방지회로의 동작을 간단히 설명하면, 주변온도 예컨대, 전류구동 소자가 과전류 등으로 인해 온도가 상승한 경우에, MIT 소자(100)에서 MIT가 발생하여 대전류가 MIT 소자를 통해 흐르게 된다. 한편, MOS 트랜지스터(400)의 경우, MIT 발생 전에는 소오스와 게이트 전극 사이에 전압 차이가 작아 턴-오프 상태에 있다. 즉, MIT 소자(100)에 대부분의 전압이 걸리게 되고 저항 소자(300)로는 미미한 전압이 걸리게 되어 게이트 전극으로 인가되는 전압이 매우 낮다. 그에 따라, 소오스와 게이트 전극 사이에 전압차는 문턱 전압값을 넘지 못한다. 그러나, MIT 소자(100)에서 MIT가 발생한 경우, MIT 소자는 금속상태가 되어 대전류가 흐르게 되고, MIT 소자(100)에 작은 전 압이 걸리고, 반대로 저항 소자(300)에는 큰 전압이 걸리게 된다. 따라서, 게이트 전극으로 높은 전압이 인가되어 트랜지스터(400)는 턴-온되고, 트랜지스터(400)로 전류가 흐르게 된다. 그에 따라, MIT 소자(100)로 흐르는 전류는 감소하게 된다. 또한, 이러한, 전류 감소와 함께 MIT 소자는 절연체 상태로 복귀되고 그에 따라, 트랜지스터도 턴-오프 상태로 복귀된다.Referring to the operation of the MIT element self-heating prevention circuit of this embodiment with such a connection relationship briefly, when the temperature rises due to the ambient temperature, for example, overcurrent, etc., the MIT occurs in the
도 6b는 도 6a의 회로의 MOS 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.6B is a cross-sectional view of an integrated device for an MIT device self-heating prevention circuit in which the MOS transistor, the MIT device, and the resistor device of the circuit of FIG. 6A are integrated into one chip.
도 6b를 참조하면, 도 6b의 집적소자는 도 4b와 유사하나 기판 중앙부로 바이폴라 트랜지스터 대신에 MOS 트랜지스터(400)가 형성된다는 점에서 차이가 있다. 그에 따라, 집적소자는 기판(110) 중앙부로 활성 영역, 즉, 채널영역, 소오스 및 드레인 영역(410, 420, 430)과 소오스 및 드레인 영역(420, 430)으로 컨택하는 소오스 및 드레인 전극(425, 435) 및, 채널 영역 상의 절연막 상으로 형성된 게이트 전극(415)을 포함한다. 일반적으로 채널 영역이라고 하면 소오스 및 드레인 영역 사이에 채널이 형성되는 부분을 의미하나, 여기서는 편의상 채널이 형성되는 부분을 포함하는 동일 도전 영역 전체를 채널 영역(410)이라고 부른다.Referring to FIG. 6B, the integrated device of FIG. 6B is similar to FIG. 4B except that the
그 외, MIT 소자(100)나 저항 소자(300)의 구조는 도 4b에서 설명한 바와 같다. 또한, 전극들 간의 연결관계도 베이스 전극을 게이트 전극으로, 컬렉터 전극을 드레인 전극으로, 그리고 에미터 전극을 소오스 전극으로 대체하면 도 4b에서의 연결관계와 동일하다.In addition, the structures of the
도 7a ~ 7e는 본 발명의 또 다른 실시예에 따른 도 4b의 MIT 소자 자체발열 방지회로용 집적소자 제조방법을 개략적으로 보여주는 단면도이다.7A to 7E are cross-sectional views schematically illustrating a method of manufacturing an integrated device for an MIT device self-heating prevention circuit of FIG. 4B according to another embodiment of the present invention.
도 7a를 참조하면, 먼저 기판(110) 상으로 트랜지스터 형성을 위한 활성 영역을 형성하고, 기판(110) 전면으로 절연막을 형성하여 저항 소자를 위한 저항 박막(310)을 형성한다. 활성 영역은, 예컨대 바이폴라 트랜지스터의 베이스, 에미터, 컬렉터 영역(210. 220, 230)으로 일반적으로 이온 주입(ion implantaion)을 통해 형성한다. 한편, 이러한 활성 영역은 절연막(120) 형성 후에 형성할 수도 있음은 물론이다. Referring to FIG. 7A, first, an active region for forming a transistor is formed on a
절연막(120)은 예컨대 열적 산화막 성장방법을 통해 실리콘 산화막을 약 200 ㎚ 두께로 형성한다. The insulating
저항 박막(310)은 적절한 저항값을 갖는 물질을 절연막(120) 상으로 도포한 후, 포토 리소그라피 공정을 통해 패터닝하여 형성한다. 예컨대, 이러한 저항 박막(310)은 n-형이나 p-형 불순물이 낮게 도핑된 폴리 실리콘 박막으로 형성할 수 있는데, 양단으로 금속전극을 부착되게 된다. 한편, 이러한 폴리 실리콘 박막은 불순물의 농도를 적절히 조정하여 저항값을 조절할 수 있다. The resistive
이러한 저항 박막(310)은 트랜지스터 형성 부분의 일 측면 쪽으로 위치할 수 있다. 그러나 저항 박막의 위치가 그에 한정되는 것은 아니다.The resistive
도 7b를 참조하면, 활성 영역의 각 부분에 베이스, 에미터 및 컬렉터 전극 컨택을 위한 컨택홀(250)을 형성한다. 이러한, 컨택홀(250)은 포토 리소그라피 공정을 통해 PR 패턴을 형성한 후 PR 패턴을 마스크로 하여 건식 식각을 통해 형성할 수 있다.Referring to FIG. 7B, contact holes 250 for base, emitter, and collector electrode contacts are formed in each portion of the active region. The
도 7c를 참조하면, 저항 박막(310)의 양 측면으로 저항 전극(320a, 320b) 및 트랜지스터의 각 전극, 즉 베이스, 에미터 및 드레인 전극(210, 220, 230)을 형성한다.Referring to FIG. 7C,
도 7d를 참조하면, 트랜지스터 형성 부분의 타 측면의 절연막 상으로 MIT 박막(130)을 형성한다. 예컨대, MIT 박막(130)은 이산화바나듐(VO2) 박막을 스퍼터링 방법을 통해 200 ~ 300 ㎚ 두께로 형성하고, 이후 포토 리소그라피 공정을 통해 요구되는 박막의 면적과 크기를 한정한 후에, 이온 밀링법으로 필요 없는 부분의 박막을 제거함으로써 형성한다.Referring to FIG. 7D, the MIT
도 7e를 참조하면, MIT 박막(130)에 컨택하는 2개의 MIT 전극(140a, 140b)을 형성한다. MIT 전극(140a, 140b)은 리프트-오프(lift-off) 포토리소그라피 공정을 통해 형성하게 된다. 한편, 이러한 MIT 전극 형성 공정 중에 저항 소자의 저항 전극과 트랜지스터의 각 전극들을 MIT 전극에 연결하는 공정도 함께 수행할 수 있다. 즉, MIT 전극 형성 공정이 수행될 때, 금속 박막을 적절히 패터닝하여 다른 전극들과 연결되도록 할 수 있다. 도 7a ~ 7c까지를 트랜지스터와 저항 소자를 형성하는 전공정으로 볼 수 있고, 도 7d 및 7e의 공정을 MIT 소자 형성 및 전극들을 서로 연결하는 후공정으로 볼 수 있겠다. MIT 소자 형성 부분에 관련해서는 도 8a 이하에서 좀더 자세히 설명된다.Referring to FIG. 7E, two
지금까지, 바이폴라 트랜지스터를 포함하는 MIT 소자 자체발열 방지회로용 집적소자에 대한 제조방법을 예시하였지만, MOS 트랜지스터를 포함하는 MIT 소자 자체발열 방지회로용 집적소자도 유사한 방법으로 제조할 수 있음은 물론이다. 다만, 바이폴라 트랜지스터의 베이스 전극과는 달리 MOS 트랜지스터의 게이트 전극은 활성 영역으로 컨택하지 않으므로 게이트 전극을 위한 컨택홀은 불필요하다. 한편, 게이트 전극이 형성되는 부분의 절연막(120)은 식각 등을 통해 얇게 함으로써, 게이트 절연막으로서 활용할 수 있다.Up to now, the manufacturing method for the integrated device for the MIT device self-heating prevention circuit including a bipolar transistor has been exemplified, but the integrated device for the MIT device self-heating prevention circuit including the MOS transistor can be manufactured in a similar manner. . However, unlike the base electrode of the bipolar transistor, since the gate electrode of the MOS transistor does not contact the active region, a contact hole for the gate electrode is unnecessary. On the other hand, the insulating
도 8a ~ 8f는 도 7a ~ 7d에서 MIT 소자 부분 제조방법만을 좀더 상세하게 보여주는 단면도들이다.8A through 8F are cross-sectional views illustrating in detail only a method of manufacturing an MIT device part in FIGS. 7A through 7D.
도 8a를 참조하면, 기판(110) 상으로 절연막(120)이 형성된다. 이러한 절연막(120)은 예컨대 열적 산화막 성장방법을 통해 실리콘 산화막을 약 200 ㎚ 두께로 성장시켜 형성할 수 있다. Referring to FIG. 8A, an insulating
도 8b를 참조하면, 절연막(120) 상부 전면으로 MIT 박막(130a)을 형성한다. 이러한 MIT 박막(130a)은 예컨대, 이산화바나듐(VO2) 박막을 스퍼터링 방법을 통해 200 ~ 300 ㎚ 두께로 증착하여 형성할 수 있다. Referring to FIG. 8B, the MIT
도 8c를 참조하면, MIT 소자 구현을 위해서 MIT 박막을 적정한 사이즈로 형성해야 한다. 그에 따라, 포토 리소그라피 공정을 통해 MIT 박막을 적정 사이즈로 로 한정하는 PR 패턴(160)을 형성한다. Referring to FIG. 8C, an MIT thin film needs to be formed in an appropriate size to implement an MIT device. Accordingly, the
도 8d를 참조하면, PR 패턴(160) 형성 후, 이온 밀링법에 의해 PR 패턴(160)을 통해 한정된 부분을 제외한 필요 없는 MIT 박막 부분을 제거하여 소정 사이즈의 MIT 박막(130)을 형성한다. Referring to FIG. 8D, after forming the
도 8e를 참조하면, 다시 포토 리소그라피 공정을 통해 MIT 전극이 형성될 부분을 한정하는 PR 패턴(170)을 형성한다. Referring to FIG. 8E, a
도 8f를 참조하면, 한정된 MIT 전극 부분으로 MIT 전극(140a, 140b)을 형성한다. 이러한 MIT 전극(140a 140b)은 Ni/Ti/V을 각각 10 ㎚ 두께로 순차적으로 증착하여 층간(interlayer) 박막을 형성하고, 이러한 층간 박막 상에 Au 금속 박막을 700 ㎚ 두께로 증착하여 형성할 수 있다. 한편, MIT 전극이 형성될 부분 이외의 금속 박막들은 아세톤(Acetone)으로 PR을 제거함으로써 함께 제거할 수 있다. Referring to FIG. 8F,
여기서, MIT 전극(140a, 140b) 형성을 위해 이용되는 도 8e 및 도 8f의 공정을 리프트-오프(lift-off) 포토 리소그라피 공정이라고 한다. 이후, 열적 후처리 공정을 수행함으로써, MIT 소자를 완성할 수 있다.The process of FIGS. 8E and 8F used for forming the
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. So far, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
도 1은 이산화바나듐(VO2)으로 제조된 MIT 소자의 온도에 따른 저항변화를 보여주는 그래프이다.1 is a graph showing a resistance change with temperature of an MIT device made of vanadium dioxide (VO 2 ).
도 2a는 이산화바나듐(VO2)으로 제조된 MIT 소자가 전류 구동계 소자와 직렬로 연결된 회로도이다.2A is a circuit diagram in which an MIT device made of vanadium dioxide (VO 2 ) is connected in series with a current drive system device.
도 2b는 도 2a의 회로도에서 MIT 소자를 좀더 상세하게 보여주는 구성도이다.FIG. 2B is a block diagram illustrating the MIT device in more detail in the circuit diagram of FIG. 2A.
도 3은 도 2a의 회로에서 MIT 소자의 자체발열 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다.3 is a graph of the temperature and current of the MIT device over time, showing the self-heating phenomenon of the MIT device in the circuit of FIG. 2A.
도 4a는 본 발명의 일 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.4A is a circuit diagram of a MIT device self-heating prevention circuit according to an embodiment of the present invention.
도 4b는 도 4a의 회로의 바이폴라 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.FIG. 4B is a cross-sectional view of an integrated device for an MIT device self-heating prevention circuit in which the bipolar transistor, the MIT device, and the resistor device of the circuit of FIG. 4A are integrated into one chip.
도 5는 도 4a의 회로에서 MIT 소자의 자체발열이 방지되는 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다.FIG. 5 is a graph of temperature and current of an MIT device over time, illustrating a phenomenon in which the self-heating of the MIT device is prevented in the circuit of FIG. 4A.
도 6a는 본 발명의 다른 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.6A is a circuit diagram of a MIT device self-heating prevention circuit according to another embodiment of the present invention.
도 6b는 도 6a의 회로의 MOS 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.6B is a cross-sectional view of an integrated device for an MIT device self-heating prevention circuit in which the MOS transistor, the MIT device, and the resistor device of the circuit of FIG. 6A are integrated into one chip.
도 7a ~ 7e는 본 발명의 또 다른 실시예에 따른 도 4b의 MIT 소자 자체발열 방지회로용 집적소자 제조방법을 개략적으로 보여주는 단면도이다.7A to 7E are cross-sectional views schematically illustrating a method of manufacturing an integrated device for an MIT device self-heating prevention circuit of FIG. 4B according to another embodiment of the present invention.
도 8a ~ 8f는 도 7a ~ 7e에서 MIT 소자 부분의 제조방법만을 좀더 상세하게 보여주는 단면도들이다.8A through 8F are cross-sectional views illustrating in more detail only a method of manufacturing an MIT device portion in FIGS. 7A through 7E.
<도면에 주요부분에 대한 설명><Description of main parts in the drawing>
100: MIT 소자 110: 기판100: MIT device 110: substrate
120: 실리콘 산화막 130, 130a: MIT 박막120:
140a, 140b: MIT 전극 160, 170: PR 패턴140a, 140b:
200: 바이폴라 트랜지스터 210: 베이스 영역200: bipolar transistor 210: base region
215: 베이스 전극 220: 에미터 영역215: base electrode 220: emitter region
225: 에미터 전극 230: 컬렉터 영역225
235: 컬렉터 전극 250: 컨택 전극용 홀235: collector electrode 250: hole for contact electrode
300: 저항 소자 310: 저항 박막300: resistive element 310: resistive thin film
320a, 320b: 저항 전극 400: MOS 트랜지스터320a, 320b: resistance electrode 400: MOS transistor
410: 채널 영역 415: 게이트 전극410: channel region 415: gate electrode
420: 소오스 영역 425: 소오스 전극420: source region 425: source electrode
230: 드레인 영역 235: 드레인 전극230: drain region 235: drain electrode
500: 전류구동 소자 500: current driving element
Claims (24)
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080091265A KR20090091642A (en) | 2008-02-25 | 2008-09-17 | Circuit for preventing self-heating of metal-insulator-transition(mit) device and method of fabricating a integrated-device for the same circuit |
KR1020090002732A KR101213471B1 (en) | 2008-02-25 | 2009-01-13 | Circuit for preventing self-heating of Metal-Insulator-Transition(MIT) device and method of fabricating a integrated-device for the same circuit |
PCT/KR2009/000834 WO2009107948A2 (en) | 2008-02-25 | 2009-02-23 | Circuit for preventing self-heating of metal-insulator-transition (mit) device and method of fabricating integrated-device for the same circuit |
US12/919,195 US8890574B2 (en) | 2008-02-25 | 2009-02-23 | Circuit for preventing self-heating of metal-insulator-transition (MIT) device and method of fabricating integrated-device for the same circuit |
EP09714133.7A EP2248169B1 (en) | 2008-02-25 | 2009-02-23 | Circuit for preventing self-heating of metal-insulator-transition (mit) device and method of fabricating integrated-device with the same circuit |
JP2010548604A JP5539234B2 (en) | 2008-02-25 | 2009-02-23 | Self-heating prevention circuit of metal-insulator transition (MIT) element, and method of manufacturing integrated element for the prevention circuit |
CN2009801063772A CN101960592B (en) | 2008-02-25 | 2009-02-23 | Circuit for preventing self-heating of metal-insulator-transition (mit) device and method of fabricating integrated-device for the same circuit |
JP2013078936A JP5740429B2 (en) | 2008-02-25 | 2013-04-04 | Power transistor heat generation control circuit and diode power control circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080016935 | 2008-02-25 | ||
KR20080016935 | 2008-02-25 | ||
KR1020080091265A KR20090091642A (en) | 2008-02-25 | 2008-09-17 | Circuit for preventing self-heating of metal-insulator-transition(mit) device and method of fabricating a integrated-device for the same circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090091642A true KR20090091642A (en) | 2009-08-28 |
Family
ID=44681515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080091265A KR20090091642A (en) | 2008-02-25 | 2008-09-17 | Circuit for preventing self-heating of metal-insulator-transition(mit) device and method of fabricating a integrated-device for the same circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090091642A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101553372B1 (en) * | 2014-03-28 | 2015-09-15 | 전북대학교산학협력단 | Self-protective light emitting device |
-
2008
- 2008-09-17 KR KR1020080091265A patent/KR20090091642A/en active Search and Examination
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101553372B1 (en) * | 2014-03-28 | 2015-09-15 | 전북대학교산학협력단 | Self-protective light emitting device |
WO2015147404A1 (en) * | 2014-03-28 | 2015-10-01 | 전북대학교 산학협력단 | Light-emitting element having self-emission protection function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101213471B1 (en) | Circuit for preventing self-heating of Metal-Insulator-Transition(MIT) device and method of fabricating a integrated-device for the same circuit | |
KR100790761B1 (en) | Inverter | |
KR100976410B1 (en) | Electrostatic Discharge Device | |
US7492011B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR20060067100A (en) | Electro-static discharge protection circuit using silicon controlled rectifier | |
TWI414066B (en) | Semiconductor devices structure and integrated circuit therefor and electronic device comprising the same | |
JP2005143283A (en) | Current control circuit | |
US20110006830A1 (en) | High current control circuit including metal-insulator transition device, and system including the high current control circuit | |
KR100592406B1 (en) | Protection Circuit for Input and Output of Liquid Crystal Display | |
JP3660566B2 (en) | Overcurrent limiting semiconductor device | |
KR100684180B1 (en) | Electro-static discharge protection circuit using silicon controlled rectifier | |
US9601486B2 (en) | ESD snapback based clamp for finFET | |
KR100612872B1 (en) | Transistor whose physical property is changed by applied voltage and methods of manufacturing and operating the same | |
WO2010013621A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
KR20090091642A (en) | Circuit for preventing self-heating of metal-insulator-transition(mit) device and method of fabricating a integrated-device for the same circuit | |
JP4493596B2 (en) | Semiconductor device | |
US6624481B1 (en) | ESD robust bipolar transistor with high variable trigger and sustaining voltages | |
JP4244525B2 (en) | Method for manufacturing thin film transistor substrate | |
TW201836158A (en) | Resistor having increasing resistance with increasing voltage | |
TWI398944B (en) | Potential barrier based zener for configuring a low voltage transient voltage suppressor (tvs) | |
TW201926696A (en) | Transistor having asymmetric threshold voltage | |
JP2002083968A (en) | Input/output protective circuit, liquid-crystal display device, and image display application device | |
JP2001028437A (en) | Overcurrent protective device | |
JPH0563191A (en) | Semiconductor device | |
CN115799259A (en) | MOSFET for providing enhanced overvoltage protection and manufacturing method of MOSFET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |