JP2001028437A - Overcurrent protective device - Google Patents

Overcurrent protective device

Info

Publication number
JP2001028437A
JP2001028437A JP11201045A JP20104599A JP2001028437A JP 2001028437 A JP2001028437 A JP 2001028437A JP 11201045 A JP11201045 A JP 11201045A JP 20104599 A JP20104599 A JP 20104599A JP 2001028437 A JP2001028437 A JP 2001028437A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulated gate
voltage
temperature coefficient
positive temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11201045A
Other languages
Japanese (ja)
Inventor
Noriteru Furumoto
憲輝 古本
Takeshi Nobe
武 野辺
Shigeo Akiyama
茂夫 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP11201045A priority Critical patent/JP2001028437A/en
Publication of JP2001028437A publication Critical patent/JP2001028437A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an overcurrent protective device structure, which is reduced in cost and equipped with a PTC(positive temperature coefficient) thermistor, that is operates on a low rated voltage and is small in size. SOLUTION: An overcurrent protective device used for a MOSFET 101 is equipped with a PTC thermistor 104, disposed between the source electrode 102 and source terminal 103 of the MOSFET 101 and a bipolar transistor 106, which is connected between the gate electrode 105 and the source terminal 103 for reducing the gate voltage of the MOSFET 101 due to a rise in a potential difference across the thermistor 104.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、負荷短絡などの異
常時に過電流を制限する過電流保護装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an overcurrent protection device for limiting an overcurrent when an abnormality such as a load short circuit occurs.

【0002】[0002]

【従来の技術】正特性サーミスタを用いた従来の過電流
保護装置の回路を図6に示す。図に示す回路では、MO
SFETのドレインに正特性サーミスタの一端が接続さ
れ、MOSFETのソースと正特性サーミスタの他端間
に、負荷と負荷電源とが直列に接続されている。また、
MOSFETのゲートとソース間には、MOSFETを
駆動するゲート信号の信号源が接続されている。図6の
回路に用いられる正特性サーミスタは、図7に示すよう
な特性を有している。図7のグラフで、横軸は正特性サ
ーミスタの温度、縦軸は正特性サーミスタの抵抗値であ
る。図7に示すように、正特性サーミスタは、その温度
が所定の温度以上になると急激にその抵抗値が増大する
性質を持った素子である。
2. Description of the Related Art FIG. 6 shows a circuit of a conventional overcurrent protection device using a PTC thermistor. In the circuit shown in FIG.
One end of a PTC thermistor is connected to the drain of the SFET, and a load and a load power supply are connected in series between the source of the MOSFET and the other end of the PTC thermistor. Also,
A signal source of a gate signal for driving the MOSFET is connected between the gate and the source of the MOSFET. The positive temperature coefficient thermistor used in the circuit of FIG. 6 has characteristics as shown in FIG. In the graph of FIG. 7, the horizontal axis represents the temperature of the positive temperature coefficient thermistor, and the vertical axis represents the resistance value of the positive temperature coefficient thermistor. As shown in FIG. 7, the positive temperature coefficient thermistor is an element having a property that its resistance value rapidly increases when its temperature exceeds a predetermined temperature.

【0003】図6に示す回路で、負荷短絡が発生すると
正特性サーミスタ及びMOSFETに過電流が流れ、正
特性サーミスタの自己発熱により正特性サーミスタの温
度が上昇し抵抗値が増大する。その結果、正特性サーミ
スタ及びMOSFETを流れる電流は減少し、正特性サ
ーミスタに印加される電圧と、回路を流れる電流により
正特性サーミスタは自己発熱を続けるので、回路に流れ
る電流は低いままとなり、過電流による回路の破壊を防
止することができる。
In the circuit shown in FIG. 6, when a load short circuit occurs, an overcurrent flows through the PTC thermistor and the MOSFET, and the temperature of the PTC thermistor rises due to self-heating of the PTC thermistor, thereby increasing the resistance value. As a result, the current flowing through the PTC thermistor and the MOSFET decreases, and the voltage applied to the PTC thermistor and the current flowing through the circuit cause the PTC thermistor to self-heat, so that the current flowing through the circuit remains low. Circuit destruction due to current can be prevented.

【0004】また、図8に基づいて過電流保護装置の別
の例について説明する。図8に示す回路は、入力部に入
力された電気信号により光信号を発生する発光素子と、
発光素子の光信号を受けて、電気信号を発生する受光素
子アレイと、受光素子アレイから出力される信号によっ
て駆動されるMOSFETとを有する回路に対して、過
電流検知用抵抗(検知抵抗)とラッチ回路とからなる過
電流保護回路を組み込んだもので、図8に示す回路で
は、サイリスタを用いてラッチ回路を構成している。過
電流検知用抵抗(検知抵抗)は、受光素子とMOSFE
Tのソース間に挿入され、サイリスタのアノード、カソ
ード、ゲートは、それぞれ、MOSFETのゲート、受
光素子と検知抵抗との接続点、MOSFETのソースと
検知抵抗との接続点に接続されている。
Further, another example of the overcurrent protection device will be described with reference to FIG. The circuit illustrated in FIG. 8 includes a light-emitting element that generates an optical signal based on an electric signal input to an input unit,
An overcurrent detection resistor (detection resistor) is provided for a circuit including a light receiving element array that receives an optical signal of a light emitting element and generates an electric signal, and a MOSFET that is driven by a signal output from the light receiving element array. It incorporates an overcurrent protection circuit including a latch circuit. In the circuit shown in FIG. 8, a thyristor is used to configure the latch circuit. The overcurrent detection resistor (detection resistor) consists of a light receiving element and a MOSFE
The anode, cathode, and gate of the thyristor are inserted between the sources of T, and are connected to the gate of the MOSFET, the connection point between the light receiving element and the detection resistor, and the connection point between the source of the MOSFET and the detection resistor, respectively.

【0005】図8に示す回路で負過短絡が発生した場
合、検知抵抗に過電流が流れ、ラッチ回路が動作しサイ
リスタがオン状態となって、MOSFETのゲート電位
はソース電位と略等しくなる。回路に流れる電流が減少
すると、検知抵抗の両端電圧も低下するが、MOSFE
Tのゲートとソースはラッチ回路により略短絡されてい
るのでMOSFETは遮断状態を維持し過電流による回
路の破壊は防止される。
When a short circuit occurs in the circuit shown in FIG. 8, an overcurrent flows through the detection resistor, the latch circuit operates, the thyristor is turned on, and the gate potential of the MOSFET becomes substantially equal to the source potential. When the current flowing through the circuit decreases, the voltage across the sensing resistor also decreases.
Since the gate and the source of T are substantially short-circuited by the latch circuit, the MOSFET is kept in the cut-off state, and the circuit is prevented from being damaged by an overcurrent.

【0006】[0006]

【発明が解決しようとする課題】しかし、図6に示した
構成では、負荷短絡時に正特性サーミスタに負荷電流が
流れるので、負荷電源の負荷電圧以上の定格電圧を有す
る正特性サーミスタを用いる必要がある。定格電圧が大
きければ大きい程、正特性サーミスタの形状は大きくな
り、コストも高くなるという問題点があった。
However, in the configuration shown in FIG. 6, since a load current flows through the PTC thermistor when the load is short-circuited, it is necessary to use a PTC thermistor having a rated voltage higher than the load voltage of the load power supply. is there. The higher the rated voltage, the larger the size of the positive temperature coefficient thermistor and the higher the cost.

【0007】また、図8に示した構成では、ラッチ回路
がMOSFETのゲート・ソース間に接続されているた
め、ラッチ回路に電流を流す必要があり、その結果、M
OSFETを駆動するゲート電流を大きくする必要があ
る。ゲート電流を大きくするには、受光素子アレイの面
積を大きくする必要があり、コストが上昇するという問
題点があった。
In the configuration shown in FIG. 8, since the latch circuit is connected between the gate and the source of the MOSFET, it is necessary to supply a current to the latch circuit.
It is necessary to increase the gate current for driving the OSFET. In order to increase the gate current, it is necessary to increase the area of the light receiving element array, and there is a problem that the cost increases.

【0008】さらに、一般的に正特性サーミスタの電流
制限作用は、サーミスタの自己発熱による抵抗値の上昇
によるものであるため、その電流制限の動作速度は半導
体素子のみで構成された過電流保護装置の電流制限の動
作速度より遅く、MOSFETが先に破壊してしまう危
険性があった。
Further, since the current limiting action of the positive temperature coefficient thermistor is generally caused by an increase in resistance value due to self-heating of the thermistor, the operating speed of the current limiting is limited to an overcurrent protection device composed of only semiconductor elements. Therefore, there is a risk that the MOSFET may be destroyed earlier than the current limit operation speed.

【0009】本発明は上記の問題点を解決するためにな
されたもので、その目的とするところは、定格電圧が低
く形状の小さい正特性サーミスタを用いることができ、
コストの削減が図れる過電流保護装置の構造を提供する
ことにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to use a positive characteristic thermistor having a low rated voltage and a small shape.
An object of the present invention is to provide a structure of an overcurrent protection device capable of reducing costs.

【0010】[0010]

【課題を解決するための手段】請求項1記載の過電流保
護装置は、ゲート酸化膜を介して形成されたゲート電極
により、ドレイン・ソース間がオン・オフ可能な絶縁ゲ
ート型半導体装置に用いる過電流保護装置であり、前記
絶縁ゲート型半導体装置のソース電極とソース端子間に
配置された正特性サーミスタと、前記絶縁ゲート型半導
体装置のゲート電極とソース端子間に接続され、前記正
特性サーミスタの両端電圧の上昇により、前記絶縁ゲー
ト型半導体装置のゲート電圧を低下させる駆動素子とを
有することを特徴とするものである。このように構成す
ることによって、回路の負荷電圧とは無関係に低い定格
電圧の正特性サーミスタを用いることができ、また、M
OSFETのゲート電流を増大することなく、ラッチ機
能を実現できる。
The overcurrent protection device according to the present invention is used for an insulated gate semiconductor device in which a drain electrode can be turned on and off by a gate electrode formed through a gate oxide film. An overcurrent protection device, wherein the PTC thermistor is disposed between a source electrode and a source terminal of the insulated gate semiconductor device; and the PTC thermistor is connected between the gate electrode and the source terminal of the insulated gate semiconductor device. And a driving element for lowering the gate voltage of the insulated gate semiconductor device by increasing the voltage between both ends. With this configuration, it is possible to use a PTC thermistor having a low rated voltage regardless of the load voltage of the circuit.
The latch function can be realized without increasing the gate current of the OSFET.

【0011】また、請求項2記載の過電流保護装置は、
入力部からの電気信号により光信号を発生する発光素子
と、その発光素子の光信号を受けて電気信号を発生する
受光素子アレイとを有し、その受光素子アレイからの電
気信号により駆動される絶縁ゲート型半導体装置に用い
る過電流保護装置であり、前記絶縁ゲート型半導体装置
のソース電極とソース端子間に配置された正特性サーミ
スタと、前記絶縁ゲート型半導体装置のゲート電極とソ
ース端子間に接続され、前記正特性サーミスタの両端電
圧の上昇により、前記絶縁ゲート型半導体装置のゲート
電圧を低下させる駆動素子とを有することを特徴とする
ものである。
Further, the overcurrent protection device according to claim 2 is
A light-emitting element that generates an optical signal based on an electric signal from the input unit; and a light-receiving element array that receives the optical signal of the light-emitting element and generates an electric signal, and is driven by the electric signal from the light-receiving element array. An overcurrent protection device used for an insulated gate semiconductor device, wherein a positive temperature coefficient thermistor disposed between a source electrode and a source terminal of the insulated gate semiconductor device, and between a gate electrode and a source terminal of the insulated gate semiconductor device. A driving element connected to the gate of the insulated gate semiconductor device, the drive element being connected to the gate of the insulated gate semiconductor device by increasing the voltage across the positive temperature coefficient thermistor.

【0012】また、請求項3記載の過電流保護装置は、
入力部からの電気信号により光信号を発生する発光素子
と、その発光素子の光信号を受けて電気信号を発生する
受光素子アレイとを有し、その受光素子アレイからの電
気信号により駆動される第1及び第2の出力用絶縁ゲー
ト型半導体装置に用いる過電流保護装置であって、正特
性サーミスタを介して、前記第1の出力用絶縁ゲート型
半導体装置のソース電極と前記第2の出力用絶縁ゲート
型半導体装置のソース電極同士が接続されていると共
に、前記第1の出力用絶縁ゲート型半導体装置のゲート
電極と前記第2の出力用絶縁ゲート型半導体装置のソー
ス電極間に接続され、前記正特性サーミスタの両端電圧
の上昇により、前記第1の出力用絶縁ゲート型半導体装
置のゲート電圧を低下させる第1の駆動素子と、前記第
2の出力用絶縁ゲート型半導体装置のゲート電極と前記
第1の出力用絶縁ゲート型半導体装置のソース電極間に
接続され、前記正特性サーミスタの両端電圧の上昇によ
り、前記第2の出力用絶縁ゲート型半導体装置のゲート
電圧を低下させる第2の駆動素子と、前記正特性サーミ
スタと並列に接続された、複数の高抵抗からなる分圧用
直列回路とを備え、前記受光素子アレイの低電圧側の端
子が、前記分圧用直列回路の所定の分圧点に接続されて
いることを特徴とするものである。
The overcurrent protection device according to claim 3 is
A light-emitting element that generates an optical signal based on an electric signal from the input unit; and a light-receiving element array that receives the optical signal of the light-emitting element and generates an electric signal, and is driven by the electric signal from the light-receiving element array. An overcurrent protection device used for first and second insulated gate semiconductor devices for output, wherein a source electrode of the first insulated gate semiconductor device for output is connected to the second output via a positive temperature coefficient thermistor. The source electrodes of the output insulated gate semiconductor device are connected to each other and are connected between the gate electrode of the first output insulated gate semiconductor device and the source electrode of the second output insulated gate semiconductor device. A first drive element for lowering a gate voltage of the first output insulated gate semiconductor device by an increase in a voltage between both ends of the PTC thermistor; and a second output insulated gate. The gate of the second output insulated gate semiconductor device is connected between the gate electrode of the semiconductor device and the source electrode of the first output insulated gate semiconductor device. A second driving element for lowering a voltage; and a series circuit for voltage division composed of a plurality of high resistances connected in parallel with the positive temperature coefficient thermistor. It is characterized in that it is connected to a predetermined voltage dividing point of the voltage series circuit.

【0013】また、請求項4記載の過電流保護装置は、
請求項1記載の過電流保護装置で、前記正特性サーミス
タが前記絶縁ゲート型半導体装置と熱的に結合されてい
ることを特徴とするものである。このように、正特性サ
ーミスタをMOSFETと熱結合することにより、正特
性サーミスタの自己発熱だけでなく、MOSFETの発
熱をも利用して正特性サーミスタの温度を上昇させるこ
とができ、正特性サーミスタの抵抗値上昇速度を加速で
き、素早い電流遮断動作を実現することができる。
Further, the overcurrent protection device according to claim 4 is
2. The overcurrent protection device according to claim 1, wherein the PTC thermistor is thermally coupled to the insulated gate semiconductor device. As described above, by thermally coupling the positive temperature coefficient thermistor to the MOSFET, the temperature of the positive temperature coefficient thermistor can be raised by utilizing not only the self-heating of the positive temperature coefficient thermistor but also the heat generation of the MOSFET. The resistance value rising speed can be accelerated, and a quick current interruption operation can be realized.

【0014】また、請求項5記載の過電流保護装置は、
請求項1記載の過電流保護装置で、前記駆動素子が前記
絶縁ゲート型半導体装置と熱的に結合されていることを
特徴とするものである。
The overcurrent protection device according to claim 5 is
2. The overcurrent protection device according to claim 1, wherein the driving element is thermally coupled to the insulated gate semiconductor device.

【0015】[0015]

【発明の実施の形態】図1に基づいて本発明に係る過電
流保護装置の一実施形態について説明する。図1に示す
回路は、ゲート酸化膜を介して形成されたゲート電極に
印加される電圧により、ドレイン・ソース間がオン・オ
フ可能なMOSFET101と、MOSFET101の
ゲートとソース間に接続されるゲート信号発生装置10
7と、MOSFET101のドレイン・ソース間に接続
される、負荷108と負荷電源109の直列回路とを備
えた回路に対して、ソース電極102とソース端子10
3間に接続される正特性サーミスタ104と、MOSF
ET101のゲート電極105とソース端子103間に
接続され、正特性サーミスタ104の両端電圧の上昇に
より、MOSFET101のゲート電圧を低下させる駆
動素子(バイポーラトランジスタ106)とから構成さ
れる過電流保護装置を付加したものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an overcurrent protection device according to the present invention will be described with reference to FIG. The circuit shown in FIG. 1 includes a MOSFET 101 whose drain and source can be turned on and off by a voltage applied to a gate electrode formed through a gate oxide film, and a gate signal connected between the gate and the source of the MOSFET 101. Generator 10
7 and a circuit including a series circuit of a load 108 and a load power supply 109 connected between the drain and the source of the MOSFET 101.
3, a positive temperature coefficient thermistor 104 connected between
An overcurrent protection device, which is connected between the gate electrode 105 and the source terminal 103 of the ET 101 and includes a drive element (bipolar transistor 106) that lowers the gate voltage of the MOSFET 101 by increasing the voltage across the positive temperature coefficient thermistor 104, is added. It was done.

【0016】バイポーラトランジスタ106のエミッ
タ、コレクタ、ベースは、それぞれ、ゲート信号発生装
置107とソース端子103との接続点、ゲート電極1
05、ソース電極102に接続されている。
The emitter, collector and base of the bipolar transistor 106 are respectively connected to the connection point between the gate signal generator 107 and the source terminal 103 and the gate electrode 1
05, connected to the source electrode 102.

【0017】図1に示す回路で、ゲート信号発生装置1
07からゲート信号が印加されると、MOSFET10
1はオン状態となり、MOSFET101と正特性サー
ミスタ104と負荷108と負荷電源109の直列回路
(回路110)に電流が流れる。ここで、負荷108の
抵抗値が5000Ω、MOSFET101のドレイン・
ソース間の抵抗値が20Ω、正特性サーミスタ104の
抵抗値が1Ωである場合、回路110に流れる電流は、
およそ、0.1Aとなる。ここで、負荷108が短絡し
た場合、過電流保護回路がないと回路には約25Aの電
流が流れ、MOSFET101が破壊されることとな
る。
In the circuit shown in FIG.
07 receives a gate signal, the MOSFET 10
1 is turned on, and a current flows through a series circuit (circuit 110) of the MOSFET 101, the positive temperature coefficient thermistor 104, the load 108, and the load power supply 109. Here, the resistance value of the load 108 is 5000Ω, and the drain
When the resistance between the sources is 20Ω and the resistance of the positive temperature coefficient thermistor 104 is 1Ω, the current flowing through the circuit 110 is
It is approximately 0.1A. Here, when the load 108 is short-circuited, a current of about 25 A flows through the circuit without the overcurrent protection circuit, and the MOSFET 101 is destroyed.

【0018】しかし、負荷108が短絡して過電流が流
れ始めると、正特性サーミスタ104は自己発熱し、そ
の抵抗値は3桁程度上昇し、正特性サーミスタ104の
抵抗値は1000Ω程度に上昇する。これにより、正特
性サーミスタ104の両端電圧が0.6V程度に上昇す
ると、バイポーラトランジスタ106のベース・エミッ
タ間が順バイアスされ、バイポーラトランジスタ106
が導通状態となり、MOSFET101のゲート電圧を
低下させる。正特性サーミスタ104の両端電圧が0.
6V程度である場合、負荷電流値は0.6mA程度とな
り、MOSFET401が破壊されることはない。しか
も、正特性サーミスタ104の両端電圧は、バイポーラ
トランジスタ106のベース・エミッタ間順方向電圧で
ある約0.6Vを超えることはないので、負荷電圧の値
に依存せず、正特性サーミスタ104は定格電圧5V程
度のものが使用できる。
However, when the load 108 is short-circuited and an overcurrent starts to flow, the positive temperature coefficient thermistor 104 self-heats, and its resistance increases by about three digits, and the resistance value of the positive temperature coefficient thermistor 104 increases to about 1000Ω. . As a result, when the voltage between both ends of the positive temperature coefficient thermistor 104 rises to about 0.6 V, the base-emitter of the bipolar transistor 106 is forward-biased, and the bipolar transistor 106
Becomes conductive, and lowers the gate voltage of MOSFET 101. When the voltage between both ends of the positive characteristic thermistor 104 is 0.
When the voltage is about 6 V, the load current value is about 0.6 mA, and the MOSFET 401 is not destroyed. In addition, since the voltage across the positive temperature coefficient thermistor 104 does not exceed about 0.6 V, which is the forward voltage between the base and the emitter of the bipolar transistor 106, the voltage does not depend on the value of the load voltage. A voltage of about 5 V can be used.

【0019】図2に基づいて本発明の過電流保護装置の
異なる実施形態について説明する。図2に示す回路は、
入力部から入力される電気信号により光信号を発生する
発光素子211と、発光素子211の光信号を受けて、
電気信号を発生する受光素子アレイ212と、受光素子
アレイ212が出力する電気信号により駆動されるMO
SFET201と、MOSFET201のドレイン・ソ
ース間に接続される、負荷208と負荷電源209の直
列回路とを備えた回路に対して、ソース電極202とソ
ース端子203間に接続される正特性サーミスタ204
と、MOSFET201のゲート電極205とソース端
子203間に接続され、正特性サーミスタ204の両端
電圧の上昇により、MOSFET201のゲート電圧を
低下させる駆動素子(バイポーラトランジスタ206)
とから構成される過電流保護装置を付加したものであ
る。
A different embodiment of the overcurrent protection device of the present invention will be described with reference to FIG. The circuit shown in FIG.
A light-emitting element 211 that generates an optical signal by an electric signal input from the input unit, and receives an optical signal of the light-emitting element 211,
A light receiving element array 212 for generating an electric signal, and a MO driven by the electric signal output from the light receiving element array 212
For a circuit including an SFET 201 and a series circuit of a load 208 and a load power supply 209 connected between the drain and source of the MOSFET 201, a positive temperature coefficient thermistor 204 connected between the source electrode 202 and the source terminal 203
And a driving element (bipolar transistor 206) connected between the gate electrode 205 and the source terminal 203 of the MOSFET 201 to decrease the gate voltage of the MOSFET 201 by increasing the voltage across the positive temperature coefficient thermistor 204.
And an overcurrent protection device comprising:

【0020】図2に示した回路の負荷短絡時の動作は、
図1に示した回路の動作と同様である。正特性サーミス
タ204は、自己発熱により高い抵抗値を保持し続ける
ので、図8に示した回路のように、MOSFET201
のゲート端子にラッチ回路を接続する必要がない。この
ため、図2に示すような光信号によって発生する電気信
号でMOSFETを駆動する回路の場合、受光素子アレ
イ212を大きくしてゲート電流を増やす必要がない。
The operation of the circuit shown in FIG.
This is the same as the operation of the circuit shown in FIG. Since the positive temperature coefficient thermistor 204 keeps maintaining a high resistance value due to self-heating, as shown in the circuit of FIG.
It is not necessary to connect a latch circuit to the gate terminal of the gate. Therefore, in the case of a circuit for driving a MOSFET with an electric signal generated by an optical signal as shown in FIG. 2, it is not necessary to increase the light receiving element array 212 to increase the gate current.

【0021】図3に基づいて本発明の過電流保護装置の
さらに異なる実施形態について説明する。図3に示す回
路は、入力部から入力される電気信号により光信号を発
生する発光素子311と、その発光素子311の光信号
を受けて電気信号を発生する受光素子アレイ312と、
その受光素子アレイ312からの電気信号により駆動さ
れる第1の出力用絶縁ゲート型半導体装置(MOSFE
T301A)及び第2の出力用絶縁ゲート型半導体装置
(MOSFET301B)とを備えた回路に過電流保護
回路を付加したものである。
Another embodiment of the overcurrent protection device of the present invention will be described with reference to FIG. The circuit illustrated in FIG. 3 includes a light emitting element 311 that generates an optical signal based on an electric signal input from an input unit, a light receiving element array 312 that receives the optical signal of the light emitting element 311 and generates an electric signal,
A first output insulated gate semiconductor device (MOSFE) driven by an electric signal from the light receiving element array 312
T301A) and a second output insulated gate semiconductor device (MOSFET 301B) with an overcurrent protection circuit added.

【0022】図3に示す回路で、正特性サーミスタ30
4を介して、MOSFET301Aのソース電極302
Aと、MOSFET301Bのソース電極302Bとが
接続され、MOSFET301Aのゲート電極305A
とMOSFET301Bのソース電極302B間には、
正特性サーミスタ304の両端電圧の上昇により、MO
SFET301Aのゲート電圧を低下させる第1の駆動
素子(バイポーラトランジスタ306A)が接続されて
いる。また、MOSFET301Bのゲート電極302
BとMOSFET301Aのソース電極302A間に
は、正特性サーミスタ304の両端電圧の上昇により、
MOSFET301Bのゲート電圧を低下させる第2の
駆動素子(バイポーラトランジスタ306B)が接続さ
れている。さらに、正特性サーミスタ304と並列に、
複数の高抵抗(高抵抗313A,313B)の直列回路
(分圧用直列回路)が接続され、受光素子アレイ312
の低電圧側の端子が、分圧用直列回路の分圧点(高抵抗
313Aと高抵抗313Bとの接続点)に接続されてい
る。
In the circuit shown in FIG.
4 through the source electrode 302 of the MOSFET 301A.
A is connected to the source electrode 302B of the MOSFET 301B, and the gate electrode 305A of the MOSFET 301A is connected.
And the source electrode 302B of the MOSFET 301B.
The rise in the voltage across the positive temperature coefficient thermistor 304 causes the MO
A first driving element (bipolar transistor 306A) for reducing the gate voltage of SFET 301A is connected. Also, the gate electrode 302 of the MOSFET 301B
Between B and the source electrode 302A of the MOSFET 301A, the voltage between both ends of the positive temperature coefficient thermistor 304 increases.
A second drive element (bipolar transistor 306B) for reducing the gate voltage of MOSFET 301B is connected. Further, in parallel with the positive characteristic thermistor 304,
A series circuit (series circuit for voltage division) of a plurality of high resistances (high resistances 313A and 313B) is connected to the light receiving element array 312.
Is connected to a voltage dividing point (a connection point between the high resistance 313A and the high resistance 313B) of the voltage dividing series circuit.

【0023】図3に示す回路は、高抵抗313A,31
3Bの直列回路を介してMOSFET301AとMOS
FET301Bのソース端子同士が接続され、それぞれ
のドレイン端子が出力部に接続されており、双方向に電
流を制御できる構成となっている。
The circuit shown in FIG.
MOSFET 301A and MOS through a 3B series circuit
The source terminals of the FET 301B are connected to each other, and the drain terminals of the FET 301B are connected to the output unit, so that the current can be controlled bidirectionally.

【0024】通常動作時、正特性サーミスタ304の抵
抗値が1Ω、高抵抗313A,313Bの抵抗値がそれ
ぞれ500Ωとすると、負荷電流は、主に正特性サーミ
スタ304を介して流れるので、負荷電流が約0.6A
程度の値である状態では、バイポーラトランジスタ30
6A,306Bは動作しない状態(オフ状態)である。
負荷短絡が発生すると、正特性サーミスタ304は、自
己発熱により3桁程度抵抗値が上昇して1000Ω程度
の抵抗値となる。この時、等価的に、高抵抗313A,
313Bが正特性サーミスタ304と並列に接続された
形となるため、合成抵抗値は500Ωとなる。これによ
り、バイポーラトランジスタ306A,306Bのベー
ス・エミッタ間の電圧が0.6V程度になり、MOSF
ET301A,301Bのそれぞれのゲート電極305
A,305Bと、受光素子アレイ312の低電圧側の端
子が、高抵抗313A,313Bを介して短絡されるこ
とになるので、負荷電流は1.2mA程度に制限され
る。
In a normal operation, if the resistance value of the positive characteristic thermistor 304 is 1Ω and the resistance values of the high resistances 313A and 313B are 500Ω respectively, the load current mainly flows through the positive characteristic thermistor 304. About 0.6A
In the state of about the value, the bipolar transistor 30
6A and 306B are in a non-operating state (OFF state).
When a load short circuit occurs, the resistance of the positive temperature coefficient thermistor 304 increases by about three digits due to self-heating and becomes about 1000Ω. At this time, equivalently, the high resistance 313A,
Since 313B is connected in parallel with the positive temperature coefficient thermistor 304, the combined resistance value is 500Ω. As a result, the voltage between the base and the emitter of the bipolar transistors 306A and 306B becomes about 0.6 V, and the MOSF
Gate electrode 305 of each of ET301A and 301B
A, 305B and the terminal on the low voltage side of the light receiving element array 312 are short-circuited via the high resistances 313A, 313B, so that the load current is limited to about 1.2 mA.

【0025】図3に示したように構成することにより、
電流制限素子である正特性サーミスタ1個で双方向に電
流を制御する回路の過電流保護を行うことができる。な
お、高抵抗313A,313Bは、通常の半導体製造技
術により極めて小さく作り込むことができるので、誘電
体分離基板を用いることにより、受光素子アレイ31
2、バイポーラトランジスタ313A,313B等とと
もに同一半導体基板上に形成することができる。
By configuring as shown in FIG. 3,
The overcurrent protection of the circuit that controls the current in both directions can be performed with one positive-characteristic thermistor that is a current limiting element. Since the high resistances 313A and 313B can be made extremely small by a normal semiconductor manufacturing technique, the use of the dielectric isolation substrate allows the light receiving element array 31 to be formed.
2. It can be formed on the same semiconductor substrate together with the bipolar transistors 313A and 313B.

【0026】次に、図4に基づいて過電流保護装置の他
の実施形態について説明する。図4はセラミック基板4
00上に形成された回路の平面図で、セラミック基板4
00上には、MOSFET401と、MOSFET40
1のソース電極とソース端子間に配置された正特性サー
ミスタ404と、MOSFET401のゲート電極とソ
ース端子間に接続され、正特性サーミスタ404の両端
電圧の上昇により、MOSFET401のゲート電圧を
低下させるバイポーラトランジスタ406とが形成され
ている。
Next, another embodiment of the overcurrent protection device will be described with reference to FIG. FIG. 4 shows a ceramic substrate 4
00 is a plan view of a circuit formed on the ceramic substrate 4.
00, a MOSFET 401 and a MOSFET 40
1, a positive temperature coefficient thermistor 404 disposed between the source electrode and the source terminal, and a bipolar transistor connected between the gate electrode and the source terminal of the MOSFET 401 and lowering the gate voltage of the MOSFET 401 by increasing the voltage across the positive temperature coefficient thermistor 404. 406 are formed.

【0027】図4に示す構造は、MOSFET401と
正特性サーミスタ404が同じセラミック基板400上
に配置され、熱的に結合されているので、MOSFET
401の発熱による熱が効率よく正特性サーミスタ40
4に伝わることになり、正特性サーミスタ404の自己
発熱による温度の上昇に加えMOSET401の発熱に
よる熱によっても正特性サーミスタ404は加熱される
ことになる。従って、過電流が流れた時に、より早く正
特性サーミスタ404の抵抗値を上昇させて負荷電流を
制限することができる。
In the structure shown in FIG. 4, the MOSFET 401 and the positive temperature coefficient thermistor 404 are arranged on the same ceramic substrate 400 and are thermally coupled.
Positive temperature coefficient thermistor 40 efficiently dissipates heat due to heat generated by 401
4, the PTC thermistor 404 is heated not only by the temperature rise due to the self-heating of the PTC thermistor 404 but also by the heat generated by the MOSET 401. Therefore, when an overcurrent flows, the resistance value of the positive temperature coefficient thermistor 404 can be increased earlier to limit the load current.

【0028】図5に基づいて過電流保護装置の他の実施
形態について説明する。図5は半導体チップ514の断
面図で、半導体チップ514には、ドレイン・ソース間
に入力された電圧によりオン・オフ可能なMOSFET
501と、ソース電極502とソース端子503間に配
置された正特性サーミスタ504と、MOSFET50
1のゲート電極505とソース端子503間に接続さ
れ、正特性サーミスタ504の両端電圧の上昇により、
MOSFET501のゲート電圧を低下させる駆動素子
(MOSFET513)とが形成されている。
Referring to FIG. 5, another embodiment of the overcurrent protection device will be described. FIG. 5 is a cross-sectional view of the semiconductor chip 514. The semiconductor chip 514 has a MOSFET that can be turned on / off by a voltage input between the drain and the source.
501, a positive temperature coefficient thermistor 504 arranged between the source electrode 502 and the source terminal 503, and a MOSFET 50
1 is connected between the gate electrode 505 and the source terminal 503 of the positive characteristic thermistor 504.
A drive element (MOSFET 513) for lowering the gate voltage of the MOSFET 501 is formed.

【0029】図5に示す構造は、MOSFET501と
MOSFET513とが同一の半導体チップ514上に
形成され熱的に結合されている。MOSFET513を
オン状態とするのに必要な電流は、MOSFET513
の温度が高い場合の方が少なくて済むので、MOSFE
T501とMOSFET513とを熱的に結合すること
によって、負荷短絡時、MOSFET501の発熱によ
る熱がMOSFET513に効率よく伝わり、MOSF
ET513をより早くオン状態とすることができるの
で、より高速な過電流保護動作が可能となる。
In the structure shown in FIG. 5, a MOSFET 501 and a MOSFET 513 are formed on the same semiconductor chip 514 and are thermally coupled. The current required to turn on MOSFET 513 is MOSFET 513
When the temperature of the high
By thermally coupling T501 and MOSFET 513, when a load is short-circuited, heat generated by MOSFET 501 is efficiently transmitted to MOSFET 513, and MOSF
Since the ET 513 can be turned on earlier, a higher-speed overcurrent protection operation can be performed.

【0030】なお、実施形態では、負荷電流のスイッチ
ング素子(絶縁ゲート型半導体装置)は、MOSFET
であるとして説明したが、IGBT等であってもよい。
In the embodiment, the switching element (insulated gate type semiconductor device) of the load current is a MOSFET.
However, it may be an IGBT or the like.

【0031】[0031]

【発明の効果】請求項1乃至請求項3記載の過電流保護
装置によれば、回路の負荷電圧とは無関係に、電流制限
素子として、低い定格電圧の正特性サーミスタを用いる
ことができるので、従来の方法に比べて、形状の小さ
い、コストの安い過電流保護装置を実現することができ
る。また、正特性サーミスタの自己発熱により正特性サ
ーミスタの抵抗値が増大することを利用して過電流保護
動作を行うので、絶縁ゲート型半導体装置のゲート端子
にラッチ回路を新たに設ける必要がなく、ゲート電流を
増大させることなくラッチ機能を実現することができる
ので、例えば、受光素子アレイから発生するような微少
電流でも過電流保護装置を動作させることができる。
According to the overcurrent protection device of the present invention, a positive thermistor with a low rated voltage can be used as a current limiting element regardless of the load voltage of the circuit. As compared with the conventional method, an overcurrent protection device having a smaller shape and lower cost can be realized. Further, since the overcurrent protection operation is performed by utilizing the increase in the resistance value of the positive temperature coefficient thermistor due to the self-heating of the positive temperature coefficient thermistor, there is no need to newly provide a latch circuit at the gate terminal of the insulated gate semiconductor device. Since the latch function can be realized without increasing the gate current, the overcurrent protection device can be operated even with a small current generated from the light receiving element array, for example.

【0032】請求項3記載の過電流保護装置によれば、
電流制限素子である正特性サーミスタ1個で、双方向の
電流を制御する回路の過電流保護を行うことができ、小
型化、及び、コストの低減を図ることができる。
According to the overcurrent protection device of the third aspect,
With one positive temperature coefficient thermistor, which is a current limiting element, overcurrent protection of a circuit for controlling bidirectional current can be performed, and miniaturization and cost reduction can be achieved.

【0033】請求項4記載の過電流保護装置によれば、
正特性サーミスタと絶縁ゲート型半導体装置を熱的に結
合することにより、正特性サーミスタの自己発熱だけで
なく、絶縁ゲート型半導体装置の発熱による熱も正特性
サーミスタの温度上昇に利用することができ、正特性サ
ーミスタの抵抗値上昇速度を加速でき、素早い電流遮断
動作を実現することができるので、過電流保護装置の信
頼性の向上を図ることができる。
According to the overcurrent protection device of the fourth aspect,
By thermally coupling the PTC thermistor and the insulated gate semiconductor device, not only the self-heating of the PTC thermistor but also the heat generated by the insulated gate semiconductor device can be used to raise the temperature of the PTC thermistor. Since the rate of rise of the resistance value of the positive characteristic thermistor can be accelerated and a quick current interruption operation can be realized, the reliability of the overcurrent protection device can be improved.

【0034】請求項5記載の過電流保護装置によれば、
駆動素子と絶縁ゲート型半導体装置を熱的に結合するこ
とにより、より早く駆動素子をオン状態とすることがで
き、素早い電流遮断動作を実現することができるので、
過電流保護装置の信頼性の向上を図ることができる。
According to the overcurrent protection device of the fifth aspect,
By thermally coupling the driving element and the insulated gate semiconductor device, the driving element can be turned on more quickly and a quick current interruption operation can be realized.
The reliability of the overcurrent protection device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の過電流保護装置の一実施形態を示す回
路図である。
FIG. 1 is a circuit diagram showing one embodiment of an overcurrent protection device of the present invention.

【図2】本発明の過電流保護装置の異なる実施形態を示
す回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the overcurrent protection device of the present invention.

【図3】本発明の過電流保護装置のさらに異なる実施形
態を示す回路図である。
FIG. 3 is a circuit diagram showing still another embodiment of the overcurrent protection device of the present invention.

【図4】本発明の過電流保護装置の回路を形成したセラ
ミック基板の平面図である。
FIG. 4 is a plan view of a ceramic substrate on which a circuit of the overcurrent protection device of the present invention is formed.

【図5】本発明の過電流保護装置の回路を形成した半導
体チップの断面図である。
FIG. 5 is a sectional view of a semiconductor chip on which a circuit of the overcurrent protection device of the present invention is formed.

【図6】従来の過電流保護装置の回路図である。FIG. 6 is a circuit diagram of a conventional overcurrent protection device.

【図7】正特性サーミスタの特性図である。FIG. 7 is a characteristic diagram of a positive temperature coefficient thermistor.

【図8】従来の過電流保護装置の回路図である。FIG. 8 is a circuit diagram of a conventional overcurrent protection device.

【符号の説明】[Explanation of symbols]

101,201 MOSFET(絶縁ゲート型
半導体装置) 104,204,304 正特性サーミスタ 106,206 バイポーラトランジスタ(駆
動素子) 211,311 発光素子 212,312 受光素子アレイ 301A MOSFET(第1の出力用絶縁ゲート
型半導体装置) 301B MOSFET(第2の出力用絶縁ゲート
型半導体装置) 306A バイポーラトランジスタ(第
1の駆動素子) 306B バイポーラトランジスタ(第
2の駆動素子) 313A,313B 高抵抗 404,504 正特性サーミスタ 701,801 MOSFET(絶縁ゲート型
半導体装置)
101, 201 MOSFET (insulated gate type semiconductor device) 104, 204, 304 PTC thermistor 106, 206 Bipolar transistor (drive element) 211, 311 Light emitting element 212, 312 Light receiving element array 301A MOSFET (first output insulated gate type) Semiconductor device) 301B MOSFET (second output insulated gate semiconductor device) 306A Bipolar transistor (first drive element) 306B Bipolar transistor (second drive element) 313A, 313B High resistance 404, 504 Positive temperature coefficient thermistor 701 801 MOSFET (insulated gate semiconductor device)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5F038 AV05 AV06 AV20 BB08 BH02 BH06 BH07 BH14 BH20 CA08 EZ20 5F040 DA25 DB01 DB07 DB10 EB12 EB14 EF18 5F048 AB10 AC04 AC07 BA01 BC03 CC01 CC08 CC10 CC17  ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Shigeo Akiyama 1048 Kazuma Kadoma, Kadoma-shi, Osaka Matsushita Electric Works F-term (reference) 5F038 AV05 AV06 AV20 BB08 BH02 BH06 BH07 BH14 BH20 CA08 EZ20 5F040 DA25 DB01 DB07 DB10 EB12 EB14 EF18 5F048 AB10 AC04 AC07 BA01 BC03 CC01 CC08 CC10 CC17

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ゲート酸化膜を介して形成されたゲート
電極により、ドレイン・ソース間がオン・オフ可能な絶
縁ゲート型半導体装置に用いる過電流保護装置であり、
前記絶縁ゲート型半導体装置のソース電極とソース端子
間に配置された正特性サーミスタと、前記絶縁ゲート型
半導体装置のゲート電極とソース端子間に接続され、前
記正特性サーミスタの両端電圧の上昇により、前記絶縁
ゲート型半導体装置のゲート電圧を低下させる駆動素子
とを有することを特徴とする過電流保護装置。
An overcurrent protection device used in an insulated gate semiconductor device capable of turning on and off between a drain and a source by a gate electrode formed through a gate oxide film,
A positive temperature coefficient thermistor disposed between the source electrode and the source terminal of the insulated gate type semiconductor device, connected between the gate electrode and the source terminal of the insulated gate type semiconductor device, and an increase in the voltage across the positive temperature coefficient thermistor, A driving element for lowering a gate voltage of the insulated gate semiconductor device.
【請求項2】 入力部からの電気信号により光信号を発
生する発光素子と、その発光素子の光信号を受けて電気
信号を発生する受光素子アレイとを有し、その受光素子
アレイからの電気信号により駆動される絶縁ゲート型半
導体装置に用いる過電流保護装置であり、前記絶縁ゲー
ト型半導体装置のソース電極とソース端子間に配置され
た正特性サーミスタと、前記絶縁ゲート型半導体装置の
ゲート電極とソース端子間に接続され、前記正特性サー
ミスタの両端電圧の上昇により、前記絶縁ゲート型半導
体装置のゲート電圧を低下させる駆動素子とを有するこ
とを特徴とする過電流保護装置。
2. A light-emitting element for generating an optical signal in response to an electric signal from an input unit, and a light-receiving element array for receiving the optical signal of the light-emitting element and generating an electric signal. An overcurrent protection device used for an insulated gate semiconductor device driven by a signal, a positive temperature coefficient thermistor disposed between a source electrode and a source terminal of the insulated gate semiconductor device, and a gate electrode of the insulated gate semiconductor device A drive element connected between the PTC thermistor and a source terminal, the drive element decreasing the gate voltage of the insulated gate semiconductor device by increasing the voltage across the PTC thermistor.
【請求項3】 入力部からの電気信号により光信号を発
生する発光素子と、その発光素子の光信号を受けて電気
信号を発生する受光素子アレイとを有し、その受光素子
アレイからの電気信号により駆動される第1及び第2の
出力用絶縁ゲート型半導体装置に用いる過電流保護装置
であって、正特性サーミスタを介して、前記第1の出力
用絶縁ゲート型半導体装置のソース電極と前記第2の出
力用絶縁ゲート型半導体装置のソース電極同士が接続さ
れていると共に、前記第1の出力用絶縁ゲート型半導体
装置のゲート電極と前記第2の出力用絶縁ゲート型半導
体装置のソース電極間に接続され、前記正特性サーミス
タの両端電圧の上昇により、前記第1の出力用絶縁ゲー
ト型半導体装置のゲート電圧を低下させる第1の駆動素
子と、前記第2の出力用絶縁ゲート型半導体装置のゲー
ト電極と前記第1の出力用絶縁ゲート型半導体装置のソ
ース電極間に接続され、前記正特性サーミスタの両端電
圧の上昇により、前記第2の出力用絶縁ゲート型半導体
装置のゲート電圧を低下させる第2の駆動素子と、前記
正特性サーミスタと並列に接続された、複数の高抵抗か
らなる分圧用直列回路とを備え、前記受光素子アレイの
低電圧側の端子が、前記分圧用直列回路の所定の分圧点
に接続されていることを特徴とする過電流保護装置。
3. A light-emitting element for generating an optical signal in response to an electric signal from an input unit, and a light-receiving element array for generating an electric signal in response to the light signal of the light-emitting element. An overcurrent protection device used for first and second output insulated gate semiconductor devices driven by a signal, comprising: a source electrode of the first output insulated gate semiconductor device via a positive temperature coefficient thermistor; The source electrodes of the second output insulated gate semiconductor device are connected to each other, and the gate electrode of the first output insulated gate semiconductor device and the source of the second output insulated gate semiconductor device are connected to each other. A first drive element connected between the electrodes and configured to lower the gate voltage of the first output insulated gate semiconductor device by increasing the voltage across the positive temperature coefficient thermistor; The second output insulated gate type semiconductor device is connected between the gate electrode of the power insulated gate type semiconductor device and the source electrode of the first output insulated gate type semiconductor device, and the voltage across the positive temperature coefficient thermistor rises. A second driving element for lowering the gate voltage of the semiconductor device; and a voltage dividing series circuit composed of a plurality of high resistances connected in parallel with the positive temperature coefficient thermistor, and a low voltage side terminal of the light receiving element array. Is connected to a predetermined voltage dividing point of the voltage dividing series circuit.
【請求項4】 前記正特性サーミスタが前記絶縁ゲート
型半導体装置と熱的に結合されていることを特徴とする
請求項1記載の過電流保護装置。
4. The overcurrent protection device according to claim 1, wherein said PTC thermistor is thermally coupled to said insulated gate semiconductor device.
【請求項5】 前記駆動素子が前記絶縁ゲート型半導体
装置と熱的に結合されていることを特徴とする請求項1
記載の過電流保護装置。
5. The semiconductor device according to claim 1, wherein the driving element is thermally coupled to the insulated gate semiconductor device.
The overcurrent protection device as described.
JP11201045A 1999-07-14 1999-07-14 Overcurrent protective device Pending JP2001028437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11201045A JP2001028437A (en) 1999-07-14 1999-07-14 Overcurrent protective device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11201045A JP2001028437A (en) 1999-07-14 1999-07-14 Overcurrent protective device

Publications (1)

Publication Number Publication Date
JP2001028437A true JP2001028437A (en) 2001-01-30

Family

ID=16434505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11201045A Pending JP2001028437A (en) 1999-07-14 1999-07-14 Overcurrent protective device

Country Status (1)

Country Link
JP (1) JP2001028437A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224667A (en) * 2008-03-18 2009-10-01 Fujitsu Telecom Networks Ltd Field effect transistor, semiconductor device, control circuit, control method therefor, and insulated gate bipolar transistor
JP2009258430A (en) * 2008-04-17 2009-11-05 Sony Corp Discharge apparatus, method of controlling discharge apparatus, and imaging apparatus
JP2018116979A (en) * 2017-01-16 2018-07-26 株式会社豊田中央研究所 Semiconductor device
CN109786367A (en) * 2019-01-31 2019-05-21 惠州市忠邦电子有限公司 It is a kind of with the Mosfet semiconductor devices for being internally integrated temperature protective device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224667A (en) * 2008-03-18 2009-10-01 Fujitsu Telecom Networks Ltd Field effect transistor, semiconductor device, control circuit, control method therefor, and insulated gate bipolar transistor
JP2009258430A (en) * 2008-04-17 2009-11-05 Sony Corp Discharge apparatus, method of controlling discharge apparatus, and imaging apparatus
US8289003B2 (en) 2008-04-17 2012-10-16 Sony Corporation Discharge apparatus, method of controlling discharge apparatus, and imaging apparatus
JP2018116979A (en) * 2017-01-16 2018-07-26 株式会社豊田中央研究所 Semiconductor device
CN109786367A (en) * 2019-01-31 2019-05-21 惠州市忠邦电子有限公司 It is a kind of with the Mosfet semiconductor devices for being internally integrated temperature protective device
CN109786367B (en) * 2019-01-31 2024-04-05 惠州市忠邦电子有限公司 Mosfet semiconductor device with internal integrated temperature protection device

Similar Documents

Publication Publication Date Title
JP2731119B2 (en) Semiconductor power device and its shutoff circuit
JPH0510522Y2 (en)
JP2837054B2 (en) Insulated gate semiconductor device
JP5740429B2 (en) Power transistor heat generation control circuit and diode power control circuit
JPH0795033A (en) Semiconductor device circuit for electric power
KR100599214B1 (en) Semiconductor device with protective functions
JP3164065B2 (en) Semiconductor device
US4142115A (en) Semiconductor device with a thermal protective device
JPS6218750A (en) Semiconductor device
JP3482948B2 (en) Semiconductor device
JP2522208B2 (en) Semiconductor device
JP2019012830A (en) Electric circuit device having active discharge circuit
JP3583803B2 (en) Semiconductor device
JP4006902B2 (en) Semiconductor device
JP2007173493A (en) Semiconductor device
JP2806503B2 (en) Semiconductor element short-circuit protection circuit
JP2001028437A (en) Overcurrent protective device
US4723081A (en) CMOS integrated circuit protected from latch-up phenomenon
JP2007095848A (en) Semiconductor device
JP2000235424A (en) Current mirror circuit and current sensor and switching circuit and switching device equipped with them
JPH05267675A (en) Semiconductor device
JP3850925B2 (en) Integrated circuit compensation apparatus and method
JP3032745B2 (en) Insulated gate type semiconductor device
JP2004023638A (en) Circuit for current controlled semiconductor switch element
JP2000299627A (en) Load current differential detection/control circuit