KR20090090620A - Method of manufacturing in semiconductor device - Google Patents

Method of manufacturing in semiconductor device Download PDF

Info

Publication number
KR20090090620A
KR20090090620A KR1020080015950A KR20080015950A KR20090090620A KR 20090090620 A KR20090090620 A KR 20090090620A KR 1020080015950 A KR1020080015950 A KR 1020080015950A KR 20080015950 A KR20080015950 A KR 20080015950A KR 20090090620 A KR20090090620 A KR 20090090620A
Authority
KR
South Korea
Prior art keywords
film
insulating film
manufacturing
precursor
semiconductor device
Prior art date
Application number
KR1020080015950A
Other languages
Korean (ko)
Inventor
홍권
김재홍
박은실
구재형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080015950A priority Critical patent/KR20090090620A/en
Publication of KR20090090620A publication Critical patent/KR20090090620A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method of manufacturing in a semiconductor device is provided to improve a leakage current characteristic by forming a high dielectric layer including a high dielectric insulating layer with a Ti precursor. An insulating layer(110) including TiO2 is formed on the semiconductor substrate(100) by using the Ti precursor. An insulating layer is formed at a temperature of 400~ 600‹C, and the insulating layer is formed with the atomic layer deposition. An insulating layer is formed with the thickness of 400~ 500 angstrom. One of an electron storage film(120), an underlying oxide film, and a capacitor bottom-electrode of the dielectric film(160) is formed at the lower part of the dielectric layer.

Description

반도체 소자의 제조 방법{Method of manufacturing in semiconductor device}Method of manufacturing in semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 400℃ 이상에서 증착 가능한 Ti 전구체를 이용하여 커패시턴스 등가 두께 특성 및 누설 전류 특성이 향상된 고유전절연막을 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of forming a high dielectric insulating film having improved capacitance equivalent thickness characteristics and leakage current characteristics by using a Ti precursor that can be deposited at 400 ° C. or higher.

디램(DRAM)의 커패시터 및 낸드 플래시의 유전체막은 소자의 작동원리상 서로 다른 역할을 수행하고 있지만, 유전율이 높고 누설 전류 특성이 좋아야 하는 특성 관점에서는 동일하다. 유전율로 대표되는 등가 산화막 두께(Equivalent Oxide Thickness; EOT)와 전하를 유지하는 누설 전류 특성에서 EOT는 낮을수록, 누설 전류 역시 동작하는 전압에서 낮을수록 소자의 신뢰성은 커지게 된다.The DRAM capacitor and the NAND flash dielectric film play different roles due to the operation principle of the device, but they are identical in terms of high dielectric constant and good leakage current characteristics. The lower the EOT and the lower the leakage current at the operating voltage, the greater the reliability of the device in terms of the equivalent oxide thickness (EOT) and the leakage current that maintains the charge.

최근에는 소자가 고집적화되면서 기존의 고유전체로 사용되는 HfO2 및 ZrO2는 유전율이 높아야 25를 넘지 못하고 있어, DRAM 셀 갭(cell gap), 그리고 플래시의 커플링 비(coupling ratio)를 만족하기 위해서는 많이 부족한 실정이다. 따라서, 이를 극복하고자 기존보다 더 높은 유전율을 나타내는 재료의 개발이 진행중이 며 이 중 TiO2가 검토되고 있고, 원자층증착(Atomic Layer Deposition; ALD)에 의한 증착 연구가 많이 진행되었다.In recent years, HfO 2 and ZrO 2, which are used as high-k dielectrics, have not only exceeded 25 when the dielectric constant is high, but in order to satisfy the DRAM cell gap and the coupling ratio of flash. A lot is lacking. Accordingly, in order to overcome this problem, development of materials showing higher dielectric constants is underway, and TiO 2 is being investigated, and deposition studies by atomic layer deposition (ALD) have been conducted.

그러나, TiO2막의 전구체(precursor) 특성상 400℃ 이하에서 증착하므로 물질의 고유 특성 때문에 증착 상태에서 아나타제 상(anatase phase)이 형성되어 전류가 매우 새기 쉬운(leaky) 전도성 TiO2가 형성된다.However, since the TiO 2 film is deposited at 400 ° C. or lower due to the precursor property of the TiO 2 film, an anatase phase is formed in the deposition state due to the inherent properties of the material, thereby forming a very leaky conductive TiO 2 .

이를 해결하기 위해, TiO2막에 원자 사이즈가 큰 원소를 도핑(doping)하여 누설 통로(leakage path)인 그레인 바운더리(grain boundaty)를 막기 위한 연구가 지속적으로 이루어지고 있지만 만족할 만한 유전 특성 및 누설 전류 특성을 만족시키지 못하고 있다. 따라서, 소자의 조기 개발을 위해서는 이에 대한 문제 해결이 시급한 실정이다.In order to solve this problem, studies have been continuously conducted to prevent grain boundaty, which is a leakage path by doping a large atomic size element in a TiO 2 film, but satisfactory dielectric properties and leakage current It does not satisfy the characteristics. Therefore, it is urgent to solve the problem for the early development of the device.

본 발명은 400℃ 이상의 온도에서 증착 가능한 Ti 전구체를 이용하여 형성된 고유전절연막을 포함하는 고유전체막 또는 커패시터 등을 형성함으로써, 커패시턴스 등가 두께(Capacitance Equivalent Thickness; CET) 특성 및 누설 전류 특성 등을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공함에 있다.The present invention improves capacitance equivalent thickness (CET) characteristics, leakage current characteristics, and the like by forming a high dielectric film or a capacitor including a high dielectric insulating film formed using a Ti precursor that can be deposited at a temperature of 400 ° C. or higher. The present invention provides a method for manufacturing a semiconductor device.

본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 전구체 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2 전구체를 이용하여 TiO2를 포함하는 절연막을 형성한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention, Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 precursor or Ti [ An insulating film including TiO 2 is formed using C 5 H 4 (CH 2 CH 3 )] 2 [N (CH 3 ) (CH 2 CH 3 )] 2 precursor.

본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 전구체 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2 전구체를 이용하여 SrTiO3를 포함하는 절연막을 형성한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention, Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 precursor or Ti [ An insulating film including SrTiO 3 is formed using C 5 H 4 (CH 2 CH 3 )] 2 [N (CH 3 ) (CH 2 CH 3 )] 2 precursor.

본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 전구체 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2 전구체를 이용하여 BaxSr1 -xTiO3(x<1)를 포함하는 절연막을 형성한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention, Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 precursor or Ti [ C 5 H 4 (CH 2 CH 3 )] 2 [N (CH 3 ) (CH 2 CH 3 )] 2 precursor is used to form an insulating film comprising Ba x Sr 1- x TiO 3 (x <1). .

상기에서, 절연막은 400 내지 600℃의 온도에서 형성된다. 절연막은 원자층 증착(Atomic Layer Deposition; ALD) 방법으로 형성된다. 원자층 증착 방법은 O2, H2O 또는 O3 플라즈마(plasma)가 반응 가스로 공급된다. 절연막은 40 내지 500Å의 두께로 형성된다.In the above, The insulating film is formed at a temperature of 400 to 600 ° C. The insulating film is formed by an atomic layer deposition (ALD) method. In the atomic layer deposition method, an O 2 , H 2 O or O 3 plasma is supplied as a reaction gas. The insulating film is formed to a thickness of 40 to 500 kPa.

절연막 하부에는 전자 저장막, 유전체막의 하부 산화막 및 커패시터 하부 전극 중 어느 하나가 형성된다. 전자 저장막은 도프트 폴리실리콘막 또는 질화막으로 형성된다.One of the electron storage layer, the lower oxide layer of the dielectric layer, and the capacitor lower electrode is formed under the insulating layer. The electron storage film is formed of a doped polysilicon film or a nitride film.

절연막 상부 및 하부 각각에 HTO(High Temperature Oxide)막, 래디컬(radical) 산화막 및 플라즈마(plasma) 산화막 중 어느 하나가 형성된다.One of a high temperature oxide (HTO) film, a radical oxide film, and a plasma oxide film is formed on each of the upper and lower portions of the insulating film.

절연막 형성 시, Eu, Gd, Tb, Am, Cm 및 Bk 중 어느 하나의 원소를 5%이내에서 도핑(doping)하여 증착한다.During the formation of the insulating film, any one of Eu, Gd, Tb, Am, Cm, and Bk is doped (doping) within 5% and deposited.

본 발명은 다음과 같은 효과가 있다.The present invention has the following effects.

첫째, 400℃ 이상의 온도에서 증착 가능한 Ti 전구체를 이용하여 원자층 증착 방법으로 고밀도, 고유전율을 갖는 루타일(rutile) 구조의 TiO2로 이루어진 절연막을 형성하고, 이를 포함하는 고유전체막, 커패시터 또는 블로킹 절연막을 형성함으로써, 커패시턴스 등가 두께(CET) 특성 및 누설 전류 특성을 향상시켜 신뢰성 높은 소자를 제작할 수 있다.First, by using an Ti precursor that can be deposited at a temperature of 400 ℃ or more by using an atomic layer deposition method to form an insulating film made of TiO 2 of a rutile structure having a high density, high dielectric constant, and comprises a high dielectric film, a capacitor or By forming the blocking insulating film, the capacitance equivalent thickness (CET) characteristic and the leakage current characteristic can be improved to produce a highly reliable device.

둘째, 원자층 증착 방법으로 Ti를 포함하여 2개 이상의 전구체가 요구되는 여타의 다른 박막(예를 들어, SrTiO3 또는 BaxSr1 -xTiO3(x<1)을 형성할 경우, 400 내지 600℃의 온도에서 증착 가능한 Ti 전구체를 TiO2의 전구체로 사용하여 고밀도, 고유전율을 갖는 절연막을 형성하고, 이를 포함하는 고유전체막, 커패시터 또는 블로킹 절연막을 형성하여 CET 특성 및 누설 전류 특성을 향상시킴에 따라 신뢰성 높은 소자를 제작할 수 있다.Second, other thin films (eg, SrTiO 3) that require two or more precursors, including Ti, by atomic layer deposition. Alternatively, when Ba x Sr 1 -x TiO 3 (x <1) is formed, an insulating film having a high density and high dielectric constant is formed by using a Ti precursor that can be deposited at a temperature of 400 to 600 ° C. as a precursor of TiO 2 . By forming a high dielectric film, a capacitor, or a blocking insulating film to be included to improve the CET characteristics and leakage current characteristics, it is possible to manufacture a reliable device.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명하기로 한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below, but to those skilled in the art It is preferred that the present invention be interpreted as being provided to more fully explain the present invention.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 1a를 참조하면, 제1 절연막(110), 전자 저장막(120) 및 제2 절연막(130)을 포함하는 하부막이 형성된 반도체 기판(100)이 제공된다. 여기서, 제1 절연막(110)은 NAND 플래시 소자의 터널 절연막, 커패시터 제조 공정에서는 하부 층간절연막으로 사용하기 위하여 실리콘 산화막(SiO2)으로 형성될 수 있으며, 이 경우 산화(oxidation) 공정 또는 화학기상증착(Chemical Vapor Deposition; CVD) 방법 (예를들어, 저압화학기상증착(Low Pressure CVD) 방법)으로 형성될 수 있다.Referring to FIG. 1A, a semiconductor substrate 100 having a lower layer including a first insulating layer 110, an electron storage layer 120, and a second insulating layer 130 is provided. Here, the first insulating film 110 may be formed of a silicon oxide film (SiO 2 ) in order to use as a lower interlayer insulating film in the tunnel insulating film, capacitor manufacturing process of the NAND flash device, in this case, oxidation (oxidation) process or chemical vapor deposition (Chemical Vapor Deposition; CVD) method (for example, Low Pressure CVD method).

전자 저장막(120)은 NAND 플래시 소자의 플로팅 게이트로 사용되거나 커패시터의 하부 전극으로 사용하기 위하여 형성되며, 도프트 폴리실리콘막(doped polysilicon layer)으로 형성될 수 있다. 전자 저장막(120)은 CVD 방법으로 형성될 수 있으며, 바람직하게 LPCVD 방법을 이용하여 500 내지 2000Å의 두께로 형성될 수 있다. 이때, 전자 저장막(120)은 소자 분리막(미도시)과 나란한 방향으로 패터닝되어 형성된다.The electron storage layer 120 is formed to be used as a floating gate of the NAND flash device or as a lower electrode of the capacitor, and may be formed of a doped polysilicon layer. The electron storage layer 120 may be formed by a CVD method, and preferably, may be formed to a thickness of 500 to 2000 kW using the LPCVD method. In this case, the electron storage layer 120 is patterned in a direction parallel to the device isolation layer (not shown).

또한, 제2 절연막(130)은 NAND 플래시 소자의 플로팅 게이트와 컨트롤 게이트 간 유전체막의 하부 산화막, 커패시터 제조 공정에서는 커패시터 하부 전극과 커패시터 상부 전극 간 층간 절연막으로 사용하기 위하여 형성되며, 바람직하게 HTO(High Temperature Oxide)막, 래디컬(radical) 산화막 및 플라즈마(plasma) 산화막 중 어느 하나의 막을 이용하여 10 내지 50Å의 두께로 형성될 수 있다.In addition, the second insulating layer 130 is formed to be used as a lower oxide film of the dielectric film between the floating gate and the control gate of the NAND flash device and as an interlayer insulating film between the capacitor lower electrode and the capacitor upper electrode in the capacitor manufacturing process. It may be formed to a thickness of 10 to 50 kHz using any one of a temperature oxide film, a radical oxide film and a plasma oxide film.

도 1b를 참조하면, 제2 절연막(130) 상에 3.9보다 큰 유전 상수를 갖는 고유전 물질(high-k)을 이용하여 고유전절연막(140)을 형성한다. 고유전절연막(140)은 NAND 플래시 소자의 플로팅 게이트와 컨트롤 게이트 간 유전체막의 중간 산화막, 커패시터 제조 공정에서는 커패시터 하부 전극과 커패시터 상부 전극 간 층간 절연막으로 사용하기 위하여 형성하며, 바람직하게 TiO2로 형성할 수 있다.Referring to FIG. 1B, the high dielectric insulating layer 140 is formed on the second insulating layer 130 by using a high-k material having a dielectric constant greater than 3.9. The high dielectric insulating layer 140 is formed as an intermediate oxide film of a dielectric film between a floating gate and a control gate of a NAND flash device and used as an interlayer insulating film between a capacitor lower electrode and a capacitor upper electrode in a capacitor manufacturing process, and preferably formed of TiO 2 . Can be.

이를 위하여, 고유전절연막(140)은 하기의 화학식 1에 표현된 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3를 전구체(precursor)로 이용하여 400 내지 600℃ 의 온도에서 원자층 증착(Atomic Layer Deposition; ALD) 방법으로 형성한다. 이때, 고유전절연막(140)은 40 내지 500Å의 두께로 형성할 수 있다. To this end, the high-k dielectric layer 140 is formed of Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 represented by Formula 1 as a precursor. Using at a temperature of 400 to 600 ℃ It is formed by the Atomic Layer Deposition (ALD) method. In this case, the high dielectric insulating layer 140 may be formed to a thickness of 40 to 500 Å.

Figure 112008013071194-PAT00001
Figure 112008013071194-PAT00001

또한, 고유전절연막(140)은 경우에 따라서는 하기의 화학식 2에 표현된 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2를 전구체로 이용하여 400 내지 600℃의 온도에서 ALD 방법으로 형성할 수도 있다.In some cases, the high-k dielectric layer 140 may optionally form Ti [C 5 H 4 (CH 2 CH 3 )] 2 [N (CH 3 ) (CH 2 CH 3 )] 2 represented by Chemical Formula 2 below. It can also be formed by the ALD method at a temperature of 400 to 600 ℃ using.

Figure 112008013071194-PAT00002
Figure 112008013071194-PAT00002

상기 화학식 1 및 화학식 2에 나타낸 티타늄(Ti)의 전구체는 테트라키스디메틸아미노티타늄(tetrakis(dimethylamino)titanium; 이하 'TDMAT'라 칭함, Ti[N(CH3)2]4), 테트라키스디에틸아미노티타늄(tetrakis(diethylamino)titanium; 이 하 'TDEAT'라 칭함, Ti[N(CH2CH3)2]4) 및 테트라키스에틸메틸아미노티타늄(tetrakis(ethylmethylamino)titanium; 이하 'TEMAT'라 칭함, Ti[N(C2H5)CH3]4) 등과 같은 기존의 아미드 전구체에 비하여 분해온도가 높고, 분해온도에 따른 전구체의 잔류량도 상대적으로 낮은 특성을 갖는다.The precursors of titanium (Ti) shown in the formula (1) and (2) are tetrakis (dimethylamino) titanium (hereinafter referred to as 'TDMAT', Ti [N (CH 3 ) 2 ] 4 ), tetrakisdiethyl Tetrakis (diethylamino) titanium (hereinafter referred to as 'TDEAT', Ti [N (CH 2 CH 3 ) 2 ] 4 ) and tetrakis (ethylmethylamino) titanium; hereafter referred to as 'TEMAT' , Ti [N (C 2 H 5 ) CH 3 ] 4 ) has a high decomposition temperature and relatively low residual amount of precursor according to the decomposition temperature.

이 중, 화학식 1에 나타낸 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 전구체의 분해온도는 약 300℃ 이고, 화학식 2에 나타낸 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2 전구체는 -C5H4(CH2CH3)기가 1개일 경우보다 강한 결합을 가지므로 분해온도가 300℃ 보다 높다. 그 결과, 본 발명의 일 실시예에 따른 화학식 1 및 화학식 2에 표현된 Ti의 전구체 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2는 400℃ 이상의 온도에서 증착이 가능하다.Among them, the decomposition temperature of Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 precursor represented by Chemical Formula 1 is about 300 ° C., and Ti [ C 5 H 4 (CH 2 CH 3 )] 2 [N (CH 3 ) (CH 2 CH 3 )] 2 precursors decompose because they have a stronger bond than one -C 5 H 4 (CH 2 CH 3 ) group The temperature is higher than 300 ° C. As a result, precursors of Ti represented by Formulas 1 and 2 according to one embodiment of the present invention Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 or Ti [C 5 H 4 (CH 2 CH 3 )] 2 [N (CH 3 ) (CH 2 CH 3 )] 2 may be deposited at a temperature of 400 ° C. or higher.

이하, 화학식 1 및 화학식 2에 나타낸 Ti의 전구체를 사용하여 본 발명의 일 실시예에 따른 ALD 방법을 이용한 TiO2로 이루어진 고유전절연막(140) 형성 방법을 간략하게 설명하기로 한다.Hereinafter, a method of forming the high dielectric insulating film 140 made of TiO 2 using the ALD method according to an embodiment of the present invention using the precursors of Ti shown in Chemical Formulas 1 and 2 will be described briefly.

본 발명의 일 실시예에 따른 TiO2로 이루어진 고유전절연막(140)은 고유전 물질(high-k)의 금속 전구체로 상기 화학식 1 및 화학식 2에 나타낸 금속 유기 소스(metal organic source)를 사용하고, O2, H2O 또는 O3 플라즈마(plasma)를 반응 가스로 사용하여 형성한다. The high dielectric insulating film 140 made of TiO 2 according to an embodiment of the present invention uses a metal organic source shown in Chemical Formulas 1 and 2 as a metal precursor of a high-k material. , O 2 , H 2 O or O 3 It is formed using plasma as a reaction gas.

따라서, TiO2로 이루어진 고유전절연막(140) 형성을 위한 ALD 방법은, 400 내지 550℃의 웨이퍼 온도에서 금속 전구체로서 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2를 공급하고, N2 가스나 Ar 가스를 공급하여 퍼지를 실시한 후, O2, H2O 또는 O3 플라즈마 등과 같은 반응 가스를 공급한 다음 퍼지를 실시한다. 이때, 금속 소스 공급 단계, 퍼지 단계, 반응 가스 공급 단계 및 퍼지 단계를 단위 사이클(unit cycle)로 정의하며, 소정의 막을 형성하기 위하여 단위 사이클을 반복 실시한다.Therefore, the ALD method for forming the high dielectric insulating film 140 made of TiO 2 is Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) () as a metal precursor at a wafer temperature of 400 to 550 ° C. CH 2 CH 3 )] 3 or Ti [C 5 H 4 (CH 2 CH 3 )] 2 [N (CH 3 ) (CH 2 CH 3 )] 2 , and purge by supplying N 2 gas or Ar gas After the reaction, a reaction gas such as O 2 , H 2 O or O 3 plasma is supplied, and then purged. At this time, the metal source supply step, the purge step, the reaction gas supply step and the purge step is defined as a unit cycle (unit cycle), and the unit cycle is repeated to form a predetermined film.

이렇게, 400℃ 이상의 온도에서 형성된 TiO2로 이루어진 고유전절연막(140)은 300℃ 부근에서 증착하는 기존의 전구체를 이용하여 증착할 때에 비해 증착 상태에서의 박막의 밀도가 높고, 잔류하는 유기물(organic)의 양도 작다. 또한, 전구체 물질의 고유 특성 때문에 증착 상태에서 아나타제 상(anatase phase)의 TiO2막이 아닌 루타일(rutile) 구조의 TiO2 형성이 가능해져 고유의 유전특성을 얻을 수 있을 뿐만 아니라, 상대적으로 누설 전류(leakage current)도 낮아지는 장점이 있다. Thus, the high-k dielectric layer 140 made of TiO 2 formed at a temperature of 400 ° C. or higher has a higher density of the thin film in the deposited state and retains organic matters than the deposition using a conventional precursor deposited at 300 ° C. ) Is also small. In addition, due to the inherent properties of the precursor material, the rutile structure of the anatase phase rather than the TiO 2 film in the deposited state TiO 2 can be formed to obtain inherent dielectric properties, as well as a relatively low leakage current.

특히, 루타일(rutile) 구조의 TiO2 형성을 통해 고유의 유전특성을 확보할 경우 ~80 이상의 유전율 확보를 통해 고유전절연막(140)의 커패시턴스 등가 두께(Capacitance Equivalent Thickness; CET) 특성을 향샹시켜 신뢰성 높은 소자를 제작할 수 있다.In particular, the rutile structure When the intrinsic dielectric property is secured by forming TiO 2 , a device having high dielectric constant of ˜80 or more can be improved to improve the capacitance equivalent thickness (CET) characteristic of the high-k dielectric layer 140, thereby manufacturing a reliable device.

또한, ALD 방법으로 고유전절연막(140)을 형성할 경우 거의 100%에 가까운 우수한 스텝 커버리지(step coverage)를 확보하여 NAND 플래시 소자의 셀 간 간섭 현상 감소 등의 개선 효과도 얻을 수 있다.In addition, when the high-k dielectric layer 140 is formed by the ALD method, an excellent step coverage of nearly 100% can be secured, thereby improving the inter-cell interference phenomenon of the NAND flash device.

한편, 고유전절연막(140) 형성 시에는 루타일 그레인 바운더리(rutile grain boundary)에 의한 누설 전류를 막기 위해 원자 사이즈가 큰 원소, 예를 들어 Eu, Gd, Tb 등의 란탄족 원소 또는 Am, Cm, Bk 등의 악티늄족 원소를 5%이내에서 도핑하여 증착한다. 이 경우, 기존의 도핑 방법을 적용하더라도 소자에서 요구하는 CET 및 누설 전류 특성을 만족시킬 수 있게 되므로 보다 고집적화된 디램 및 플래시 소자의 조기 개발이 가능해진다.On the other hand, when forming the high dielectric insulating film 140, in order to prevent leakage current due to rutile grain boundary, an element having a large atomic size, for example, a lanthanide element such as Eu, Gd, Tb, or Am, Cm Actinium group elements such as and Bk are doped and deposited within 5%. In this case, even if the conventional doping method is applied, the CET and leakage current characteristics required by the device can be satisfied, thereby enabling early development of more highly integrated DRAM and flash devices.

도 1c를 참조하면, 고유전절연막(140) 상에 제3 절연막(150)을 형성한다. 제3 절연막(150)은 NAND 플래시 소자의 플로팅 게이트와 컨트롤 게이트 간 유전체막의 상부 산화막, 커패시터 제조 공정에서는 커패시터 하부 전극과 커패시터 상부 전극 간 층간 절연막으로 사용하기 위하여 형성하며, 바람직하게 HTO막, 래디컬(radical) 산화막 및 플라즈마(plasma) 산화막 중 어느 하나의 막을 이용하여 10 내지 50Å의 두께로 형성할 수 있다.Referring to FIG. 1C, a third insulating layer 150 is formed on the high dielectric insulating layer 140. The third insulating film 150 is formed to be used as the upper oxide film of the dielectric film between the floating gate and the control gate of the NAND flash device and as an interlayer insulating film between the capacitor lower electrode and the capacitor upper electrode in a capacitor manufacturing process, and preferably an HTO film and a radical ( It can be formed to a thickness of 10 to 50 kW using one of a radical) oxide film and a plasma oxide film.

이로써, 제2 절연막(130), 고유전절연막(140) 및 제3 절연막(150)을 포함하는 NAND 플래시 소자의 고유전체막(160)이 형성된다. 커패시터 제조 공정에서는 제2 절연막(130), 고유전절연막(140) 및 제3 절연막(150)을 포함하는 커패시터 하부 전극과 커패시터 상부 전극 간 층간 절연막이 형성된다.As a result, the high dielectric film 160 of the NAND flash device including the second insulating film 130, the high dielectric insulating film 140, and the third insulating film 150 is formed. In the capacitor manufacturing process, an interlayer insulating film between the capacitor lower electrode and the capacitor upper electrode including the second insulating film 130, the high dielectric insulating film 140, and the third insulating film 150 is formed.

상기한 바와 같이, 본 발명의 일 실시예에 따른 고유전체막(160)은 400℃ 이상의 온도에서 증착 가능한 Ti 전구체를 이용한 ALD 방법으로 고밀도의 루타일 구 조로 형성되어 유전율이 ~80 이상인 고유전절연막(140)을 포함하여 형성됨으로써, 고유전체막(160)의 CET 특성 및 누설 전류 특성을 향샹시켜 신뢰성 높은 소자를 제작할 수 있게 한다.As described above, the high-k dielectric layer 160 according to an embodiment of the present invention is formed of a high density rutile structure by an ALD method using a Ti precursor that can be deposited at a temperature of 400 ° C. or higher, and has a dielectric constant of ~ 80 or higher. It is formed to include the 140, it is possible to improve the CET characteristics and leakage current characteristics of the high-k dielectric film 160 to manufacture a highly reliable device.

도 1d를 참조하면, 고유전체막(160)의 제3 절연막(150) 상에 도전막(170)을 형성한다. 도전막(170)은 NAND 플래시 소자의 컨트롤 게이트로 사용되거나 커패시터의 상부 전극으로 사용하기 위하여 형성하며, 도프트 폴리실리콘막, 금속막 또는 이들의 적층막으로 형성할 수 있다. 이때, 도전막(170)은 500 내지 2000Å의 두께로 형성할 수 있다. Referring to FIG. 1D, the conductive film 170 is formed on the third insulating film 150 of the high dielectric film 160. The conductive film 170 is formed to be used as a control gate of the NAND flash device or as an upper electrode of the capacitor, and may be formed of a doped polysilicon film, a metal film, or a stacked film thereof. At this time, the conductive film 170 may be formed to a thickness of 500 to 2000 kPa.

그런 다음, 통상적인 식각 공정을 실시하여 도전막(170), 고유전체막(160), 전자 저장막(120) 및 터널 절연막(110)을 순차적으로 패터닝한다. 이로써, NAND 플래시 소자에서의 전자 저장막(120)으로 이루어지는 플로팅 게이트(미도시) 및 도전막(170)으로 이루어지는 컨트롤 게이트(미도시)를 포함하는 게이트(미도시)가 형성된다.Then, a conventional etching process is performed to sequentially pattern the conductive film 170, the high dielectric film 160, the electron storage film 120, and the tunnel insulating film 110. As a result, a gate (not shown) including a floating gate (not shown) made of the electron storage layer 120 and a control gate (not shown) made of the conductive layer 170 in the NAND flash device are formed.

본 발명에서는 설명의 편의를 위하여, 400℃ 이상의 온도에서 증착 가능한 Ti 전구체를 이용하여 ALD 방법으로 형성된 고유전절연막을 일반적인 NAND 플래시 메모리 소자의 고유전체막 및 커패시터용 절연막에 적용하여 설명하였으나, 이에 한정되는 것은 아니며, 본 발명에 따른 고유전절연막은 질화막을 전자 저장막으로 사용하는 소노스(Silicon-Oxide-Nitride-Oxide-Silicon; SONOS) 구조, 모노스(Metal-Oxide-Nitride-Oxide-Silicon; MONOS) 구조 또는 나노-크리스탈(nano- crystal) 형태의 플래시 소자에서 블로킹 절연막(blocking dielectric layer)으로 도 사용될 수 있다. 이 경우, 고유전절연막은 전자 저장막 상에 형성된다.In the present invention, for convenience of description, the high-k dielectric film formed by the ALD method using a Ti precursor that can be deposited at a temperature of 400 ° C or more is applied to the high-k dielectric film and the capacitor insulating film of a general NAND flash memory device, but is limited thereto. The high-k dielectric layer according to the present invention includes a silicon oxide (Silicon-Oxide-Nitride-Oxide-Silicon; SONOS) structure and a mono-metal (Oxide-Nitride-Oxide-Silicon) structure using a nitride film as an electron storage film; It can also be used as a blocking dielectric layer in flash devices of MONOS structure or nano-crystal type. In this case, a high dielectric insulating film is formed on the electron storage film.

또한, 원자층 증착 방법으로 Ti를 포함하여 2개 이상의 전구체가 요구되는 여타의 다른 박막(예를 들어, SrTiO3 또는 BaxSr1 -xTiO3(x<1)을 형성할 경우, 400℃ 이상, 바람직하게 400 내지 600℃의 온도에서 증착 가능한 Ti 전구체를 TiO2의 전구체로 사용하여 고밀도, 고유전율을 갖는 절연막을 형성하고, 이를 포함하는 고유전체막, 커패시터 또는 블로킹 절연막을 형성하여 CET 특성 및 누설 전류 특성을 향상시킴에 따라 신뢰성 높은 소자를 제작할 수 있다.In addition, other thin films (eg, SrTiO 3) that require two or more precursors, including Ti, by atomic layer deposition methods Alternatively, when Ba x Sr 1 -x TiO 3 (x <1) is formed, a Ti precursor capable of depositing at a temperature of 400 ° C. or higher, preferably 400 to 600 ° C. is used as a precursor of TiO 2 to have a high density and a high dielectric constant. By forming an insulating film, and forming a high dielectric film, a capacitor, or a blocking insulating film including the same, the CET characteristic and the leakage current characteristic can be improved, thereby making it possible to manufacture a reliable device.

본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be implemented in various forms, and the above embodiments are intended to complete the disclosure of the present invention and to completely convey the scope of the invention to those skilled in the art. It is provided to inform you. Therefore, the scope of the invention should be understood by the claims of the present application.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a flash memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 기판 110 : 제1 절연막100 semiconductor substrate 110 first insulating film

120 : 전자 저장막 130 : 제2 절연막120: electron storage film 130: second insulating film

140 : 고유전절연막 150 : 제3 절연막140: high dielectric insulating film 150: third insulating film

160 : 고유전체막 170 : 도전막160: high dielectric film 170: conductive film

Claims (11)

반도체 기판 상에 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 전구체 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2 전구체를 이용하여 TiO2를 포함하는 절연막을 형성하는 반도체 소자의 제조 방법.Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 precursor or Ti [C 5 H 4 (CH 2 CH 3 )] 2 [N ( CH 3 ) (CH 2 CH 3 )] 2 A method for manufacturing a semiconductor device, using the precursor to form an insulating film containing TiO 2 . 반도체 기판 상에 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 전구체 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2 전구체를 이용하여 SrTiO3를 포함하는 절연막을 형성하는 반도체 소자의 제조 방법.Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 precursor or Ti [C 5 H 4 (CH 2 CH 3 )] 2 [N ( CH 3 ) (CH 2 CH 3 )] 2 A method for manufacturing a semiconductor device, using the precursor to form an insulating film containing SrTiO 3 . 반도체 기판 상에 Ti[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3 전구체 또는 Ti[C5H4(CH2CH3)]2[N(CH3)(CH2CH3)]2 전구체를 이용하여 BaxSr1 - xTiO3(x<1)를 포함하는 절연막을 형성하는 반도체 소자의 제조 방법.Ti [C 5 H 4 (CH 2 CH 3 )] [N (CH 3 ) (CH 2 CH 3 )] 3 precursor or Ti [C 5 H 4 (CH 2 CH 3 )] 2 [N ( CH 3 ) (CH 2 CH 3 )] 2 A method for manufacturing a semiconductor device, using the precursor to form an insulating film containing Ba x Sr 1 - x TiO 3 (x <1). 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 절연막은 400 내지 600℃의 온도에서 형성되는 반도체 소자의 제조 방법.The insulating film is a method of manufacturing a semiconductor device is formed at a temperature of 400 to 600 ℃. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 절연막은 원자층 증착 방법으로 형성되는 반도체 소자의 제조 방법.And the insulating film is formed by an atomic layer deposition method. 제 5 항에 있어서,The method of claim 5, wherein 상기 원자층 증착 방법은 O2, H2O 또는 O3 플라즈마가 반응 가스로 공급되는 반도체 소자의 제조 방법.The atomic layer deposition method is a method of manufacturing a semiconductor device in which O 2 , H 2 O or O 3 plasma is supplied to the reaction gas. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 절연막은 40 내지 500Å의 두께로 형성되는 반도체 소자의 제조 방법.The insulating film is a method of manufacturing a semiconductor device formed to a thickness of 40 to 500Å. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 절연막 하부에는 전자 저장막, 유전체막의 하부 산화막 및 커패시터 하 부 전극 중 어느 하나가 형성되는 반도체 소자의 제조 방법.And any one of an electron storage film, a lower oxide film of a dielectric film, and a capacitor lower electrode is formed below the insulating film. 제 8 항에 있어서,The method of claim 8, 상기 전자 저장막은 도프트 폴리실리콘막 또는 질화막으로 형성되는 반도체 소자의 제조 방법.The electron storage film is a manufacturing method of a semiconductor device formed of a doped polysilicon film or a nitride film. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 절연막 상부 및 하부 각각에 HTO막, 래디컬 산화막 및 플라즈마 산화막 중 어느 하나가 형성되는 반도체 소자의 제조 방법.A method of manufacturing a semiconductor device, wherein one of an HTO film, a radical oxide film, and a plasma oxide film is formed on each of upper and lower portions of the insulating film. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 절연막 형성 시, Eu, Gd, Tb, Am, Cm 및 Bk 중 어느 하나의 원소를 5%이내에서 도핑하여 증착하는 반도체 소자의 제조 방법.When the insulating film is formed, a method of manufacturing a semiconductor device which is deposited by doping any one of the elements of Eu, Gd, Tb, Am, Cm and Bk within 5%.
KR1020080015950A 2008-02-21 2008-02-21 Method of manufacturing in semiconductor device KR20090090620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080015950A KR20090090620A (en) 2008-02-21 2008-02-21 Method of manufacturing in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015950A KR20090090620A (en) 2008-02-21 2008-02-21 Method of manufacturing in semiconductor device

Publications (1)

Publication Number Publication Date
KR20090090620A true KR20090090620A (en) 2009-08-26

Family

ID=41208377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015950A KR20090090620A (en) 2008-02-21 2008-02-21 Method of manufacturing in semiconductor device

Country Status (1)

Country Link
KR (1) KR20090090620A (en)

Similar Documents

Publication Publication Date Title
CN101271841B (en) Method of manufacturing semiconductor device
KR100644405B1 (en) Gate structure of a non-volatile memory device and method of manufacturing the same
US8895442B2 (en) Cobalt titanium oxide dielectric films
US8541276B2 (en) Methods of forming an insulating metal oxide
US7851285B2 (en) Non-volatile memory device and method for fabricating the same
US8772050B2 (en) Zr-substituted BaTiO3 films
US7235501B2 (en) Lanthanum hafnium oxide dielectrics
US7682899B2 (en) Method of manufacturing semiconductor device
US7427573B2 (en) Forming composite metal oxide layer with hafnium oxide and titanium oxide
KR100932321B1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
US20080157181A1 (en) Non-volatile memory device and fabrication method thereof
US6713199B2 (en) Multilayer structure used especially as a material of high relative permittivity
US20030138611A1 (en) Multilayer structure used especially as a material of high relative permittivity
KR20070062013A (en) Method of manufacturing a interlayer in flash memory device
US20090053905A1 (en) Method of forming dielectric layer of semiconductor memory device
KR20090090620A (en) Method of manufacturing in semiconductor device
KR20070000759A (en) Method for manufacturing flash memory device
KR100953064B1 (en) Method of manufacturing a non-volatile memory device
KR100703838B1 (en) A capacitor in semiconductor device and method for forming the same
KR20090025446A (en) Method of manufacturing a non-volatile memory device
US20080160748A1 (en) Method of Forming Dielectric Layer of Flash Memory Device
KR20060136241A (en) A capacitor in semiconductor device and method for forming the same
KR20090025444A (en) Method of manufacturing a non-volatile memory device
KR20090090619A (en) Method of manufacturing a non-volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application