KR20090025446A - Method of manufacturing a non-volatile memory device - Google Patents

Method of manufacturing a non-volatile memory device Download PDF

Info

Publication number
KR20090025446A
KR20090025446A KR1020070090308A KR20070090308A KR20090025446A KR 20090025446 A KR20090025446 A KR 20090025446A KR 1020070090308 A KR1020070090308 A KR 1020070090308A KR 20070090308 A KR20070090308 A KR 20070090308A KR 20090025446 A KR20090025446 A KR 20090025446A
Authority
KR
South Korea
Prior art keywords
film
insulating film
high dielectric
memory device
manufacturing
Prior art date
Application number
KR1020070090308A
Other languages
Korean (ko)
Inventor
구재형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070090308A priority Critical patent/KR20090025446A/en
Publication of KR20090025446A publication Critical patent/KR20090025446A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A method for manufacturing a non-volatile memory device is provided to increase a coupling ratio and to reduce a leakage current by forming a high dielectric film including a high dielectric insulating film made of a high dielectric material. A tunnel insulating layer(20) and a first conductive layer(30) is formed in a semiconductor substrate. A first insulating layer(40) is formed on a first conductive film by using a radical oxidation method. A high dielectric insulating layer(50) is formed on the first insulating layer. A second insulating layer(60) is formed on the high dielectric insulating layer. A second conductive film(80) is formed on the second insulating layer.

Description

비휘발성 메모리 소자의 제조 방법{Method of manufacturing a non-volatile memory device}Method of manufacturing a non-volatile memory device

본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 특히 고성능 및 고신뢰성의 고유전체막을 형성할 수 있는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a nonvolatile memory device, and more particularly, to a method of manufacturing a nonvolatile memory device capable of forming a high performance and high reliability high dielectric film.

일반적으로 비휘발성 메모리 소자들은 전원 공급이 차단될지라도 저장된 데이터들을 유지한다. 이러한 비휘발성 메모리 소자의 단위 셀은 반도체 기판의 활성 영역 상에 터널 절연막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 순차적으로 적층되어 형성되며, 외부에서 컨트롤 게이트 전극으로 인가되는 전압이 플로팅 게이트에 커플링(coupling) 되면서 데이터를 저장할 수 있다. 따라서, 짧은 시간 내에 그리고 낮은 프로그램 전압에서 데이터를 저장하려면 컨트롤 게이트 전극에 인가된 전압 대비 플로팅 게이트에 유기되는 전압의 비가 커야 한다. 여기서, 컨트롤 게이트 전극에 인가된 전압 대비 플로팅 게이트에 유기되는 전압의 비를 커플링 비(coupling ratio)라고 한다. 또한, 커플링 비는 터널 절연막과 게이트 층간절연막의 정전 용량의 합에 대한 게이트 층간절연막의 정전 용량의 비로 표현될 수 있 다.Generally, nonvolatile memory devices retain stored data even when their power supplies are interrupted. The unit cell of the nonvolatile memory device is formed by sequentially stacking a tunnel insulating film, a floating gate, a dielectric film, and a control gate on an active region of a semiconductor substrate, and a voltage applied to the control gate electrode from the outside is coupled to the floating gate. (coupling) can save data. Thus, to store data in a short time and at a low program voltage, the ratio of the voltage induced in the floating gate to the voltage applied to the control gate electrode must be large. Here, the ratio of the voltage induced in the floating gate to the voltage applied to the control gate electrode is referred to as a coupling ratio. In addition, the coupling ratio may be expressed as a ratio of the capacitance of the gate interlayer insulating film to the sum of the capacitances of the tunnel insulating film and the gate interlayer insulating film.

종래의 플래시 메모리 소자는 플로팅 게이트와 컨트롤 게이트를 이격시키기 위한 유전체막으로 SiO2/Si3N4/SiO2(Oxide-Nitride-Oxide; ONO) 구조를 주로 사용하며, 이 중 SiO2는 DCS(dichlorosilane) 또는 MS(monosilane) 베이스의 화학기상증착 방식으로 증착한다. 이러한 화학기상증착 방법에 의해 형성된 산화막은 통상의 건식 혹은 습식 산화에 의해 형성된 산화막에 비하여 막질이 떨어지며 85%이하의 낮은 스텝 커버리지 특성을 갖는 문제점이 발생한다. 최근에는 소자의 고집적화로 인하여 커플링 비를 확보하기 위해 유전체막의 두께가 감소됨에 따라 누설 전류(leakage current) 및 신뢰성 특성이 열화되고, ONO 박막의 두께가 가장자리 부분에서 감소되는 문제점이 발생되어 스텝 커버리지가 우수한 방법이 요구되고 있다. Conventional flash memory devices mainly use SiO 2 / Si 3 N 4 / SiO 2 (Oxide-Nitride-Oxide; ONO) structures as a dielectric film to separate the floating gate and the control gate, and SiO 2 is a DCS ( It is deposited by chemical vapor deposition based on dichlorosilane (MS) or monosilane (MS). The oxide film formed by the chemical vapor deposition method has a problem that the film quality is lower than that of the conventional dry or wet oxidation and has a low step coverage characteristic of 85% or less. Recently, due to the high integration of the device, as the thickness of the dielectric film is reduced to secure the coupling ratio, leakage current and reliability characteristics are deteriorated, and the thickness of the ONO thin film is reduced at the edges. An excellent method is required.

따라서, 최근 ONO 유전체막을 대체할 수 있는 새로운 물질로 SiO2 또는 Si3N4에 비해 상대적으로 유전율이 높은 금속 산화물인 고유전막의 개발이 활발히 진행되고 있다. 즉, 유전율이 높으면 동일한 캐패시턴스를 내는데 필요한 물리적인 두께를 늘릴 수 있기 때문에 균일한 등가 산화막 두께(Equivalent Oxide Thickness; EOT)에서 SiO2보다 누설 전류 특성을 향상시킬 수 있다. 그러나, 고유전율(high-k) 물질은 상부 및 하부에 위치한 산화막과 반응하여 계면에서 상대적으로 유전율이 떨어지고, 각각의 계면에 박막 특성이 떨어지는 금속 실리케이트(metal-silicate)가 형성됨에 따라 소자의 신뢰성을 저하시킨다.Therefore, recently, as a new material that can replace the ONO dielectric film, development of a high dielectric film, which is a metal oxide having a relatively high dielectric constant compared to SiO 2 or Si 3 N 4 , is being actively progressed. In other words, if the dielectric constant is high, the physical thickness required to achieve the same capacitance can be increased, thereby improving leakage current characteristics over SiO 2 at a uniform equivalent oxide thickness (EOT). However, the high-k material reacts with the oxide films located at the top and the bottom, resulting in a relatively low dielectric constant at the interface, and metal-silicate having poor thin film properties at each interface. Lowers.

본 발명은 고유전체막의 하부막을 라디칼 산화 방식을 이용한 라디칼 산화막으로 형성하여 우수한 막질 및 스텝 커버리지 특성을 획득함으로써, 고유전체막의 싸이클링(cycling) 특성 및 전하 보존(charge retention) 특성을 향상시켜 고성능 및 고신뢰성의 고유전체막을 형성할 수 있는 비휘발성 메모리 소자의 제조 방법을 제공함에 있다.According to the present invention, the lower layer of the high dielectric film is formed as a radical oxide film using a radical oxidation method to obtain excellent film quality and step coverage characteristics, thereby improving cycling characteristics and charge retention characteristics of the high dielectric film, thereby improving performance and high performance. The present invention provides a method of manufacturing a nonvolatile memory device capable of forming a highly reliable high dielectric film.

본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법은, 터널 절연막과 제1 도전막이 형성된 반도체 기판이 제공되는 단계, 제1 도전막 상에 라디칼 산화(radical oxidation) 방식을 이용하여 제1 절연막을 형성하는 단계, 제1 절연막 상에 고유전절연막을 형성하는 단계, 고유전절연막 상에 제2 절연막을 형성하는 단계, 및 제2 절연막 상에 제2 도전막을 형성하는 단계를 포함한다.A method of manufacturing a nonvolatile memory device according to an embodiment of the present invention includes providing a semiconductor substrate on which a tunnel insulating film and a first conductive film are formed, and using a radical oxidation method on the first conductive film. Forming an insulating film, forming a high dielectric insulating film on the first insulating film, forming a second insulating film on the high dielectric insulating film, and forming a second conductive film on the second insulating film.

상기에서, 제1 및 제2 도전막 각각은 도프트 폴리실리콘막으로 형성된다. 라디칼 산화 방식은 700 내지 950℃의 온도 및 0.1 내지 1Torr의 압력하에서 H2 및 O2 가스를 이용하여 실시된다. 제1 절연막, 고유전절연막 및 제2 절연막 각각은 20 내지 100Å의 두께로 형성된다.In the above, each of the first and second conductive films is formed of a doped polysilicon film. The radical oxidation method is carried out using H 2 and O 2 gas at a temperature of 700 to 950 ° C. and a pressure of 0.1 to 1 Torr. Each of the first insulating film, the high dielectric insulating film, and the second insulating film is formed to a thickness of 20 to 100 GPa.

고유전절연막은 200 내지 500℃의 온도에서 원자층 증착(Atomic Layer Deposition; ALD) 방법으로 형성된다. 고유전절연막은 단일층의 고유전 물질막, 알 루미늄 산화막(Al2O3)과 고유전 물질막이 교대로 적층된 라이네이트(laminate) 구조의 막 및 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스드(nano-mixed)된 혼합막 중 어느 하나로 형성된다. 고유전 물질막은 Al2O3, HfO2, ZrO2, SiON, La2O3, Y2O3, TiO2, CeO2, N2O3, Ta2O5, BaTiO3, SrTiO3, BST 및 PZT 중에서 선택되는 어느 하나로 형성된다. The high dielectric insulating film is formed by atomic layer deposition (ALD) at a temperature of 200 to 500 ° C. Dielectric insulating film dielectric in a single layer material film, aluminum oxide film (Al 2 O 3) and the dielectric material film is alternately laminated Lai carbonate (laminate) film and an aluminum oxide layer of the structure (Al 2 O 3) and dielectric The material film is stacked to form one of the nano-mixed mixed films. High dielectric material films include Al 2 O 3 , HfO 2 , ZrO 2 , SiON, La 2 O 3 , Y 2 O 3 , TiO 2 , CeO 2 , N 2 O 3 , Ta 2 O 5 , BaTiO 3 , SrTiO 3 , BST And PZT.

알루미늄 산화막(Al2O3)과 고유전 물질막이 교대로 적층된 라미네이트 구조의 막은 알루미늄 산화막(Al2O3)과 고유전 물질막이 각각 10 내지 30Å의 두께로 형성된다. 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스드된 혼합막은 알루미늄 산화막(Al2O3)과 고유전 물질막이 각각 0.1 내지 9.9Å의 두께로 적층된 후 혼합되어 형성된다.Aluminum oxide (Al 2 O 3) and is formed to a thickness of the dielectric material film is an aluminum oxide film of a laminated structure of alternately laminated (Al 2 O 3) and the dielectric material film of 10 to 30Å, respectively. The nano-mixed mixed film obtained by stacking an aluminum oxide film (Al 2 O 3 ) and a high dielectric material film is formed by stacking an aluminum oxide film (Al 2 O 3 ) and a high dielectric material film in a thickness of 0.1 to 9.9 각각, respectively. .

제2 절연막은 알루미늄 산화막(Al2O3)으로 형성된다. 제2 절연막은 300 내지 500℃의 온도에서 원자층 증착 방법으로 형성된다. 원자층 증착 방법은 금속 전구체로 금속 유기 소스 또는 할라이드 소스를 사용하고, O2, H2O 또는 O3 가스를 반응 가스로 사용하고, N2 및 Ar 가스를 퍼지 가스로 사용한다.The second insulating film is formed of an aluminum oxide film (Al 2 O 3 ). The second insulating film is formed by the atomic layer deposition method at a temperature of 300 to 500 ℃. The atomic layer deposition method uses a metal organic source or a halide source as the metal precursor, uses O 2 , H 2 O or O 3 gas as the reaction gas, and uses N 2 and Ar gases as the purge gas.

제2 절연막 형성 후 어닐링 공정을 더욱 수행한다. 어닐링 공정은 급속열처리 공정을 이용하여 600 내지 950℃의 온도로, N2 또는 O2 분위기에 실시된다.After the formation of the second insulating film, an annealing process is further performed. Annealing process is a rapid heat treatment process using a temperature of 600 to 950 ℃, N 2 or O 2 Is carried out in the atmosphere.

상술한 바에 의해 본 발명은 다음과 같은 효과가 있다.As described above, the present invention has the following effects.

첫째, 고유전 물질(high-k)로 이루어진 고유절연막을 포함하여 고유전체막을 형성함으로써 커플링 비를 증가시키고 누설 전류를 감소시킬 수 있다. First, by forming a high dielectric film including a high dielectric film made of a high-k material, it is possible to increase the coupling ratio and reduce the leakage current.

둘째, 고유전절연막을 원자층 증착(ALD) 방법으로 형성하여 유전율, 누설 전류, 절연파괴 전압, 전하 보존 및 싸이클링 특성 등을 향상시킬 수 있고, 막질이 우수할 뿐만 아니라 스텝 커버리지 특성이 우수하며, 셀 간 간섭 현상을 감소시킬 수 있다.Second, the dielectric constant, leakage current, dielectric breakdown voltage, charge preservation and cycling characteristics can be improved by forming a high dielectric insulating film by atomic layer deposition (ALD) method. Inter-cell interference can be reduced.

셋째, 고유전체막의 하부막을 라디칼 산화 방식을 이용한 라디칼 산화막으로 형성함으로써, 막질을 향상시킬 수 있고, 우수한 스텝 커버리지를 획득하여 고유전체막의 싸이클링 특성 및 전하 보존 특성을 향상시킬 수 있다.Third, by forming the lower layer of the high dielectric film as a radical oxide film using a radical oxidation method, the film quality can be improved, and excellent step coverage can be obtained to improve cycling characteristics and charge preservation characteristics of the high dielectric film.

넷째, 고유전체막의 상부막을 알루미늄 산화막(Al2O3)으로 형성함으로써, 고유전절연막의 계면 반응을 억제하여 고유전절연막의 유전율이 저하되는 것을 방지하고, 컨트롤 게이트의 버즈 빅 현상을 방지할 수 있다. 그리고, 원자층 증착(ALD) 방법으로 알루미늄 산화막(Al2O3)을 증착할 경우 막질 및 스텝 커버리지를 향상시킬 수 있고, 고유전절연막과 알루미늄 산화막(Al2O3)을 인-시튜로 실시하여 생산성을 향상시킬 수 있다.Fourth, by forming the upper film of the high dielectric film with aluminum oxide (Al 2 O 3 ), it is possible to suppress the interfacial reaction of the high dielectric insulating film to prevent the dielectric constant of the high dielectric insulating film from decreasing, and to prevent the buzz big phenomenon of the control gate. have. In addition, when the aluminum oxide film (Al 2 O 3 ) is deposited by the atomic layer deposition (ALD) method, the film quality and the step coverage can be improved, and the high dielectric insulating film and the aluminum oxide film (Al 2 O 3 ) are performed in-situ. To improve productivity.

다섯째, 고유전절연막을 500℃ 이하의 저온에서 형성하므로 하부에 위치한 터널 절연막에 대한 써멀 버짓을 줄여 소자의 신뢰성을 향상시킬 수 있다. Fifth, since the high dielectric insulating film is formed at a low temperature of 500 ° C. or lower, the thermal budget for the tunnel insulating film disposed below can be reduced, thereby improving the reliability of the device.

따라서, 고성능 및 고신뢰성의 유전체막을 갖는 소자를 제작할 수 있다.Therefore, an element having a high performance and high reliability dielectric film can be manufactured.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below, and those skilled in the art It is preferred that the present invention be interpreted as being provided to more fully explain the present invention.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 터널 절연막(20) 및 플로팅 게이트용 제1 도전막(30)이 형성된 반도체 기판(10)이 제공된다. 반도체 기판(10)에는 웰(well) 영역(미도시)이 형성되고, 웰 영역은 트리플(triple) 구조로 형성될 수 있다. 이러한 웰 영역은 반도체 기판(10) 상에 스크린 산화막(screen oxide; 미도시)을 형성한 후 웰 이온 주입 공정 및 문턱 전압 이온 주입 공정을 실시하여 형성한다. Referring to FIG. 1A, a semiconductor substrate 10 having a tunnel insulating film 20 and a first conductive film 30 for a floating gate is provided. A well region (not shown) may be formed in the semiconductor substrate 10, and the well region may be formed in a triple structure. The well region is formed by forming a screen oxide (not shown) on the semiconductor substrate 10 and then performing a well ion implantation process and a threshold voltage ion implantation process.

이어서, 스크린 산화막을 제거한 후 웰 영역이 형성된 반도체 기판(10) 상에 터널 절연막(20)을 형성한다. 터널 절연막(20)은 실리콘 산화막(SiO2)으로 형성할 수 있으며, 이 경우 산화(oxidation) 공정으로 형성할 수 있다. 제1 도전막(30)은 플래시 메모리 소자의 플로팅 게이트를 형성하기 위한 것으로, 도프트(doped) 폴리실리콘막(poly silicon layer)으로 형성할 수 있다. 이때, 제1 도전막(30)은 화학 기상증착(Chemical Vapor Deposition; CVD) 방법으로 형성할 수 있으며, 예컨대 플라즈마화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법 또는 저압화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법으로 형성할 수 있다. Subsequently, the tunnel insulating film 20 is formed on the semiconductor substrate 10 on which the well region is formed after the screen oxide film is removed. The tunnel insulating film 20 may be formed of a silicon oxide film (SiO 2 ), and in this case, may be formed by an oxidation process. The first conductive layer 30 is for forming a floating gate of the flash memory device, and may be formed of a doped polysilicon layer. In this case, the first conductive layer 30 may be formed by a chemical vapor deposition (CVD) method, for example, a plasma enhanced chemical vapor deposition (PECVD) method or a low pressure chemical vapor deposition (Low Pressure) method. Chemical Vapor Deposition (LPCVD) method.

그런 다음, 마스크(미도시)를 이용한 식각 공정으로 제1 도전막(30)을 일 방향(비트라인 방향)으로 패터닝한다. 이때, 제1 도전막(30)을 패터닝하는 과정에서 제1 도전막(30)이 손상되는 것을 방지하기 위하여 제1 도전막(30) 상에 하드 마스크(미도시)를 더 형성할 수 있고, 이러한 하드 마스크는 제1 도전막(30)을 패터닝한 후 제거한다. 또한, 상기 마스크는 포토레지스트 패턴일 수 있으며, 포토레지스트 패턴은 포토레지스트를 도포하여 포토레지스트막을 형성하고 노광 및 현상 공정을 실시하여 형성한다.Then, the first conductive layer 30 is patterned in one direction (bit line direction) by an etching process using a mask (not shown). In this case, a hard mask (not shown) may be further formed on the first conductive layer 30 to prevent the first conductive layer 30 from being damaged in the process of patterning the first conductive layer 30. The hard mask is removed after patterning the first conductive layer 30. In addition, the mask may be a photoresist pattern, and the photoresist pattern is formed by applying a photoresist to form a photoresist film and performing exposure and development processes.

도 1b를 참조하면, 제1 도전막(30) 상에 제1 절연막(40)을 형성한다. 제1 절연막(40)은 고유전체막의 하부막으로 사용하기 위한 것으로, 고온, 저압의 라디칼 산화(radical oxidation) 방식을 이용하여 제1 도전막(30)인 폴리실리콘막의 표면을 산화시켜 라디칼 산화막(SiO2)으로 형성한다. 이때, 라디칼 산화 방식은 700 내지 950℃의 온도와 0.1 내지 1Torr의 압력하에서 H2 및 02 가스를 이용하여 실시한다. 그리고, 제1 절연막(40)은 20 내지 100Å의 두께로 형성한다.Referring to FIG. 1B, a first insulating film 40 is formed on the first conductive film 30. The first insulating film 40 is used as a lower layer of the high dielectric film, and the surface of the polysilicon film, which is the first conductive film 30, is oxidized by using a high temperature and low pressure radical oxidation method. SiO 2 ). At this time, the radical oxidation method is a temperature of 700 to 950 ℃ and 0.1 It is carried out using H 2 and 0 2 gas under pressure of 1 Torr. The first insulating film 40 is formed to a thickness of 20 to 100 kPa.

이처럼, 라디칼 산화 방식을 이용한 라디칼 산화막으로 제1 절연막(40)을 형성할 경우 기존의 LPCVD 방법을 이용한 DCS-HTO(dichlorosilane-High Temperature Oxide)막으로 형성하는 것에 비해 막질을 향상시킬 수 있고, 우수한 스텝 커버리지(step coverage)를 획득할 수 있기 때문에 이후에 형성될 고유전체막의 싸이클링(cycling) 특성 및 전하 보존(charge retention) 특성을 향상시킬 수 있다.As such, when the first insulating film 40 is formed of a radical oxide film using a radical oxidation method, it is possible to improve the film quality as compared with forming a DCS-HTO (dichlorosilane-High Temperature Oxide) film using a conventional LPCVD method. Since step coverage can be obtained, the cycling characteristics and the charge retention characteristics of the high-k dielectric film to be formed later can be improved.

도 1c를 참조하면, 라디칼 산화막으로 이루어진 제1 절연막(40) 상에 고유전 물질(high-k)을 증착하여 고유전절연막(50)을 형성한다. 고유전 물질(high-k)이란 SiO2의 유전 상수인 3.9보다 큰 유전 상수를 갖는 물질을 말하며, Al2O3, HfO2, ZrO2, SiON, La2O3, Y2O3, TiO2, CeO2, N2O3, Ta2O5, BaTiO3, SrTiO3, BST 및 PZT 등을 포함한다. Referring to FIG. 1C, a high dielectric material (high-k) is deposited on the first insulating film 40 formed of a radical oxide film to form a high dielectric insulating film 50. High-k material (high-k) refers to a material having a dielectric constant greater than 3.9, the dielectric constant of SiO 2 , Al 2 O 3 , HfO 2 , ZrO 2 , SiON, La 2 O 3 , Y 2 O 3 , TiO 2 , CeO 2 , N 2 O 3 , Ta 2 O 5 , BaTiO 3 , SrTiO 3 , BST and PZT and the like.

본 발명의 일 실시예에 따른 고유전절연막(50)은 200 내지 500℃의 온도에서 원자층 증착(Atomic Layer Deposition; 이하 'ALD'라 칭함) 방법을 이용하여 형성하되, 원자층 증착 방법의 단위 사이클을 적절히 변형하여 단일층의 고유전 물질막, 알루미늄 산화막(Al2O3)과 고유전 물질막을 교대로 적층하여 레이어 바이 레이어(layer by layer) 개념으로 적층된 라미네이트(laminate) 구조의 막 및 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스드(nano-mixed)된 혼합막(mixture oxide) 중 어느 하나로 형성할 수 있다. 여기서, 고유전 물질막은 Al2O3, HfO2, ZrO2, SiON, La2O3, Y2O3, TiO2, CeO2, N2O3, Ta2O5, BaTiO3, SrTiO3, BST 및 PZT 중에서 선택되는 어느 하나로 형성되는 막을 일컫는다. 이때, 고유전절연막(50)은 20 내지 100Å의 두께로 형성한다. A high dielectric insulating film 50 according to an embodiment of the present invention is formed using an atomic layer deposition (ALD) method at a temperature of 200 to 500 ℃, the unit of the atomic layer deposition method By modifying the cycle appropriately, a single layer of a high dielectric material film, an aluminum oxide film (Al 2 O 3 ) and a high dielectric material film are alternately stacked, and a laminate structure film laminated in a layer by layer concept, and An aluminum oxide layer (Al 2 O 3 ) and a high dielectric material layer may be stacked to form one of nano-mixed mixture oxides. Here, the high dielectric material film is Al 2 O 3 , HfO 2 , ZrO 2 , SiON, La 2 O 3 , Y 2 O 3 , TiO 2 , CeO 2 , N 2 O 3 , Ta 2 O 5 , BaTiO 3 , SrTiO 3 Refers to a film formed of any one selected from BST and PZT. At this time, the high dielectric insulating film 50 is formed to a thickness of 20 to 100Å.

일반적으로, ALD 방법은 금속 전구체 소스와 반응 가스를 동시에 주입하지 않고 각각 주입하고 그 사이에 퍼지(Purge) 공정을 삽입함으로써 흡착과 탈착반응을 이용한다. 이러한 ALD 방법을 이용하여 본 발명에 적용되는 세가지 형태의 고유전절연막(50) 형성 방법을 간략하게 설명하기로 한다.In general, the ALD method utilizes adsorption and desorption reactions by injecting the metal precursor source and the reactant gas separately without simultaneously injecting a purge process therebetween. Using the ALD method, a method of forming three types of high-k dielectric layers 50 applied to the present invention will be briefly described.

첫번째, 단일층의 고유전 물질막으로 이루어지는 고유전절연막(50)은 고유전 물질(high-k)의 금속 전구체로 금속 유기 소스(metal organic source) 또는 할라이드 소스(halide source)를 사용하고, O2, H2O 또는 O3 가스를 반응 가스로 사용하여 형성한다. 단일층의 고유전 물질막으로 이루어지는 고유전절연막(50) 형성을 위한 ALD 방법은, 200 내지 500℃의 온도에서 고유전 물질(high-k)의 금속 전구체로서 금속 유기 소스(metal organic source) 또는 할라이드 소스(halide source)를 공급(1)한 뒤 퍼지(2)하고, 300 내지 600℃의 웨이퍼 온도에서 O2, H2O 또는 O3 가스 등과 같은 반응 가스를 공급(3)한 뒤 퍼지(4)한다. 여기서, 금속 전구체 소스 공급, 퍼지, 반응 가스 공급 및 퍼지로 이루어지는 1~4 과정을 단위 사이클로 정의하며, 소정의 막을 형성하기 위하여 단위 사이클을 반복하여 실시한다. 이때, 단위 사이클 횟수(증착 횟수)를 조절하여 전체 고유전절연막(50)의 두께가 20 내지 100Å이 되도록 형성한다. 한편, 퍼지 가스로는 N2 및 Ar 가스를 이용하여 CVD 반응을 막아 막질이 우수한 고유전절연막(50)을 형성한다.First, the high dielectric insulating film 50 composed of a single layer of a high dielectric material film uses a metal organic source or a halide source as a metal precursor of a high-k material. It is formed using 2 , H 2 O or O 3 gas as the reaction gas. ALD method for forming a high-k dielectric film 50 consisting of a single layer of a high-k dielectric material film, a metal organic source or a metal precursor of a high-k (high-k) metal precursor at a temperature of 200 to 500 ℃ The halide source is fed (1) and then purged (2), and the reaction gas such as O 2 , H 2 O or O 3 gas or the like is fed (3) at a wafer temperature of 300 to 600 ° C and then purged ( 4) Here, 1 to 4 processes including the metal precursor source supply, purge, reactive gas supply, and purge are defined as unit cycles, and the unit cycle is repeatedly performed to form a predetermined film. At this time, the number of unit cycles (deposition times) is adjusted so that the thickness of the entire high dielectric insulating film 50 is 20 to 100 kPa. Meanwhile, as the purge gas, N 2 and Ar gas are used to prevent the CVD reaction to form a high dielectric insulating film 50 having excellent film quality.

두번째, 알루미늄 산화막(Al2O3)과 고유전 물질막을 교대로 적층하여 레이어 바이 레이어(layer by layer) 개념으로 적층된 라미네이트(laminate) 구조의 막으 로 이루어진 고유전절연막(50)은 200 내지 500℃의 온도에서 트리메틸 알루미늄(TriMethyl Aluminum, Al(CH3)3; 이하 'TMA'라 칭함) 등의 금속 유기 소스(metal organic source) 또는 할라이드 소스(halide source)를 제1 금속 전구체 소스로 공급(1)한 뒤 퍼지(2)하고, 300 내지 600℃의 웨이퍼 온도에서 O2, H2O 또는 O3 가스 등과 같은 반응 가스를 공급(3)한 뒤 퍼지(4)하고, 고유전 물질(high-k)의 금속 전구체로서 금속 유기 소스(metal organic source) 또는 할라이드 소스(halide source)를 제2 금속 전구체 소스로 공급(5)한 뒤 퍼지(6)하고, 300 내지 600℃의 웨이퍼 온도에서 O2, H2O 또는 O3 가스 등과 같은 반응 가스를 공급(7)한 뒤 퍼지(8)한다. 여기서, 제1 금속 전구체 소스 공급, 퍼지, 반응 가스 공급, 퍼지, 제2 금속 전구체 소스 공급, 퍼지, 반응 가스 공급 및 퍼지로 이루어지는 1~8 과정을 단위 사이클로 정의하며, 소정의 막을 형성하기 위하여 단위 사이클을 반복하여 실시한다. 이때, 단위 사이클 횟수(증착 횟수)를 조절하여 각각의 알루미늄 산화막(Al2O3) 및 고유전 물질막을 10 내지 30Å의 두께로 형성하여 알루미늄 산화막(Al2O3)과 고유전 물질막의 적층 구조가 교대로 적층된 다층의 라미네이트 형태를 갖는 고유전절연막(50)을 형성한다. 이 경우, 전체 고유전절연막(50)의 두께는 20 내지 100Å이 되도록 형성한다. 한편, 퍼지 가스로는 N2 및 Ar 가스를 이용하여 CVD 반응을 막아 막질이 우수한 라미네이트 형태의 고유전절연막(50)을 형성한다.Second, a high dielectric insulating film 50 including a laminate structure layer in which an aluminum oxide layer (Al 2 O 3 ) and a high dielectric material layer are alternately stacked and laminated in a layer by layer concept is 200 to 500. Supplying a metal organic source or a halide source such as trimethyl aluminum (Al (CH 3 ) 3 ; hereinafter referred to as TMA) at a temperature of 1 ° C. to the first metal precursor source ( 1) and then purge (2), supply a reaction gas such as O 2 , H 2 O or O 3 gas at a wafer temperature of 300 to 600 ℃ (3) and then purge (4), high dielectric material (high -k) a metal organic source or a halide source (5) as a metal precursor to the second metal precursor source (5) followed by purge (6), O at a wafer temperature of 300 to 600 ° C Purge (8) after supplying a reactive gas (7), such as 2 , H 2 O or O 3 gas, etc. do. Here, 1 to 8 processes consisting of a first metal precursor source supply, purge, a reactive gas supply, a purge, a second metal precursor source supply, a purge, a reactive gas supply, and a purge are defined as a unit cycle, and a unit is formed to form a predetermined film. Repeat the cycle. At this time, the aluminum oxide film (Al 2 O 3 ) and the high dielectric material film is formed to have a thickness of 10 to 30 kPa by adjusting the number of unit cycles (deposition times) to stack the aluminum oxide film (Al 2 O 3 ) and the high dielectric material film. A high dielectric insulating film 50 having a multilayer laminate form that is alternately stacked is formed. In this case, the entire high dielectric insulating film 50 is formed to have a thickness of 20 to 100 GPa. Meanwhile, as the purge gas, N 2 and Ar gas are used to prevent the CVD reaction to form a laminate high dielectric insulating film 50 having excellent film quality.

세번째, 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스 드(nano-mixed)된 혼합막(mixture oxide)으로 이루어지는 고유전절연막(50)은 ALD 방법을 통해 알루미늄 산화막(Al2O3)과 고유전 물질막을 교대로 적층하되, 알루미늄 산화막(Al2O3)과 고유전 물질막을 각각 10Å미만(0.1 내지 9.9Å)의 얇은 두께로 형성한다. 여기서, 알루미늄 산화막(Al2O3)과 고유전 물질막의 0.1 내지 9.9Å 두께는 각 막들이 불연속적으로 형성되는 두께로, 10Å 이상의 두께로 증착하는 경우에는 연속적인 막 형태의 독립적인 구조를 가져 알루미늄 산화막(Al2O3)과 고유전 물질막이 레이어 바이 레이어 형태로 적층되는 구조가 된다. 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스드된 혼합막으로는 하프늄-알루미늄 산화막(HfAlO) 또는 지르코늄-알루미늄 산화막(ZrAlO) 등이 있다.Third, the high dielectric insulating film 50 including the aluminum oxide film (Al 2 O 3 ) and the high dielectric material film laminated to a nano-mixed mixture (mixture oxide) is an aluminum oxide film (Al) through the ALD method. 2 O 3 ) and the high dielectric material film are alternately stacked, and the aluminum oxide film (Al 2 O 3 ) and the high dielectric material film are formed to have a thin thickness of less than 10 μs (0.1 to 9.9 μs), respectively. Here, 0.1 to 9.9 산화 thickness of the aluminum oxide film (Al 2 O 3 ) and the high-k dielectric material layer is a thickness in which each of the films is discontinuously formed. An aluminum oxide layer (Al 2 O 3 ) and a high dielectric material layer are laminated in a layer by layer form. A mixed film obtained by stacking an aluminum oxide film (Al 2 O 3 ) and a high dielectric material film and being nano-mixed includes a hafnium-aluminum oxide film (HfAlO) or a zirconium-aluminum oxide film (ZrAlO).

이러한, 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스드된 혼합막으로 이루어지는 고유전절연막(50)을 형성하기 위한 ALD 방법은 라미네이트 구조의 고유전절연막을 형성하는 방법과 동일한 과정으로 실시하되, 단위 사이클 횟수(증착 횟수)를 조절하여 각각의 알루미늄 산화막(Al2O3) 및 고유전 물질막의 두께를 0.1 내지 9.9Å으로 형성한다. 이 경우, 단위 사이클 횟수 조절을 통해 Al과 고유전 물질 간 조성비를 조절하여 고유전절연막(50)의 유전율, 누설 전류(leakage current), 절연파괴 전압(breakdown voltage), 전하 보존(charge retention) 특성 등과 같은 소자의 특성을 향상시킬 수 있다.The ALD method for forming a high dielectric insulating film 50 including an aluminum oxide film (Al 2 O 3 ) and a high dielectric material film stacked to form a nano-mixed mixed film includes a method of forming a high dielectric insulating film having a laminate structure; The same process is performed, but the thickness of each aluminum oxide film (Al 2 O 3 ) and the high-k dielectric material film is adjusted to 0.1 to 9.9 kPa by adjusting the number of cycles (deposition times). In this case, the dielectric constant, leakage current, breakdown voltage, and charge retention characteristics of the high dielectric insulating film 50 are controlled by controlling the composition ratio between Al and the high dielectric material by controlling the number of unit cycles. It is possible to improve the characteristics of the device such as.

한편, 제2 금속 전구체 소스 공급 단계를 먼저 실시한 후 제1 금속 전구체 소스 공급 단계를 실시할 수 있으며, 이 경우에도 고유전 물질막과 알루미늄 산화막(Al2O3)이 적층되어 나노-믹스드된 혼합막으로 이루어지는 고유전절연막(50)이 형성된다.Meanwhile, the second metal precursor source supply step may be performed first, followed by the first metal precursor source supply step. In this case, the high-k material film and the aluminum oxide film (Al 2 O 3 ) may be stacked and nano-mixed. A high dielectric insulating film 50 made of a mixed film is formed.

상기한 바와 같이, 본 발명의 일 실시예에서는 고유전 물질(high-k)을 이용하여 고유전절연막(50)을 형성함으로써, 커패시턴스(Capacitance)를 증가시켜 커플링 비(coupling ratio)를 증가시키고 누설 전류를 감소시킬 수 있는 장점이 있다. As described above, in one embodiment of the present invention, by forming a high dielectric film 50 using a high-k material, the capacitance is increased to increase the coupling ratio. There is an advantage that can reduce the leakage current.

특히, 고유전절연막(50)을 ALD 방법으로 증착하여 사이클 횟수 조절을 통해 다양한 조성을 얻을 수 있어 유전율, 누설 전류, 절연파괴 전압, 전하 보존 특성 등과 같은 소자의 특성을 향상시킬 수 있다. 또한, 막질이 우수할 뿐만 아니라 스텝 커버리지도 향상되며, 셀 간 간섭 현상 감소 등의 개선효과도 얻을 수 있다.In particular, by depositing the high-k dielectric layer 50 by the ALD method, various compositions can be obtained by controlling the number of cycles, thereby improving device characteristics such as dielectric constant, leakage current, breakdown voltage, and charge retention characteristics. In addition, the film quality is not only excellent, but also the step coverage is improved, and the improvement effect such as the reduction of the inter-cell interference phenomenon can be obtained.

더욱이, 고유전절연막(50)을 200 내지 500℃의 저온에서 형성하므로 하부에 위치한 터널 절연막(20)에 대한 써멀 버짓(Thermal budget)을 줄일 수 있어 소자의 신뢰성을 향상시킬 수 있다.In addition, since the high dielectric insulating film 50 is formed at a low temperature of 200 to 500 ° C., a thermal budget for the tunnel insulating film 20 located below can be reduced, thereby improving reliability of the device.

도 1d를 참조하면, 고유전절연막(50) 상에 제2 절연막(60)을 형성한다. 제2 절연막(60)은 고유전체막의 상부막으로 사용하기 위한 것으로, 고유전절연막(50)과의 계면 반응성을 억제하기 위하여 알루미늄 산화막(Al2O3)으로 형성할 수 있다.Referring to FIG. 1D, a second insulating film 60 is formed on the high dielectric insulating film 50. The second insulating film 60 is used as an upper film of the high dielectric film, and may be formed of an aluminum oxide film (Al 2 O 3 ) to suppress interfacial reactivity with the high dielectric insulating film 50.

이때, 알루미늄 산화막(Al2O3)으로 이루어진 제2 절연막(60)은 ALD 방법으로 형성한다. 이를 위하여, 300 내지 500℃의 온도에서 알루미늄 전구체(precursor)로서 TMA 등의 금속 유기 소스(metal organic source) 또는 할라이드 소스(halide source)를 금속 전구체 소스로 공급(1)한 뒤 퍼지(2)하고, O2, H2O 또는 O3 가스 등과 같은 반응 가스를 공급(3)한 뒤 퍼지(4)한다. 여기서, 금속 전구체 소스 공급, 퍼지, 반응 가스 공급 및 퍼지로 이루어지는 1~4 과정을 단위 사이클로 정의하며, 소정의 막을 형성하기 위하여 단위 사이클을 반복하여 실시한다. 이때, 단위 사이클 횟수(증착 횟수)를 조절하여 전체 제2 절연막(60)의 두께가 20 내지 100Å이 되도록 형성한다. 한편, 퍼지 가스로는 N2 및 Ar 가스를 사용한다. 이로써, 제1 절연막(40), 고유전절연막(50) 및 제2 절연막(60)으로 이루어지는 고유전체막(70)이 형성된다.At this time, the second insulating film 60 made of aluminum oxide (Al 2 O 3 ) is formed by the ALD method. To this end, a metal organic source or a halide source, such as TMA, is supplied to the metal precursor source (1) and purged (2) as an aluminum precursor at a temperature of 300 to 500 ° C. The reaction gas, such as O 2 , H 2 O or O 3 gas, is supplied (3) and then purged (4). Here, 1 to 4 processes including the metal precursor source supply, purge, reactive gas supply, and purge are defined as unit cycles, and the unit cycle is repeatedly performed to form a predetermined film. At this time, the number of unit cycles (deposition times) is adjusted so that the thickness of the entire second insulating film 60 is 20 to 100 kPa. On the other hand, N 2 and Ar gas are used as the purge gas. As a result, a high dielectric film 70 including the first insulating film 40, the high dielectric insulating film 50, and the second insulating film 60 is formed.

이처럼, 제2 절연막(60)을 알루미늄 산화막(Al2O3)으로 형성할 경우 고유전절연막(50)의 계면 반응이 억제되어 고유전절연막(50)의 박막 특성을 그대로 유지함으로써 고유전절연막(50)의 유전율이 저하되는 것을 방지할 수 있다. 또한, ALD 방법으로 알루미늄 산화막(Al2O3)을 형성하게 되면 막질을 향상시킬 수 있고, 거의 100%에 가까운 우수한 스텝 커버리지를 획득할 수 있다. 더욱이, 고유전절연막(50)과 제2 절연막(60)을 인-시튜(in-situ)로 실시함으로써, TAT(Turn Around Time)를 단축하여 생산성을 향상시킬 수 있다.As such, when the second insulating film 60 is formed of an aluminum oxide film (Al 2 O 3 ), the interfacial reaction of the high dielectric insulating film 50 is suppressed to maintain the thin film characteristics of the high dielectric insulating film 50 as it is. The dielectric constant of 50) can be prevented from decreasing. In addition, when the aluminum oxide film (Al 2 O 3 ) is formed by the ALD method, the film quality can be improved, and excellent step coverage of nearly 100% can be obtained. Further, by implementing the high dielectric insulating film 50 and the second insulating film 60 in-situ, it is possible to shorten the TAT (Turn Around Time) to improve productivity.

뿐만 아니라, 제2 절연막(60)을 알루미늄 산화막(Al2O3)으로 형성할 경우 이후에 형성될 컨트롤 게이트용 폴리실리콘막(미도시)의 계면 반응이 억제됨에 따라 후속한 공정에서 게이트 측벽에 산화 공정을 실시하더라도 컨트롤 게이트용 폴리실 리콘막의 양쪽 끝부분(edge)에서 산화막의 두께가 증가하는 버즈 빅(bird's beak) 현상을 방지할 수 있다.In addition, when the second insulating film 60 is formed of an aluminum oxide film (Al 2 O 3 ), an interfacial reaction of a control gate polysilicon film (not shown) to be formed later is suppressed, so that the gate sidewall is formed in a subsequent step. Even if the oxidation process is performed, a bird's beak phenomenon in which the thickness of the oxide film is increased at both edges of the polysilicon film for the control gate can be prevented.

상기한 바와 같이, 본 발명의 일 실시예에 따르면 고유전체막(70)이 고유전 물질(high-k)을 이용하여 ALD 방법으로 형성된 고유전절연막(50)을 포함함으로써, 고유전체막(50)의 두께는 감소시키면서 커패시턴스(Capacitance)는 증가시켜 커플링 비(coupling ratio)를 증가시키고 누설 전류를 감소시킬 수 있는 장점이 있다. As described above, according to an embodiment of the present invention, the high-k dielectric film 70 includes a high-k dielectric film 50 formed by the ALD method using a high-k dielectric material (high-k). ) Has the advantage of increasing the capacitance (capacitance) while reducing the thickness to increase the coupling ratio (coupling ratio) and reduce the leakage current.

또한, ALD 방법으로 고유전절연막(50)을 형성하여 유전율, 누설 전류, 절연파괴 전압, 전하 보존 등의 막 특성을 향상시켜 막질이 우수할 뿐만 아니라 스텝 커버리지도 향상되며, 셀 간 간섭 현상 감소 등의 개선효과를 얻어 고성능 및 고신뢰성의 소자를 제작할 수 있다.In addition, the high dielectric insulating film 50 is formed by the ALD method to improve the film characteristics such as dielectric constant, leakage current, dielectric breakdown voltage, and charge preservation, so that the film quality is not only excellent but also the step coverage is improved. It is possible to fabricate a high performance and high reliability device by obtaining the improvement effect of.

한편, 제2 절연막(60)을 형성한 후에는 어닐링 공정, 바람직하게 급속열처리(Rapid Thermal Process; RTP) 공정을 더 실시할 수 있다. 이때, RTP 공정은 600 내지 950℃의 온도로, N2 또는 O2 분위기에서 실시할 수 있다. On the other hand, after the second insulating film 60 is formed, an annealing process, preferably a rapid thermal process (RTP) process, may be further performed. At this time, the RTP process is a temperature of 600 to 950 ℃, N 2 or O 2 It can be performed in an atmosphere.

도 1e를 참조하면, 제2 절연막(60) 상에 제2 도전막(80)을 형성한다. 제2 도전막(80)은 플래시 메모리 소자의 컨트롤 게이트를 형성하기 위한 것으로, 도프트 폴리실리콘막으로 형성할 수 있다. Referring to FIG. 1E, a second conductive film 80 is formed on the second insulating film 60. The second conductive layer 80 is for forming a control gate of the flash memory device, and may be formed of a doped polysilicon layer.

도 1f를 참조하면, 마스크(미도시)를 이용한 통상적인 식각 공정을 실시하여 제2 도전막(80), 고유전체막(70), 제1 도전막(30) 및 터널 절연막(20)을 패터닝한다. 이때, 패터닝은 일 방향(비트라인 방향)으로 패터닝된 제1 도전막(30)과 교차 하는 방향으로 실시한다. 이로써, 제1 도전막(30)으로 이루어지는 플로팅 게이트(30a) 및 제2 도전막(80)으로 이루어지는 컨트롤 게이트(80a)가 형성되고, 이때, 터널 절연막(20), 플로팅 게이트(30a), 고유전체막(70) 및 컨트롤 게이트(80a)는 게이트 패턴(90)을 형성한다.Referring to FIG. 1F, a conventional etching process using a mask (not shown) is performed to pattern the second conductive film 80, the high dielectric film 70, the first conductive film 30, and the tunnel insulating film 20. do. In this case, the patterning is performed in a direction crossing the first conductive film 30 patterned in one direction (bit line direction). As a result, a floating gate 30a made of the first conductive film 30 and a control gate 80a made of the second conductive film 80 are formed. At this time, the tunnel insulating film 20, the floating gate 30a, and the intrinsic shape are formed. The entire film 70 and the control gate 80a form a gate pattern 90.

본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. The present invention is not limited to the above-described embodiments, but may be implemented in various forms, and the above embodiments are intended to complete the disclosure of the present invention and to completely convey the scope of the invention to those skilled in the art. It is provided to inform you. Therefore, the scope of the present invention should be understood by the claims of the present application.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 반도체 기판 20 : 터널 절연막10 semiconductor substrate 20 tunnel insulating film

30 : 제1 도전막 30a : 플로팅 게이트30: first conductive film 30a: floating gate

40 : 제1 절연막 50 : 고유전절연막 40: first insulating film 50: high dielectric insulating film

60 : 제2 절연막 70 : 고유전체막 60: second insulating film 70: high dielectric film

80 : 제2 도전막 80a : 컨트롤 게이트80: second conductive film 80a: control gate

90 : 게이트 패턴90: gate pattern

Claims (18)

터널 절연막과 제1 도전막이 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having a tunnel insulating film and a first conductive film formed thereon; 상기 제1 도전막 상에 라디칼 산화 방식을 이용하여 제1 절연막을 형성하는 단계;Forming a first insulating film on the first conductive film by using a radical oxidation method; 상기 제1 절연막 상에 고유전절연막을 형성하는 단계;Forming a high dielectric insulating film on the first insulating film; 상기 고유전절연막 상에 제2 절연막을 형성하는 단계; 및Forming a second insulating film on the high dielectric insulating film; And 상기 제2 절연막 상에 제2 도전막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법.And forming a second conductive film on the second insulating film. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 도전막 각각은 도프트 폴리실리콘막으로 형성되는 비휘발성 메모리 소자의 제조 방법. And each of the first and second conductive layers is formed of a doped polysilicon layer. 제 1 항에 있어서,The method of claim 1, 상기 라디칼 산화 방식은 700 내지 950℃의 온도 및 0.1 내지 1Torr의 압력하에서 H2 및 O2 가스를 이용하여 실시되는 비휘발성 메모리 소자의 제조 방법.The radical oxidation method is a method of manufacturing a nonvolatile memory device using H 2 and O 2 gas at a temperature of 700 to 950 ℃ and a pressure of 0.1 to 1 Torr. 제 1 항에 있어서,The method of claim 1, 상기 제1 절연막, 상기 고유전절연막 및 상기 제2 절연막 각각은 20 내지 100Å의 두께로 형성되는 비휘발성 메모리 소자의 제조 방법.And the first insulating film, the high dielectric insulating film, and the second insulating film each have a thickness of about 20 to about 100 microns. 제 1 항에 있어서,The method of claim 1, 상기 고유전절연막은 원자층 증착 방법으로 형성되는 비휘발성 메모리 소자의 제조 방법.The high dielectric insulating film is a method of manufacturing a nonvolatile memory device formed by an atomic layer deposition method. 제 5 항에 있어서,The method of claim 5, wherein 상기 원자층 증착 방법은 200 내지 500℃의 온도에서 실시되는 비휘발성 메모리 소자의 제조 방법.The atomic layer deposition method is a method of manufacturing a nonvolatile memory device is carried out at a temperature of 200 to 500 ℃. 제 1 항에 있어서,The method of claim 1, 상기 고유전절연막은 단일층의 고유전 물질막, 알루미늄 산화막(Al2O3)과 고유전 물질막이 교대로 적층된 라이네이트(laminate) 구조의 막 및 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스드(nano-mixed)된 혼합막 중 어느 하나로 형성되는 비휘발성 메모리 소자의 제조 방법.The high dielectric insulating film dielectric in a single layer material film, an aluminum oxide (Al 2 O 3) and laminated to the dielectric material film is alternately lie carbonate (laminate) film and an aluminum oxide layer of the structure (Al 2 O 3) and dielectric A method of manufacturing a nonvolatile memory device in which material films are stacked and formed as one of nano-mixed mixed films. 제 7 항에 있어서,The method of claim 7, wherein 상기 고유전 물질막은 Al2O3, HfO2, ZrO2, SiON, La2O3, Y2O3, TiO2, CeO2, N2O3, Ta2O5, BaTiO3, SrTiO3, BST 및 PZT 중에서 선택되는 어느 하나로 형성되는 비휘발성 메모리 소자의 제조 방법.The high dielectric material layer may include Al 2 O 3 , HfO 2 , ZrO 2 , SiON, La 2 O 3 , Y 2 O 3 , TiO 2 , CeO 2 , N 2 O 3 , Ta 2 O 5 , BaTiO 3 , SrTiO 3 , A method of manufacturing a nonvolatile memory device formed of any one selected from BST and PZT. 제 7 항에 있어서,The method of claim 7, wherein 상기 알루미늄 산화막(Al2O3)과 고유전 물질막이 교대로 적층된 라미네이트 구조의 막은 알루미늄 산화막(Al2O3)과 고유전 물질막이 각각 10 내지 30Å의 두께로 형성되는 비휘발성 메모리 소자의 제조 방법.Said aluminum oxide film (Al 2 O 3) and manufactured of a nonvolatile memory element formed in the thickness of the film is an aluminum oxide film of a laminated structure laminating a dielectric material film is alternating (Al 2 O 3) and the dielectric material film of 10 to 30Å, respectively Way. 제 7 항에 있어서,The method of claim 7, wherein 상기 알루미늄 산화막(Al2O3)과 고유전 물질막이 적층되어 나노-믹스드된 혼합막은 알루미늄 산화막(Al2O3)과 고유전 물질막이 각각 0.1 내지 9.9Å의 두께로 적층된 후 혼합되어 형성되는 비휘발성 메모리 소자의 제조 방법.The nano-mixed mixed film obtained by stacking the aluminum oxide film (Al 2 O 3 ) and the high dielectric material film is formed by stacking the aluminum oxide film (Al 2 O 3 ) and the high dielectric material film to a thickness of 0.1 to 9.9 각각, respectively. A method of manufacturing a nonvolatile memory device. 제 1 항에 있어서,The method of claim 1, 상기 제2 절연막은 알루미늄 산화막(Al2O3)으로 형성되는 비휘발성 메모리 소자의 제조 방법.The second insulating film is a method of manufacturing a nonvolatile memory device formed of an aluminum oxide film (Al 2 O 3 ). 제 11 항에 있어서,The method of claim 11, 상기 제2 절연막은 원자층 증착 방법으로 형성되는 비휘발성 메모리 소자의 제조 방법.And the second insulating layer is formed by an atomic layer deposition method. 제 12 항에 있어서,The method of claim 12, 상기 원자층 증착 방법은 300 내지 500℃의 온도에서 실시되는 비휘발성 메모리 소자의 제조 방법.The atomic layer deposition method is a method of manufacturing a nonvolatile memory device is carried out at a temperature of 300 to 500 ℃. 제 5 항 또는 제 12 항에 있어서,The method of claim 5 or 12, 상기 원자층 증착 방법은 금속 전구체로 금속 유기 소스 또는 할라이드 소스를 사용하는 비휘발성 메모리 소자의 제조 방법. The atomic layer deposition method is a method of manufacturing a nonvolatile memory device using a metal organic source or a halide source as a metal precursor. 제 5 항 또는 제 12 항에 있어서,The method of claim 5 or 12, 상기 원자층 증착 방법은 O2, H2O 또는 O3 가스를 반응 가스로 사용하는 비휘발성 메모리 소자의 제조 방법.The atomic layer deposition method is a method of manufacturing a nonvolatile memory device using O 2 , H 2 O or O 3 gas as a reaction gas. 제 5 항 또는 제 12 항에 있어서,The method of claim 5 or 12, 상기 원자층 증착 방법은 N2 및 Ar 가스를 퍼지 가스로 사용하는 비휘발성 메모리 소자의 제조 방법.The atomic layer deposition method is a method of manufacturing a nonvolatile memory device using N 2 and Ar gas as a purge gas. 제 1 항에 있어서, The method of claim 1, 상기 제2 절연막 형성 후 어닐링 공정을 더욱 수행하는 비휘발성 메모리 소자의 제조 방법.A method of manufacturing a nonvolatile memory device further performing an annealing process after forming the second insulating film. 제 17 항에 있어서, The method of claim 17, 상기 어닐링 공정은 급속열처리 공정을 이용하여 600 내지 950℃의 온도로, N2 또는 O2 분위기에 실시되는 비휘발성 메모리 소자의 제조 방법.The annealing process is a temperature of 600 to 950 ℃ using a rapid heat treatment process, N 2 or O 2 A method of manufacturing a nonvolatile memory device in an atmosphere.
KR1020070090308A 2007-09-06 2007-09-06 Method of manufacturing a non-volatile memory device KR20090025446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070090308A KR20090025446A (en) 2007-09-06 2007-09-06 Method of manufacturing a non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070090308A KR20090025446A (en) 2007-09-06 2007-09-06 Method of manufacturing a non-volatile memory device

Publications (1)

Publication Number Publication Date
KR20090025446A true KR20090025446A (en) 2009-03-11

Family

ID=40693774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070090308A KR20090025446A (en) 2007-09-06 2007-09-06 Method of manufacturing a non-volatile memory device

Country Status (1)

Country Link
KR (1) KR20090025446A (en)

Similar Documents

Publication Publication Date Title
KR100932321B1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
KR100724566B1 (en) Flash memory device having multilayer gate interlayer dielectric layer and methods of fabricating the same
KR100805018B1 (en) Method of manufacturing in semiconductor device
KR100644405B1 (en) Gate structure of a non-volatile memory device and method of manufacturing the same
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
US20080157181A1 (en) Non-volatile memory device and fabrication method thereof
US20140061756A1 (en) Non-volatile semiconductor storage device
US20090096012A1 (en) Flash memory device and method of fabricating the same
KR100763123B1 (en) Method of manufacturing a Interlayer in Flash Memory Device
US20060273320A1 (en) Method of manufacturing semiconductor device
KR100859256B1 (en) Semiconductor device and fabrication method thereof
KR20080093624A (en) Multiple dielectric film for semiconductor device and method for fabricating the same
KR100945935B1 (en) Method of fabricating non-volatile memory device
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
US20090053905A1 (en) Method of forming dielectric layer of semiconductor memory device
KR100753079B1 (en) Method for fabricating nonvolatile memory device
KR100953064B1 (en) Method of manufacturing a non-volatile memory device
US20070272966A1 (en) Nonvolatile semiconductor memory device and method of fabricating the same
KR20090025446A (en) Method of manufacturing a non-volatile memory device
KR20090025444A (en) Method of manufacturing a non-volatile memory device
KR20090078104A (en) Method of manufacturing a flash memory device
KR20090090620A (en) Method of manufacturing in semiconductor device
US20080160748A1 (en) Method of Forming Dielectric Layer of Flash Memory Device
KR20090090619A (en) Method of manufacturing a non-volatile memory device
KR20090049533A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid