KR20090089530A - Manufacturing method of ceramic substrate - Google Patents

Manufacturing method of ceramic substrate Download PDF

Info

Publication number
KR20090089530A
KR20090089530A KR1020080014747A KR20080014747A KR20090089530A KR 20090089530 A KR20090089530 A KR 20090089530A KR 1020080014747 A KR1020080014747 A KR 1020080014747A KR 20080014747 A KR20080014747 A KR 20080014747A KR 20090089530 A KR20090089530 A KR 20090089530A
Authority
KR
South Korea
Prior art keywords
ceramic
jig
ceramic substrate
ceramic laminate
manufacturing
Prior art date
Application number
KR1020080014747A
Other languages
Korean (ko)
Other versions
KR100946017B1 (en
Inventor
박성열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080014747A priority Critical patent/KR100946017B1/en
Publication of KR20090089530A publication Critical patent/KR20090089530A/en
Application granted granted Critical
Publication of KR100946017B1 publication Critical patent/KR100946017B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A method for manufacturing a ceramic substrate is provided to secure a right position of a via electrode by preventing a ceramic laminate from being contracted to a surface direction. Ceramic laminates(110,120,130) form an inner electrode(140) and a plurality of via electrodes(150). The ceramic laminate is positioned between an uneven surface of an upper jig and the uneven surface of a lower jig(111) and is pressed and plasticized. The upper surface and the lower surface of the ceramic laminate removing the upper jig and the lower jig are planarized. An external electrode is formed for the plurality of exposed via electrodes. A release agent is coated in the uneven surface of the upper jig and the lower jig.

Description

세라믹 기판의 제조 방법{Manufacturing method of ceramic substrate} Manufacturing method of ceramic substrate

본 발명은 세라믹 기판의 제조 방법에 관한 것으로, 특히 소성시 세라믹 적층체의 면 방향 수축을 효과적으로 억제하는 세라믹 기판의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a ceramic substrate, and more particularly, to a method for producing a ceramic substrate that effectively suppresses the shrinkage in the direction of a plane of the ceramic laminate during firing.

최근, 전자부품영역에 있어서, 점차 소형화 추세가 강화, 지속됨에 따라 전자부품의 정밀화, 미세 패턴화 및 박막화를 통한 소형 모듈 및 기판이 개발되고 있다. 그러나, 통상 사용되는 인쇄회로기판(Printed Circuit Board, PCB)을 소형화된 전자부품에 이용한 경우, 사이즈의 소형화, 고주파 영역에서의 신호 손실 및 고온 고습시의 신뢰성 저하와 같은 단점이 발생하였다. Recently, in the electronic component area, as the miniaturization trend is gradually strengthened and continued, small modules and substrates have been developed through precision, fine patterning, and thinning of electronic components. However, when a commonly used printed circuit board (PCB) is used in a miniaturized electronic component, there are disadvantages such as miniaturization in size, signal loss in a high frequency region, and reliability deterioration at high temperature and high humidity.

이러한 단점을 극복하기 위하여 PCB 기판이 아닌, 세라믹을 이용한 기판이 사용되고 있다. 세라믹 기판의 주성분은 저온 동시 소성이 가능한 글래스(glass)가 다량 포함된 세라믹 조성물이다. In order to overcome this disadvantage, a substrate using ceramics, rather than a PCB substrate, is used. The main component of the ceramic substrate is a ceramic composition containing a large amount of glass (glass) capable of low-temperature co-firing.

저온동시소성세라믹(Low Temperature Co-fired Ceramic, 다층 세라믹) 기판을 제조하는 방법은 다양한데, 그 중 소성시 세라믹 기판이 수축하는지 여부에 따라 수축 공법 및 무수축 공법으로 분류할 수 있다. 구체적으로, 소성시 세라믹 기 판이 수축되도록 하여 제조하는 방법이 수축공법이다. 하지만, 수축 공법은 세라믹 기판의 수축 정도가 전체적으로 균일하게 발생하는 것이 아니므로, 기판의 면 방향에 대해서 치수 변형이 일어난다. 이와 같은 세라믹 기판의 면 방향 수축은 기판 내에 포함된 내부 회로 패턴의 변형을 야기시켜 패턴 위치의 정밀도 저하 및 패턴의 단선 등과 같은 문제점을 발생한다. 따라서, 수축 공법으로 인한 문제점을 해결하기 위하여, 소성시 세라믹 기판의 면 방향 수축을 방지하기 위한 무수축 공법이 제안되고 있다. Low temperature co-fired ceramic (multi-layer ceramic) substrates have a variety of methods for manufacturing, among them can be classified into shrinkage method and non-shrinkage method depending on whether the ceramic substrate shrinks during firing. Specifically, a shrinkage method is a method of manufacturing the ceramic substrate by shrinkage during firing. However, in the shrinkage method, since the degree of shrinkage of the ceramic substrate does not occur uniformly as a whole, dimensional deformation occurs in the plane direction of the substrate. Such a surface shrinkage of the ceramic substrate causes deformation of an internal circuit pattern included in the substrate, resulting in problems such as deterioration in precision of the pattern position and disconnection of the pattern. Therefore, in order to solve the problems caused by the shrinkage method, a shrinkage method has been proposed to prevent the shrinkage of the ceramic substrate in the plane direction during firing.

종래의 무수축 공법이란, 세라믹 기판의 양면에 구속층을 형성하여 소성하는 방법으로, 구속층은 세라믹 기판이 소성되는 온도에서는 수축되지 않으면서 수축 제어가 용이한 물질이 이용될 수 있다. The conventional non-shrinkage method is a method of forming a constrained layer on both surfaces of a ceramic substrate and baking the constrained layer, and the constrained layer may be made of a material that is easy to control shrinkage without shrinking at a temperature at which the ceramic substrate is baked.

이러한 종래의 무수축 세라믹 기판의 제조 방법은 도 1a를 참조하면, 복수의 세라믹 그린시트(1a, 1b, 1c, 1d)를 제조하여 적층함으로써, 세라믹 적층체(1)를 형성한다. 이 경우, 각 세라믹 그린시트에는 내부 회로 패턴의 구현을 위해, 비아 전극(3) 및 내부 전극(4)이 형성될 수 있다. 구체적으로, 세라믹 그린시트 중 일부를 펀칭하여 비아홀(2)을 형성한 후, 비아홀(2) 내에 도체 페이스트를 충진함으로써, 비아 전극(3)을 형성할 수 있다. 또한, 세라믹 그린시트 상에 도체 페이스트를 스크린 인쇄하여 내부 전극(4)을 형성할 수 있다. Referring to FIG. 1A, a conventional method of manufacturing a non-shrinkable ceramic substrate is manufactured by stacking a plurality of ceramic green sheets 1a, 1b, 1c, and 1d to form a ceramic laminate 1. In this case, the via electrode 3 and the internal electrode 4 may be formed in each ceramic green sheet to implement the internal circuit pattern. Specifically, the via electrode 3 may be formed by punching a portion of the ceramic green sheet to form the via hole 2, and then filling the conductive paste into the via hole 2. In addition, the conductive paste may be screen printed on the ceramic green sheet to form the internal electrode 4.

이 후, 도 1b에 도시된 바와 같이, 세라믹 적층체(1)의 면 방향 수축을 억제시키기 위해 세라믹 적층체(1)의 상부면 및 하부면에 구속층(5a, 5b)을 적층한다. 그리고, 약 600~900℃ 온도에서 세라믹 적층체(1)를 소성한다. Thereafter, as shown in FIG. 1B, the restraining layers 5a and 5b are laminated on the upper and lower surfaces of the ceramic laminate 1 to suppress the shrinkage in the surface direction of the ceramic laminate 1. And the ceramic laminated body 1 is baked at about 600-900 degreeC temperature.

소성 결과, 도 1c에서와 같이, 세라믹 적층체(1)가 소결되어 수축된다. 이에 따라, 세라믹 적층체(1)는 두께 방향으로 수축이 일어난다. As a result of the firing, as shown in Fig. 1C, the ceramic laminate 1 is sintered and shrunk. As a result, the ceramic laminate 1 contracts in the thickness direction.

소성 공정이 완료되면, 구속층(5a, 5b)를 제거하고 세라믹 적층체(1)의 최상부면 및 최하부면에 위치한 비아 전극(3) 상에 도체 페이스트를 스크린 인쇄하여 외부 전극(6)을 형성한다. 이와 같은 방법에 따라, 무수축 세라믹 기판(10)을 제조할 수 있게 된다. Upon completion of the firing process, the restraining layers 5a and 5b are removed and the conductor paste is screen printed onto the via electrodes 3 located on the top and bottom surfaces of the ceramic laminate 1 to form the external electrodes 6. do. According to such a method, the non-contraction ceramic substrate 10 can be manufactured.

그러나, 이러한 종래의 무수축 세라믹 기판 제조 방법을 이용하는 경우, 세라믹 적층체(1)가 소성되면, 구속층(5a, 5b)을 제거하기 위한 공정이 요구되고, 구속층(5a, 5b)과 세라믹 그린시트(1d, 1a) 계면에서 반응이 일어나 반응층이 형성되는 경우에 그 반응층을 제거하기 위한 연마 공정이 추가적으로 요구될 수 있다. 또한, 구속층 및 반응층의 제거를 위한 연마 공정으로 인해 세라믹 기판의 제조에 있어 전체 공정 수가 증가하고, 상기 연마 공정을 통해 감소하는 세라믹 기판의 두께를 고려해야 한다. However, in the case of using such a conventional non-condensation ceramic substrate manufacturing method, when the ceramic laminate 1 is fired, a process for removing the restraint layers 5a and 5b is required, and the restraint layers 5a and 5b and the ceramic are required. When the reaction occurs at the interface of the green sheets 1d and 1a to form a reaction layer, a polishing process for removing the reaction layer may be additionally required. In addition, due to the polishing process for removing the restraint layer and the reaction layer, the total number of processes is increased in the manufacture of the ceramic substrate, and the thickness of the ceramic substrate decreased through the polishing process should be taken into account.

또한, 세라믹 적층체(1)의 두께가 두꺼운 경우에는 구속층(5a, 5b)을 이용하더라도 면 방향 수축의 제어가 용이하지 않게 되어, 전체적으로 균일한 수축률을 기대하는 것이 어려워, 세라믹 적층체(1)를 소결한 후에 외부 전극(6)을 형성함에 있어서 비아 전극(3) 사이의 부분적인 거리 편차가 매우 크게 발생한다. In addition, when the thickness of the ceramic laminated body 1 is thick, even if the restraint layers 5a and 5b are used, control of surface direction shrinkage will become difficult, and it is difficult to expect uniform shrinkage as a whole, and the ceramic laminated body 1 In the formation of the external electrode 6 after sintering), a partial distance deviation between the via electrodes 3 occurs very largely.

이렇게 비아 전극(3) 사이의 편차가 심해지면 원래 의도한 설계치 대비 전극의 선간 선폭이 커지거나 줄어들고 형상이 변형되어 향후에 진행되는 다른 수동 또는 능동부품과의 연결을 위한 외부 전극(6)의 정상 위치를 수정할 수 없어 오픈이 나 쇼트 불량이 발생하게 되며, 심하게 변형되는 경우 다른 이종부품의 탑재가 불가능해지기도 한다. As the deviation between the via electrodes 3 increases, the line width of the electrode increases or decreases with respect to the originally intended design value, and the shape is deformed, so that the top of the external electrode 6 for connection with other passive or active components in the future is advanced. The position cannot be corrected, causing open or short defects, and in the case of severe deformation, it may be impossible to mount other dissimilar parts.

본 발명은 비아 전극의 편차를 해소하기 위해 면 방향 수축을 방지하는 세라믹 기판의 제조 방법을 제공하는데 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a ceramic substrate which prevents surface shrinkage in order to eliminate variations in via electrodes.

이와 같은 목적을 달성하기 위한 본 발명의 실시예는 내부 전극과 다수의 비아 전극을 형성한 세라믹 적층체를 마련하는 단계; 상기 세라믹 적층체를 상부 지그의 요철면과 하부 지그의 요철면 사이에 위치시켜 가압 소성하는 단계; 상기 상부 지그와 하부 지그를 제거하고 가압된 상기 세라믹 적층체의 상부면과 하부면을 평탄화하는 단계를 포함하는 세라믹 기판의 제조 방법에 관한 것이다. Embodiments of the present invention for achieving the above object comprises the steps of preparing a ceramic laminate formed with internal electrodes and a plurality of via electrodes; Placing and firing the ceramic laminate between the uneven surface of the upper jig and the uneven surface of the lower jig; Removing the upper jig and the lower jig and planarizing the upper surface and the lower surface of the pressed ceramic laminate is a method of manufacturing a ceramic substrate.

본 발명의 실시예는 상기 평탄화하는 단계를 수행한 후에 노출된 상기 다수의 비아 전극에 대해 외부 전극을 형성하여 수동 또는 능동 부품을 장착하는 단계를 더 포함하는 것을 특징으로 한다. Embodiments of the present invention further include forming an external electrode on the exposed plurality of via electrodes after performing the planarization step to mount a passive or active component.

본 발명의 실시예는 상기 가압 소성하는 단계에서 상기 상부 지그와 하부 지그의 요철면에는 이형제(release agent)가 도포되어 있는 것을 특징으로 한다. An embodiment of the present invention is characterized in that a release agent is applied to the uneven surfaces of the upper jig and the lower jig in the pressure firing step.

본 발명의 실시예에서 상기 상부 지그와 하부 지그는 SUS(Steel Use Stainless), Ni, Mo, W, 인코넬(inconel) 중 어느 하나의 재질로 형성된 것을 특징으로 한다. In the embodiment of the present invention, the upper jig and the lower jig are formed of any one material of SUS (Steel Use Stainless), Ni, Mo, W, and Inconel.

본 발명의 실시예에서 상기 평탄화하는 단계는 상기 세라믹 적층체의 상부면과 하부면을 랩핑(lapping) 또는 CMP(Chemical Mechical Polishig) 공정으로 평탄 화하는 것을 특징으로 한다. In the embodiment of the present invention, the flattening may be performed by lapping or flattening the upper and lower surfaces of the ceramic laminate by a chemical mechanical polishing (CMP) process.

본 발명의 실시예에서 상기 외부 전극은 전도성 페이스트로 이루어진 것을 특징으로 한다. In an embodiment of the present invention, the external electrode is made of a conductive paste.

본 발명은 세라믹 적층체를 소성하는 과정에서 면 방향으로 수축되는 것을 방지하여, 소성 과정에서 비아 전극의 정 위치를 확보하여 전기적 연결 신뢰성을 향상시킨 세라믹 기판을 제공할 수 있다. The present invention can provide a ceramic substrate which is prevented from shrinking in the surface direction during the firing of the ceramic laminate, thereby securing the correct position of the via electrode in the firing process, thereby improving the electrical connection reliability.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the embodiments of the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 세라믹 기판의 제조 방법을 설명하기 위한 공정 단면도이다. 2A to 2D are cross-sectional views illustrating a method of manufacturing a ceramic substrate according to an embodiment of the present invention.

본 발명의 실시예에 따른 세라믹 기판(100)을 제조하기 위해 먼저, 도 2a에 도시된 바와 같이 다수의 세라믹 그린시트(110,120,130), 그 내부에 내부 전극(140)과 다수의 비아 전극(150)을 형성한 세라믹 적층체를 마련하고, 이러한 세라믹 적층체를 상하 방향 각각에 구비된 상부 지그(220)와 하부 지그(210) 사이에 위치시킨다. In order to manufacture the ceramic substrate 100 according to an embodiment of the present invention, first, as shown in FIG. 2A, a plurality of ceramic green sheets 110, 120, and 130, and internal electrodes 140 and a plurality of via electrodes 150 therein, are illustrated. Is provided, and the ceramic laminate is positioned between the upper jig 220 and the lower jig 210 provided in each of the up and down directions.

구체적으로, 세라믹 적층체를 마련하기 위해 예를 들어, 유리-세라믹 분말에 유기 바인더, 분산제 및 톨루엔과 에탄올의 혼합 용매를 첨가하여 슬러리를 제조하며, 이러한 슬러리를 필터로 거른 후 탈포하고, 닥터 블레이드법을 이용하여 도포 및 건조하는 과정을 거쳐 다수의 세라믹 그린시트(110,120,130)를 형성한다. Specifically, in order to prepare a ceramic laminate, for example, an organic binder, a dispersant, and a mixed solvent of toluene and ethanol are added to the glass-ceramic powder to prepare a slurry, the slurry is filtered through a filter, and then defoamed, and a doctor blade A plurality of ceramic green sheets 110, 120, and 130 are formed through a process of coating and drying using a method.

이 후, 세라믹 그린시트(110,120,130)의 일부에 대해 도체 페이스트를 스크린 인쇄하여 내부 전극(140)을 형성하고 세라믹 그린시트(110,120,130)를 적층하며, 이러한 세라믹 그린시트(110,120,130)의 일부에 대해 내부 전극(140)을 노출시키도록 펀칭하여 비아홀(도시하지 않음)을 형성하고, 비아홀 내부에 도체 페이스트를 충진시켜 비아 전극(150)을 형성한다. Thereafter, the conductive paste is screen printed on a portion of the ceramic green sheets 110, 120, and 130 to form the internal electrodes 140, and the ceramic green sheets 110, 120, and 130 are laminated. The internal electrodes are formed on the portions of the ceramic green sheets 110, 120, and 130. The via hole is punched to expose 140 to form a via hole (not shown), and the via paste 150 is formed by filling a conductive paste in the via hole.

이와 같이 마련된 세라믹 적층체를 상부 지그(220)와 하부 지그(210) 사이에 위치시켜, 세라믹 그린시트(110,120,130)의 세라믹 적층체를 상하 방향에서 가압 소성할 준비를 한다. The ceramic laminate thus prepared is positioned between the upper jig 220 and the lower jig 210 to prepare the ceramic laminate of the ceramic green sheets 110, 120, and 130 in the vertical direction.

이때, 상부 지그(220)와 하부 지그(210)는 세라믹 적층체의 소성 온도, 예를 들어 약 600~900℃의 온도에서 소결되지 않는 고온 소성 특성을 갖는 SUS(Steel Use Stainless), Ni, Mo, W, 인코넬(inconel) 등의 재질 중 어느 하나의 재질로 형성되되, 세라믹 그린시트(110,120,130)의 소성시 면 방향 수축을 억제하기 위해 상부 그린시트(130)에 접하는 상부 지그(220)의 하부면(221)과 하부 그린시트(110)에 접하는 하부 지그(210)의 상부면(211)은 각각 요철면으로 형성되어 세라믹 그린시트(110,120,130)를 압착하면서 소성하게 된다. At this time, the upper jig 220 and the lower jig 210 is SUS (Steel Use Stainless), Ni, Mo having a high-temperature baking characteristics that do not sinter at a firing temperature of the ceramic laminate, for example, about 600 ~ 900 ℃ Is formed of any one material, such as, W, Inconel, etc., the lower part of the upper jig 220 in contact with the upper green sheet 130 to suppress the surface direction shrinkage during firing of the ceramic green sheet (110, 120, 130) The upper surface 211 of the lower jig 210, which is in contact with the surface 221 and the lower green sheet 110, is formed as a concave-convex surface, respectively, and is pressed while firing the ceramic green sheets 110, 120, and 130.

세라믹 그린시트(110,120,130)의 세라믹 적층체를 상부 지그(220)와 하부 지그(210) 사이에 위치시킨 후, 도 2b에 도시된 바와 같이 세라믹 적층체를 압착하면 서 소성한다. The ceramic laminates of the ceramic green sheets 110, 120, and 130 are positioned between the upper jig 220 and the lower jig 210, and then fired while pressing the ceramic laminate as illustrated in FIG. 2B.

이와 같이 상부 지그(220)의 하부면(221)과 하부 지그(210)의 상부면(211)이 요철면으로 형성되어 세라믹 그린시트(110,120,130)를 압착하면서 소성하므로, 세라믹 그린시트(110,120,130)의 세라믹 적층체를 소성하는 과정에서 면 방향으로 수축되는 것을 방지할 수 있어 소성 수축에 의해 생기는 비아 전극(150)의 위치 편차 등의 불량을 방지할 수 있다. As described above, the lower surface 221 of the upper jig 220 and the upper surface 211 of the lower jig 210 are formed as uneven surfaces to sinter and fire the ceramic green sheets 110, 120, and 130. In the process of firing the ceramic laminate, shrinkage in the plane direction can be prevented, and defects such as positional deviation of the via electrode 150 caused by plastic shrinkage can be prevented.

세라믹 적층체를 압착하면서 소성한 후, 도 2c에 도시된 바와 같이 상부 지그(220)와 하부 지그(210)를 제거하여 상부 지그(220)의 하부면(221)과 하부 지그(210)의 상부면(211)에 대응하는 요철면(111,131)을 갖는 세라믹 적층체를 형성한다. 여기서, 상부 지그(220)와 하부 지그(210)를 제거하는 과정의 용이성을 위해 세라믹 적층체를 압착 소성하기 전에 상부 지그(220)의 하부면(221)과 하부 지그(210)의 상부면(211)에 이형제(release agent)를 발라 상부 지그(220)와 하부 지그(210)의 분리를 쉽게 할 수 있다. After pressing and firing the ceramic laminate, the upper jig 220 and the lower jig 210 are removed, as shown in FIG. 2C, and the upper surface of the lower surface 221 and the lower jig 210 of the upper jig 220 are removed. Ceramic laminates having uneven surfaces 111 and 131 corresponding to the surfaces 211 are formed. Here, the lower surface 221 of the upper jig 220 and the upper surface of the lower jig 210 before pressing and firing the ceramic laminate for ease of removing the upper jig 220 and the lower jig 210. A release agent may be applied to 211 to facilitate separation of the upper jig 220 and the lower jig 210.

요철면(111,131)을 갖는 세라믹 적층체를 형성한 후, 도 2d에 도시된 바와 같이 세라믹 적층체의 요철면(111,131)에 대해 평탄화 공정을 수행하여 평탄한 상부면의 상부 세라믹 시트(130')와 평탄한 하부면의 하부 세라믹 시트(110')를 갖는 세라믹 기판(100)을 형성한다. After the ceramic laminate having the uneven surfaces 111 and 131 is formed, the planarization process is performed on the uneven surfaces 111 and 131 of the ceramic laminate to form the upper ceramic sheet 130 ′ of the flat upper surface. The ceramic substrate 100 having the lower ceramic sheet 110 ′ of the flat lower surface is formed.

여기서, 세라믹 적층체의 요철면(111,131)에 대한 평탄화 공정은 랩핑(lapping) 또는 CMP(Chemical Mechical Polishig)를 이용할 수 있고, 원하는 세라믹 기판(100)의 두께로 형성되도록 세라믹 적층체의 요철면(111,131)에 대해 평 탄화 공정을 수행할 수 있다. Here, the planarization process for the uneven surfaces 111 and 131 of the ceramic laminate may use lapping or chemical mechanical polishing (CMP), and the uneven surfaces of the ceramic laminate may be formed to have a desired thickness of the ceramic substrate 100. 111 and 131 may be performed with a planarization process.

평탄화 공정을 통해 완성된 세라믹 기판(100)에 대해 노출된 비아 전극(150)의 정상 위치에 대해 수동 또는 능동 부품과의 연결을 위한 외부 전극(도시하지 않음)을 형성하거나 전도성 페이스트를 통해 바로 수동 또는 능동 부품을 장착할 수 있다. Form an external electrode (not shown) for connection with a passive or active component to the normal position of the exposed via electrode 150 with respect to the ceramic substrate 100 completed through the planarization process or directly through a conductive paste Alternatively, active components can be mounted.

따라서, 본 발명에 따라 세라믹 적층체를 소성하는 과정에서 면 방향으로 수축되는 것을 방지할 수 있어서, 소성 과정에서 비아 전극(150)의 정 위치를 확보하여 세라믹 기판(100)의 전기적 연결 신뢰성을 향상시킬 수 있다. Therefore, according to the present invention, it is possible to prevent shrinkage in the plane direction during the firing of the ceramic laminate, thereby ensuring the correct position of the via electrode 150 in the firing process, thereby improving the electrical connection reliability of the ceramic substrate 100. You can.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiments are for the purpose of description and not of limitation.

또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.In addition, those skilled in the art will understand that various implementations are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1c는 종래 기술에 따른 무수축 세라믹 기판의 제조 방법을 설명하기 위한 예시 단면도. 1A to 1C are exemplary cross-sectional views for explaining a method of manufacturing a non-condensation ceramic substrate according to the prior art.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 세라믹 기판의 제조 방법을 설명하기 위한 공정 단면도. 2A to 2D are cross-sectional views illustrating a method of manufacturing a ceramic substrate according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

100: 세라믹 기판 110: 하부 그린시트 100: ceramic substrate 110: lower green sheet

111,113: 요철면 130: 상부 그린시트 111,113: Uneven surface 130: Upper green sheet

140: 내부전극 150: 비아 전극 140: internal electrode 150: via electrode

Claims (6)

내부 전극과 다수의 비아 전극을 형성한 세라믹 적층체를 마련하는 단계; Providing a ceramic laminate in which internal electrodes and a plurality of via electrodes are formed; 상기 세라믹 적층체를 상부 지그의 요철면과 하부 지그의 요철면 사이에 위치시켜 가압 소성하는 단계; 및 Placing and firing the ceramic laminate between the uneven surface of the upper jig and the uneven surface of the lower jig; And 상기 상부 지그와 하부 지그를 제거하고 가압된 상기 세라믹 적층체의 상부면과 하부면을 평탄화하는 단계 Removing the upper jig and the lower jig and flattening the upper and lower surfaces of the pressed ceramic laminate 를 포함하는 세라믹 기판의 제조 방법. Method for producing a ceramic substrate comprising a. 제 1 항에 있어서, The method of claim 1, 상기 평탄화하는 단계를 수행한 후에 After performing the planarization step 노출된 상기 다수의 비아 전극에 대해 외부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 제조 방법. And forming an external electrode for the plurality of exposed via electrodes. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 가압 소성하는 단계에서 In the pressure firing step 상기 상부 지그와 하부 지그의 요철면에는 이형제(release agent)가 도포되어 있는 것을 특징으로 하는 세라믹 기판의 제조 방법. And a release agent is applied to the uneven surfaces of the upper jig and the lower jig. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 상부 지그와 하부 지그는 SUS(Steel Use Stainless), Ni, Mo, W 및 인코넬(inconel) 중 어느 하나의 재질로 형성된 것을 특징으로 하는 세라믹 기판의 제조 방법. The upper jig and the lower jig is a method of manufacturing a ceramic substrate, characterized in that formed of any one material of SUS (Steel Use Stainless), Ni, Mo, W and Inconel (inconel). 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 평탄화하는 단계는 The planarization step 상기 세라믹 적층체의 상부면과 하부면을 랩핑(lapping) 또는 CMP(Chemical Mechical Polishig) 공정으로 평탄화하는 것을 특징으로 하는 세라믹 기판의 제조 방법. A method of manufacturing a ceramic substrate, wherein the top and bottom surfaces of the ceramic laminate are planarized by lapping or chemical mechanical polishing (CMP). 제 2 항에 있어서, The method of claim 2, 상기 외부 전극은 전도성 페이스트로 형성된 것을 특징으로 하는 세라믹 기판의 제조 방법. The external electrode is a method of manufacturing a ceramic substrate, characterized in that formed with a conductive paste.
KR1020080014747A 2008-02-19 2008-02-19 Manufacturing method of ceramic substrate KR100946017B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080014747A KR100946017B1 (en) 2008-02-19 2008-02-19 Manufacturing method of ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080014747A KR100946017B1 (en) 2008-02-19 2008-02-19 Manufacturing method of ceramic substrate

Publications (2)

Publication Number Publication Date
KR20090089530A true KR20090089530A (en) 2009-08-24
KR100946017B1 KR100946017B1 (en) 2010-03-09

Family

ID=41207656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080014747A KR100946017B1 (en) 2008-02-19 2008-02-19 Manufacturing method of ceramic substrate

Country Status (1)

Country Link
KR (1) KR100946017B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141385B1 (en) * 2010-08-13 2012-05-03 삼성전기주식회사 Repairing method of probe board and probe board using thereof
KR102153130B1 (en) * 2020-04-14 2020-09-08 국방과학연구소 Methanol Reformer with enhanced heat transfer ability and Method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
JP2002076628A (en) 2000-08-28 2002-03-15 Sumitomo Metal Electronics Devices Inc Manufacturing method of glass ceramic substrate
KR100447032B1 (en) 2002-12-02 2004-09-07 전자부품연구원 Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
KR100882100B1 (en) 2007-10-31 2009-02-06 삼성전기주식회사 Manufacture method of multi-layer ceramic substrate using transformation restraint sheet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141385B1 (en) * 2010-08-13 2012-05-03 삼성전기주식회사 Repairing method of probe board and probe board using thereof
KR102153130B1 (en) * 2020-04-14 2020-09-08 국방과학연구소 Methanol Reformer with enhanced heat transfer ability and Method for manufacturing the same

Also Published As

Publication number Publication date
KR100946017B1 (en) 2010-03-09

Similar Documents

Publication Publication Date Title
JP4337950B2 (en) Circuit board manufacturing method
JP5971447B2 (en) Manufacturing method of ceramic substrate and module component
US20110168439A1 (en) Multilayer ceramic circuit board and method of manufacturing the same
JP5170684B2 (en) Multilayer ceramic package
JP2010021386A (en) Method for manufacturing ceramic part
KR20020090296A (en) Multilayer ceramic substrate and method for manufacturing the same, non-sintered ceramic laminate and electronic device
KR100946017B1 (en) Manufacturing method of ceramic substrate
US20090107616A1 (en) Manufacturing method of multi-layer ceramic substrate
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
KR101108823B1 (en) Method of manufacturing ceramic substrate
KR100289959B1 (en) Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic
JP2007095862A (en) Multilayer ceramic assembled substrate manufacturing method thereof, multilayer and multilayer ceramic substrate
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof
JP2005268692A (en) Method for manufacturing multilayer substrate
JP2001257473A (en) Multilayer ceramic board and manufacturing method thereof
JP2010251597A (en) Method of manufacturing multilayer ceramic substrate
KR100882100B1 (en) Manufacture method of multi-layer ceramic substrate using transformation restraint sheet
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
KR101046142B1 (en) Manufacturing method of non-contraction ceramic substrate
JP4645962B2 (en) Multilayer ceramic substrate
KR100900636B1 (en) Manufacturing method of non-shirinkage ceramic substrate
KR101038891B1 (en) Ceramic substrate and manufacturing method of the same
JP2006303055A (en) Multilayer ceramic substrate and manufacturing method thereof
KR100935973B1 (en) Method for manufacturing non-shrinkage ceramic substrate
KR100872297B1 (en) Manufacturing method of multi-layer ceramic substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee